JP3157203B2 - High voltage semiconductor device - Google Patents

High voltage semiconductor device

Info

Publication number
JP3157203B2
JP3157203B2 JP21886491A JP21886491A JP3157203B2 JP 3157203 B2 JP3157203 B2 JP 3157203B2 JP 21886491 A JP21886491 A JP 21886491A JP 21886491 A JP21886491 A JP 21886491A JP 3157203 B2 JP3157203 B2 JP 3157203B2
Authority
JP
Japan
Prior art keywords
insulating film
film
layer insulating
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21886491A
Other languages
Japanese (ja)
Other versions
JPH0555591A (en
Inventor
康雄 北平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP21886491A priority Critical patent/JP3157203B2/en
Publication of JPH0555591A publication Critical patent/JPH0555591A/en
Application granted granted Critical
Publication of JP3157203B2 publication Critical patent/JP3157203B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は高耐圧半導体装置に係
り、特にパワーMOSFET、IGBT、又はパワーバ
イポーラトランジスタ等の高耐圧半導体装置のチップの
周辺部分の構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high breakdown voltage semiconductor device, and more particularly to a structure of a peripheral portion of a chip of a high breakdown voltage semiconductor device such as a power MOSFET, an IGBT, or a power bipolar transistor.

【0002】[0002]

【従来の技術】図2は従来の高耐圧半導体装置のチップ
の周辺部分の断面図である。一般に、数百ボルトの高耐
圧を有するパワーMOSFET、あるいはバイポーラト
ランジスタ等のチップの周辺部分の構造は、図2に示さ
れるような構造となっている。ここで符号1はシリコン
等の半導体基板であり、符号2はガードリング拡散層で
あり、符号3はアニュラー拡散層である。N型半導体基
板1において、P型のガードリング拡散層2は、空乏層
を外側に広げることにより、パワー系トランジスタにお
いてはベース拡散領域のエッヂの電界集中を緩和して高
耐圧化を図る働きを有している。N+ 型のアニュラー拡
散層3は、その上部に設けられたシールドメタルである
シールドアルミ14と共に、酸化膜界面の反転層の広が
りを防止する機能を有している。このようなチップの周
辺部分においては、半導体基板1の表面には第一層絶縁
膜5が設けられており、この第一層絶縁膜13は通常、
熱酸化膜が用いられている。そしてその上にフィールド
窒化膜6が被着され、さらにその上に第二層絶縁膜7で
あるリンガラス膜等の保護膜が形成されている。ここで
フィールド窒化膜6及び第二層絶縁膜7は、第一層絶縁
膜5と半導体基板1との界面への可動イオンの侵入を防
止し、半導体装置の信頼性を確保するためのものであ
る。又、第二層絶縁膜7であるリンガラス膜は、リンの
ゲッタ作用により膜質の清浄化を行い、窒化膜は、汚染
物を通さない性質から、第二層絶縁膜7およびフィール
ド窒化膜6により外因性の汚染物をシャットアウトする
ことにより、シリコン界面の安定化を図っていた。
2. Description of the Related Art FIG. 2 is a sectional view of a peripheral portion of a chip of a conventional high breakdown voltage semiconductor device. Generally, the structure of a peripheral portion of a chip such as a power MOSFET having a high withstand voltage of several hundred volts or a bipolar transistor has a structure as shown in FIG. Here, reference numeral 1 denotes a semiconductor substrate such as silicon, reference numeral 2 denotes a guard ring diffusion layer, and reference numeral 3 denotes an annular diffusion layer. In the N-type semiconductor substrate 1, the P-type guard ring diffusion layer 2 has a function of widening the depletion layer to the outside, thereby alleviating the electric field concentration at the edge of the base diffusion region in the power transistor, thereby increasing the breakdown voltage. Have. The N + -type annular diffusion layer 3 has a function of preventing the spread of the inversion layer at the oxide film interface together with the shield aluminum 14 which is the shield metal provided on the N + -type annular diffusion layer 3. In the peripheral portion of such a chip, a first layer insulating film 5 is provided on the surface of the semiconductor substrate 1, and the first layer insulating film 13 is usually
A thermal oxide film is used. Then, a field nitride film 6 is deposited thereon, and a protective film such as a phosphorus glass film which is the second layer insulating film 7 is further formed thereon. Here, the field nitride film 6 and the second layer insulating film 7 are for preventing invasion of mobile ions to the interface between the first layer insulating film 5 and the semiconductor substrate 1 and for ensuring the reliability of the semiconductor device. is there. Further, the phosphorus glass film, which is the second insulating film 7, is cleaned by the getter function of phosphorus, and the nitride film is made of the second insulating film 7 and the field nitride film 6 because of the property of preventing the passage of contaminants. By shutting out exogenous contaminants, the silicon interface was stabilized.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、係る従
来の高耐圧半導体装置においては、フィールド窒化膜上
の第二層絶縁膜は、リンガラス膜であることにより膜質
の清浄化が図られているが、フィールド窒化膜があるた
めその下層である第一層絶縁膜のゲッタリング作用、す
なわち第一層絶縁膜の膜質の清浄化までは及ばないとい
う問題があった。
In such a conventional high breakdown voltage semiconductor device, however, the second layer insulating film on the field nitride film is made of a phosphorus glass film to purify the film quality. However, since the field nitride film is provided, there is a problem that the gettering effect of the underlying first-layer insulating film, that is, the cleaning of the quality of the first-layer insulating film cannot be achieved.

【0004】[0004]

【課題を解決するための手段】係る従来技術の課題を解
決するために、半導体基板上に形成された第一層絶縁膜
と、該第一層絶縁膜上に形成されたフィールド窒化膜
と、該フィールド窒化膜上に形成された第二層絶縁膜と
を有する高耐圧半導体装置において、前記第一層絶縁膜
は前記フィールド窒化膜形成前にゲッタリング処理を行
うように構成したものである。
In order to solve the problems of the prior art, a first layer insulating film formed on a semiconductor substrate, a field nitride film formed on the first layer insulating film, In a high-breakdown-voltage semiconductor device having a second-layer insulating film formed on the field nitride film, the first-layer insulating film is configured to perform a gettering process before the formation of the field nitride film.

【0005】[0005]

【作用】係る構成により、第一層絶縁膜はゲッタリング
処理をされていることから、膜質の清浄化がなされ、フ
ィールド窒化膜およびリン処理された第二層絶縁膜と共
に、シリコン等の半導体基板界面の清浄化が達成され、
より信頼性の高い高耐圧半導体装置が提供される。
According to this structure, since the first layer insulating film is subjected to the gettering process, the film quality is cleaned, and the field insulating film and the second layer insulating film subjected to the phosphorus treatment are used together with the semiconductor substrate such as silicon. Interface cleaning is achieved,
A highly reliable high breakdown voltage semiconductor device is provided.

【0006】[0006]

【実施例】図1は本発明の一実施例の高耐圧半導体装置
のチップの周辺部分の断面図である。符号1はN型シリ
コンの半導体基板であり、P型のガードリング拡散層2
およびN+ 型のアニュラー拡散層3を備えている。アニ
ュラー拡散層3の上にはアルミシールド14が、シール
ドメタルとして形成されている。裏張り12は半導体基
板1の下部電極を構成する。この部分はチップの周辺部
分であり、ベース拡散層11及びアルミ膜9につながる
図示しないチップの中央部分に形成されたMOSFET
又はバイポーラトランジスタの素子領域の周囲に位置す
る。
FIG. 1 is a sectional view of a peripheral portion of a chip of a high breakdown voltage semiconductor device according to an embodiment of the present invention. Reference numeral 1 denotes an N-type silicon semiconductor substrate, and a P-type guard ring diffusion layer 2.
And an N + type annular diffusion layer 3. An aluminum shield 14 is formed on the annular diffusion layer 3 as a shield metal. The backing 12 constitutes a lower electrode of the semiconductor substrate 1. This portion is a peripheral portion of the chip, and is formed in a central portion of the chip (not shown) connected to the base diffusion layer 11 and the aluminum film 9.
Alternatively, it is located around the element region of the bipolar transistor.

【0007】半導体基板1の表面にはリン処理された第
一層絶縁膜5が設けられており、そしてその上にフィー
ルド窒化膜6が被着され、さらにその上に第二層絶縁膜
7であるリンガラス膜等の保護膜が形成されている。第
一層絶縁膜がリン処理されているので、リンのゲッタリ
ング作用により、直接シリコン半導体基板界面と接する
第一層絶縁膜の清浄化が達成される。更に、フィールド
窒化膜6及び第二層絶縁膜7は、リンガラス膜は、リン
のゲッタリング作用により膜質の清浄化を行い、窒化膜
は、汚染物を通さない性質から、第二層絶縁膜7および
フィールド窒化膜6により外因性の汚染物をシャットア
ウトすることにより、シリコン界面の安定化を図ってい
る。
On the surface of the semiconductor substrate 1 is provided a first layer insulating film 5 which has been subjected to a phosphorus treatment, and a field nitride film 6 is deposited thereon, and a second layer insulating film 7 is further formed thereon. A protective film such as a certain phosphorus glass film is formed. Since the first-layer insulating film has been subjected to the phosphorus treatment, the first-layer insulating film that is directly in contact with the silicon semiconductor substrate interface is cleaned by the gettering action of phosphorus. Further, the field nitride film 6 and the second-layer insulating film 7 are such that the phosphorus glass film is cleaned by a gettering action of phosphorus, and the nitride film is a second-layer insulating film because of the property of not allowing contaminants to pass through. The extrinsic contaminants are shut out by the field nitride film 7 and the field nitride film 6 to stabilize the silicon interface.

【0008】以下に、この高耐圧半導体装置の製造方法
の一実施例について説明する。第一層絶縁膜5は熱酸化
膜であり、MOSFETまたはバイポーラトランジスタ
を製造する際に、半導体基板1に最初に形成される。ホ
トレジストを塗布して、ホトエッチにより酸化膜を開口
し、ベース拡散層11およびガードリング拡散層2、或
いは、トランジスタのセル間の分離のための拡散層とな
る、P型の深い拡散領域を形成する。P型の不純物であ
るボロンをデポジション又はイオン注入し熱処理によっ
て拡散層を形成する。
Hereinafter, one embodiment of a method of manufacturing the high breakdown voltage semiconductor device will be described. The first layer insulating film 5 is a thermal oxide film, and is first formed on the semiconductor substrate 1 when manufacturing a MOSFET or a bipolar transistor. A photoresist is applied and an oxide film is opened by photoetching to form a base diffusion layer 11 and a guard ring diffusion layer 2 or a P-type deep diffusion region serving as a diffusion layer for separating cells of transistors. . Boron, which is a P-type impurity, is deposited or ion-implanted, and a diffusion layer is formed by heat treatment.

【0009】そして、フィールド窒化膜6を形成前にリ
ンによるゲッタリング処理を行う。このリン処理は、例
えば、POCl3 を使用して、第一層絶縁膜5である熱
酸化膜の表面をリンガラス化することによって行われ
る。その後、フィールド窒化膜6となる窒化膜を化学気
相成長(CVD)により成長させる。そして、ホトエッ
チによりフィールド窒化膜6のパターンを形成する。次
に、第二層絶縁膜7をCVDにより形成する。そして、
アニュラーのパターンにより、第二層絶縁膜7および第
一層絶縁膜5をホトエッチにて開口する。そして、チッ
プ端部のアニュラー拡散層3となるN+ 型の深い拡散層
を、リンをデポジションしドライブインすることによっ
て形成する。
Before the field nitride film 6 is formed, a gettering process using phosphorus is performed. This phosphorous treatment is performed by, for example, turning the surface of the thermal oxide film that is the first layer insulating film 5 into phosphor glass using POCl 3 . Thereafter, a nitride film to be the field nitride film 6 is grown by chemical vapor deposition (CVD). Then, a pattern of the field nitride film 6 is formed by photoetching. Next, a second layer insulating film 7 is formed by CVD. And
The second layer insulating film 7 and the first layer insulating film 5 are opened by photoetching according to the annular pattern. Then, an N + -type deep diffusion layer serving as the annular diffusion layer 3 at the end of the chip is formed by depositing phosphorus and driving in.

【0010】その後、チップ中央部のセル領域にMOS
FETまたはバイポーラトランジスタを構成する、例え
ば、エミッタ拡散領域等を形成し、酸化膜を形成する。
次に、第二層絶縁膜7であるCVD酸化膜をリン処理す
る。リン処理は、第一層絶縁膜と同様、例えば、POC
3 を使用して、第二層絶縁膜7であるCVD酸化膜を
リンガラス化することによって行われる。最後にホトエ
ッチによりコンタクトの開口を設け、アルミ膜9を被着
し、電極パターンを形成することによって、高耐圧半導
体装置が完成する。
Thereafter, a MOS region is formed in the cell region at the center of the chip.
For example, an emitter diffusion region or the like constituting an FET or a bipolar transistor is formed, and an oxide film is formed.
Next, the CVD oxide film as the second layer insulating film 7 is subjected to a phosphorus treatment. The phosphorus treatment is performed in the same manner as in the first insulating film, for example, by POC
Use l 3, is carried out by phosphorylating vitrifying CVD oxide film which is the second layer insulation film 7. Finally, a contact opening is provided by photoetching, an aluminum film 9 is applied, and an electrode pattern is formed, thereby completing a high breakdown voltage semiconductor device.

【0011】[0011]

【発明の効果】本発明においては、第一層絶縁膜とフィ
ールド窒化膜と第二層絶縁膜を具備する高耐圧半導体装
置において、第一層絶縁膜はフィールド窒化膜形成前に
リン処理されているので、リンのゲッタリング作用によ
り、半導体基板と第一層絶縁膜との界面が清浄化され、
リーク電流の減少、耐圧劣化の防止等により高耐圧半導
体装置の信頼性が向上する。
According to the present invention, in a high breakdown voltage semiconductor device having a first layer insulating film, a field nitride film, and a second layer insulating film, the first layer insulating film is subjected to a phosphorus treatment before the field nitride film is formed. Therefore, the interface between the semiconductor substrate and the first-layer insulating film is cleaned by the gettering action of phosphorus,
The reliability of the high breakdown voltage semiconductor device is improved by reducing the leakage current and preventing the breakdown voltage from deteriorating.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の高耐圧半導体装置のチップ
の周辺部分の断面図である。
FIG. 1 is a sectional view of a peripheral portion of a chip of a high breakdown voltage semiconductor device according to an embodiment of the present invention.

【図2】従来の高耐圧半導体装置のチップの周辺部分の
断面図である。
FIG. 2 is a sectional view of a peripheral portion of a chip of a conventional high breakdown voltage semiconductor device.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/318 H01L 21/322 H01L 21/336 H01L 29/06 H01L 29/73 - 29/739 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/78 H01L 21/318 H01L 21/322 H01L 21/336 H01L 29/06 H01L 29/73-29 / 739

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に形成された熱酸化による
第一層絶縁膜と、該第一層絶縁膜上に形成されたフィー
ルド窒化膜と、該フィールド窒化膜上に形成された第二
層絶縁膜とを有する高耐圧半導体装置において、 前記第一層絶縁膜は前記フィールド窒化膜形成前にゲッ
タリング処理されていることを特徴とする高耐圧半導体
装置。
A first layer insulating film formed on a semiconductor substrate by thermal oxidation, a field nitride film formed on the first layer insulating film, and a first layer insulating film formed on the field nitride film. A high-breakdown-voltage semiconductor device having a second-layer insulation film, wherein the first-layer insulation film is gettered before the field nitride film is formed.
【請求項2】 前記第一、第二層絶縁膜共にゲッタリン
グ処理されていることを特徴とする請求項1記載の高耐
圧半導体装置。
2. The high breakdown voltage semiconductor device according to claim 1, wherein the first and second insulating films are both subjected to a gettering process.
JP21886491A 1991-08-29 1991-08-29 High voltage semiconductor device Expired - Fee Related JP3157203B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21886491A JP3157203B2 (en) 1991-08-29 1991-08-29 High voltage semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21886491A JP3157203B2 (en) 1991-08-29 1991-08-29 High voltage semiconductor device

Publications (2)

Publication Number Publication Date
JPH0555591A JPH0555591A (en) 1993-03-05
JP3157203B2 true JP3157203B2 (en) 2001-04-16

Family

ID=16726511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21886491A Expired - Fee Related JP3157203B2 (en) 1991-08-29 1991-08-29 High voltage semiconductor device

Country Status (1)

Country Link
JP (1) JP3157203B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4847310B2 (en) 2006-08-16 2011-12-28 富士通株式会社 Arithmetic unit

Also Published As

Publication number Publication date
JPH0555591A (en) 1993-03-05

Similar Documents

Publication Publication Date Title
KR100886883B1 (en) Method for fabricating forward and reverse blocking devices
JP3003654B2 (en) Manufacturing method of bipolar CMOS integrated circuit
US4922315A (en) Control gate lateral silicon-on-insulator bipolar transistor
JPH0481337B2 (en)
KR900005123B1 (en) Bipolar transistor manufacturing method
JP3357804B2 (en) Semiconductor device and manufacturing method thereof
JP3157203B2 (en) High voltage semiconductor device
US5322805A (en) Method for forming a bipolar emitter using doped SOG
JPS61274366A (en) High dielectric strength semiconductor device
JPH0575041A (en) Cmos semiconductor device
US5597757A (en) Method of manufacturing a semiconductor device including bipolar and MOS transistors
JPH11168210A (en) Manufacture of semiconductor device
JPH0618200B2 (en) Method of manufacturing lateral transistor semiconductor device
JPH1051010A (en) Manufacture of semiconductor device
JP3126082B2 (en) Complementary transistor and method of manufacturing the same
JP3276168B2 (en) Manufacturing method of thin film SOI substrate
WO1994027324A1 (en) A lateral bipolar transistor with variable base width and a method for controlling the base width
JPH04256370A (en) Semiconductor device
JPH0927562A (en) Manufacture of integrated circuit
JPH05166820A (en) Semiconductor device and manufacture thereof
JP2000312012A (en) Semiconductor device and manufacture of the same
JPH06151840A (en) Semiconductor device and its manufacture
JPH05129535A (en) Semiconductor integrated circuit and manufacture thereof
JPH0579186B2 (en)
JPH03278568A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees