JP3121365U - 境界走査試験機能付き周辺装置連接装置 - Google Patents

Abstract

【課題】境界走査試験をスムーズに実行させ、効率的に周辺ハードウェアインターフェースを統合可能な境界走査試験機能付き周辺装置連接装置を提供する。
【解決手段】スロット２０と変換ユニット３０を備える。スロット２０では、入力端セット２１に接続された周辺装置または試験モジュールの種類を切換端セット２２が検知して対応する電位信号を出力し、伝送端セット２３は周辺信号端セット１１に接続されるデジタルデータ信号の伝送インターフェースである。変換ユニット３０は、伝送端セット２３と試験信号端セット１２とを相互導通させ試験モジュールによりマイクロコンピューター装置に対し境界走査試験を実行することが可能な伝送回路３２と、切換端セット２２及び伝送回路３２に接続されかつ電位信号をデジタル制御信号に変換することにより伝送回路３２の導通・稼働を制御することが可能な論理回路３１とを備える。
【選択図】図１

Description

本考案は、コンピューターの周辺設備、詳しく言えば境界走査試験（Boundary Scan Test）機能付き周辺装置連接装置に関するものである。

一般の集積回路またはプリンタ回路における入力・出力ユニットの試験技術とは境界走査構成の試験設計、即ちＪＴＡＧ（Joint Test Action Group、合同試験実行団体）の標準方式を指す。ＪＴＡＧの検査方式は集積回路ユニットのあらゆる外部入力・出力ピンを順番に走査することにより入力・出力端の試験データを取るか或いはプリント回路基板に配置されている境界走査構造に対し試験を実行することであるため、外部回路とユニットの間の入力／出力信号監視制御、ユニットの間の相互接続試験または内部の論理回路機能の試験などは回路システムにおける信頼性の高い試験技術であるとされる。

ＪＴＡＧ試験法は主に試験構造を支援可能なテストアクセスポート（Test Access Port）を要する。テストアクセスポートは試験の論理回路の指令、試験データまたは試験結果などを入力したり出力したりすることが可能であるため、外界のコンピューター本体の試験制御のシリアルインターフェースとなる。その構造は初期の回路設計工程の試験ないし後期のシステム監視制御またはシリアル通信の運用に便利であるが、それは回路システムの外部に露出されるハードウェア連接ポートであるため、一般的なコンピューター装置設備などの最終完成品が完成した場合、使用者にとって必要性のない余計な装置になってしまう。したがってメーカーはそれを取り外すことにより直接外部に露出するという原因で回路システム全体が環境汚染を受けてしまうリスクを免れるか或いは、それを隠し、後日必要がある時になったら取り出して加工することにより製品維持試験工程に用いるように保留することが可能である。しかし、この方法は取り出して加工するという余計な作業が加わるだけでなく、回路板にアクセスポートを収納するための余計な空間を予め取って置く必要があるため回路板の有効な回路空間が無駄になってしまう。したがって、回路システムによる製品に効率的にＪＴＡＧ試験機能を維持させることができないだけでなく、品質と実用的な効率を同時に兼ね備えることもできない。

本考案の主な目的は一般の周辺装置の配置に用いることが可能なだけでなく回路システムに必要な境界走査試験をスムーズに実行させ、効率的にコンピューター装置の周辺ハードウェアインターフェースを統合することも可能である境界走査試験機能付き周辺装置連接装置を提供することである。

上述の目的を達成するために、本考案による境界走査試験機能付き周辺装置連接装置はマイクロコンピューター装置の周辺装置インターフェースに電気的に接続される周辺信号端セットと、マイクロコンピューター装置の境界走査試験インターフェースに電気的に接続される試験信号端セットと、スロット及び変換ユニットを備える。スロットは入力端セット、切換端セット、及び伝送端セットを有する。入力端セットは上述の周辺装置インターフェースの電気規格と一致する周辺装置に電気的に接続することによりマイクロコンピューター装置と周辺装置とにデータを相互伝送させるか或いは上述の境界走査試験インターフェースの電気規格と一致する試験モジュールに電気的に接続することによりマイクロコンピューター装置に対し境界走査の機能試験を実行することが可能である。切換端セットは入力端セットに接続されるユニットの種類を検知し、それに対応する電位信号を出力することが可能である。伝送端セットは周辺信号端セットに電気的に接続されるデジタルデータ信号の伝送インターフェースである。変換ユニットは論理回路と伝送回路とを有する。また伝送端セットと試験信号端セットは伝送回路を介して互いに電気的に導通するため、上述の試験モジュールによりマイクロコンピューター装置に対し境界走査試験を実行することが可能である。論理回路は切換端セットと伝送回路とに電気的に接続され、かつ上述の電位信号をデジタル制御信号に変換することにより伝送回路の導通・稼働を制御することが可能である。

以下、図面に基づいて本考案の実施例の構成と効果を説明する。まず図面の説明は次の通りである。
図１は本考案の一実施例の回路を示すブロック図である。
図２は本考案のもう一つの実施例の回路を示す構成図である。
図１に示すように本考案の一実施例による境界走査試験機能付き周辺装置連接装置は周辺信号端セット１１、試験信号端セット１２、スロット２０、及び変換ユニット３０を備える。

周辺信号端セット１１と試験信号端セット１２とは別々にマイクロコンピューター装置の周辺装置インターフェースと境界走査試験インターフェースとに電気的に接続される。
スロット２０は入力端セット２１、切換端セット２２、及び伝送端セット２３を有し、かつ周辺装置インターフェースの電気規格と一致する周辺装置または境界走査試験インターフェースの電気規格と一致する試験モジュールの配置に用いられる。周辺装置または試験モジュールのいずれでも入力端セット２１に電気的に接続し、そののち伝送端セット２３を介してデジタルデータ信号を伝送する必要がある。切換端セット２２は入力端セット２１に接続されるユニットの種類を検知し、それに対応する電位信号を出力することが可能である。伝送端セット２３は周辺信号端セット１１に電気的に接続されるデジタルデータ信号の伝送インターフェースである。

変換ユニット３０は論理回路３１と伝送回路３２とを有する。論理回路３１は切換端セット２２と伝送回路３２とに電気的に接続され、かつ切換端セット２２から出力された電位信号をデジタル制御信号に変換することにより伝送回路３２の導通稼働を制御することが可能である。また伝送端セット２３と試験信号端セット１２とは伝送回路３２の導通稼働により電気的に相互導通するため、上述の試験モジュールによりマイクロコンピューター装置に対し境界走査試験を実行することが可能である。

操作の際に使用者が上述の周辺装置を連接装置１に差し込む。このとき切換端セット２２は入力端セット２１に接続されている周辺装置を検知したため電位信号を送り出し、論理回路３１は伝送回路３２の稼働を中断させるように制御し、周辺装置及びマイクロコンピューター装置は伝送端セット２３と周辺信号端セット１１とを介してデジタルデータ信号を相互伝送する。マイクロコンピューター装置が高速ユニット、マイクロプロセッサーまたはプリント回路基板における入力・出力ユニットなどに対し試験を実行しなければならない場合、上述の試験モジュールを連接装置１に差し込む。このとき切換端セット２２は入力端セット２１に接続されている試験モジュールを検知したため電位信号を送り出し、論理回路３１は伝送回路３２を導通・稼働させるように制御し、試験モジュールは伝送端セット２３と試験信号端セット１２とを介して境界走査試験の論理回路の指令と試験データをマイクロコンピューター装置に入力し、かつマイクロコンピューター装置から試験結果を出力する。したがって、マイクロコンピューター装置において試験モジュールを連接装置１に差し込めば、周知の技術のように回路板からテストアクセスポートを取り外すことなく、境界走査試験工程を簡単に実行し、効率的にマイクロコンピューター装置の回路システムに対しテスト・監視制御を実行することが可能である。

図２に示すのは本考案のもう一つの実施例、即ちコンピューター装置に配置されている周辺装置連接装置２の回路を示す構成図である。それはよく使用されているＳＤカード（Secure Digital Input/Output Card）型の外接記録ユニットをＪＴＡＧ試験の構造に適用可能な装置にして、かつスロット４０、ＳＤインターフェース５１、ＪＴＡＧインターフェース５２、論理回路６０、及び伝送回路７０を有する。

スロット４０は設置空間４０１、複数の金属接続端子４１、及び複数の信号ピン４２（ＰＩＮ）を有し、設置空間４０１はＳＤカードまたはＪＴＡＧ試験モジュールの配置に用いられ、金属接続端子４１はＳＤカードまたはＪＴＡＧ試験モジュールと電気的に接続するための入力端セットとなり、これらの信号ピン４２は金属接続端子４１に対応し、特定の電気的な機能を別々に有し、かつデジタルデータ信号を伝送する伝送端セット４２１と電位信号を出力することにより論理回路６０を稼働させる切換端セット４２２とを区分することが可能である。伝送端セット４２１はＳＤインターフェース５１と伝送回路７０とに電気的に接続され、六つのピン４２によりデジタルデータを伝送し、かつデータ保存と指令制御の双方向伝送を実行したり、ＳＤインターフェース５１からの時間順制御信号を受けたりする。切換端セット４２２が論理回路６０に電気的に接続され、ＳＤカードがスロット４０に差し込まれている場合、ＰＩＮ１０のピンはイネーブル（Enable）できない状態であるように設定されるためレベルの低い電位信号を出力する。ＪＴＡＧ試験モジュールがスロット４０に差し込まれている場合、ＰＩＮ１０はイネーブル（Enable）状態を呈し、駆動されるためレベルの高い電位信号を出力する。ＰＩＮ１２のユニットの書込み防止機能がイネーブル（Enable）できない状態である場合、伝送端セット４２１は信号双方向伝送機能を果たすことが可能であるが、逆にＰＩＮ１２のユニットの書込み防止機能がイネーブル（Enable）状態を呈し、駆動される場合、伝送端セット４２１は単方向出力機能の面でのみ稼働する。

論理回路６０は一つのＡＮＤゲート（AND GATE）６１と二つのＮＯＴゲート（NOT GATE）６２、６３から構成される論理演算制御回路であり、そのうちＮＯＴゲート６３は論理出力端セット６４を介して伝送回路７０に電気的に接続され、論理回路６０が最終生成したデジタル制御信号を入力するため、ＰＩＮ１０がレベルの高い電位信号を出力し、ＰＩＮ１２がレベルの低い電位信号を出力する際、論理出力端セット６４はレベルの低いデジタル制御信号を伝送回路７０に出力することが可能である。

伝送回路７０は主に東芝（TOSHIBA）社のＣＭＯＳ論理回路技術に基づき開発された緩衝器７１を採用する。緩衝器は高速、高伝送機能、低電力の低電圧データ送受信回路（Low Voltage Octal Bus Transceiver）である。ＰＩＮ１のピンは信号伝送方向を決め、ＰＩＮ１９のピンは緩衝器７１の駆動を決める。ＰＩＮ１９がイネーブル（Enable）状態である場合、緩衝器７１は何も機能しない。設計上の伝送回路７０は緩衝器７１のＰＩＮ１とＰＩＮ１９とを相互に短絡させると同時に同じ論理入力を与え、かつ伝送端セット４２１の六つのピン４２を緩衝器７１のＰＩＮ２、ＰＩＮ４、ＰＩＮ６、ＰＩＮ８、ＰＩＮ９、ＰＩＮ１３のピンに別々に接続させ、そしてそれに順番に対応するＰＩＮ１８、ＰＩＮ１６、ＰＩＮ１４、ＰＩＮ１２、ＰＩＮ１１、ＰＩＮ１７をＪＴＡＧインターフェース５２のＴＲＳＴ、ＴＤＩ、ＴＭＳ、ＴＣＫ、ＴＤＯ、ＲＥＳＥＴの指令制御インターフェースに接続させるため、緩衝器７１を駆動すれば伝送回路７０によりＪＴＡＧ試験信号を伝送することが可能である。

連接装置２が一般の使用者の保存装置連接機能となる、即ちＳＤカードがスロット４０に差し込まれている場合、切換端セット４２２のＰＩＮ１０はレベルの低い電位信号を出力することにより論理回路６０の論理出力端セット６４にレベルの高い信号を出力させ、緩衝器７１をイネーブル（Enable）できない状態にするため、伝送端セット４２１は直接ＳＤインターフェース５１とともに稼働し、データ信号を伝送する。コンピューター装置の回路システムに対し維持工程またはテスト工程を実行しなければならない、即ちＪＴＡＧ試験モジュールがスロット４０に差し込まれている場合、ＰＩＮ１０は駆動され、レベルの高い電位信号を出力し、ＰＩＮ１２の電位は接地の低いレベルへ導通することにより論理回路６０の論理出力端セット６４にレベルの低い信号を出力させ、緩衝器７１をイネーブル（Enable）状態にするため、伝送端セット４２１は直接ＪＴＡＧインターフェース５２とともに稼働し、ＪＴＡＧ試験信号を伝送する。これによりコンピューター装置において連接装置２に試験モジュールを差し込めば、周知の技術のように回路板からテストアクセスポートを取り外すことなく、ＪＴＡＧ試験工程を簡単に実行し、効率的にマイクロコンピューター装置の回路システムに対しテスト・監視制御を実行することが可能である。
上述したものは本発明の好ましい実施例に過ぎないため、本考案の明細書と請求範囲に基づき同等の変化または修正をするのは本考案の請求範囲に属すべきである。

本考案の一実施例による周辺装置連接装置の回路を示すブロック図である。 本考案のもう一つの実施例による周辺装置連接装置の回路を示す構成図である。

符号の説明

１、２ 周辺装置連接装置、１２ 試験信号端セット、２０、４０ スロット、２１ 入力端セット、２２、４２２ 切換端セット、２３、４２１ 伝送端セット、３０ 変換ユニット、３１、６０ 論理回路、３２、７０ 伝送回路、４０１ 設置空間、４１ 金属接続端子、４２ 信号ピン、５１ ＳＤインターフェース、５２ ＪＴＡＧインターフェース、６１ ＡＮＤゲート、６２、６３ ＮＯＴゲート、６４ 論理出力端セット、７１ 緩衝器

Claims (8)

1. マイクロコンピューター装置の周辺装置インターフェースに電気的に接続される周辺信号端セットと、マイクロコンピューター装置の境界走査試験インターフェースに電気的に接続される試験信号端セットとを有する境界走査（Boundary-Scan）試験機能付き周辺装置（peripheral device）連接装置であって、
   入力端セット、切換端セット、及び伝送端セットを有し、入力端セットは前記周辺装置インターフェースの電気規格と一致する周辺装置、または前記境界走査試験インターフェースの電気規格と一致する境界走査試験モジュールのいずれか一つに電気的に接続され、切換端セットは入力端セットに接続されるユニットの種類を検知しそれに対応する電位信号を出力することが可能であり、伝送端セットは周辺信号端セットに電気的に接続されるデジタルデータ信号の伝送インターフェースであるスロットと、
   論理回路と伝送回路とを有し、伝送回路は伝送端セットと試験信号端セットとを電気的に相互導通させるため、前記境界走査試験モジュールはマイクロコンピューター装置に対し境界走査試験を実行することが可能であり、論理回路は切換端セットと伝送回路に電気的に接続され、かつ前記電位信号をデジタル制御信号に変換することにより伝送回路の導通・稼働を制御することが可能である変換ユニットと、
   を備えることを特徴する境界走査試験（Boundary Scan Test）機能付き周辺装置連接装置。
2. 周辺信号端セットはマイクロコンピューター装置のＳＤ（Secure Digital Input/Output Card）インターフェースに電気的に接続され、試験信号端セットはマイクロコンピューター装置のＪＴＡＧ（Joint Test Action Group）試験インターフェースに電気的に接続されることを特徴する請求項１に記載の境界走査試験機能付き周辺装置連接装置。
3. スロットの入力端セットは複数の金属接続端子を有し、前記金属接続端子は信号ピンに別々に対応し、信号ピンのうちの六つはスロットの伝送端セットとなり、それ以外のピンのうちの二つはスロットの切換端セットとなることを特徴する請求項２に記載の境界走査試験機能付き周辺装置連接装置。
4. 論理回路は切換端セットのうちの一つのピンに電気的に接続されるＡＮＤゲート（AND GATE）を有することを特徴する請求項３に記載の境界走査試験機能付き周辺装置連接装置。
5. ＳＤカードがスロットに差し込まれている場合、ＡＮＤゲートに電気的に接続されるピンはレベルの低い電位信号を出力することにより、論理回路にレベルの高いデジタル制御信号を伝送回路へ出力させ、伝送回路をイネーブル（Enable）不可能な状態にすることを特徴する請求項４に記載の境界走査試験機能付き周辺装置連接装置。
6. ＪＴＡＧ試験モジュールがスロットに差し込まれている場合、切換端セットの二つのピンはレベルの高い電位信号とレベルの低い電位信号とを別々に出力することにより、論理回路にレベルの低いデジタル制御信号を伝送回路へ出力させ、伝送回路を稼働させ、ＪＴＡＧ試験信号を伝送することを特徴する請求項４に記載の境界走査試験機能付き周辺装置連接装置。
7. 論理回路はＡＮＤゲートに電気的に接続されるＮＯＴゲート（NOT GATE）を二つ有し、そのうちの一つのＮＯＴゲートは伝送回路に電気的に接続されることを特徴する請求項４に記載の境界走査試験機能付き周辺装置連接装置。
8. 伝送回路はＣＭＯＳ論理回路技術に基づき製造された緩衝器であり、緩衝器は信号伝送方向と緩衝器の駆動・稼働を別々に制御可能な二つの信号ピンを有し、信号ピンは電気的に相互短絡することを特徴する請求項１に記載の境界走査試験機能付き周辺装置連接装置。

Images