JP3105078U - Oscillation circuit - Google Patents
Oscillation circuit Download PDFInfo
- Publication number
- JP3105078U JP3105078U JP2004002520U JP2004002520U JP3105078U JP 3105078 U JP3105078 U JP 3105078U JP 2004002520 U JP2004002520 U JP 2004002520U JP 2004002520 U JP2004002520 U JP 2004002520U JP 3105078 U JP3105078 U JP 3105078U
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- varactor diode
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
【課題】 電源電圧の低下に対して発振の安定度を確保して発振停止を起こすことを防止すると共に、発振周波数の可変範囲をも拡大する。
【解決手段】 発振トランジスタ2、3と、発振周波数可変用の第1のバラクタダイオード11bを含み、発振トランジスタ2、3に結合される共振回路11とを備え、共振回路11を第2のバラクタダイオード16を介して発振トランジスタ2、3に結合し、発振トランジスタ2、3に印加する電源電圧が少なくとも所定値以下に低下した範囲では第2のバラクタダイオード16の容量値を電源電圧の低下にともなって漸次大きく変化させて共振回路11と発振トランジスタ2、3との結合を密にした。
【選択図】 図1
PROBLEM TO BE SOLVED: To secure the stability of oscillation against a decrease in power supply voltage to prevent oscillation from stopping, and to expand the variable range of oscillation frequency.
SOLUTION: The oscillation circuit includes oscillation transistors 2 and 3, and a resonance circuit 11 that includes a first varactor diode 11b for changing the oscillation frequency and is coupled to the oscillation transistors 2 and 3. The resonance circuit 11 is a second varactor diode. In the range where the power supply voltage applied to the oscillation transistors 2 and 3 is reduced to at least a predetermined value or less, the capacitance value of the second varactor diode 16 is reduced as the power supply voltage decreases. The coupling between the resonance circuit 11 and the oscillating transistors 2 and 3 was made tighter by gradually changing it.
[Selection diagram] Fig. 1
Description
本考案は、テレビジョンチューナ等の局部発振用として使用される発振回路に関する。 The present invention relates to an oscillation circuit used for local oscillation of a television tuner or the like.
図4は従来の発振回路を示す。集積回路部品1内にはエミッタ同士が接続された第一及び第二の発振トランジスタ2、3が構成される。各発振トランジスタ2、3のエミッタ同士は定電流源4に接続される。また、各コレクタにはそれぞれ給電用の抵抗5、6を介して電圧が印加される。此によって各発振トランジスタ2、3は差動的に動作する。
FIG. 4 shows a conventional oscillation circuit. First and second oscillating
集積回路部品1内には1乃至2pF(ピコファラッド)程度の第一の結合コンデンサ7と第二の結合コンデンサ8とが形成され、集積回路部品1には第一の端子9が設けられる。そして、第一の端子9には第一のトランジスタ2のコレクタが第一の結合コンデンサ7を介して結合され、第二のトランジスタ3のベースが第二の結合コンデンサ8を介して結合される。また、第一のトランジスタ2のベースは集積回路部品1内に形成された直流カットコンデンサ10によって集積回路部品1内で高周波的に接地される。
A
集積回路部品1の外部には共振回路11が設けられる。共振回路11はインダクタンス素子11aとバラクタダイオード11bとを有し、バラクタダイオード11bはコンデンサ11cによってインダクタンス素子11aに並列に接続される。そして、共振回路11の一端が第一の端子9に接続され、他端は接地される。これによって、共振回路11は第一のトランジスタ2のコレクタとベースとの間に結合される。また、バラクタダイオード11bのアノードはインダクタンス素子11aを介して直流的に接地され、カソードには電圧が印加される。以上のことから、第一及び第二の発振トランジスタ2、3と共振回路11とによって不平衡型の発振回路が構成され、バラクタダイオード11bのカソードに印加する電圧を変えれば発振周波数が変化する。
A
以上の構成では、第一のトランジスタ2のコレクタが直接第一の端子9に接続されることなく、第一の結合コンデンサ7を介して接続され、同様に、第二のトランジスタ3のベースも直接第一の端子9に接続されることなく第二の結合コンデンサ8を介して接続される。従って、静電気が第一の端子9に印加された場合でも、結合コンデンサ7、8によって阻止されて発振トランジスタ2、3は静電破壊から保護される(例えば、特許文献1参照。)。
In the above configuration, the collector of the
上記の発振回路は、共振回路11が結合コンデンサ7及び8に直接接続されるので、発振トランジスタ2、3のコレクタ電圧(電源電圧)の低下に対しても発振の安定度はよいが、発振周波数の可変範囲が狭くなる欠点を有する。そこで、共振回路11を他の結合コンデンサを介して上記の結合コンデンサ7、8に結合すれば可変範囲を広げることは可能であるが、電圧が低下したときの安定度が悪くなって発振停止を起こすという欠点を有する。すなわち、安定度を良くすることと可変範囲を広げることが相反する。
In the above oscillation circuit, since the
本考案は、電源電圧の低下に対して発振の安定度を確保して発振停止を起こすことを防止すると共に、発振周波数の可変範囲をも拡大することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to secure the stability of oscillation with respect to a drop in power supply voltage, prevent oscillation from stopping, and expand the variable range of oscillation frequency.
上記課題を解決するため、発振トランジスタと、発振周波数可変用の第1のバラクタダイオードを含み、前記発振トランジスタに結合される共振回路とを備え、前記共振回路を第2のバラクタダイオードを介して前記発振トランジスタに結合し、前記発振トランジスタに印加する電源電圧が少なくとも所定値以下に低下した範囲では前記第2のバラクタダイオードの容量値を前記電源電圧の低下にともなって漸次大きく変化させた。 In order to solve the above-mentioned problem, an oscillation transistor and a resonance circuit that includes a first varactor diode for varying an oscillation frequency, and is provided with a resonance circuit coupled to the oscillation transistor, wherein the resonance circuit is connected via a second varactor diode to the resonance circuit In a range where the power supply voltage applied to the oscillation transistor is reduced to at least a predetermined value or less, the capacitance value of the second varactor diode is gradually increased as the power supply voltage decreases.
また、前記電源電圧が入力される定電圧回路を設け、前記第2のバラクタダイオードのアノードを直流的に接地し、前記定電圧回路から前記第2のバラクタダイオードのカソードに給電した。 Further, a constant voltage circuit to which the power supply voltage is input is provided, an anode of the second varactor diode is DC grounded, and power is supplied from the constant voltage circuit to a cathode of the second varactor diode.
また、前記発振トランジスタを内部に構成する集積回路を設け、前記共振回路と前記第2のバラクタダイオードとを前記集積回路外に配設し、前記集積回路内に前記定電圧回路を構成した。 In addition, an integrated circuit including the oscillation transistor therein is provided, the resonance circuit and the second varactor diode are provided outside the integrated circuit, and the constant voltage circuit is formed in the integrated circuit.
また、前記集積回路内にアノードが接地された保護ダイオードを構成し、前記保護ダイオードのカソードを前記第2のバラクタダイオードのカソードと前記発振トランジスタとの結合点に接続した。 Further, a protection diode having an anode grounded is formed in the integrated circuit, and a cathode of the protection diode is connected to a connection point between a cathode of the second varactor diode and the oscillation transistor.
請求項1の考案によれば、発振トランジスタと、発振周波数可変用の第1のバラクタダイオードを含み、発振トランジスタに結合される共振回路とを備え、共振回路を第2のバラクタダイオードを介して発振トランジスタに結合し、発振トランジスタに印加する電源電圧が少なくとも所定値以下に低下した範囲では第2のバラクタダイオードの容量値を電源電圧の低下にともなって漸次大きく変化させたので、共振回路と発振トランジスタとの結合が密となり、安定度が向上して発振停止を起こすことがない。
According to the invention of
また、請求項2の考案によれば、電源電圧が入力される定電圧回路を設け、第2のバラクタダイオードのアノードを直流的に接地し、定電圧回路から第2のバラクタダイオードのカソードに給電したので、定電圧回路が一定の電圧を出力している間は第2のバラクタダイオードの容量値が一定なので発振周波数の変化はない。
According to the invention of
また、請求項3の考案によれば、発振トランジスタを内部に構成する集積回路を設け、共振回路と前記第2のバラクタダイオードとを集積回路外に配設し、集積回路内に定電圧回路を構成したので、部品を増やすことがない。 According to the third aspect of the present invention, an integrated circuit including an oscillation transistor is provided, a resonance circuit and the second varactor diode are provided outside the integrated circuit, and a constant voltage circuit is provided in the integrated circuit. The configuration does not increase the number of parts.
また、請求項4の考案によれば、集積回路内にアノードが接地された保護ダイオードを構成し、保護ダイオードのカソードを第2のバラクタダイオードのカソードと発振トランジスタとの結合点に接続したので、集積回路内の発振トランジスタを静電破壊から保護することができる。
According to the invention of
以下、図1乃至図3にしたがって本考案の発振回路を説明するが、図4に示す従来例と同じ構成には同一符号を付す。 Hereinafter, the oscillation circuit according to the present invention will be described with reference to FIGS. 1 to 3, and the same components as those of the conventional example shown in FIG.
集積回路部品1内にはエミッタ同士が接続された第1及び第2の発振トランジスタ2、3が構成される。各発振トランジスタ2、3のエミッタ同士は定電流源4に接続される。また、各コレクタはそれぞれ給電用の抵抗5、6を介して電源端12に接続される。電源端12には5ボルト程度の電源電圧が印加されている。これよって各発振トランジスタ2、3は差動的に動作する。
First and
集積回路部品1内には1乃至2pF(ピコファラッド)程度の第1の結合コンデンサ7と第2の結合コンデンサ8とが形成され、集積回路部品1には第1の端子9が設けられる。そして、第1の端子9には第1の発振トランジスタ2のコレクタが第1の結合コンデンサ7を介して結合され、第2の発振トランジスタ3のベースが第2の結合コンデンサ8を介して結合される。また、第1の発振トランジスタ2のベースは集積回路部品1内に形成された直流カットコンデンサ10によって集積回路部品1内で高周波的に接地され、第2の発振トランジスタ3のコレクタも直流カットコンデンサ13によって集積回路1内で接地される。
A
さらに、集積回路1内には電源端12と第1の端子9との間に接続された給電抵抗14と、第1の端子9にアノードが接続され、カソードが接地されたダイオード15とが設けられる。よって、ダイオード15は逆バイアスされる。
Further, a
集積回路部品1の外部には共振回路11と第2のバラクタダイオード16とが設けられる。共振回路11はインダクタンス素子11aと第1のバラクタダイオード11bとを有し、第1のバラクタダイオード11bはコンデンサ11cによってインダクタンス素子11aに並列に接続される。そして、共振回路11の一端が第2のバラクタダイオード16のアノードに接続されれ、第2のバラクタダイオード16のカソードが第1の端子9に接続される。第1のバラクタダイオードと第2のバラクタダイオード14の各アノードはインダクタンス素子11aによって接地される。
Outside the
この構成によって、共振回路11は第2のバラクタダイオード16を介して第1の発振トランジスタ2のコレクタとベースとの間に結合されると共に、第2の発振トランジスタ3のコレクタとベースとの間にも結合される。そして、第1のバラクタダイオード11bのカソードには発振周波数を変化するための同調電圧Vtが印加される。また、第2のバラクタダイオード14のカソードには給電抵抗16を介して電源電圧が印加される。以上のことから、第1及び第2の発振トランジスタ2、3と共振回路11とによって不平衡型の発振回路が構成され、第1のバラクタダイオード11bのカソードに印加する同調電圧を変えれば発振周波数が変化する。
With this configuration, the
以上の構成では、第2のバラクタダイオード16のカソードに電源電圧(5ボルト)が印加されているので、その容量値は10数pF以上となり、共振回路11と各発振トランジスタ2、3との結合が密になり、発振回路としての安定度が確保されている。また、電源電圧が低下していくと、発振回路としての安定度が低下する傾向にあるが、その電圧低下にともなって、第2のバラクタダイオード16の容量値が急激に増加するので、相互の結合が更に密となり、安定度は改善されて発振停止を起こすことはない。
In the above configuration, since the power supply voltage (5 volts) is applied to the cathode of the
また、第1の端子9には逆バイアスされたダイオード15が接続されているので、静電気が第一の端子9に印加された場合でも、ダイオード15及び結合コンデンサ7、8によって阻止されて各発振トランジスタ2、3は静電破壊から保護される。そして、第1の端子9にダイオード15が接続されていることでダイオードの内部容量及び集積回路1内の浮遊容量が共振回路11に付加されるが、第2のバラクタダイオード16の存在によって共振回路11が各発振トランジスタ2、3に結合しているので、発振周波数の可変範囲が狭くなるのを改善する。
In addition, since the reverse-biased
図2は図1における給電抵抗14の代わりに定電圧回路17を設けた構成を示し、その他の構成は同じである。この定電圧回路17は、図3に示すように、例えば、入力される電源電圧が4ボルト以上ではほぼ一定の電圧3.2ボルトを出力し、4ボルト以下に低下すると、それにともなって0.8ボルト低い電圧を出力する。したがって、電源電圧が所定の4ボルト以上では、第2のバラクタダイオード16のカソードには一定の電圧(3.2ボルト)が印加されるが、それよりも低い電圧に低下すると0.8ボルト低い電圧が第2のバラクタダイオード16に印加される。
FIG. 2 shows a configuration in which a
このことから、4ボルト低下するまでの間では第2のバラクタダイオード16の容量値は不変であり、電源電圧の変動に対して発振周波数はあまり変化しない。そして、4ボルト以下に低下したときには第2のバラクタダイオード16の容量値が大きくなって、共振回路11と各発振トランジスタ2、3との結合が密となるので発振停止を防止できる。
From this, the capacitance value of the
1 集積回路部品
2 第1の発振トランジスタ
3 第2の発振トランジスタ
4 定電流源
5、6 給電抵抗
7 第1の結合コンデンサ
8 第2の結合コンデンサ
9 第1の端子
10、13 直流カットコンデンサ
11 共振回路
11a インダクタンス素子
11b 第1のバラクタダイオード
11c コンデンサ
12 電源端
14 給電抵抗
15 ダイオード
16 第2のバラクタダイオード
17 定電圧回路
DESCRIPTION OF
Claims (4)
4. The integrated circuit according to claim 3, wherein a protection diode having an anode grounded is formed, and a cathode of the protection diode is connected to a connection point between a cathode of the second varactor diode and the oscillation transistor. Oscillation circuit as described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004002520U JP3105078U (en) | 2004-05-07 | 2004-05-07 | Oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004002520U JP3105078U (en) | 2004-05-07 | 2004-05-07 | Oscillation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3105078U true JP3105078U (en) | 2004-10-21 |
Family
ID=43258457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004002520U Expired - Fee Related JP3105078U (en) | 2004-05-07 | 2004-05-07 | Oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3105078U (en) |
-
2004
- 2004-05-07 JP JP2004002520U patent/JP3105078U/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5227394B2 (en) | Oscillator | |
US6545555B1 (en) | Voltage controlled oscillator having a phase noise reduction device | |
US8222963B2 (en) | Voltage-controlled oscillator | |
JP3930307B2 (en) | Integrated circuit for oscillator | |
US6861915B2 (en) | Crystal oscillator with adjustable capacitive assembly having selectable capacitances | |
US7075381B2 (en) | Oscillator circuit and oscillator | |
JP2006197143A (en) | Voltage controlled crystal oscillator | |
JP3105078U (en) | Oscillation circuit | |
JP4365749B2 (en) | Local oscillator circuit | |
KR20000068068A (en) | Oscillator frequency-drift compensation | |
JP3105079U (en) | Oscillation circuit | |
EP1432116B1 (en) | Oscillation circuit for television tuner | |
EP1713174A2 (en) | Oscillator circuit suppressing variation of oscillation frequency | |
JP3953798B2 (en) | Television tuner oscillator | |
EP1432118B1 (en) | Oscillation circuit for television tuner | |
JP4634459B2 (en) | Varactor equipment with low temperature dependence | |
US20110163612A1 (en) | Load devices with linearization technique employed therein | |
JP2009164745A (en) | Oscillation circuit, and tuner for television signal reception | |
JPH11177339A (en) | Oscillation circuit | |
JP3990158B2 (en) | High frequency voltage controlled oscillator | |
JP2002374125A (en) | Oscillator circuit | |
JPH07240667A (en) | High frequency synchronizing circuit | |
US20060061427A1 (en) | Piezoelectric oscillator | |
JP2001177342A (en) | Oscillator | |
JP2006345413A (en) | Transistor oscillation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A623 | Registrability report |
Free format text: JAPANESE INTERMEDIATE CODE: A623 Effective date: 20050113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |