JP3094459B2 - Method of manufacturing field emission cathode array - Google Patents
Method of manufacturing field emission cathode arrayInfo
- Publication number
- JP3094459B2 JP3094459B2 JP41750190A JP41750190A JP3094459B2 JP 3094459 B2 JP3094459 B2 JP 3094459B2 JP 41750190 A JP41750190 A JP 41750190A JP 41750190 A JP41750190 A JP 41750190A JP 3094459 B2 JP3094459 B2 JP 3094459B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- curvature
- tip
- cathodes
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、電界放出型カソード
アレイの製造方法に関し、例えばフラットパネルディス
プレイの製造に適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field emission type cathode array, and is suitable for use in manufacturing, for example, a flat panel display.
【０００２】[0002]
【従来の技術】ミクロンオーダーのサイズのマイクロテ
ィップによる電界放出型カソードアレイを用いたフラッ
トパネルディスプレイの製造方法として、図２Ａ〜図２
Ｅに示すようなものが知られている。2. Description of the Related Art FIGS. 2A to 2 show a method of manufacturing a flat panel display using a field emission type cathode array with microtips having a size on the order of microns.
The one shown in E is known.
【０００３】この製造方法によれば、図２Ａに示すよう
に、まず導電性のシリコン（Si）基板１０１上に例えば
熱酸化法やＣＶＤ法やスパッタリング法により二酸化シ
リコン（SiＯ2 ）膜１０２を形成した後、このSiＯ2 膜
１０２上に例えばスパッタリング法や電子ビーム蒸着法
により例えばモリブデン（Mo）膜やニオブ（Nb）膜など
のゲート電極形成用の金属膜１０３を形成する。この
後、この金属膜１０３上に、形成すべきゲート電極に対
応した形状のレジストパターン１０４をリソグラフィー
により形成する。According to this manufacturing method, as shown in FIG. 2A, first, a silicon dioxide (SiO 2 ) film 102 is formed on a conductive silicon (Si) substrate 101 by, for example, a thermal oxidation method, a CVD method, or a sputtering method. After that, a metal film 103 for forming a gate electrode such as a molybdenum (Mo) film or a niobium (Nb) film is formed on the SiO 2 film 102 by, for example, a sputtering method or an electron beam evaporation method. Thereafter, a resist pattern 104 having a shape corresponding to the gate electrode to be formed is formed on the metal film 103 by lithography.
【０００４】次に、このレジストパターン１０４をマス
クとして金属膜１０３をウエットエッチング法またはド
ライエッチング法によりエッチングすることによって、
図２Ｂに示すように、ゲート電極１０５を形成する。こ
の後、レジストパターン１０４及びゲート電極１０５を
マスクとしてSiＯ2 膜１０２をウエットエッチング法ま
たはドライエッチング法によりエッチングして、キャビ
ティ１０２ａを形成する。Next, the metal film 103 is etched by wet etching or dry etching using the resist pattern 104 as a mask.
As shown in FIG. 2B, a gate electrode 105 is formed. Thereafter, the SiO 2 film 102 is etched by a wet etching method or a dry etching method using the resist pattern 104 and the gate electrode 105 as a mask to form a cavity 102a.
【０００５】次に、レジストパターン１０４を除去した
後、図２Ｃに示すように、基板表面に対して所定角度傾
斜した方向から電子ビーム蒸着法により斜め蒸着を行う
ことにより、ゲート電極１０５上に例えばアルミニウム
（Al）やニッケル（Ni）から成る剥離層１０６を形成す
る。この後、基板表面に対して垂直な方向からカソード
形成用の材料として例えばMoを電子ビーム蒸着法により
蒸着する。これによって、キャビティ１０２ａの内部の
Si基板１０１上にマイクロティップから成るカソード
（エミッタ）１０７が形成される。符号１０８は剥離層
１０６上に蒸着された金属膜を示す。Next, after the resist pattern 104 is removed, as shown in FIG. 2C, oblique deposition is performed on the gate electrode 105 by electron beam evaporation from a direction inclined at a predetermined angle with respect to the substrate surface. A release layer 106 made of aluminum (Al) or nickel (Ni) is formed. Thereafter, Mo, for example, is deposited as a material for forming a cathode from a direction perpendicular to the substrate surface by an electron beam evaporation method. Thereby, the inside of the cavity 102a is
On a Si substrate 101, a cathode (emitter) 107 made of a microtip is formed. Reference numeral 108 denotes a metal film deposited on the release layer 106.
【０００６】次に、剥離層１０６をその上に形成された
金属膜１０８とともにリフトオフ法により除去し、図２
Ｄに示す状態とする。この後、図２Ｅに示すように、デ
ィスプレイの画面となるガラス板１０９上に蛍光体１１
０を形成したものをこの蛍光体１１０が内側にくるよう
にして上述のカソードアレイが形成されたSi基板１０１
と対向させ、それらの間の空間を真空に保ったまま封止
する。このようにして、目的とするフラットパネルディ
スプレイが完成される。このフラットパネルディスプレ
イの動作時には、各カソード１０７には、例えば−５０
Ｖ程度の負電圧が印加される。Next, the release layer 106 and the metal film 108 formed thereon are removed by a lift-off method, and FIG.
The state shown in FIG. Thereafter, as shown in FIG. 2E, the phosphor 11 is placed on a glass plate 109 serving as a display screen.
The Si substrate 101 on which the above-described cathode array is formed, with the phosphor 110 being on the inside where
And sealing while keeping the space between them vacuum. Thus, the intended flat panel display is completed. During the operation of the flat panel display, each cathode 107 has, for example, −50.
A negative voltage of about V is applied.
【０００７】[0007]
【発明が解決しようとする課題】上述の従来のフラット
パネルディスプレイの製造方法において、蒸着法により
同時に形成される多数（例えば、数万個）のカソード１
０７の先端の曲率半径を全てそろえることは極めて難し
く、これらのカソード１０７の先端の曲率半径にわずか
なばらつきが生じるのは避け難い。In the above-mentioned conventional method of manufacturing a flat panel display, a large number (for example, tens of thousands) of cathodes 1 are simultaneously formed by a vapor deposition method.
It is extremely difficult to make all the curvature radii of the tips of the cathodes 07 uniform, and it is inevitable that slight variations occur in the curvature radii of the tips of the cathodes 107.
【０００８】一方、図３に示すように、一般にカソード
の先端の曲率半径とこのカソードに対する許容印加電圧
との間には一定の相関がある。図３において、Ｖmin は
電流放射を行わせることができる最小電圧（絶対値）で
あり、Ｖmax は放電を生じることなく電流放射を行わせ
ることができる最大電圧（絶対値）である。図３からわ
かるように、カソードの先端の曲率半径が大きくなるに
従って、電流放射を行わせることができる電圧は大きく
なる。このため、例えば数万個のカソードのうちに一つ
だけ他のものより先端の曲率半径が小さいカソードが存
在すると、これらのカソードに徐々に負電圧を印加した
時、この先端の曲率半径が他のものよりも小さいカソー
ドからのみ電流放射が始まる。そして、他のカソードか
ら電流放射が始まる時には、許容印加電圧を越えてしま
い、そのカソードは放電して先端が丸くなり、電流放射
が停止してしまうという問題がある。On the other hand, as shown in FIG. 3, there is generally a certain correlation between the radius of curvature of the tip of the cathode and the allowable voltage applied to the cathode. 3, the V min is a minimum voltage capable of directing the current radiation (absolute value), V max is the maximum voltage it is possible to perform the current radiation without causing discharge (absolute value). As can be seen from FIG. 3, as the radius of curvature at the tip of the cathode increases, the voltage at which current emission can be performed increases. For this reason, for example, if there is only one cathode out of tens of thousands of cathodes having a smaller radius of curvature at the tip than the other, when a negative voltage is gradually applied to these cathodes, the radius of curvature at the tip becomes different. Current emission only starts from a cathode smaller than that of When the current emission from the other cathode starts, the applied voltage exceeds the allowable applied voltage, and the cathode discharges, the tip becomes rounded, and the current emission stops.
【０００９】このような問題を解決するために、各カソ
ードと電源との間に抵抗を設けて一定の電流以上の放射
が起きないようにする方法も提案されているが、この方
法は製造プロセス的に見て極めて困難であるという問題
がある。In order to solve such a problem, a method has been proposed in which a resistor is provided between each cathode and a power supply to prevent radiation exceeding a certain current from occurring. There is a problem that it is extremely difficult in terms of view.
【００１０】従って、この発明の目的は、カソードアレ
イを構成する全てのカソードの先端の曲率半径を高い精
度でしかも容易にそろえることができる電界放出型カソ
ードアレイの製造方法を提供することにある。Accordingly, it is an object of the present invention to provide a method of manufacturing a field emission type cathode array in which the radii of curvature of the tips of all the cathodes constituting the cathode array can be easily aligned with high accuracy.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するため
に、この発明は、導電性基板（１）上に複数のカソード
（４）が形成された電界放出型カソードアレイの製造方
法において、複数のカソード（４）を形成した後、複数
のカソード（４）に正の電圧を印加し、この電圧を、複
数のカソード（４）のうち先端の曲率半径が最も小さい
ものの先端から電界蒸発が起きない電圧から、少なくと
も複数のカソード（４）のうち先端の曲率半径が最も大
きいものの先端から電界蒸発が開始する電圧まで徐々に
増加させるようにしている。To achieve the above object, the present invention relates to a method of manufacturing a field emission type cathode array in which a plurality of cathodes (4) are formed on a conductive substrate (1). After forming the cathodes (4), a positive voltage is applied to the plurality of cathodes (4), and this voltage is
Of the number of cathodes (4) has the smallest radius of curvature at the tip
From the voltage at which electric field evaporation does not occur from the tip of the object, at least
Also has the largest radius of curvature at the tip of the plurality of cathodes (4).
Gradually from the tip of the furnace to the voltage at which field evaporation starts
I try to increase it.
【００１２】[0012]
【作用】上述のように構成されたこの発明の電界放出型
カソードアレイの製造方法によれば、カソードアレイを
構成する複数のカソードの先端の曲率半径がそろってい
ない場合、これらのカソードに所定の電圧を印加する
と、まず先端の曲率半径が最も小さいカソードの先端か
ら電界蒸発が起こる。すなわち、このカソードの先端の
表面の原子がイオンとして取り除かれる。この電界蒸発
により、このカソードの先端の曲率半径は次第に大きく
なる。そして、このカソードの先端の曲率半径が、先端
の曲率半径が次に小さいカソードの曲率半径に一致する
と、これらのカソードから電界蒸発が起き始める。According to the method of manufacturing the field emission type cathode array of the present invention configured as described above, when the curvature radii at the tips of the plurality of cathodes constituting the cathode array are not uniform, predetermined values are applied to these cathodes. When a voltage is applied, first, electric field evaporation occurs from the tip of the cathode having the smallest radius of curvature at the tip. That is, atoms on the surface of the cathode tip are removed as ions. Due to the electric field evaporation, the radius of curvature of the tip of the cathode gradually increases. Then, when the radius of curvature of the tip of the cathode coincides with the radius of curvature of the cathode having the next smaller radius of curvature of the tip, field evaporation starts from these cathodes.
【００１３】このようにして、先端の曲率半径が小さい
カソードから順次電界蒸発が起き、一定時間経過後には
カソードアレイを構成する全てのカソードの先端の曲率
半径が同一となる。これによって、カソードアレイを構
成する全てのカソードの先端の曲率半径を高い精度でし
かも容易にそろえることができる。そして、各カソード
からの電流放射の均一化を図ることができる。In this way, the field evaporation occurs sequentially from the cathode having the smaller radius of curvature at the tip, and after a certain period of time, the radius of curvature of all the cathodes constituting the cathode array becomes the same. As a result, the radii of curvature of the tips of all the cathodes constituting the cathode array can be adjusted with high accuracy and easily. In addition, the current emission from each cathode can be made uniform.
【００１４】[0014]
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。図１Ａ〜図１Ｃはこの発明の一実
施例によるフラットパネルディスプレイの製造方法を示
す断面図である。An embodiment of the present invention will be described below with reference to the drawings. 1A to 1C are cross-sectional views illustrating a method of manufacturing a flat panel display according to an embodiment of the present invention.
【００１５】この実施例においては、図２Ａ〜図２Ｅに
示す従来のフラットパネルディスプレイの製造方法と同
様にして、図１Ａに示すように、例えば導電性のSi基板
１上に、キャビティ２ａを有する例えばSiＯ2 膜のよう
な絶縁膜２、ゲート電極３及びマイクロティップから成
るカソード４を形成する。In this embodiment, as shown in FIG. 1A, a cavity 2a is provided on a conductive Si substrate 1, for example, in the same manner as in the conventional method of manufacturing a flat panel display shown in FIGS. 2A to 2E. For example, an insulating film 2 such as an SiO 2 film, a gate electrode 3 and a cathode 4 made of microtips are formed.
【００１６】今、このようにして形成された多数のカソ
ード４のうち、図２Ａ中、中央のカソードの先端の曲率
半径が例えば１８０Åで、他のカソードの先端の曲率半
径が例えば２００Åであり、中央のカソードだけが他の
カソードよりも先端の曲率半径が小さいものとする。2A, the radius of curvature of the tip of the center cathode is, for example, 180 °, and the radius of curvature of the other cathode is, for example, 200 ° in FIG. 2A. It is assumed that only the center cathode has a smaller radius of curvature at the tip than the other cathodes.
【００１７】この実施例においては、まず、全てのカソ
ード４と電気的に接続された導電性のSi基板１に、フラ
ットパネルディスプレイの動作時にカソード４に印加す
る電圧（負電圧）と反対極性、すなわち正の電圧Ｖを印
加し、この電圧Ｖを０Ｖから中央のカソードの先端の曲
率半径に応じた電圧、例えば５００Ｖまで徐々に増加さ
せる。なお、この電圧Ｖを印加するための電圧印加手段
は、好適にはフラットパネルディスプレイに内蔵され
る。In this embodiment, first, a polarity (negative voltage) opposite to a voltage (negative voltage) applied to the cathode 4 during operation of the flat panel display is applied to the conductive Si substrate 1 electrically connected to all the cathodes 4. That is, a positive voltage V is applied, and this voltage V is gradually increased from 0 V to a voltage corresponding to the radius of curvature of the tip of the center cathode, for example, 500 V. The voltage applying means for applying the voltage V is preferably built in a flat panel display.
【００１８】上述のようにして正の電圧Ｖをカソードア
レイに徐々に印加すると、図２Ａ中、他のものよりも先
端の曲率半径が小さい中央のカソードの先端から優先的
に電界蒸発が起き始め、この電界蒸発に伴いその先端の
曲率半径が次第に大きくなっていく。そして、図２Ｂに
示すように、この中央のカソードの先端の曲率半径は他
のカソードの先端の曲率半径と同一になる。すなわち、
全てのカソード４の先端の曲率半径が例えば２００Åに
そろう。この後、電圧Ｖを例えば６００Ｖまで増加させ
ると、全てのカソード４から電界蒸発が起き始めるよう
になる。そこで、この時点で電圧Ｖの印加を停止する。When the positive voltage V is gradually applied to the cathode array as described above, electric field evaporation starts to occur preferentially from the tip of the central cathode having a smaller radius of curvature than the others in FIG. 2A. With this electric field evaporation, the radius of curvature of the tip gradually increases. Then, as shown in FIG. 2B, the radius of curvature of the tip of this central cathode becomes the same as the radius of curvature of the other cathode. That is,
The radii of curvature of the tips of all the cathodes 4 are, for example, 200 °. Thereafter, when the voltage V is increased to, for example, 600 V, electric field evaporation starts from all the cathodes 4. Therefore, the application of the voltage V is stopped at this point.
【００１９】この後、図２Ｃに示すように、ディスプレ
イの画面となるガラス板５上に蛍光体６を形成したもの
をこの蛍光体６が内側にくるようにして上述のカソード
アレイが形成されたSi基板１と対向させ、それらの間の
空間を真空に保ったまま封止する。これによって、目的
とするフラットパネルディスプレイが完成される。Thereafter, as shown in FIG. 2C, the above-described cathode array was formed by forming a phosphor 6 on a glass plate 5 serving as a display screen so that the phosphor 6 was located inside. It is made to face the Si substrate 1 and sealed while keeping the space between them vacuum. Thereby, the intended flat panel display is completed.
【００２０】なお、以上は多数のカソード４のうちに一
つだけ先端の曲率半径が小さいものが存在する場合であ
るが、カソードアレイを構成するカソードの先端の曲率
半径がそろっていない全ての場合に、同様な手法を適用
することが可能である。この場合も、上述と同様にして
カソードアレイに電圧Ｖを印加していくと、先端の曲率
半径が小さいカソードから順次電界蒸発が起き始め、最
終的には全てのカソードの先端の曲率半径がそろうこと
になる。The above description is for the case where only one of the cathodes 4 has a small radius of curvature at the tip, but in all cases where the radius of curvature of the tip of the cathodes constituting the cathode array is not uniform. It is possible to apply a similar method. Also in this case, when the voltage V is applied to the cathode array in the same manner as described above, field evaporation starts to occur sequentially from the cathode having the smaller radius of curvature at the tip, and finally the radius of curvature of the tip of all the cathodes becomes uniform. Will be.
【００２１】以上のように、この実施例によれば、カソ
ードアレイに正の電圧Ｖを印加することにより、先端の
曲率半径が小さいカソード４から優先的に電界蒸発を起
こさせるようにしているので、カソードアレイを構成す
る全てのカソード４の先端の曲率半径を高い精度でしか
も容易にそろえることができる。これによって、フラッ
トパネルディスプレイの輝度の不均一性をなくすことが
でき、高品質のフラットパネルディスプレイを実現する
ことができる。As described above, according to this embodiment, by applying a positive voltage V to the cathode array, electric field evaporation is caused preferentially from the cathode 4 having a small radius of curvature at the tip. The curvature radii at the tips of all the cathodes 4 constituting the cathode array can be adjusted with high accuracy and easily. As a result, it is possible to eliminate unevenness in luminance of the flat panel display, and to realize a high quality flat panel display.
【００２２】さらに、各カソード４に正の電圧Ｖを印加
して電界蒸発を起こさせるようにしていることから、こ
のカソード４の表面に付着した汚染物質を除去すること
ができる。これによって、カソード４から良好な電流放
射を行わせることができる。Furthermore, since a positive voltage V is applied to each cathode 4 to cause electric field evaporation, contaminants adhering to the surface of the cathode 4 can be removed. Thereby, good current emission from the cathode 4 can be performed.
【００２３】以上、この発明の一実施例について説明し
たが、この発明は、上述の実施例に限定されるものでは
なく、この発明の技術的思想に基づく各種の変形が可能
である。Although the embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment, and various modifications based on the technical idea of the present invention are possible.
【００２４】例えば、上述の実施例で述べた各数値は単
なる例に過ぎず、これらの数値は必要に応じて変更可能
であることは言うまでもない。また、上述の実施例によ
るフラットパネルディスプレイのカソードアレイは、上
述の実施例で述べたものと異なる方法により形成するこ
とも可能である。さらに、カソードアレイは、上述の実
施例と異なる構造のものであってもよい。For example, each numerical value described in the above-described embodiment is merely an example, and it goes without saying that these numerical values can be changed as needed. Further, the cathode array of the flat panel display according to the above-described embodiment can be formed by a method different from that described in the above-described embodiment. Further, the cathode array may have a structure different from that of the above-described embodiment.
【００２５】また、上述の実施例においては、フラット
パネルディスプレイの基板としてSi基板１を用いている
が、Si基板１以外の各種の導電性基板を用いることが可
能であり、例えばガラス基板やセラミック基板のような
絶縁基板上に金属膜のような導体膜を全面または選択的
に形成したものを用いることも可能である。In the above-described embodiment, the Si substrate 1 is used as the substrate of the flat panel display. However, various conductive substrates other than the Si substrate 1 can be used. It is also possible to use a conductive film such as a metal film formed over the entire surface or selectively on an insulating substrate such as a substrate.
【００２６】[0026]
【発明の効果】以上説明したように、この発明によれ
ば、複数のカソードに正の電圧を印加し、この電圧を、
複数のカソードのうち先端の曲率半径が最も小さいもの
の先端から電界蒸発が起きない電圧から、少なくとも複
数のカソードのうち先端の曲率半径が最も大きいものの
先端から電界蒸発が開始する電圧まで徐々に増加させる
ようにしているので、カソードアレイを構成する全ての
カソードの先端の曲率半径を高い精度でしかも容易にそ
ろえることができる。そして、例えばフラットパネルデ
ィスプレイを製造するような場合には、ディスプレイの
輝度の均一化を図ることができる。As described above, according to the present invention , a positive voltage is applied to a plurality of cathodes , and this voltage is
The cathode with the smallest radius of curvature at the tip among multiple cathodes
From the voltage at which electric field evaporation does not occur from the tip of the
Of the cathodes with the largest radius of curvature at the tip
Since the voltage is gradually increased from the tip to the voltage at which electric field evaporation starts, the radii of curvature of the tips of all the cathodes constituting the cathode array can be adjusted with high accuracy and easily. Then, for example, when manufacturing a flat panel display, it is possible to make the luminance of the display uniform.
【図１】この発明の一実施例によるフラットパネルディ
スプレイの製造方法を説明するための断面図である。FIG. 1 is a cross-sectional view illustrating a method of manufacturing a flat panel display according to an embodiment of the present invention.
【図２】従来のフラットパネルディスプレイの製造方法
を説明するための断面図である。FIG. 2 is a cross-sectional view for explaining a conventional method for manufacturing a flat panel display.
【図３】カソードの先端の曲率半径とカソードに対する
許容印加電圧との関係を示すグラフである。FIG. 3 is a graph showing a relationship between a radius of curvature of a tip of a cathode and an allowable applied voltage to the cathode.
１ Si基板 ２ 絶縁膜 ２ａ キャビティ ３ ゲート電極 ４ カソード Reference Signs List 1 Si substrate 2 Insulating film 2a Cavity 3 Gate electrode 4 Cathode
Claims (1)
れた電界放出型カソードアレイの製造方法において、 上記複数のカソードを形成した後、上記複数のカソード
に正の電圧を印加し、この電圧を、上記複数のカソード
のうち先端の曲率半径が最も小さいものの先端から電界
蒸発が起きない電圧から、少なくとも上記複数のカソー
ドのうち先端の曲率半径が最も大きいものの先端から電
界蒸発が開始する電圧まで徐々に増加させるようにした
ことを特徴とする電界放出型カソードアレイの製造方
法。1. A method of manufacturing a field emission type cathode array in which a plurality of cathodes are formed on a conductive substrate, wherein after forming the plurality of cathodes, a positive voltage is applied to the plurality of cathodes. The above multiple cathodes
Electric field from the tip with the smallest radius of curvature
From the voltage at which no evaporation occurs, at least the
From the tip with the largest radius of curvature at the tip.
A method for manufacturing a field emission cathode array, wherein the voltage is gradually increased to a voltage at which field evaporation starts .
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41750190A JP3094459B2 (en) | 1990-12-28 | 1990-12-28 | Method of manufacturing field emission cathode array |
| EP91121877A EP0494425B1 (en) | 1990-12-28 | 1991-12-19 | A flat panel display apparatus |
| DE69132385T DE69132385T2 (en) | 1990-12-28 | 1991-12-19 | Method of manufacturing a flat display device |
| EP96107447A EP0729171B1 (en) | 1990-12-28 | 1991-12-19 | A method of manufacturing a flat panel display apparatus |
| DE69130920T DE69130920T2 (en) | 1990-12-28 | 1991-12-19 | Flat display device |
| EP96101002A EP0714114A1 (en) | 1990-12-28 | 1991-12-19 | A method of manufacturing a flat panel display apparatus |
| KR1019910023846A KR100297881B1 (en) | 1990-12-28 | 1991-12-23 | Flat Panel Display |
| US07/815,061 US5210462A (en) | 1990-12-28 | 1991-12-30 | Flat panel display apparatus and a method of manufacturing thereof |
| US07/902,736 US5209687A (en) | 1990-12-28 | 1992-06-23 | Flat panel display apparatus and a method of manufacturing thereof |
| KR1019990024256A KR100238708B1 (en) | 1990-12-28 | 1999-06-25 | A manufacturing method of a flat panel display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41750190A JP3094459B2 (en) | 1990-12-28 | 1990-12-28 | Method of manufacturing field emission cathode array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04249827A JPH04249827A (en) | 1992-09-04 |
| JP3094459B2 true JP3094459B2 (en) | 2000-10-03 |
Family
ID=18525594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41750190A Expired - Fee Related JP3094459B2 (en) | 1990-12-28 | 1990-12-28 | Method of manufacturing field emission cathode array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094459B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746897B2 (en) | 1994-03-18 | 2004-06-08 | Naoki Fukutomi | Fabrication process of semiconductor package and semiconductor package |
| US7405092B2 (en) | 2003-07-25 | 2008-07-29 | Canon Kabushiki Kaisha | Method of manufacturing electron-emitting device and method of manufacturing image display apparatus |
| US7524227B2 (en) | 2004-03-12 | 2009-04-28 | Canon Kabushiki Kaisha | Method of producing an electron emission device, method of producing an electron source, method of producing an image display device, and method of driving an electron emission device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2700217B1 (en) * | 1992-12-04 | 1999-08-27 | Pixel Int Sa | Method for producing on silicon, emissive cathodes with microtips for flat screen of small dimensions, and products obtained. |
| JP3212755B2 (en) * | 1993-05-19 | 2001-09-25 | 株式会社東芝 | Method for producing needle-like substance and method for producing micro-emitter array |
| JP3376220B2 (en) | 1995-10-03 | 2003-02-10 | キヤノン株式会社 | Image forming apparatus and manufacturing method thereof |
| JPH09259753A (en) * | 1996-01-16 | 1997-10-03 | Canon Inc | Electron generator, image forming device and manufacture and adjusting method therefor |
| US6621475B1 (en) | 1996-02-23 | 2003-09-16 | Canon Kabushiki Kaisha | Electron generating apparatus, image forming apparatus, method of manufacturing the same and method of adjusting characteristics thereof |
| US6231412B1 (en) | 1996-09-18 | 2001-05-15 | Canon Kabushiki Kaisha | Method of manufacturing and adjusting electron source array |
| JP3733308B2 (en) | 2000-09-29 | 2006-01-11 | キヤノン株式会社 | Manufacturing method of image display device |
| JP2002270099A (en) | 2001-03-07 | 2002-09-20 | Sony Corp | Knocking process method in flat type display device and knocking process method in substrate for flat type display device |
| WO2008029440A1 (en) * | 2006-09-04 | 2008-03-13 | Life Technology Reserch Institute, INC. | Electric field aging method for electron emitter |
-
1990
- 1990-12-28 JP JP41750190A patent/JP3094459B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746897B2 (en) | 1994-03-18 | 2004-06-08 | Naoki Fukutomi | Fabrication process of semiconductor package and semiconductor package |
| US7405092B2 (en) | 2003-07-25 | 2008-07-29 | Canon Kabushiki Kaisha | Method of manufacturing electron-emitting device and method of manufacturing image display apparatus |
| US7524227B2 (en) | 2004-03-12 | 2009-04-28 | Canon Kabushiki Kaisha | Method of producing an electron emission device, method of producing an electron source, method of producing an image display device, and method of driving an electron emission device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04249827A (en) | 1992-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5209687A (en) | Flat panel display apparatus and a method of manufacturing thereof | |
| EP0729171B1 (en) | A method of manufacturing a flat panel display apparatus | |
| US5663608A (en) | Field emission display devices, and field emisssion electron beam source and isolation structure components therefor | |
| US5725787A (en) | Fabrication of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes | |
| US6821175B1 (en) | Method of manufacturing a field electron emission cathode having at least one cathode electrode | |
| US5587588A (en) | Multiple micro-tips field emission device | |
| JP3094459B2 (en) | Method of manufacturing field emission cathode array | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| JP3033179B2 (en) | Field emission type emitter and method of manufacturing the same | |
| US6777169B2 (en) | Method of forming emitter tips for use in a field emission display | |
| JP3033178B2 (en) | Field emission type emitter | |
| JP3526462B2 (en) | Field emission type cathode device | |
| JP2940360B2 (en) | Method of manufacturing field emission device array | |
| JPH08222124A (en) | Vacuum airtight element using niobium nitride electrode | |
| JPH0574327A (en) | Electron emitter | |
| JP3052845B2 (en) | Method of manufacturing field emission cathode having focusing electrode | |
| JP3084768B2 (en) | Field emission type cathode device | |
| KR100238708B1 (en) | A manufacturing method of a flat panel display | |
| JP2907024B2 (en) | Electron-emitting device | |
| JPH08148083A (en) | Surface reforming method for field emitter | |
| KR100274793B1 (en) | Line-type field emission emitter and fabrication method thereof | |
| KR940011723B1 (en) | Method of manufacturing fed | |
| KR100405971B1 (en) | Structure and formation method for focusing electrode in field emssion display | |
| KR100290136B1 (en) | Method for fabricating field emission display device | |
| JPH11162326A (en) | Field electron-emission element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |