JP3064324B2 - Control Software Specification Change System for Image Recording Equipment - Google Patents
Control Software Specification Change System for Image Recording EquipmentInfo
- Publication number
- JP3064324B2 JP3064324B2 JP2067325A JP6732590A JP3064324B2 JP 3064324 B2 JP3064324 B2 JP 3064324B2 JP 2067325 A JP2067325 A JP 2067325A JP 6732590 A JP6732590 A JP 6732590A JP 3064324 B2 JP3064324 B2 JP 3064324B2
- Authority
- JP
- Japan
- Prior art keywords
- control software
- load
- data
- storage memory
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Stored Programmes (AREA)
- Record Information Processing For Printing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像記録装置の基本制御仕様を変更する
上で必要な画像記録装置における制御ソフトウエア仕様
変更システムに係り、特に、ホストコンピュータからの
転送画像データを印字記録するリモートプリンタのよう
な画像記録装置に対して有効な制御ソフトウエア仕様変
更システムに関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control software specification change system in an image recording apparatus necessary for changing a basic control specification of an image recording apparatus, and particularly to a host computer. The present invention relates to a control software specification change system effective for an image recording apparatus such as a remote printer for printing and recording transfer image data.
一般に、ホストコンピュータからの転送画像データを
印字記録するリモートプリンタにあっては、通常、ホス
トコンピュータとリモートプリンタとの間で通信用特殊
言語によるデータ通信を行っているため、リモートプリ
ンタの構成としては、上記通信用特殊言語をリモートプ
リンタ用のデータ形式に変換する電子サブシステム（以
下、ESS［Electronic Sub System］と略記する）と、こ
のESにて変換された画像データに基づく画像を出力する
画像出力端末（以下、IOT［Image Output Terminal］と
略記する）とを包含したものにならざるを得ない。Generally, in a remote printer that prints and records image data transferred from a host computer, data communication is usually performed in a special communication language between the host computer and the remote printer. An electronic subsystem (hereinafter abbreviated as ESS [Electronic Sub System]) for converting the communication special language into a data format for a remote printer, and an image for outputting an image based on the image data converted by the ES. Output terminal (hereinafter abbreviated as IOT [Image Output Terminal]).
このようなリモートプリンタにおいては、ESSとIOTと
の間のデータ転送の取り決め（プリナティグプロトコ
ル）を一義的に設定しておくことが必要であり、IOTの
基本制御仕様は上記プリンティングプロトコルに従って
設定される。そして、上記IOTの基本制御仕様は、通常I
OT内の制御ユニットのROMに予めロードされた制御ソフ
トウエアにて決定されるようになっている。In such a remote printer, it is necessary to unconditionally set a data transfer agreement between the ESS and the IOT (a printing protocol), and the basic control specifications of the IOT are set according to the above printing protocol. You. The basic control specifications of the IOT are usually
It is determined by control software preloaded in the ROM of the control unit in the OT.
ところで、このようなリモートプリンタにおいては、
IOTのバージョンアップ、ESSの機能変更によるインタフ
ェースの仕様変更及び異種のESSの接続等に伴って上記I
OTの基本制御仕様を根本的に又は一部変更しなければな
らないという状況が起こり得る。By the way, in such a remote printer,
Due to IOT version upgrade, interface specification change due to ESS function change and connection of different ESS,
There may be situations where the basic control specifications of the OT must be fundamentally or partially changed.
このような状況下において、従来にあっては、仕様変
更用のIOTの制御ソフトウエアが予めロードされているR
OMそのものを従前のROMと交換するという方法を採用し
ているが、ROMそのものを交換するという作業が面倒で
あり、IOTの制御ソフトウエアの仕様変更をもっと簡単
にしたいという要請が生じている。Under such circumstances, conventionally, the control software of the IOT for changing the specifications is loaded in advance.
Although the method of replacing the OM itself with the old ROM has been adopted, the task of replacing the ROM itself is troublesome, and there has been a demand for making it easier to change the specifications of the IOT control software.
この発明は、以上の技術的課題を解決するためになさ
れたものであって、IOTの制御仕様を簡単な操作によっ
て実現することができる画像記録装置における制御ソフ
トウエア仕様変更システムを提供するものである。The present invention has been made to solve the above technical problem, and provides a control software specification change system in an image recording apparatus capable of realizing the IOT control specification by a simple operation. is there.
すなわち、この発明に係る画像記録装置における制御
ソフトウエア仕様変更システムは、第１図に示すよう
に、コマンドCM及びデータDTを信号として送出する信号
送出手段１と、制御ソフトウエアCSが格納される制御ソ
フト格納メモリ３を具備し、この制御ソフト格納メモリ
３に格納された内容に基づいて上記信号送出手段１から
送出される信号を判定し、画像データに基づく画像を出
力する画像出力手段２とを備えた画像記録装置を前提と
し、上記画像出力手段２の仕様変更用の新たな制御ソフ
トウエアCSが格納される制御ソフト記憶媒体４と、この
制御ソフト記憶媒体４に格納された内容を信号送出手段
１のデータDTとして取り込む制御ソフト受付手段５と、
上記信号送出手段１がロード要求コマンドを送信するよ
うに要求するロード要求手段６と、上記ロード要求６か
らロード要求コマンドがあったか否かを判定するロード
実行判定手段７と、このロード実行判定手段７がロード
要求コマンドと判定したときに、上記制御ソフト格納メ
モリ３内の内容をイレーズ処理した後、上記信号送出手
段１に取り込んだ新たな制御ソフトウエアCSを画像出力
手段２側へ転送し、転送された新たな制御ソフトウエア
CSを上記制御ソフト格納メモリ３にロードするロード実
行手段８を備えたものを前提と摺るものである。That is, as shown in FIG. 1, the control software specification changing system in the image recording apparatus according to the present invention stores a signal transmitting unit 1 for transmitting a command CM and data DT as signals, and control software CS. An image output means 2 comprising a control software storage memory 3 for determining a signal transmitted from the signal transmission means 1 based on the contents stored in the control software storage memory 3 and outputting an image based on image data; The control software storage medium 4 in which new control software CS for changing the specifications of the image output means 2 is stored, and the contents stored in the control software storage medium 4 are signaled. Control software accepting means 5 for taking in as data DT of sending means 1;
Load requesting means 6 for requesting the signal sending means 1 to transmit a load request command, load execution determining means 7 for determining whether there is a load request command from the load request 6, and load execution determining means 7 When it is determined that the command is a load request command, after erasing the contents in the control software storage memory 3, the new control software CS fetched by the signal transmission means 1 is transferred to the image output means 2 side, and transferred. New control software
It is assumed that the system includes a load execution unit 8 for loading CS into the control software storage memory 3.
このような技術的手段において、信号送信手段１と画
像出力手段２との間のデータ送信については、予め決め
られたプロトコルを具備したものであればどのようなも
のを採用しても差し支えない。また、信号送信手段１や
画像出力手段２の具体的構成については、上述した基本
的機能を具備したものであれば適宜設計変更できること
は勿論である。In such technical means, any data transmission between the signal transmission means 1 and the image output means 2 may be employed as long as it has a predetermined protocol. The specific configuration of the signal transmitting means 1 and the image output means 2 can of course be appropriately changed as long as it has the basic functions described above.
また、上記制御ソフト格納メモリ３としては、パワー
オフ時において格納データ内容が消去されず、しかも、
ロード要求時において、格納データ内容が消去されると
共に、新たなデータが格納されるものであれば、EEPROM
（請求項12）、不揮発性メモリ（以下、NVM［Non Volat
ile Memory］と略記する）を始め適宜選択することがで
きる。In the control software storage memory 3, the stored data contents are not erased when the power is turned off.
At the time of the load request, if the stored data contents are erased and new data is stored, the EEPROM
(Claim 12) A nonvolatile memory (hereinafter referred to as NVM [Non Volat
ile Memory]).
更に、制御ソフト記憶媒体４としては、フロッピ−デ
ィスク、マグネットテープ等適宜選択することができ
る。Further, as the control software storage medium 4, a floppy disk, a magnet tape, or the like can be appropriately selected.
更にまた、制御ソフト受付手段５としては、制御ソフ
ト記憶媒体４から制御ソフトウエアCSを取り込むことが
できるものであれば、フロッピーユニット、マグネット
テープリーダ等適宜選択することができる。また、上記
制御ソフト受付手段５の配設箇所については、信号送出
手段１若しくは信号送出手段１との間で通信可能なホス
トコンピュータのいずれであっても差し支えないが、配
設箇所としてホストコンピュ−タ側を選択する場合に
は、ホストコンピュータと信号送信手段１との間で一連
の手続きの取り決めが必要である。Furthermore, as the control software accepting means 5, a floppy unit, a magnet tape reader, or the like can be appropriately selected as long as the control software CS can be loaded from the control software storage medium 4. The location of the control software receiving means 5 may be either the signal transmitting means 1 or a host computer capable of communicating with the signal transmitting means 1. When selecting the data side, a series of procedures must be agreed between the host computer and the signal transmission means 1.
また、ロード要求手段６の配設箇所としては、信号送
出手段１、ホストコンピュータ、画像出力手段２のいず
れであっても差し支えない。そしてまた、ロード要求手
段６の具体的構成としては、所定ロード要求操作、詠え
ばキーボードやコンピュータパネルの所定のスイッチ、
キー操作に基づいて信号送出手段１がロード要求コマン
ドを送信するものであれば適宜設計変更することがで
き、ロード要求コマンドの具体的態様としても画像出力
手段２が認識できるように設定したものであれば特に制
限はない。この場合において、ユーザの誤操作を防止す
るという観点から、上記ロード要求操作としては、通常
の画像記録操作と無関係な特殊操作を選択することが好
ましい（請求項11）。また、ロード実行手段８の誤作動
を防止するという観点からすれば、ロード要求手段６か
らのロード要求コマンドの送信回数を複数回とし、ロー
ド要求コマンドを複数回受信した段階で、上記ロード実
行手段８を作動させるように設計する（請求項１）。Further, the location of the load request means 6 may be any of the signal transmission means 1, the host computer, and the image output means 2. Further, the specific configuration of the load request means 6 includes a predetermined load request operation, specifically, a predetermined switch of a keyboard or a computer panel,
If the signal transmission means 1 transmits a load request command based on a key operation, the design can be changed as appropriate, and the setting is made so that the image output means 2 can recognize the specific form of the load request command. There are no special restrictions. In this case, it is preferable to select a special operation unrelated to a normal image recording operation as the load request operation from the viewpoint of preventing a user's erroneous operation (claim 11). Further, from the viewpoint of preventing a malfunction of the load execution unit 8, the number of times the load request command is transmitted from the load request unit 6 is set to a plurality of times, and when the load request command is received a plurality of times, the load execution unit 8 is operated (claim 1).
更に、ロード実行判定手段７及びロード実行手段８に
ついては、夫々機能実現し得るものであれば適宜設計変
更して差し支えないが、機能実現の最適化を図るという
観点から、制御ソフトウエアCSのローディングに必要な
ファイル構成のブート部を有し、このブート部と画像出
力手段２のCPUとの間で夫々の機能を実現するように設
計する（請求項２）。Further, the load execution determination means 7 and the load execution means 8 may be appropriately changed in design as long as they can realize the respective functions. However, from the viewpoint of optimizing the function realization, the loading of the control software CS is performed. Is designed so that each function is realized between the boot unit and the CPU of the image output means 2 (claim 2).
そして更に、ブート部を備えたロード実行判定手段７
に対して機能実現の最適化を図るという観点からすれ
ば、パワーオン時にブート部内の先頭アドレスより実行
を開始し、NVMに書き込まれた制御ソフト格納メモリ３
の状態データを参照して制御ソフトウエアCSをロードす
るか否かについて判定するように設計することが好まし
い（請求項３）。Further, the load execution determination means 7 having a boot unit
From the viewpoint of optimizing the function realization, the control software storage memory 3 which starts execution from the head address in the boot unit at power-on and is written in the NVM
It is preferable to design so as to determine whether or not to load the control software CS with reference to the state data of (3).
この場合において、上記制御ソフト格納メモリ３の状
態データとしては、少なくとも、制御ソフトウエアCSを
ロードするか否かを判定する上で、制御ソフトウエアCS
が既にロードされていて、イレーズ処理要求がない場合
を示す“プログラム済状態”と、制御ソフトウエアCSが
既にロードされていて、イレーズ処理要求がある場合を
示す“プログラム済イレーズ要求状態”とを備えていれ
ばよいが、制御ソフトウエアCSのローディング実行中に
パワーオフされたような異常時に対処するという観点か
らすれば、状態データとして、制御ソフトウエアCSがロ
ードされておらず、イレーズ処理を実行する必要がある
場合を示す“非プログラム状態”を具備させ、異常時処
理を行うように設計することが好ましい（請求項４）。In this case, the status data in the control software storage memory 3 includes at least the control software CS in determining whether to load the control software CS.
Are already loaded and there is no erase processing request, and a "programmed state" indicates that the control software CS is already loaded and there is an erase processing request. However, from the viewpoint of coping with an abnormality such as power-off during execution of the loading of the control software CS, the control software CS is not loaded as state data, and the erasing process is performed. It is preferable to provide a “non-program state” that indicates a case where the processing needs to be executed, and to perform a process when an abnormality occurs.
そしてまた、上記NVM内に状態データを格納するに当
たって、メモリクラッシュによる状態データの改変に基
づく不都合を有効に回避するとう観点から、NVMの所定
アドレスに状態データを複数個格納し、パワーオン時に
NVMの状態データを多数決にて同じデータに書き換える
ようにしたり（請求項５）、更に、加えて、NVM内の相
互に離れたアドレスの複数箇所に所定数ずつ分散して状
態データを格納し、複数箇所の状態データを多数決にて
判定するという手法（請求項６）を採るようすることが
好ましい。Further, in storing the state data in the NVM, from the viewpoint of effectively avoiding inconvenience based on modification of the state data due to a memory crash, a plurality of state data are stored at a predetermined address of the NVM, and at the time of power-on.
The state data of the NVM is rewritten to the same data by majority decision (claim 5). In addition, the state data is stored by distributing a predetermined number of data at a plurality of locations at mutually distant addresses in the NVM, It is preferable to adopt a method (claim 6) of determining the state data of a plurality of places by majority decision.
また、上記ロード実行手段８としては、少なくとも、
制御ソフトウエアCSのローディングを実行できる機能を
備えていればよいが、装置の安全性を考慮して、ローデ
ィング実行中の異常に対しても、必ずデータが正常にセ
ーブされるように異常系に対処する異常時処理手段を具
備するように設計する（請求項７）。The load execution means 8 includes at least
It is only necessary to have a function that can execute the loading of the control software CS.However, in consideration of the safety of the equipment, an abnormal system must be provided so that data can be saved normally even if an error occurs during the loading. It is designed to have an abnormal time processing means to cope with it (claim 7).
この場合において、上記異常時処理手段としては、異
常系に対して異常表示を行ったり、ローディング不良に
よる不測の弊害を回避する上で再度ローディングをし直
す等適宜設計変更して差し支えないが、ローディング実
行中にパワーオフする異常系あるいはロード実行判定手
段７によるロードの有無の判定が不能になる異常系に対
しては、ローディング不良状態になることが明らかであ
り、このような場合にはローディングを再実行するよう
に対処することが必要である（請求項８）。In this case, the abnormal-time processing means may perform an appropriate design change such as performing an abnormal display on the abnormal system or reloading again in order to avoid an unexpected adverse effect due to a loading defect. It is clear that a loading failure state occurs for an abnormal system that powers off during execution or an abnormal system for which the load execution determination unit 7 cannot determine the presence or absence of a load. It is necessary to take measures to re-execute (claim 8).
また、ロード実行手段８のローディング動作を確実に
するという観点から、制御ソフトウエアCSのローディン
グエラーが生じたか否かを判定するエラー判定部を具備
させ、ローディングエラーが生じたことを判定した時点
で制御ソフトウエアCSの全部若しくは一部を再度ロード
するように設計する（請求項９）。Further, from the viewpoint of ensuring the loading operation of the load execution means 8, an error determination unit for determining whether or not a loading error has occurred in the control software CS is provided, and when it is determined that a loading error has occurred, A design is made so that all or a part of the control software CS is reloaded (claim 9).
また、制御ソフトウエアCSのローディング実行中にお
いても、画像出力手段２で割り込み処理を行わなければ
ならない場合が想定されるため、これに対処するような
割り込み処理手段を付設することが必要である。Further, even during the execution of the loading of the control software CS, it is supposed that the image output means 2 needs to perform the interrupt processing. Therefore, it is necessary to provide an interrupt processing means for coping with this.
その具体的態様としては、画像出力手段２のCPUがブ
ート部内を実行中であれば、ブート部内の割り込みベク
タテーブルからブート部内の割り込みモジュールへ移行
して割り込み処理を行い、一方、上記CPUが制御ソフト
格納メモリ３内を実行中であれば、ブート部内の割り込
みベクタテーブルからブート部内の割り込みモジュール
へ移行した後、制御ソフト格納メモリ３の割り込みベク
タテーブルを介して制御ソフト格納メモリ３内の割り込
みモジュールへ移行して割り込み処理を行うようにする
ものが挙げられる（請求項10）。As a specific mode, if the CPU of the image output unit 2 is executing the inside of the boot unit, the CPU shifts from the interrupt vector table in the boot unit to the interrupt module in the boot unit and performs interrupt processing. If the execution in the software storage memory 3 is being performed, after the transition from the interrupt vector table in the boot unit to the interrupt module in the boot unit, the interrupt module in the control software storage memory 3 is transferred via the interrupt vector table in the control software storage memory 3. (Clause 10).
上述したようなシステムを用いて画像出力手段２の制
御仕様を変更する場合には、先ず、制御ソフト受付手段
５に仕様変更用の制御ソフトウエアCSが記憶された制御
ソフト記憶媒体４をセットし、制御ソフト受付手段５を
介して信号送出手段１へ上記制御ソフトウエアCSを取り
込む。When changing the control specifications of the image output means 2 using the system as described above, first, the control software storage medium 4 storing the control software CS for changing the specifications is set in the control software receiving means 5. Then, the control software CS is taken into the signal sending means 1 via the control software receiving means 5.
この後、あるいはこれと同時に、ロード要求手段６に
よって画像出力手段２側にロード要求が行われると、ロ
ード実行判定手段７が信号送出手段１からの信号をロー
ド要求コマンドであると判定する。Thereafter or simultaneously with this, when a load request is made to the image output unit 2 by the load request unit 6, the load execution determination unit 7 determines that the signal from the signal transmission unit 1 is a load request command.
この状態において、上記ロード実行手段８が働き、制
御ソフト格納メモリ３に予め格納されていた制御ソフト
ウエアCSをイレーズ処理した後、制御ソフト受付手段５
で受付られた新たな制御ソフトウエアCSを制御ソフト格
納メモリ３内にロードする。In this state, the load execution means 8 operates to erase the control software CS previously stored in the control software storage memory 3 and then to execute the control software reception means 5.
Loads the new control software CS received in the control software storage memory 3.
この段階で、画像出力手段２の制御仕様が新たなもの
に変更設定される。At this stage, the control specification of the image output means 2 is changed and set to a new one.
尚、所謂コンピュータシステムにおいて、コンピュー
タの基本制御仕様はOS（Operating System）にて設定さ
れており、このOSに基づいて、パッケージソフトウエア
やアプリケーションソフトウエアの仕様をローディング
し直すということは通常行われているが、コンピュータ
の制御仕様を設定するOSそのもののを変更することは全
く考えられていない。In a so-called computer system, the basic control specifications of a computer are set by an OS (Operating System), and reloading the specifications of package software and application software based on the OS is usually performed. However, changing the OS itself, which sets the computer's control specifications, has never been considered.
この点において、画像出力手段２の基本制御仕様を設
定する制御ソフトウエアCS自体をローディングし直す本
願発明は、上述したコンピュータシステムと全く着想の
異なるものと言える。In this regard, it can be said that the present invention in which the control software CS for setting the basic control specifications of the image output means 2 is reloaded is completely different from the above-described computer system.
以下、添付図面に示す実施例に基づいてこの発明を詳
細に説明する。Hereinafter, the present invention will be described in detail based on embodiments shown in the accompanying drawings.
目次 I.システム概要 （１）システム全体構成 （２）ESS構成 （３）IOT構成 （４）ダウンローディング操作 II.メモリ （１）メモリマップ （２）NVMの状態データ構造 （３）ブートROMのファイル構成 （４）フラッシュROMの仕様 （４−ａ）概要 （４−ｂ）フラッシュROMインタフェースのハードウエ
ア （４−ｃ）コマンドの定義 （４−ｄ）プログラミングアルゴリズム （４−ｅ）イレーズアルゴリズム III.ダウンローディングデータ構造 IV.ブートROMのパワーオン時の処理 （１）処理概要 （２）状態データの書き換え処理 （３）NVM多数決テスト１の処理 （４）NVM多数決テスト２の処理 （５）ダウンローディング処理 （５−ａ）正常時 （５−ｂ）CRC Error時 （５−ｃ）Checksum Error時 V.異常時処理 VI.割り込み処理 （１）割り込み処理に必要な基本要素 （２）ブートROM内実行中の割り込み処理 （３）フラッシュROM実行中の割り込み処理 I.システム概要 （１）システム全体構成 第２図及び第３図はリモートプリンタにこの発明を適
用した一実施例を示すものである。Table of Contents I. System Overview (1) Overall System Configuration (2) ESS Configuration (3) IOT Configuration (4) Downloading Operation II. Memory (1) Memory Map (2) NVM Status Data Structure (3) Boot ROM File Configuration (4) Flash ROM specifications (4-a) Overview (4-b) Flash ROM interface hardware (4-c) Command definitions (4-d) Programming algorithm (4-e) Erase algorithm III. Down Loading data structure IV. Processing at power-on of boot ROM (1) Outline of processing (2) Rewriting of state data (3) Processing of NVM majority test 1 (4) Processing of NVM majority test 2 (5) Downloading processing (5-a) Normal (5-b) CRC Error (5-c) Checksum Error V. Error processing VI. Interrupt processing (1) Basics required for interrupt processing Element (2) Interrupt processing during execution in boot ROM (3) Interrupt processing during execution of flash ROM I. System outline (1) Overall system configuration FIGS. 2 and 3 show one embodiment in which the present invention is applied to a remote printer. This is an example.
同図において、リモートプリンタは、ホストコンピュ
ータ20からの通信用言語（例えばPOSTSCRIPT,INTERPRES
S,SNA DATA STREAM等）からなる転送画像データI0を所
定形式の画像データＩに変換して転送するESS30と、こ
のESS30からの画像データＩに基づいて図示外の記録シ
ートに画像を再現するIOT50とを備えている。In the figure, a remote printer communicates with a communication language (for example, POSTSCRIPT, INTERPRES) from the host computer 20.
S, and ESS30 to transfer converts the transferred image data I 0 consisting SNA DATA STREAM, etc.) to the image data I of a predetermined format, for reproducing an image on a not shown recording sheet based on the image data I from the ESS30 It has IOT50.
そして、上記ESS30には、主としてプリントジョブの
設定メニュー等を表示するCRTディスプレイ41と、ダウ
ンローディング（この実施例では、IOT50の制御仕様を
変更する際に、ESS30側からIOT50側へIOT50の仕様変更
用の新しい制御ソフトウエアCSをローディングさせる概
念という）メニューを選択実行するためのキーボード42
と、IOT50の制御ソフトウエアCSを書き込んであるフロ
ッピーディスク43が挿入され、ESS30内に上記制御ソフ
トウエアCSが読み込まれるフロッピーユニット44とが付
設されている。The ESS 30 has a CRT display 41 for mainly displaying a print job setting menu and the like, and downloading (in this embodiment, when the control specification of the IOT 50 is changed, the specification of the IOT 50 is changed from the ESS 30 to the IOT 50). Keyboard for selecting and executing menus (concept of loading new control software CS for
Then, the floppy disk 43 in which the control software CS of the IOT 50 is written is inserted, and the ESS 30 is provided with a floppy unit 44 into which the control software CS is read.
また、IOT50は、複数段（この実施例では四段構成）
の給紙トレイ51〜54のいずれかから供給された記録シー
トに図示外の画像形成ユニットにて形成されたトナー画
像（画像データＩに対応）を転写、定着し、複数（この
実施例では三つ）の排紙トレイ55〜57のいずれかに排出
するようにしたものである。In addition, the IOT50 has a plurality of stages (four-stage configuration in this embodiment).
A toner image (corresponding to image data I) formed by an image forming unit (not shown) is transferred and fixed to a recording sheet supplied from any one of the paper feed trays 51 to 54, and a plurality of (in this embodiment, three ) To one of the paper discharge trays 55 to 57.
更に、ESS30とIOT50との間では、夫々の状態を知るた
めや、プリントジョブのタイミングをとるために例えば
UARTによる通信が行われている。Further, between the ESS 30 and the IOT 50, for example, in order to know the status of each, and to take the timing of a print job, for example,
Communication by UART is being performed.
（２）ESS構成 第４図はこの実施例において用いられるESS30のブロ
ック図である。(2) ESS Configuration FIG. 4 is a block diagram of the ESS 30 used in this embodiment.
同図において、符号31はホストコンピュータ20との間
における画像データI0の送受信を可能とするI/Oマネー
ジャ（I/O Manager）、32はI/Oマネージャ31からの画像
データI0を解釈した後、ESS30用にフォーマッティング
するエミュレータ＆フォーマッタ（Emulator ＆ Format
ter）、33は上記エミュレータ＆フォーマッタ32を機能
させる上で必要なフォントを格納するFONTマネージャ
（FONT Manager）、34はエミュレータ＆フォーマッタ32
にてプリント仕様に変換されたデータに基づいて画像デ
ータＩを作成し、ページバッファに１頁分の画像データ
Ｉを出力自在に格納するイメージャ（Imager）、35はイ
メージャ34からの画像データＩをIOT50側へ転送するた
めにIOT50を制御するIOTコントローラ（IOT Controlle
r）である。In the figure, I / O manager that enables transmission and reception of the image data I 0 between the code 31 and the host computer 20 (I / O Manager), 32 interpreting the image data I 0 from the I / O manager 31 Emulator & Formatter to format for ESS30
ter), 33 is a FONT Manager that stores fonts required for the emulator & formatter 32 to function, and 34 is an emulator & formatter 32
The imager I creates image data I based on the data converted to the print specifications, and stores the image data I for one page in a page buffer so that the image data I can be output. The imager 35 receives the image data I from the imager 34. An IOT controller that controls the IOT50 for transfer to the IOT50
r).
（３）IOT構成 第５図はこの実施例において用いられるIOT50のブロ
ック図である。(3) IOT Configuration FIG. 5 is a block diagram of the IOT 50 used in this embodiment.
同図において、60はIOT50の制御部であり、IOT50を集
中制御するCPU61と、IOT50の制御ソフトウエアCS及びダ
ウンローディング用ソフトウエアが格納されるメモリ62
と、ESS30との間のデータ伝送を可能し、IOT50の各要素
（64〜68その他）との間における制御データ伝送を可能
にするI/Oポート63と、CPU61、メモリ62、I/Oポート63
間を相互に接続するシステムバス64とで構成されてい
る。In the figure, reference numeral 60 denotes a control unit of the IOT 50, a CPU 61 for centrally controlling the IOT 50, and a memory 62 for storing control software CS and downloading software of the IOT 50.
An I / O port 63 that enables data transmission to and from the ESS 30, and enables control data transmission to and from each element (64 to 68 and others) of the IOT 50, and a CPU 61, a memory 62, and an I / O port 63
And a system bus 64 interconnecting them.
また、65はIOT50の画像記録操作及びダウンローディ
ング操作を行うためのコンソールパネル、66はコンソー
ルパネル65上に設けられてIOT50の状態に関するメッセ
ージを表示する液晶表示パネル（以下、LCD［Liquid Cr
ystal Display Panel］と略記する）、67は図示外の感
光ドラム上に画像データＩに基づいてレーザダイオード
による潜像を書き込むROS（Raster Output Scanner）67
a、感光ドラム上に書き込まれた潜像をトナーにて可視
像化する現像ユニット67b及びこの現像ユニット67bにて
可視像化されたトナー像を記録シートに転写し、転写さ
れたトナー像を記録シート上に定着させる定着ユニット
67cその他の要素を含むIOT50の画像形成ユニット、68は
第２図の所定の給紙トレイ51〜54から供給される記録シ
ートを画像形成ユニット67の転写部へ搬送し、トナー像
転写後に定着工程を経て所定の排紙トレイ55〜57へ排出
する給紙系、69は上記感光ドラム、現像ユニット67b、
定着ユニット67c等の寿命を監視する寿命監視系であ
る。Reference numeral 65 denotes a console panel for performing an image recording operation and a downloading operation of the IOT 50, and 66 denotes a liquid crystal display panel (hereinafter, referred to as LCD [Liquid Cr;
a ROS (Raster Output Scanner) 67 for writing a latent image by a laser diode on a photosensitive drum (not shown) based on the image data I.
a, a developing unit 67b for visualizing the latent image written on the photosensitive drum with toner, and transferring the toner image visualized by the developing unit 67b to a recording sheet, and transferring the transferred toner image Fixing unit for fixing paper on recording sheet
The image forming unit 68 of the IOT 50 including other elements 67c conveys the recording sheets supplied from the predetermined paper feed trays 51 to 54 in FIG. 2 to the transfer section of the image forming unit 67, and a fixing process after the transfer of the toner image. , A paper feed system that discharges to predetermined discharge trays 55 to 57, 69 is the photosensitive drum, the developing unit 67b,
This is a life monitoring system for monitoring the life of the fixing unit 67c and the like.
（４）ダウンローディング操作 この実施例においては、ユーザの誤操作を防止するた
めに、通常の画像記録操作と全く異質な操作方法を採用
している。(4) Downloading Operation In this embodiment, an operation method completely different from a normal image recording operation is employed in order to prevent an erroneous operation by the user.
具体的には、先ず、コンソールパネル65上の図示外の
リセットボタンとテストボタンを押しながらパワーオン
し、ESS30の自己診断モード（ESS DIAG Mode）にする。Specifically, first, the power is turned on while pressing a reset button and a test button (not shown) on the console panel 65 to set the ESS 30 to a self-diagnosis mode (ESS DIAG Mode).
次いで、ESS30上のキーボード42上でダウンローディ
ングメニューを選択／実行する、言い換えれば、ダウン
ローディングのコマンドを指定する。。Next, a download menu is selected / executed on the keyboard 42 on the ESS 30, in other words, a download command is designated. .
このようなダウンローディングの要求操作を行うこと
により、ESS30上のフロッピーユニット44で読み込まれ
た制御ソフトウエアCSがIOT50側へフィールドで書き込
まれるようになっている。尚、ダウンローディングが終
了した段階（メッセージ表示等にて判明）において、一
旦パワーオフした後に再度パワーオンすれば、通常の画
像記録モード（Normal Mode）に復帰する。By performing such a download request operation, the control software CS read by the floppy unit 44 on the ESS 30 is written to the IOT 50 in a field. If the power is turned off and then turned on again at the stage where the downloading is completed (as determined by a message display or the like), the mode returns to the normal image recording mode (Normal Mode).
II.メモリ （１）メモリマップ 第６図はメモリ62の割り付け状態を示すメモリマップ
である。II. Memory (1) Memory Map FIG. 6 is a memory map showing an allocation state of the memory 62.
同図において、メモリ62は0000h〜FFFFhのアドレスを
有するものであり、アドレス0000h〜0160hの領域R1はCP
U61の内部RAM71（3528Byte）、アドレス0160h〜1FFFhの
領域R2は後述するフラッシュROMの状態データを格納す
るNVM72（7,840Byte）、アドレス2000h〜DFFFhの領域R3
はIOT50の制御ソフトウエアCSが格納されるEEPROM（以
下、フラッシュROMという）73（48KByte）、アドレスE0
00h〜FFFFhの領域R4はダウンローディング用の制御ソフ
トウエアDLCSが格納されるブートROM74（8KByte）であ
る。In the figure, a memory 62 has an address of 0000h to FFFFh, and an area R1 of an address 0000h to 0160h is a CP.
U61's internal RAM 71 (3528 Bytes), area R2 of addresses 0160h to 1FFFh, NVM72 (7,840 Bytes) for storing flash ROM status data described later, area R3 of addresses 2000h to DFFFh
Is an EEPROM (hereinafter referred to as a flash ROM) 73 (48 KByte) in which the control software CS of the IOT50 is stored, and an address E0
An area R4 of 00h to FFFFh is a boot ROM 74 (8 Kbytes) in which the download control software DLCS is stored.
（２）VNMの状態データ構造 この実施例において、上記NVM72には、フラッシュROM
73がどのような状態にあるか否かを示す状態データのCD
Tが格納されている。(2) State data structure of VNM In this embodiment, the NVM 72 has a flash ROM
CD of status data indicating whether 73 is in or not
T is stored.
この状態データCDTとしては以下の３つのものが用い
られている。The following three data are used as the state data CDT.
“Programmed" これは、フラッシュROM73内に既に制御ソフトウエアC
Sがロードされており、ES30からイレーズ処理の要求が
ない場合を示す。“Programmed” This is because the control software C
This shows a case where S is loaded and there is no erasing request from ES30.
“Programmed ＆ Erase Request" これは、フラッシュROM73内に既に制御ソフトウエアC
Sがロードされており、ESS30からイレーズ処理の要求
（イレーズコマンドを３回送信）がなされた場合を示
す。“Programmed & Erase Request” This is the control software C
This shows a case where S is loaded and an erasing process request (erase command is transmitted three times) is issued from the ESS 30.
“Not Programmed" これは、フラッシュROM73内に制御ソフトウエアCSが
ロードされていない場合を示す。"Not Programmed" This indicates a case where the control software CS is not loaded in the flash ROM 73.
また、NVM72への状態データCDTの格納方式について
は、メモリクラッシュによるデータ破壊を考慮したもの
になっている。The method of storing the state data CDT in the NVM 72 takes into account data destruction due to a memory crash.
すなわち、上記状態データCDTは、第７図に示すよう
に、NVM72の不連続のアドレスからなる複数のブロック
Ｂ（この実施例では５ブロックB1〜B5）に複数単位（こ
の実施例では3Byte単位）で記憶されている。That is, as shown in FIG. 7, the state data CDT is divided into a plurality of blocks B (5 blocks B1 to B5 in this embodiment) each having a discontinuous address of the NVM 72, and a plurality of units (3 bytes in this embodiment). Is remembered.
そして、各ブロックＢ内の状態データCDT（DataI
（１）〜DataI（３）（Ｉ＝１〜５））は多数決１ない
し多数決５にて同一のデータに書き換えられた後、５ブ
ロックＢの各状態データCDTの多数決にてNVM72に格納さ
れている状態データCDTが判断されるようになってい
る。Then, the state data CDT (DataI
(1) to DataI (3) (I = 1 to 5)) are rewritten to the same data by majority decision 1 to majority decision 5 and stored in the NVM 72 by majority decision of each state data CDT of 5 blocks B. The state data CDT is determined.
尚、上記状態データCDTの書き換え処理、NVM72の状態
データCDTの多数決処理の詳細については後述する。The details of the rewriting process of the state data CDT and the majority decision processing of the state data CDT of the NVM 72 will be described later.
（３）ブートROMのファイル構成 ブートROM74はダウンローディングを実行する上で必
要な最低限の制御ソフトウエアDLCSを格納するもので、
第８図に示すような６つのファイル構成になっている。(3) Boot ROM file configuration The boot ROM 74 stores the minimum control software DLCS required for executing downloading.
There are six file configurations as shown in FIG.
“DLRTM" これは、時間管理、割り込み処理等をリアルタイムで
行うリアルタイムモニタ（Real Time Monitor）であ
る。“DLRTM” This is a real-time monitor (Real Time Monitor) that performs time management, interrupt processing, and the like in real time.
“DLMANGER" これは、ダウンローディングの実行管理及びパワーオ
ン時のNVM72の状態データCDTの多数決テストを行うダウ
ンローディングマネージャ（Downloading Manager）で
あり、例えば、様々な状態（State）を具備し、各状態
によって後述するDLCMSTSのいずれかのモジュールを呼
び出すものである。“DLMANGER” This is a downloading manager that performs execution management of the downloading and a majority test of the state data CDT of the NVM 72 at the time of power-on, and includes, for example, various states. Calls one of the DLCMSTS modules described later.
“DLMESG" これは、コンソールパネル65上のLCD66の制御を実行
するもので、例えば、文章ファイルを内部に含み、指定
された文章をLCD66に表示するようになっている。"DLMESG" This executes control of the LCD 66 on the console panel 65, and includes, for example, a text file therein and displays a specified text on the LCD 66.
“DLCMDSTS" これは、ダウンローディング中のコマンド／ステータ
ス（Command/Status）を制御するもので、例えばデータ
受信が良好か否かのCRCチェックを実行し、このデータ
を後述するDLFLASHに渡すようになっている。“DLCMDSTS” This controls the command / status (Command / Status) during downloading. For example, a CRC check is performed to determine whether data reception is good, and this data is passed to DLFLASH described later. ing.
“ESSCOM" これは、ESS30とのコミュニケーションを実行するラ
イブラリィファイル（Library File）である。“ESSCOM” This is a library file that executes communication with the ESS30.
“DLFLASH" これは、フラッシュROM73を制御するもので、例え
ば、フラッシュROM73に対してプログラミング処理／イ
レーズ処理を実行するようになっている。“DLFLASH” controls the flash ROM 73, and executes, for example, a programming process / erase process on the flash ROM 73.
（４）フラッシュROMの仕様 （４−ａ） この実施例で使用するフラッシュROM73はインテル（I
ntel）製の28F256である。(4) Flash ROM specifications (4-a) The flash ROM 73 used in this embodiment is Intel (I
ntel) 28F256.
そして、このフラッシュROMへの書き込み方式として
は、インシステムライティング（In System Writin
g）、言い換えれば、ROMライタを使用せずに、ユーザの
システム内部でプログラミングする方式が採用されてい
る。As a method of writing to the flash ROM, In System Writin
g) In other words, a method is adopted in which programming is performed inside the user's system without using a ROM writer.
（４−ｂ）フラッシュROMインタフェースのハードウエ
ア 第９図はフラッシュROMインタフェースのハードウエ
ア構成を示す。(4-b) Hardware of Flash ROM Interface FIG. 9 shows a hardware configuration of the flash ROM interface.
この実施例においては、上記フラッシュROM73は容量
の点から二つ（フラッシュROM1:73a,フラッシュROM2:73
b）使用されている。そして、各フラッシュROM73a,73b
は、CPU61、ブートROM74、アドレスに応じてい使用対象
メモリに対して選択信号SLを送出するデコーダ75とデー
タバス76、アドレスバス77及び制御バス78にて適宜接続
されており、また、上記各フラッシュROM73a,73bには、
CPU61のポートをアクティブにした際にスイッチング素
子79を介して所定レベルの電圧VPP（この実施例では12
V）が印加されるようになっている。In this embodiment, two flash ROMs 73 (flash ROM 1: 73a, flash ROM 2: 73
b) used. And each flash ROM 73a, 73b
Are appropriately connected by a CPU 61, a boot ROM 74, a decoder 75 for transmitting a selection signal SL to a memory to be used in accordance with an address, a data bus 76, an address bus 77, and a control bus 78. ROMs 73a and 73b have
When the port of the CPU 61 is activated, a predetermined level of the voltage V PP (12
V) is applied.
このような構成において、フラッシュROM73とCPU61と
の間における基本的な動作命令はコマンドを使用して行
う。In such a configuration, a basic operation instruction between the flash ROM 73 and the CPU 61 is performed using a command.
この場合において、コマンドの書き込みは通常のライ
トタイミングで簡単に実施することができ、コマンドの
指定はVPPがハイレベルである時可能である。尚、コマ
ンドによっては、１回のバスサイクルで済むものと２回
のバスサイクルが必要なものとがある。In this case, writing of the command can be easily performed at normal write timing, and designation of the command is possible when VPP is at a high level. Some commands require only one bus cycle, while others require two bus cycles.
（４−ｃ）コマンドの定義 この実施例において用いられるコマンドの定義を第10
図に基づいて説明する。(4-c) Definition of Command The definition of the command used in this embodiment is the tenth definition.
Description will be made based on the drawings.
“Read Memory" VPPがハイレベルの状態で、イレーズ処理又はプログ
ラミング処理を行う時に、コマンドレジスタに“00h"に
書き込むことによってリード可能状態になる。そして、
コマンドレジスタが書き換えられるまでこの状態が継続
する。尚、パワーオン時、コマンドレジスタの内容は
“00h"になっている。When the erasing process or the programming process is performed in a state where “Read Memory” VPP is at a high level, writing to “00h” in the command register makes the device readable. And
This state continues until the command register is rewritten. At power-on, the contents of the command register are "00h".
“Set−up Erase/Erase" このコマンドをセットすることによってフラッシュRO
M73内のデータを総てイレーズ処理することが可能であ
る。より具体的には、最初に“20h"をコマンドレジスタ
にセットし、続けて“20h"をセットすることによりイレ
ーズ処理する。このとき、実際のラッチ動作はライトイ
ネーブル信号（以下WE信号と略記する）の立ち上がりエ
ッジである。“Set-up Erase / Erase” By setting this command, the flash RO
All the data in M73 can be erased. More specifically, the erasing process is performed by first setting "20h" in the command register and then setting "20h". At this time, the actual latch operation is the rising edge of the write enable signal (hereinafter abbreviated as WE signal).
“Erase−Verify" イレーズ処理を実行した後に確認（Verify）する時に
使用するコマンドである。“Erase-Verify” This command is used to confirm (verify) after executing the erase process.
具体的には、最初に“A0h"をコマンドレジスタにセッ
トし、続けて確認するアドレス“EA［Erase Addressの
略］”をセットすることにより実行される。このとき、
実際のアドレスラッチ動作はWE信号の立ち下がりエッジ
である。Specifically, the process is executed by first setting “A0h” in the command register, and subsequently setting the address “EA [abbreviation of Erase Address]” to be confirmed. At this time,
The actual address latch operation is the falling edge of the WE signal.
そして、フラッシュROM73が“EVD［Erase Verify Dat
aの略］（例えばFFh）”を応答した場合にはイレーズ処
理が実行されたことを示す。尚、仮に、“FFh"以外の値
が応答された場合には、再び“Set−up Erase/Erase"コ
マンドを実行し、“Erase−Verify"コマンドはそのアド
レスから実行するようにする。Then, the flash ROM 73 reads “EVD [Erase Verify Dat
abbreviated a) (for example, FFh) "indicates that the erasing process has been executed. If a value other than" FFh "is returned," Set-up Erase / An "Erase" command is executed, and an "Erase-Verify" command is executed from that address.
“Set−up Program/Pragram" このコマンドをセットすることによってフラッシュRO
M73内にデータをセットする準備ができる。“Set-up Program / Pragram” By setting this command, the flash RO
Ready to set data in M73.
具体的には、最初に“40h"をコマンドレジスタにセッ
トし、続けてプログラムするアドレス“PA"とデータ“P
D［Program Dataの略］”をセットすることにより実行
される。このとき、実際のアドレスラッチ動作はWE信号
の立ち下がりエッジで、データラッチ動作はWE信号の立
ち上がりエッジである。Specifically, “40h” is first set in the command register, and then the address “PA” to be programmed and the data “P” are set.
D [abbreviation of Program Data] ”is set. At this time, the actual address latch operation is the falling edge of the WE signal, and the data latch operation is the rising edge of the WE signal.
“Program−Verify" このコマンドは基本的に1Byteずつのオペーレーショ
ンである。“Program-Verify” This command is basically a 1-byte operation.
具体的には、“C0h"をコマンドレジスタにセットする
ことによって実行される。Specifically, this is executed by setting “C0h” in the command register.
但し、“Set−up Program/Program"コマンドによって
プログラムされたアドレスのみのデータ“PVD［Program
Verify Data］の略”について確認することができ、新
しいアドレスはラッチしない、すなわち、実際のプログ
ラムは、1Byteずつ、“Set−up Program/Program"コマ
ンドによってプログラムし、このコマンドによって確認
するようになっている。However, the data “PVD [Program] of only the address programmed by the“ Set-up Program / Program ”command
Verify Data] can be confirmed, and the new address is not latched. In other words, the actual program is programmed 1 byte at a time by the “Set-up Program / Program” command, and this command is used to confirm. ing.
“Reset" このコマンドはイレーズ処理又はプログラミング処理
を途中で中止したい時にセットするものである。“Reset” This command is set when the erasing process or the programming process is to be stopped halfway.
具体的には、“Set−up Erase/Erase"また“Set−up
Program/Program"コマンドに続けて２回“FFh"をコマン
ドレジスタにセットすることによってリセット動作が実
行される。Specifically, “Set-up Erase / Erase” or “Set-up
The reset operation is executed by setting "FFh" twice in the command register following the "Program / Program" command.
（４−ｄ）プログラミングアルゴリズム フラッシュROMへのプログラミング処理を第11図のフ
ローチャートに基づいて説明する。(4-d) Programming Algorithm The programming process for the flash ROM will be described with reference to the flowchart of FIG.
先ず、CPU61のポートをアクティブにすることにより
フラッシュROMへの印加電圧VPPをハイレベル“H"にする
（ステップ〔以下STで略記する〕１）と共に、１バイト
（Byte）当たりのパルスカウンタ（PLSCNT）を初期化す
る（ST2）。First, the high level "H" the applied voltage V PP to the flash ROM by activating the port of CPU 61 ([abbreviated hereinafter ST] Step 1) with one byte (Byte) pulse counter per ( PLSCNT) is initialized (ST2).
次いで、“Set−up Program/Program"コマンドを実行
し、“40h"を任意のアドレスに書き込むと共に、プログ
ラムするアドレスにデータを書き込み、所定時間（この
実施例では200μｓ）待機する（ST3,4,5）。Next, a "Set-up Program / Program" command is executed, "40h" is written to an arbitrary address, data is written to an address to be programmed, and a predetermined time (200 μs in this embodiment) is waited (ST3, 4, Five).
この後、“Program−Verify"コマンドを実行し、“C0
h"をプログラムしたアドレスに書き込んだ後、所定時間
（この実施例では10μｓ）待機する（ST6,7）。After this, the “Program-Verify” command is executed and “C0
After writing "h" to the programmed address, the process waits for a predetermined time (10 μs in this embodiment) (ST6, ST7).
そして、プログラムしたアドレスのデータを読み込み
（ST8）、書き込んだデータとフラッシュROMから読み込
んだデータとを比較し（ST9）、あっていれは、次のア
ドレスに処理が移行する（ST10,11）。一方、ST9での比
較処理が違っていれば、パルスカウンタをインクリメン
トして再びプログラム処理を行う（ST12）。Then, the data at the programmed address is read (ST8), the written data is compared with the data read from the flash ROM (ST9), and if there is, the processing shifts to the next address (ST10, 11). On the other hand, if the comparison processing in ST9 is different, the pulse counter is incremented and the program processing is performed again (ST12).
そして、ST10において、プログラムすべき最後のアド
レスであることをチェックすると、“Read Memory"コマ
ンドを実行し、“00h"を任意のアドレスに書き込むこと
によりリード可能状態になり（ST13）、CPU61のポート
をインアクティブすることによりフラッシュROMへの印
加電圧VPPをローレベル“L"にする（ST14）。この状態
において、プログラミング処理が完了したことになる。Then, in ST10, when it is checked that the address is the last address to be programmed, a “Read Memory” command is executed, and “00h” is written to an arbitrary address to be in a readable state (ST13). Makes the voltage V PP applied to the flash ROM low level “L” (ST14). In this state, the programming process has been completed.
一方、ST12において、パルスカウンタの計数が25にな
った段階においては、“Read Memory"コマンドを実行
し、“00h"を任意アドレスに書き込むことによりリード
可能状態になり（ST15）、CPU61のポートをインアクテ
ィブにすることによりフラッシュROMへの印加電圧VPPを
ハイレベル“L"にする（ST16）。この状態においては、
プログラミングエラーが発生したことになり、後述する
異常時処理が行われる。On the other hand, in ST12, when the count of the pulse counter reaches 25, a “Read Memory” command is executed, and “00h” is written to an arbitrary address to make it readable (ST15). The voltage V PP applied to the flash ROM is set to high level “L” by making it inactive (ST16). In this state,
This means that a programming error has occurred, and abnormal processing described later is performed.
（４−ｅ）イレーズアルゴリズム フラッシュROMに対するイレーズ処理を第12図のフロ
ーチャートに基づいて説明する。(4-e) Erase Algorithm The erase process for the flash ROM will be described with reference to the flowchart in FIG.
先ず、CPU61のポートをアクティブにすることにより
フラッシュROMへの印加電圧VPPをハイレベル“H"にする
（ST1）と共に、プログラミングアルゴリズム（第11図
参照）に従って総てのバイト（Byte）を、“00h"にし
（ST2）、更に、イレーズタイム（TEW），イレーズタイ
ム計算用カウンタ（CUMTEW）及びパルスカウンタ（PLSC
NT）を初期化する（ST3）。First, by activating the port of the CPU 61, the applied voltage V PP to the flash ROM is set to the high level “H” (ST1), and all bytes (Byte) are written according to the programming algorithm (see FIG. 11). Set to “00h” (ST2), and furthermore, erase time (TEW), erase time calculation counter (CUMTEW) and pulse counter (PLSC
NT) (ST3).
次いで、“Set−up Erage/Erage"コマンドを実行し、
“20h"を任意のアドレスに続けて書き込んだ後、計算し
たTEW間だけ待機する（ST4,5,6）。Then, execute the “Set-up Erage / Erage” command,
After writing “20h” continuously to an arbitrary address, it waits for the calculated TEW (ST4, 5, 6).
この後、“Erage−Verify"コマンドを実行し、先頭ア
ドレスから順番に１バイトずつ確認を実行し、確認する
アドレスに“A0h"を書き込んだ後、所定時間（この実施
例では10μｓ）待機する（ST7,8）。Thereafter, an "Erage-Verify" command is executed, a check is performed one byte at a time in order from the start address, "A0h" is written to the address to be checked, and then a predetermined time (10 [mu] s in this embodiment) is waited ( ST7,8).
そして、イレーズしたアドレスのデータを読み込み
（ST9）、読み込んだデータが“FFh"であるか否かを判
定する（ST10）。このとき、読み込んだデータが“FFh"
であればイレーズ処理ができたものと判断して、次のア
ドレスに処理が移行する（ST11,12）。一方、ST10での
判定処理において、読み込んだデータが“FFh"以外の時
はイレーズ処理ができなかったものと判断してTEWの計
算に移行した後、パルスカウンタをインクリメントして
再びイレーズ処理を行う（ST13,14）。ここで、上記TEW
の計算式としては、次の（１）（２）式が用いられる。Then, the data at the erased address is read (ST9), and it is determined whether or not the read data is "FFh" (ST10). At this time, the read data is “FFh”
If so, it is determined that the erasing process has been completed, and the process proceeds to the next address (ST11, ST12). On the other hand, in the determination process in ST10, when the read data is other than “FFh”, it is determined that the erasure process could not be performed, and the process proceeds to TEW calculation. Then, the pulse counter is incremented and the erasure process is performed again. (ST13,14). Where TEW
The following equations (1) and (2) are used as the calculation equations for (1).
CUMTEWNEW＝CUMTEWOLD＋TEWOLD ……（１） TEWNEW＝CUMTEWNEW/8 ……（２） そして、ST11において、イレーズすべき最後のアドレ
スであることをチェックうすると、“Read Memory"コマ
ンドを実行し、“00h"を任意のアドレスに書き込むこと
によりリード可能状態になり（ST15）、CPU61のポート
をインアクティブにすることによりフラッシュROMへの
印加電圧VPPをローレベル“L"にする（ST16）。この状
態において、イレーズ処理が完了したことになる。CUMTEW NEW = CUMTEW OLD + TEW OLD ... (1) TEW NEW = CUMTEW NEW / 8 ... (2) Then, in ST11, if it is checked that it is the last address to be erased, the "Read Memory" command is executed. and, "00h" to become read state by writing to any address (ST15), the applied voltage V PP to the flash ROM in the low level "L" by the port of CPU61 inactive (ST16 ). In this state, the erasing process has been completed.
一方、ST14“において、パルスカウンタの計数が64に
なった段階においては、“Read Memory"コマンドを実行
し、“00h"を任意のアドレスに書き込むことによりリー
ド可能状態になり（ST17）、CPU61のポートをインアク
ティブにすることによりフラッシュROMへの印加電圧VPP
をローレベル“L"にする（ST18）。この状態において
は、イレーズ処理エラーが発生したことになり、後述す
る異常時処理が行われる。On the other hand, in ST14, when the count of the pulse counter reaches 64, a “Read Memory” command is executed, and “00h” is written to an arbitrary address to be in a readable state (ST17). By making the port inactive, the applied voltage V PP to the flash ROM
To the low level “L” (ST18). In this state, an erasure processing error has occurred, and the abnormal processing described later is performed.
III.ダウンローディングデータ構造 ダウンローデイングデータの構造を第13図に示す。III. Downloading Data Structure The structure of the downloading data is shown in FIG.
ダウンローディングデータは、128Byte単位のパッケ
ージ毎に送信され、全体で384パッケージ（Packagel〜P
ackage384）からなる。Downloading data is transmitted for each package in 128-byte units, and a total of 384 packages (Packagel to P
ackage384).
そして、各パッケージの先端側には、データとコマン
ドとの切りわけのために使用されるデータヘッダ（Data
Header＝FEh）と、他のコマンドと同様にするためのデ
ータレングス（Data Length＝82h）とが2Byte付加され
ており、また、各パッケージの末尾側には、通信エラー
検知のために2ByteのCRC（Cycric Redundancy Check）
が付加されている。尚、この実施例においては、CRC−C
CITTが使用されている。At the leading end of each package, a data header (Data) used to separate data and commands is used.
Header = FEh) and 2 bytes of data length (Data Length = 82h) to make it the same as other commands, and a 2-byte CRC at the end of each package to detect communication errors. (Cycric Redundancy Check)
Is added. In this embodiment, the CRC-C
CITT is used.
IV.ブートROMのパワーオン時の処理 （１）処理概要 この実施例においては、パワーオン時あるいはESS30
からイレーズコマンドが３回送信された時、IOTの制御
ソフトウエアCSはブートROM74の先頭アドレス（E0000
h）から実行を開始するようになっている。IV. Boot ROM power-on processing (1) Processing overview In this embodiment, power-on or ESS30
When the erase command is transmitted three times from the IOT, the IOT control software CS starts the boot address of the boot ROM 74 (E0000
Execution is started from h).
このときのブートROM74の概略処理を第14図に示す。 FIG. 14 shows a schematic process of the boot ROM 74 at this time.
先ず、NVM多数決テスト1,2を行い、NVM72内の状態デ
ータCDTがどの状態にあるかを判別する（ST1,2）。First, NVM majority tests 1 and 2 are performed to determine which state the state data CDT in the NVM 72 is in (ST1, 2).
次いで、状態データCDTが“Programmed"であるか否か
を比較し（ST3）、“Programmed"であれば、制御ソフト
ウエアCSが既にローディングされており、しかも、ダウ
ンローディングの要求がないことを意味するため、これ
に対応して、ロードされている制御ソフトウエアCSのル
ープバックテスト及びチェックサムテストを行った後、
フラッシュROM73の先頭アドレス（2000h）へ実行対象を
移行する（ST4,5）。Next, whether or not the status data CDT is “Programmed” is compared (ST3). If the status data CDT is “Programmed”, it means that the control software CS has already been loaded, and that there is no request for downloading. Therefore, after performing a loopback test and a checksum test of the loaded control software CS,
The execution target is shifted to the start address (2000h) of the flash ROM 73 (ST4, ST5).
一方、状態データCDTが“Programmed"でない場合に
は、“Programmed ＆ Erase Request"であるか否かを比
較し（ST6）、“Programmed ＆ Erase Request"であれ
ば、制御ソフトウエアCSが既にローディングされている
が、ダウンローディングの要求があることを意味するた
め、フラッシュROM73をイレーズ処理した（ST7）後、ダ
ウンローディングを実行し（ST8）、ダウンローディン
グが終了した段階でパワーオフされるのを待つことにな
る（ST9）。On the other hand, if the status data CDT is not "Programmed", it is compared whether or not it is "Programmed & Erase Request" (ST6). If it is "Programmed & Erase Request", the control software CS has already been loaded. However, since it means that there is a request for downloading, after erasing the flash ROM 73 (ST7), execute the downloading (ST8) and wait for the power to be turned off at the stage when the downloading is completed. (ST9).
更に、状態データのCDTが“Programmed ＆ Erase Req
uest"でない場合には、“Not Programmed"であるか否か
を比較し（ST10）、“Not Programmed"であれば、制御
ソフトウエアCSがローディングされていない状態を意味
し、これに対しフラッシュROMの実行を開始すると、CPU
61が暴走してしまう事態を生ずるため、ループバックテ
スト及びチェックサムテストを行った後、チェックサム
エラー（CHECKSUM ERROR）をESS30側へ送信し（ST11,1
2）、ESS30からの３回のイレーズコマンドを待って（ST
13）、フラッシュROM73をイレーズ処理した（ST14）
後、ダウンローディングを実行し（ST15）、ダウンロー
ディングが終了した段階でパワーオフされるのを待つこ
とになる（ST9）。Furthermore, the CDT of the status data is “Programmed & Erase Req
If it is not "uest", it is compared whether or not it is "Not Programmed" (ST10). If it is "Not Programmed", it means that the control software CS is not loaded. When the execution starts, the CPU
After the loopback test and the checksum test are performed, a checksum error (CHECKSUM ERROR) is sent to the ESS30 side to cause a runaway of the 61 (ST11,1
2) Wait for three erase commands from ESS30 (ST
13), Flash ROM 73 was erased (ST14)
Thereafter, downloading is executed (ST15), and it is waited that the power is turned off when the downloading is completed (ST9).
更にまた、状態データのCDTが“Not Programmed"でな
い場合には、状態データのCDTが判定できない状態を意
味するため、NVM7上の総ての状態データCDTを“Not Pro
grammed"に書き換えた後、ブートROM74の先頭アドレス
から再実行する（ST16,17）。Furthermore, if the CDT of the status data is not “Not Programmed”, it means that the CDT of the status data cannot be determined, and therefore, all the status data CDT on the NVM 7 is “Not Programmed”.
After rewriting to "grammed", the process is executed again from the start address of the boot ROM 74 (ST16, ST17).
（２）状態Ηの書換え処理 NVM72内の状態データCDTの書換え処理フローを第15図
に示す。(2) Rewriting of State Η FIG. 15 shows a flow of the rewriting of the state data CDT in the NVM 72.
先ず、NVM72の各状態データCDT（DataI（１）〜Ｉ
（３）;I＝１〜５）は、自己診断モードのNVMリセット
“DIAG NVM Reset"にて“Programmed"に設定される（ST
1,2）。尚、このための前提条件としては、製造ライン
に納入されるメインボード上のフラッシュROMは総てプ
ログラム済であることが必要である。First, each state data CDT (DataI (1) to I
(3); I = 1 to 5) are set to “Programmed” by the NVM reset “DIAG NVM Reset” in the self-diagnosis mode (ST)
1,2). As a prerequisite for this, it is necessary that all flash ROMs on the main board delivered to the production line have been programmed.
そして、イレーズコマンドを３回受信したか否かをチ
ェックし（ST3）、３回受信した段階で直ちにNVM72の状
態データCDT（DataI（１）〜Ｉ（３）;I＝１〜５）は、
“Programmed ＆ Erase Request"に書き換えられる（ST
4）。Then, it is checked whether or not the erase command has been received three times (ST3). Immediately after receiving the three times, the state data CDT (DataI (1) to I (3); I = 1 to 5) of the NVM 72 is
Rewritten as “Programmed & Erase Request” (ST
Four).
更に、イレーズ処理を開始したか否かをチェックし
（ST5）、イレーズ処理が開始した段階で直ちにNVM72の
状態データCDT（DataI（１）〜Ｉ（３）;I＝１〜５）
は、“Not Programmed"に書き換えられる（ST6）。Further, it is checked whether or not the erasing process has been started (ST5). Immediately after the erasing process has started, the state data CDT of the NVM 72 (DataI (1) to I (3); I = 1 to 5)
Is rewritten to “Not Programmed” (ST6).
この後、ダウンローディングが完了したか否かをチェ
ックし（ST7）、ダウンローディングが完了した段階で
直ちにNVM72の状態データCDT（DataI（１）〜Ｉ（３）;
I＝１〜５）は、“Programmed"に書き換えられる（ST
2）。Thereafter, it is checked whether or not the downloading is completed (ST7), and immediately after the downloading is completed, the state data CDT (DataI (1) to I (3) of the NVM 72;
I = 1 to 5) is rewritten to “Programmed” (ST
2).
（３）NVM多数決テスト１の処理 NVM多数決テスト１は、NVM72内の各ブロックB1ないし
B5の3Byteの状態データCDT（DataI（１）〜Ｉ（３）;I
＝１〜５）を多数決にて同一データに書き換えるもので
あり、この処理フローを第16図に示す。(3) Processing of NVM majority test 1 The NVM majority test 1 is performed by the blocks B1 through B1 in the NVM 72.
B5 3-byte state data CDT (DataI (1) to I (3); I
= 1 to 5) is rewritten to the same data by majority decision, and this processing flow is shown in FIG.
先ず、Ｉ＝１に設定し、NVMの状態データData1（１）
〜Data1（３）を抽出する（ST1,2）。First, I = 1 is set, and NVM state data Data1 (1) is set.
Extract Data1 (3) (ST1, 2).
次いで、Data1（１）＝Data1（２）か否かをチェック
し（ST3）、Data1（１）＝Data1（２）であれば、Data1
（１）〜Data1（３）をData1（１）に統一する（ST
4）。Next, it is checked whether or not Data1 (1) = Data1 (2) (ST3). If Data1 (1) = Data1 (2), Data1 is checked.
Unify (1) -Data1 (3) into Data1 (1) (ST
Four).
一方、Data1（１）≠Data1（２）の場合にはData1
（１）＝Data1（３）か否かをチェックし（ST5）、Data
1（１）＝Data1（３）であれば、Data1（１）〜Data1
（３）をData1（１）に統一する（ST4）。そして、Data
1（１）≠Data1（３）の場合には、Data1（２）＝Data1
（３）か否かをチェックし（ST6）、Data1（２）＝Data
1（３）であれば、Data1（１）〜Data1（３）をData1
（２）に統一し（ST7）、また、Data1（２）≠Data1
（３）であれば、Data1（！）〜Data1（３）をData1
（１）に統一する（ST4）。On the other hand, when Data1 (1) ≠ Data1 (2), Data1
(1) = Data1 (3) Check if (ST5), Data
If 1 (1) = Data1 (3), Data1 (1) to Data1
(3) is unified to Data1 (1) (ST4). And Data
If 1 (1) ≠ Data1 (3), Data1 (2) = Data1
(3) Check whether or not (ST6), Data1 (2) = Data
If it is 1 (3), Data1 (1) to Data1 (3) are converted to Data1
Standardized to (2) (ST7) and Data1 (2) ≠ Data1
If (3), Data1 (!) To Data1 (3) are converted to Data1
Unified to (1) (ST4).
このようにして、Data1（１）〜Data1（３）が決定さ
れると、Ｉを順次インクリメントし（ST8）、ST2ないし
ST7の一連の処理をData2（１）〜Data2（３）、Data3
（１）〜Data3（３）、Data4（１）〜Data4（３）、Dat
a5（１）〜Data5（３）について行い、Data5（１）〜Da
ta5（１）についての処理が終了した段階で多数決テス
トを終了する（ST9）。In this way, when Data1 (1) to Data1 (3) are determined, I is sequentially incremented (ST8), and ST2 to ST2
A series of processing of ST7 is performed from Data2 (1) to Data2 (3), Data3
(1)-Data3 (3), Data4 (1)-Data4 (3), Dat
Perform for a5 (1)-Data5 (3), Data5 (1)-Da
The majority test ends when the processing for ta5 (1) is completed (ST9).
（４）NVM多数決テスト２の処理 NVM多数決テスト２は、５ブロックB1ないしB5の状態
データCDTを多数決にて判定するものであり、その処理
フローを第17図に示す。(4) Processing of NVM Majority Test 2 The NVM majority test 2 is to determine the state data CDT of the five blocks B1 to B5 by majority vote, and the processing flow is shown in FIG.
先ず、NVM多数決テスト１にて書き換えられた状態デ
ータCDT（DataI（１）〜DataI（３）;I＝１〜５）をDat
aI（Ｉ＝１〜５）とする（ST1）。First, the state data CDT (DataI (1) to DataI (3); I = 1 to 5) rewritten in the NVM majority test 1 is Dat
aI (I = 1 to 5) (ST1).
そして、Data1と残りのDataとを比較する（ST2）。 Then, Data1 is compared with the remaining Data (ST2).
この場合においいて、残りのDataの中にData1と同じ
ものが２つ以上あるか否かをチェックし（ST3）、２つ
以上あればData1を選択する（ST4）。In this case, it is checked whether or not two or more of the remaining Data are the same as Data1 (ST3), and if there are two or more, Data1 is selected (ST4).
同じものが２つ以上ない場合には、Data1＝Data2か否
かをチェックし（ST5）、Data1＝Data2であればData3＝
Data4＝Data5か否かをチェックし（ST6）、Data3＝Data
4＝Data5であればData3を選択する（ST7）。一方、Data
3≠Data4≠Data5であればData1を選択する（ST4）。If there are not two or more identical ones, it is checked whether Data1 = Data2 (ST5), and if Data1 = Data2, Data3 =
Check whether Data4 = Data5 (ST6), Data3 = Data
If 4 = Data5, select Data3 (ST7). On the other hand, Data
If 3 ≠ Data4 ≠ Data5, Data1 is selected (ST4).
また、ST5において、Data1≠Data2であればData1＝Da
ta3 or Data4 or Data5か否かをチェックし（ST8）、Da
ta1＝Data3 or Data4 or Data5であれば残りの3Dataが
相互に一致するか否かをチェックし（ST9）、残りの3Da
taが相互に一致すればData2を選択する（ST10）。一
方、残りの3Dataが相互に一致しなければData1を選択す
る（ST4）。In ST5, if Data1 ≠ Data2, Data1 = Da
Check if ta3 or Data4 or Data5 (ST8), Da
If ta1 = Data3 or Data4 or Data5, check whether the remaining 3Data matches each other (ST9), and the remaining 3Da
If ta matches each other, Data2 is selected (ST10). On the other hand, if the remaining 3Data do not match each other, Data1 is selected (ST4).
更に、ST9において、Data1≠Data3 or Data4 or Data
5であれば、Data2とData3〜Data5とを比較する（ST1
1）。そして、Data3〜Data5の中にData2と同じものが１
以上あるか否かをチェックし（ST12）、同じものが１以
上あればData2を選択する（ST10）。もし、同じものが
１以上ない場合にはData3＝Data4＝Data5か否かをチェ
ックし（ST6）、Data3＝Data4＝Data5であればData3を
選択する（ST7）一方、Data3≠Data4≠Data5であればDa
ta1を選択する（ST4）。Further, in ST9, Data1 ≠ Data3 or Data4 or Data4
If it is 5, Data2 is compared with Data3 to Data5 (ST1
1). And the same thing as Data2 in Data3 ~ Data5 is 1
It is checked whether or not there is more than one (ST12), and if there is at least one same, Data2 is selected (ST10). If there is not one or more of the same, it is checked whether Data3 = Data4 = Data5 (ST6), and if Data3 = Data4 = Data5, Data3 is selected (ST7). On the other hand, if Data3 ≠ Data4 ≠ Data5 Da
Select ta1 (ST4).
（５）ダウンローディング処理 （５−ａ）正常時 第18図に示すように、ESS30から３回のイレーズコマ
ンド“ERASE COAD"が送信されると、IOT50は夫々アクノ
リッジステータス“ACKNOWLEDGE"ESS30側へ送信する。(5) Downloading process (5-a) Normal operation As shown in FIG. 18, when the erase command “ERASE COAD” is transmitted three times from the ESS 30, the IOT 50 transmits the acknowledge status “ACKNOWLEDGE” to the ESS 30 side. I do.
この状態において、第14図に示すようなブートROM74
により一連の処理が開始される。In this state, the boot ROM 74 as shown in FIG.
Starts a series of processes.
このとき、上記NVMの状態データCDTは“Programmed
＆ Erase Request"に書換えられるため、第14図のST7,8
の処理が行われる。At this time, the NVM status data CDT is “Programmed
& Erase Request ", ST7 and ST8 in Fig. 14
Is performed.
そして、上記ST7によるイレーズ処理が完了すると、I
OT50はES30に対してイレーズ完了ステータス“ERASE CO
MPLETE"を送信する。これを受けて、ESS30はIOT50に対
してロードコマンド“LOAD CODE"を送信し、ダウンロー
ディングデータをパッケージ単位で順次転送する。When the erasing process in ST7 is completed, I
The OT50 responds to the ES30 with the erase completion status “ERASE CO
In response to this, the ESS 30 transmits a load command “LOAD CODE” to the IOT 50, and sequentially transfers the downloading data in package units.
このときの具体的なデータ転送を第21図に基づいて説
明する。The specific data transfer at this time will be described with reference to FIG.
すなわち、IOT50は、１パッケージデータを受信する
と、先ず、CRCチェックを行ってOKであるか否かを判別
する。そして、OKであれば上記１パッケージデータにつ
いてのプログラミングを実行し、プログラミングが終了
した段階でアクノリッジステータス“ACKNOWLEDGE"（第
21図中ACKと略す）を送信する。That is, upon receiving one package data, the IOT 50 first performs a CRC check to determine whether or not it is OK. If it is OK, the programming for the above one package data is executed, and the acknowledgment status “ACKNOWLEDGE” (No.
21 (abbreviated as ACK in the figure).
そして、ESS30は“ACK"を受信すると、次のパッケー
ジデータを送信し、IOT50はパッケージデータData1（13
2Byte）〜Data384（132Byte）を順次受信し、プログラ
ミングを実行する。When the ESS 30 receives “ACK”, the ESS 30 transmits the next package data, and the IOT 50 transmits the package data Data 1 (13
2Byte) to Data384 (132Byte) are received in sequence and programming is executed.
そして、IOT50は、最後のパッケージデータData384
（132Byte）のプログラミングで終わると、チェックサ
ムチェックを行い、OKであればロード完了ステータス
“LOAD COMPLETE"をESS30側へ送信する。And IOT50 is the last package data Data384
When the programming of (132 bytes) is completed, a checksum check is performed, and if OK, the load completion status “LOAD COMPLETE” is transmitted to the ESS30 side.
尚、第18図中、NVMの欄、CPUの欄並びにMESSAGEの欄
における記載内容は、ESS30とIOT50のとコマンドステー
タスのやり取りに対応して順次変化する状態データ、実
行対象メモリ並びにLCDにおけるメッセージ内容を示
す。このことは以後の第19図及び第20図においても同様
である。In FIG. 18, the description contents in the column of NVM, the column of CPU and the column of MESSAGE are the status data, the execution target memory and the message content in the LCD which sequentially change in response to the exchange of the command status between the ESS 30 and the IOT 50. Is shown. This is the same in FIG. 19 and FIG.
（５−ｂ）CRC Error時 基本的なダウンローディング処理に関しては、正常時
のときと略同様であるが、第19図に示すように、所定の
パッケージデータ、例えばData2にCRC Errorが発生し
ているとすると、第21図に示すように、IOT50は、所謂N
AK送信、具体的には、ロードナックステータス“LOAD N
AK"をESS30側へ送信する。(5-b) At the time of CRC Error The basic downloading process is almost the same as that at the time of normal operation. However, as shown in FIG. 19, a CRC error occurs in predetermined package data, for example, Data2. In this case, as shown in FIG. 21, the IOT 50 is a so-called N
AK transmission, specifically, the loadnack status “LOAD N
AK "to the ESS30 side.
そして、ESS30がNAK受信すると、送信したパッケージ
データData2を再送する。Then, when the ESS 30 receives the NAK, the ESS 30 retransmits the transmitted package data Data2.
（５−ｃ）Checksum Error時 基本的なダウンローディング処理に関しては、正常時
のときと略同様であるが、第20図に示すように、フラッ
シュROMにセーブした48KByteのDataにチェックサムエラ
ーが発生しているとすると、第21図に示すように、IOT5
0はチェックサムエラーステータス“CHECKSUM ERROR"を
ESS30側へ送信し、ESS30はロード再要求、具体的には、
イレーズコマンド“ERASE COAD"を３回IOT50側へ送信す
る。(5-c) Checksum Error The basic downloading process is almost the same as in normal operation, but as shown in Fig. 20, a checksum error occurs in the 48KByte Data saved in the flash ROM. As shown in FIG. 21, IOT5
0 indicates the checksum error status “CHECKSUM ERROR”
Send to ESS30 side, ESS30 reload request, specifically,
Send the erase command “ERASE COAD” three times to the IOT50 side.
V.異常時処理 （ａ）ダウンローディング実行中にパワーオフされる場
合 第15図に示すように、ダウンローディング実行中（イ
レーズ処理開始からプログラミング終了までの間）のNV
Mの状態データは“Not Programmed"に書き換えられてい
るため、ダウンローディング実行中にパワーオフされた
としても、NVMの状態データは“Not Programmed"に保持
される。このため、次にパワーオンした際には、第14図
のST10〜ST15の処理が行われ、制御ソフトウエアが確実
にダウンローディングされることになる。V. Abnormal Processing (a) When power is turned off during download execution As shown in FIG. 15, NV during download execution (from the start of erase processing to the end of programming)
Since the state data of M has been rewritten to “Not Programmed”, the state data of NVM is held at “Not Programmed” even if the power is turned off during the execution of downloading. Therefore, the next time the power is turned on, the processes of ST10 to ST15 in FIG. 14 are performed, and the control software is surely downloaded.
このため、制御ソフトウエアがロードされていない状
態でCPUが暴走するというような事態は有効に回避され
る。Therefore, a situation in which the CPU runs away while the control software is not loaded is effectively avoided.
（ｂ）フラッシュROMの状態データが異常値である場合 第14図のST16、17の処理が行われ、以後上記（ａ）と
同様に、第14図のST10〜15の処理が行われる。(B) When the status data of the flash ROM is an abnormal value The processes in ST16 and ST17 in FIG. 14 are performed, and thereafter, the processes in ST10 to ST15 in FIG. 14 are performed in the same manner as in the above (a).
（ｃ）異常なコマンドを受信した場合 IOT50は、コマンド拒否ステータス“COMMAND REJECT"
をESS側へ送信し、正常なコマンドの受信待ち状態とな
る。(C) When an abnormal command is received IOT50 sets the command reject status “COMMAND REJECT”
Is transmitted to the ESS side, and the reception of a normal command is awaited.
（ｄ）UART Lineに異常が発生した場合 IOT50は60秒間いずれのコマンドまたはデータを受信
しない場合にUART Lineの異常と判断し、その旨のメッ
セージを表示する。(D) When an error occurs in the UART Line If no command or data is received for 60 seconds, the IOT50 determines that the UART Line is abnormal and displays a message to that effect.
但し、上記60秒間のチェックは、“LOAD COAD"コマン
ドを受信してから“LOAD COMPLETE"ステータスまたは
“CHECKSUM ERROR"ステータスを送信するまでの間のみ
である。However, the above check for 60 seconds is only performed after receiving the “LOAD COAD” command and before transmitting the “LOAD COMPLETE” status or the “CHECKSUM ERROR” status.
（ｅ）フラッシュROMのプログラム／イレーズエラーが
発生した場合 IOTはフラッシュROMのハードウエア障害と判断し、そ
の旨のメッセージを表示すると共に、以後のコマンドを
受け付けない。(E) When a Flash ROM Program / Erase Error Occurs The IOT determines that a hardware failure has occurred in the flash ROM, displays a message to that effect, and does not accept any subsequent commands.
この場合、フラッシュROMを搭載したメインボードの
交換が必要になる。In this case, it is necessary to replace the main board equipped with the flash ROM.
VI.割り込み処理 （１）割り込み処理に必要な基本要素 割り込み処理を行う上で、ブートROM及びフラッシュR
OM1,2内には、第22図に示すように、以下の４つの割り
込み処理用メモリ領域が割り付けられている。VI. Interrupt processing (1) Basic elements required for interrupt processing Boot ROM and flash R
As shown in FIG. 22, the following four memory areas for interrupt processing are allocated in OM1 and OM2.
テーブル１（Table1） これは、ブートROM内の例えば“FFE6h"〜“FFFFh"の
アドレスに割り付けられる割り込みベクタテーブルであ
り、ブートROM内の割り込みモジュール（Int Mod Boo
t）にジャンプするようになっている。Table 1 This is an interrupt vector table allocated to addresses “FFE6h” to “FFFFh” in the boot ROM, for example, and an interrupt module (Int Mod Boo) in the boot ROM.
Jump to t).
割り付けモジュール（Int Mod Boot） これは、ブートROM内の任意の位置に割り付けられる
もので、ダウンローディング実行中において必要な３つ
の割り込みに対する処理を実現するためのソフトウエア
を格納している。Allocation module (Int Mod Boot) This is allocated to an arbitrary position in the boot ROM, and stores software for realizing processing for three interrupts required during execution of downloading.
ここで、ダウンローディング実行中において必要な割
り込みとしては、 （ａ）UART受信割り込み …ESSからのコマンド受信時に発生 （ｂ）UART送信割り込み …IOTからのステータス送信時に発生 （ｃ）CPUの基準クロックタイマ割り込み …CPUからの基準クロック（2.5ms）を計数する際に発
生 が挙げられる。Here, the interrupts required during the execution of downloading are as follows: (a) UART reception interrupt ... generated when receiving a command from ESS (b) UART transmission interrupt ... generated when transmitting a status from IOT (c) Reference clock timer of CPU Interrupt… Occurs when counting the reference clock (2.5 ms) from the CPU.
尚、ダウンローディング実行中において使用する割り
込みか否かはフラグにより判断を行い、ダウンローディ
ング中に上記３つの割り込み以外の割り込み要求があっ
た場合には、その割り込み要求を拒否するようになって
いる。It should be noted that whether or not the interrupt is used during the execution of downloading is determined by a flag. If an interrupt request other than the above three interrupts is issued during downloading, the interrupt request is rejected. .
また、の割り込みモジュールは、フラッシュROM内部
のソフトウエア実行中であれば、後述するテーブル２に
ジャンプする処理を含む。The interrupt module includes a process for jumping to Table 2 described later if software in the flash ROM is being executed.
テーブル２（Table2） これは、フラッシュROM2のアクセス可能な例えば最後
のアドレス（この実施例では“DF80h"〜“DFFFh"）に割
り付けられる割り込みベクタテーブルであり、フラッシ
ュROM、例えばフラッシュROM1内の割り込みモジュール
（Int Mod Flash）にジャンプするようになっている。Table 2 This is an interrupt vector table assigned to, for example, the last accessible address of the flash ROM 2 (“DF80h” to “DFFFh” in this embodiment), and an interrupt module in the flash ROM, for example, the flash ROM 1. (Int Mod Flash).
割り付けモジュール（Int Mod Boot） これは、例えばフラッシュROM1内の任意の位置に割り
付けられるもので、外部割り込み等の通常の割り込み
（ダウンローディング実行中において必要な上記３つの
割り込みも含む）に対する処理を実現するためのソフト
ウエアを格納している。Allocation module (Int Mod Boot) This is allocated to an arbitrary position in the flash ROM1, for example, and realizes processing for normal interrupts such as external interrupts (including the above three interrupts required during downloading execution). Software to perform the operation.
（２）ブートROM内実行中の割り込み処理 割り込み処理の内容を第22図（処理の流れを点線で示
す）及び第23図の処理フローに基づいて説明する。(2) Interrupt Processing During Execution in Boot ROM The contents of the interrupt processing will be described with reference to the processing flow of FIG. 22 (the flow of processing is indicated by a dotted line) and FIG.
今、ブートROM内で一連の処理、具体的にはダウンロ
ーディングが実行されているとする（ST1）。Now, it is assumed that a series of processing, specifically, downloading is executed in the boot ROM (ST1).
このとき、CPUは、割り込み要求があったと判定する
（ST2）と、先ずテーブル１を実行して割り込みモジュ
ール（Int Mod Boot）へジャンプする（ST3）。そし
て、割り込みモジュール（Int Mod Boot）内において、
一連の処理がブートROM内の処理であると判定する（ST
4）と、割り込みモジュール（Int Mod Boot）内にて割
り込み処理を実行する（ST8）、そして、割り込み処理
が終了する（ST9）と、通常の一連処理を続行する。At this time, when the CPU determines that there is an interrupt request (ST2), it first executes Table 1 and jumps to an interrupt module (Int Mod Boot) (ST3). And in the interrupt module (Int Mod Boot),
Judge that a series of processing is processing in the boot ROM (ST
4), the interrupt processing is executed in the interrupt module (Int Mod Boot) (ST8), and when the interrupt processing is completed (ST9), the normal series of processing is continued.
このような割り込み処理過程においては、フラッシュ
ROM内が実行されることはないので、ダウンローディン
グ中において、制御ソフトウエアが格納されていないフ
ラッシュROM内を実行し、CPUが暴走する虞れは全くな
い。In such an interrupt handling process, the flash
Since the contents are not executed in the ROM, there is no danger that the CPU may run away during the downloading by executing the contents in the flash ROM in which the control software is not stored.
（３）フラッシュROM内実行中の割り込み処理 （２）と同様に、第22図（処理の流れの実線で示す）
及び第23図に基づいて割り込み処理フローを説明する。(3) Interrupt processing during execution in flash ROM As in (2), FIG. 22 (indicated by a solid line in the processing flow)
An interrupt processing flow will be described with reference to FIG.
今、フラッシュROM内で一連の処理が実行されている
とする（ST1）。Now, assume that a series of processing is executed in the flash ROM (ST1).
このとき、CPUは、割り込み要求があったと判定する
（ST2）と、先ずテーブル１を実行して割り込みモジュ
ール（Int Mod Boot）へジャンプする（ST3）。そし
て、割り込みモジュール（Int Mod Boot）内において、
一連の処理がフラッシュROM内の処理であると判定する
（ST4）と、テーブル２へジャンプ（ST5）、テーブル２
を実行して割り込みモジュール（Int Mod Flash）へジ
ャンプする（ST6）。この後、割り込みモジュール（Int
Mod Flash）内にて割り込み処理を実行（ST7）し、割
り込み処理が終了する（ST9）と、通常の一連処理を続
行する。At this time, when the CPU determines that there is an interrupt request (ST2), it first executes Table 1 and jumps to an interrupt module (Int Mod Boot) (ST3). And in the interrupt module (Int Mod Boot),
When it is determined that a series of processing is processing in the flash ROM (ST4), the process jumps to table 2 (ST5),
To jump to the interrupt module (Int Mod Flash) (ST6). After this, the interrupt module (Int
The interrupt processing is executed in the Mod Flash) (ST7), and when the interrupt processing ends (ST9), the normal series of processing is continued.
以上説明してきたように、このような画像記録装置に
おける制御ソフトウエア仕様変更システムによれば、画
像出力手段の制御仕様を変更するに際し、簡単なロード
要求操作をするだけで、画像出力手段に新たな制御ソフ
トウエアをロードし得るようにしたので、画像出力手段
の制御ソフトウエアを格納する制御ソフト格納メモリを
直接的に交換するという面倒な作業を回避することがで
き、制御ソフトウエアの仕様変更作業性を向上させるこ
とができることは勿論、それぞれ以下のような作用効果
を相することができる。As described above, according to the control software specification change system in such an image recording apparatus, when changing the control specification of the image output means, a simple load request operation is performed, and the image output means is newly added. Control software can be loaded, so the troublesome work of directly replacing the control software storage memory for storing the control software of the image output means can be avoided, and the specifications of the control software can be changed. Not only can the workability be improved, but also the following operational effects can be achieved.
すなわち、請求項１記載のシステムによれば、制御ソ
フト格納メモリを既存の要素部品にて構成することがで
きるので、制御ソフトウエアのローディング状態を有効
に保護しながら、制御ソフトウエアの仕様変更を可能に
する上で、制御ソフト格納メモリを特に工夫して構成す
る必要がなく、その分、システムの簡略化を図ることが
できる。That is, according to the system of the first aspect, the control software storage memory can be constituted by existing component parts, so that the specification change of the control software can be performed while effectively protecting the loading state of the control software. In making it possible, the control software storage memory does not need to be specially designed, and the system can be simplified accordingly.
また、請求項２記載のシステムによれば、制御ソフト
ウエアのローディングに必要なファイル構成のブート部
を用意し、これに基づいて制御ソフトウエアのローディ
ングを実現するようにしたので、ロード実行判定手段及
びロード実行手段の構成を簡単にすることができ、その
分、システムの簡略化を実現することができる。According to the second aspect of the present invention, a boot unit having a file configuration necessary for loading the control software is prepared, and the loading of the control software is realized based on the boot unit. In addition, the configuration of the load execution means can be simplified, and the system can be simplified accordingly.
また、請求項３記載のシステムによれば、制御ソフト
格納メモリがどのような状態にあるか否かを示す状態デ
ータを不揮発性メモリに予め格納しておき、この状態デ
ータを参照する方式にてロード実行判定手段を構成する
ようにしたので、ロードの有無の判定を確実に行うこと
ができる。According to the system of the third aspect, state data indicating the state of the control software storage memory is stored in the nonvolatile memory in advance, and a method of referring to this state data is used. Since the load execution determining means is configured, it is possible to reliably determine whether or not there is a load.
更に、請求項４記載のシステムによれば、制御ソフト
格納メモリがどのような状態にあるか否かを示す状態デ
ータとして、プログラム済状態、プログラム済イレーズ
要求状態のほかに、非プログラム状態を具備するように
したので、ローディング実行中にパワーオフされるとい
う異常事態等に対して非プログラム状態の状態データを
用いることにより、上記異常事態等に対し効果的に対処
することができる。Further, according to the system of the fourth aspect, the state data indicating the state of the control software storage memory includes a non-programmed state in addition to a programmed state and a programmed erase request state. Thus, by using the state data in the non-program state for an abnormal situation such as power-off during the loading execution, the abnormal situation can be effectively dealt with.
更にまた、請求項５、６記載のシステムによれば、状
態データの格納配置及びその決定方式を工夫するように
したので、メモリクラッシュによるデータ破壊が部分的
にあったとしても、状態データを正確に判断することが
できる。Further, according to the system of the fifth and sixth aspects, the storage arrangement of the state data and the method of determining the state data are devised, so that even if the data is partially destroyed due to a memory crash, the state data can be accurately calculated. Can be determined.
また、請求項７記載のシステムによれば、ロード実行
手段には、制御ソフトウエアのローディング中における
異常系に対処する異常時処理手段を付加したので、制御
ソフトウエアのローディング動作を安全に行うことがで
きる。According to the system of the present invention, the load execution means is provided with an abnormality processing means for coping with an abnormal system during the loading of the control software, so that the loading operation of the control software can be performed safely. Can be.
また、請求項８記載のシステムによれば、所定の異常
系に対しては制御ソフトウエアのローディングを再度実
行するようにしたので、制御ソフトウエアがローディン
グされない状態で画像記録装置が暴走作動する事態を有
効に回避できる。Further, according to the system of the present invention, since the loading of the control software is executed again for a predetermined abnormal system, the image recording apparatus may run out of control without loading the control software. Can be effectively avoided.
また、請求項９記載のシステムによれば、制御ソフト
ウエアのローディングエラーを判定し、ローディングエ
ラーを判定した時点で制御ソフトウエアの全部若しくは
一部を再度ロードするようにしたので、ローディングさ
れる制御ソフトウエアの信頼性を高めることができる。According to the system of the ninth aspect, a loading error of the control software is determined, and when the loading error is determined, all or a part of the control software is reloaded. Software reliability can be improved.
また、請求項10記載のシステムによれば、制御ソフト
ウエアのローディング中において、割り込み要求があっ
たとしても、制御ソフト格納メモリ内を実行せず、割り
込み処理を実現できるようにしたので、どのような状態
に対しても、画像記録装置の暴走を有効に回避しなが
ら、割り込み処理を確実に行うことができる。According to the system of claim 10, even if an interrupt request is issued during the loading of the control software, the control software storage memory is not executed and the interrupt processing can be realized. Even in the case where the image recording apparatus is in an unusual state, it is possible to reliably perform the interrupt processing while effectively avoiding the runaway of the image recording apparatus.
また、請求項11記載のシステムによれば、通常の画像
記録操作と無関係な操作に基づいてロード要求コマンド
を転送するようにしているので、ユーザの誤操作を有効
に回避することができる。Further, according to the system of claim 11, since the load request command is transferred based on an operation unrelated to a normal image recording operation, an erroneous operation by the user can be effectively avoided.
更に、請求項12記載のシステムによれば、複数回のロ
ード要求コマンドに基づいてロード実行手段を作動させ
るようにしたので、誤ってロード要求コマンドが転送さ
れたとしても、直ちにロード実行手段が作動する虞れは
なく、ロード実行手段による誤動作を有効に回避するこ
とができる。Further, according to the system of claim 12, since the load execution means is operated based on a plurality of load request commands, even if the load request command is erroneously transferred, the load execution means operates immediately. There is no danger of malfunction, and a malfunction by the load executing means can be effectively avoided.
第１図はこの発明に係る画像記録装置における制御ソフ
トウエア仕様変更システムの概略構成を示す説明図、第
２図はこの発明が適用される画像記録装置の一実施例の
概略構成を示す斜視図、第３図は実施例における制御ソ
フトウエア仕様変更システムの概略を示す模式図、第４
図は実施例に係るESSの構成を示すブロック図、第５図
はこの実施例に係るIOTの構成を示すブロック図、第６
図はこの実施例で用いられるメモリマップの一例を示す
説明図、第７図は状態データの格納配置関係を示す説明
図、第８図はブートROMのファイル構成を示す説明図、
第９図はフラッシュROMインタフェースのハード構成を
示すブロック図、第10図はフラッシュROMの仕様を示す
説明図、第11図はフラッシュROMのプログラミングアル
ゴリズムを示すフローチャート、第12図はフラッシュRO
Mのイレーズアルゴリズムを示すフローチャート、第13
図はダウンローディングテータの構造を示す説明図、第
14図はパワーオン時のブートROMの概略を示すフローチ
ャート、第15図は状態データの書き換え処理を示すフロ
ーチャート、第16図及び第17図はNVM多数決テスト1,2の
概略を示すフローチャート、第18図は正常時のダウンロ
ーディング処理を示す説明図、第19図はCRCエラー時の
ダウンローディング処理を示す説明図、第20図はチェッ
クサムエラー時のダウンローディング処理を示す説明
図、第21図はダウンローディング処理中のデータ転送の
概略を示すフローチャート、第22図は割り込み処理の流
れを示す説明図、第23図は割り込み処理の概略を示すフ
ローチャートである。 〔符号の説明〕 DT……データ CM……コマンド CS……制御ソフトウエア １……信号送出手段 ２……画像出力手段 ３……制御ソフト格納メモリ ４……制御ソフト記憶媒体 ５……制御ソフト受付手段 ６……ロード要求手段 ７……ロード実行判定手段 ８……ロード実行手段FIG. 1 is an explanatory view showing a schematic configuration of a control software specification change system in an image recording apparatus according to the present invention, and FIG. 2 is a perspective view showing a schematic configuration of an embodiment of an image recording apparatus to which the present invention is applied. FIG. 3 is a schematic diagram showing an outline of a control software specification change system in the embodiment.
FIG. 5 is a block diagram showing a configuration of the ESS according to the embodiment. FIG. 5 is a block diagram showing a configuration of the IOT according to the embodiment.
FIG. 7 is an explanatory diagram showing an example of a memory map used in this embodiment. FIG. 7 is an explanatory diagram showing a storage arrangement relationship of state data. FIG. 8 is an explanatory diagram showing a file configuration of a boot ROM.
FIG. 9 is a block diagram showing the hardware configuration of the flash ROM interface, FIG. 10 is an explanatory diagram showing the specifications of the flash ROM, FIG. 11 is a flowchart showing the programming algorithm of the flash ROM, and FIG.
Flowchart showing M's erase algorithm, thirteenth
The figure is an explanatory view showing the structure of the downloading data.
FIG. 14 is a flowchart showing an outline of the boot ROM at power-on, FIG. 15 is a flowchart showing a state data rewriting process, FIGS. 16 and 17 are flowcharts showing an outline of NVM majority tests 1 and 2, and FIG. FIG. 19 is an explanatory diagram showing a normal downloading process. FIG. 19 is an explanatory diagram showing a downloading process when a CRC error occurs. FIG. 20 is an explanatory diagram showing a downloading process when a checksum error occurs. FIG. 22 is a flowchart showing an outline of data transfer during a downloading process, FIG. 22 is an explanatory diagram showing a flow of an interrupt process, and FIG. 23 is a flowchart showing an outline of an interrupt process. [Description of Signs] DT Data CM Command CS Control Software 1 Signal Transmission Unit 2 Image Output Unit 3 Control Software Storage Memory 4 Control Software Storage Medium 5 Control Software Reception means 6 Load request means 7 Load execution determination means 8 Load execution means
フロントページの続き (56)参考文献 特開 昭63−78253（ＪＰ，Ａ) 特開 昭62−108659（ＪＰ，Ａ) 特開 平１−204132（ＪＰ，Ａ) 米国特許4711560（ＵＳ，Ａ) 近藤、小坂（リコー），”ファクシミ リの機能に柔軟性を持たせるためＥＥＰ ＲＯＭを使用”，日経エレクトロニク ス，（1984／５／７），Ｎｏ．342，ｐ ｐ．211−222 ”市場の拡大を見込み新規参入メーカ 相次ぐ大容量ＥＥＰＲＯＭ”．日経エレ クトロニクス（1985／10／21），Ｎｏ. 380，ｐｐ．127−154 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/06 - 11/36 B41J 5/30 G03G 21/00 G06F 3/12 Continuation of the front page (56) References JP-A-63-78253 (JP, A) JP-A-62-108659 (JP, A) JP-A-1-204132 (JP, A) US Patent 4,711,560 (US, A) Kondo, Kosaka (Ricoh), "Using EEPROM for Flexibility of Facsimile Function", Nikkei Electronics, (1984/5/7), 342, p. 211-222 "New entrants anticipating market expansion. Successive large-capacity EEPROMs". Nikkei Electronics (October 21, 1985), No. 380, p. 127-154 (58) Fields investigated (Int.Cl. 7 , DB name) G06F 9/06-11/36 B41J 5/30 G03G 21/00 G06F 3/12
Claims (12)
して送出する信号送出手段（１）と、制御ソフトウエア
（CS）が格納される制御ソフト格納メモリ（３）を具備
し、この制御ソフト格納メモリ（３）に格納された内容
に基づいて上記信号送出手段（１）から送出される信号
を判定し、画像データに基づく画像を出力する画像出力
手段（２）とを備えた画像記録装置において、 上記画像出力手段（２）の仕様変更用の新たな制御ソフ
トウエア（CS）が格納される制御ソフト記憶媒体（４）
と、 この制御ソフト記憶媒体（４）に格納された内容を信号
送出手段（１）のデータ（DT）として取り込む制御ソフ
ト受付手段（５）と、 上記信号送出手段（１）がロード要求コマンドを送信す
るように要求するロード要求手段（６）と、 上記信号送出手段（１）からの信号がロード要求コマン
ドか否かを判定するロード実行判定手段 （７）と、 このロード実行判定手段（７）がロード要求コマンドと
判定したときに、上記制御ソフト格納メモリ（３）内の
内容をイレーズ処理した後、上記信号送出手段（１）に
取り込んだ新たな制御ソフトウエア（CS）を画像出力手
段（２）側へ転送し、転送された新たな制御ソフトウエ
ア（CS）を上記制御ソフト格納メモリ（７）にロードす
るロード実行手段（８）とを備え、 上記ロード要求手段（６）はロード要求コマンドを複数
回送信するものであり、ロード実行手段（８）は複数回
のロード要求コマンドを受信した段階で制御ソフトウエ
ア（CS）のローディングを実行することを特徴とする画
像記録装置における制御ソフトウエア仕様変更システ
ム。A signal transmitting means (1) for transmitting a command (CM) and data (DT) as a signal, and a control software storage memory (3) for storing control software (CS) are provided. An image output means (2) for judging a signal sent from the signal sending means (1) based on the contents stored in the software storage memory (3) and outputting an image based on the image data; In the apparatus, a control software storage medium (4) in which new control software (CS) for changing specifications of the image output means (2) is stored.
Control software accepting means (5) for capturing the contents stored in the control software storage medium (4) as data (DT) of the signal sending means (1); and the signal sending means (1) sends a load request command. Load request means (6) for requesting transmission; load execution determination means (7) for determining whether or not a signal from the signal transmission means (1) is a load request command; and load execution determination means (7). ) Is determined to be a load request command, after erasing the contents in the control software storage memory (3), the new control software (CS) taken into the signal transmission means (1) is output to the image output means. (2) a load execution means (8) for transferring the new control software (CS) to the control software storage memory (7) and transferring the transferred new control software (CS) to the control software storage memory (7); Transmits a load request command a plurality of times, and the load execution means (8) executes loading of control software (CS) at a stage when the load request command is received a plurality of times. Control software specification change system.
して送出する信号送出手段（１）と、制御ソフトウエア
（CS）が格納される制御ソフト格納メモリ（３）を具備
し、この制御ソフト格納メモリ（３）に格納された内容
に基づいて上記信号送出手段（１）から送出される信号
を判定し、画像データに基づく画像を出力する画像出力
手段（２）とを備えた画像記録装置において、 上記画像出力手段（２）の仕様変更用の新たな制御ソフ
トウエア（CS）が格納される制御ソフト記憶媒体（４）
と、 この制御ソフト記憶媒体（４）に格納された内容を信号
送出手段（１）のデータ（DT）として取り込む制御ソフ
ト受付手段（５）と、 上記信号送出手段（１）がロード要求コマンドを送信す
るように要求するロード要求手段（６）と、 上記信号送出手段（１）からの信号がロード要求コマン
ドか否かを判定するロード実行判定手段 （７）と、 このロード実行判定手段（７）がロード要求コマンドと
判定したときに、上記制御ソフト格納メモリ（３）内の
内容をイレーズ処理した後、上記信号送出手段（１）に
取り込んだ新たな制御ソフトウエア（CS）を画像出力手
段（２）側へ転送し、転送された新たな制御ソフトウエ
ア（CS）を上記制御ソフト格納メモリ（７）にロードす
るロード実行手段（８）とを備え、 上記ロード実行判定手段（７）及びロード実行手段
（８）は、制御ソフトウエア（CS）のローディングに必
要なファイル構成のブートを有し、このブート部と画像
出力手段（２）のCPUとの間で夫々の機能を実現するよ
うになっていることを特徴とする画像記録装置における
制御ソフトウエア仕様変更システム。And a control software storage memory (3) for storing control software (CS). The control software storage memory (3) stores control software (CS). An image output means (2) for judging a signal sent from the signal sending means (1) based on the contents stored in the software storage memory (3) and outputting an image based on the image data; In the apparatus, a control software storage medium (4) in which new control software (CS) for changing specifications of the image output means (2) is stored.
Control software accepting means (5) for capturing the contents stored in the control software storage medium (4) as data (DT) of the signal sending means (1); and the signal sending means (1) sends a load request command. Load request means (6) for requesting transmission; load execution determination means (7) for determining whether or not a signal from the signal transmission means (1) is a load request command; and load execution determination means (7). ) Is determined to be a load request command, after erasing the contents in the control software storage memory (3), the new control software (CS) taken into the signal transmission means (1) is output to the image output means. (2) a load execution means (8) for transferring the new control software (CS) to the control software storage memory (7) and transferring the transferred new control software (CS) to the control software storage memory (7); 7) and the load execution means (8) have a boot having a file configuration necessary for loading the control software (CS), and perform respective functions between the boot unit and the CPU of the image output means (2). A control software specification change system for an image recording apparatus, characterized by being realized.
ト部内の先頭アドレスより実行を開始し、不揮発性メモ
リに書き込まれた制御ソフト格納メモリ（３）の状態デ
ータを参照して制御ソフトウエア（CS）をロードするか
否かについて判定するものであることを特徴とする画像
記録装置における制御ソフトウエア仕様変更システム。3. The control software storage memory (3) according to claim 2, wherein said load execution determination means (7) starts execution from a head address in a boot unit at power-on, and writes in a nonvolatile memory. A) determining whether or not to load control software (CS) with reference to the status data of (1).
制御ソフトウエア（CS）が既にロードされていて、イレ
ーズ処理要求がない場合を示す“プログラム済状態”
と、制御ソフトウエア（CS）が既にロードされていて、
イレーズ処理要求がある場合を示す“プログラム済イレ
ーズ要求状態”と、制御ソフトウエア（CS）がロードさ
れておらず、イレーズ処理を実行する必要がある場合を
示す“非プログラム状態”とを具備していることを特徴
とする画像記録装置における制御ソフトウエア仕様変更
システム。4. The control software storage memory (3) according to claim 3, wherein:
"Programmed state" when the control software (CS) is already loaded and there is no erase processing request
And the control software (CS) is already loaded,
There is a “programmed erase request state” that indicates when there is an erase processing request, and a “non-programmed state” that indicates when the control software (CS) is not loaded and the erase processing needs to be performed. A control software specification change system for an image recording apparatus, comprising:
納され、ロード実行判定手段（７）はパワーオン時に不
揮発性メモリ内の状態データを多数決にて同じデータに
書き換えるものであることを特徴とする画像記録装置に
おける制御ソフトウエア仕様変更システム。5. The nonvolatile memory according to claim 3, wherein a plurality of status data are stored at predetermined addresses of the nonvolatile memory, and the load execution determining means (7) determines a large number of status data in the nonvolatile memory at power-on. A control software specification change system for an image recording apparatus, wherein the same data is rewritten to the same data.
おいて、 状態データは不揮発性メモリの相互に離れたアドレスの
複数箇所に所定数ずつ分散して格納され、ロード実行判
定手段（７）は複数箇所の状態データを多数決にて判定
するものであることを特徴とする画像記録装置における
制御ソフトウエア仕様変更システム。6. The load execution judging means according to claim 3, wherein the state data is distributed and stored by a predetermined number at a plurality of locations of mutually distant addresses of the nonvolatile memory. Is a control software specification change system for an image recording apparatus, wherein state data at a plurality of locations is determined by majority decision.
して送出する信号送出手段（１）と、制御ソフトウエア
（CS）が格納される制御ソフト格納メモリ（３）を具備
し、この制御ソフト格納メモリ（３）に格納された内容
に基づいて上記信号送出手段（１）から送出される信号
を判定し、画像データに基づく画像を出力する画像出力
手段（２）とを備えた画像記録装置において、 上記画像出力手段（２）の仕様変更用の新たな制御ソフ
トウエア（CS）が格納される制御ソフト記録媒体（４）
と、 この制御ソフト記憶媒体（４）に格納された内容を信号
送出手段（１）のデータ（DT）として取り込む制御ソフ
ト受付手段（５）と、 上記信号送出手段（１）がロード要求コマンドを送信す
るように要求するロード要求手段（６）と、 上記信号送出手段（１）からの信号がロード要求コマン
ドか否かを判定するロード実行判定手段 （７）と、 このロード実行判定手段（７）がロード要求コマンドと
判定したときに、上記制御ソフト格納メモリ（３）内の
内容をイレーズ処理した後、上記信号送出手段（１）に
取り込んだ新たな制御ソフトウエア（CS）を画像出力手
段（２）側へ転送し、転送された新たな制御ソフトウエ
ア（CS）を上記制御ソフト格納メモリ（７）にロードす
るロード実行手段（８）とを備え、 上記ロード実行手段（８）は、制御ソフトウエア（CS）
のローディング実行中の異常に対し、必ずデータが正常
に制御ソフト格納メモリ（３）にセーブされるように異
常系に対処する異常時処理手段を備えていることを特徴
とする画像記録装置における制御ソフトウエア仕様変更
システム。And a control software storage memory (3) for storing a control software (CS), comprising: a signal transmission means (1) for transmitting a command (CM) and data (DT) as signals. An image output means (2) for judging a signal sent from the signal sending means (1) based on the contents stored in the software storage memory (3) and outputting an image based on the image data; In the apparatus, a control software recording medium (4) in which new control software (CS) for changing the specifications of the image output means (2) is stored.
Control software accepting means (5) for capturing the contents stored in the control software storage medium (4) as data (DT) of the signal sending means (1); and the signal sending means (1) sends a load request command. Load request means (6) for requesting transmission; load execution determination means (7) for determining whether or not a signal from the signal transmission means (1) is a load request command; and load execution determination means (7). ) Is determined to be a load request command, after erasing the contents in the control software storage memory (3), the new control software (CS) taken into the signal transmission means (1) is output to the image output means. And (2) a load execution unit (8) for transferring the new control software (CS) to the control software storage memory (7). The control software (CS)
Characterized in that it comprises an abnormality processing means for coping with an abnormal system such that data is always properly saved in the control software storage memory (3) in response to an abnormality during the execution of loading of the image recording apparatus. Software specification change system.
ウエア（CS）のローディング実行中にパワーオフする異
常系あるいはロード実行判定手段（７）による判定が不
能になる異常系に対し、制御ソフトウエア（CS）のロー
ディングを再度実行させるよものであることを特徴とす
る画像記録装置における制御ソフトウエア仕様変更シス
テム。8. The abnormality processing means of the load execution means (8), wherein the abnormality execution means or the load execution determination means (7) powers off during execution of the loading of the control software (CS). A control software specification change system for an image recording apparatus, wherein the control software (CS) loading is executed again for an abnormal system in which the determination by the control unit cannot be performed.
して送出する信号送出手段（１）と、制御ソフトウエア
（CS）が格納される制御ソフト格納メモリ（３）を具備
し、この制御ソフト格納メモリ（３）に格納された内容
に基づいて上記信号送出手段（１）から送出される信号
を判定し、画像データに基づく画像を出力する画像出力
手段（２）とを備えた画像記録装置において、 上記画像出力手段（２）の仕様変更用の新たな制御ソフ
トウエア（CS）が格納される制御ソフト記憶媒体（４）
と、 この制御ソフト記憶媒体（４）に格納された内容を信号
送出手段（１）のデータ（DT）として取り込む制御ソフ
ト受付手段（５）と、 上記信号送出手段（１）がロード要求コマンドを送信す
るように要求するロード要求手段（６）と、 上記信号送出手段（１）からの信号がロード要求コマン
ドか否かを判定するロード実行判定手段 （７）と、 このロード実行判定手段（７）がロード要求コマンドと
判定したときに、上記制御ソフト格納メモリ（３）内の
内容をイレーズ処理した後、上記信号送出手段（１）に
取り込んだ新たな制御ソフトウエア（CS）を画像出力手
段（２）側へ転送し、転送された新たな制御ソフトウエ
ア（CS）を上記制御ソフト格納メモリ（７）にロードす
るロード実行手段（８）とを備え、 上記ロード実行手段（８）は、制御ソフトウエア（CS）
のローディングエラーが生じたか否かを判定するエラー
判定部を有し、ローディングエラーが生じたことを判定
した時点で制御ソフトウエア（CS）の全部若しくは対応
する一部を再度ロードするようにしたことを特徴とする
画像記録装置における制御ソフトウエア仕様変更システ
ム。And a control software storage memory (3) for storing a control software (CS), comprising: a signal transmission means (1) for transmitting a command (CM) and data (DT) as signals. An image output means (2) for judging a signal sent from the signal sending means (1) based on the contents stored in the software storage memory (3) and outputting an image based on the image data; In the apparatus, a control software storage medium (4) in which new control software (CS) for changing specifications of the image output means (2) is stored.
Control software accepting means (5) for capturing the contents stored in the control software storage medium (4) as data (DT) of the signal sending means (1); and the signal sending means (1) sends a load request command. Load request means (6) for requesting transmission; load execution determination means (7) for determining whether or not the signal from the signal transmission means (1) is a load request command; and load execution determination means (7). ) Is determined to be a load request command, after erasing the contents in the control software storage memory (3), the new control software (CS) taken into the signal transmission means (1) is output to the image output means. And (2) a load execution unit (8) for transferring the new control software (CS) to the control software storage memory (7). The control software (CS)
Has an error determination unit that determines whether a loading error has occurred, and when the loading error has been determined, loads all or a part of the control software (CS) again. A control software specification change system for an image recording apparatus, characterized by:
み処理が実行される割り込み処理手段を具備し、この割
り込み処理手段は、画像出力手段（２）のCPUがブート
部内を実行中であれば、ブート部内の割り込みベクタテ
ーブルからブート部内の割り込みモジュールへ移行して
割り込み処理を行い、一方、上記CPUが制御ソフト格納
（３）内を実行中であれば、ブート部内の割り込みベク
タテーブルからブート部内の割り込みモジュールへ移行
した後、制御ソフト格納メモリ（３）の割り込みベクタ
テーブルを介して制御ソフト格納メモリ（３）内の割り
込みモジュールへ移行して割り込み処理を行うものであ
ることを特徴とする画像記録装置における制御ソフトウ
エア仕様変更システム。10. The image output means (2) according to claim 2, wherein said image output means (2) includes an interrupt processing means for executing an interrupt processing in response to an interrupt request. If the CPU is executing in the boot unit, the CPU shifts from the interrupt vector table in the boot unit to the interrupt module in the boot unit and performs interrupt processing, while the CPU is executing in the control software storage (3). If there is, after the transfer from the interrupt vector table in the boot unit to the interrupt module in the boot unit, the transfer to the interrupt module in the control software storage memory (3) via the interrupt vector table in the control software storage memory (3) causes the interrupt. A control software specification change system in an image recording apparatus, which performs processing.
において、 上記ロード要求手段（６）は、通常の画像記録操作と無
関係な操作に基づいてロード要求コマンドの送信を要求
するものであることを特徴とする画像記録装置における
制御ソフトウエア仕様変更システム。11. The image forming apparatus according to claim 1, wherein said load requesting means requests transmission of a load request command based on an operation unrelated to a normal image recording operation. A control software specification change system for an image recording apparatus, characterized in that:
において、 上記制御ソフト格納メモリ（３）はEEPROMからなること
を特徴とする画像記録装置における制御ソフトウエア仕
様変更システム。12. A control software specification changing system in an image recording apparatus according to claim 1, wherein said control software storage memory comprises an EEPROM.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067325A JP3064324B2 (en) | 1990-03-19 | 1990-03-19 | Control Software Specification Change System for Image Recording Equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067325A JP3064324B2 (en) | 1990-03-19 | 1990-03-19 | Control Software Specification Change System for Image Recording Equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03268139A JPH03268139A (en) | 1991-11-28 |
| JP3064324B2 true JP3064324B2 (en) | 2000-07-12 |
Family
ID=13341760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2067325A Expired - Fee Related JP3064324B2 (en) | 1990-03-19 | 1990-03-19 | Control Software Specification Change System for Image Recording Equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064324B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5678135A (en) * | 1994-06-21 | 1997-10-14 | Ricoh Company, Ltd. | Image forming apparatus for a multiplex copying system |
| JP2005028676A (en) | 2003-07-10 | 2005-02-03 | Canon Inc | Image forming apparatus and program updating method therefor |
-
1990
- 1990-03-19 JP JP2067325A patent/JP3064324B2/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| "市場の拡大を見込み新規参入メーカ相次ぐ大容量ＥＥＰＲＯＭ"．日経エレクトロニクス（１９８５／１０／２１），Ｎｏ．３８０，ｐｐ．１２７−１５４ |
| 近藤、小坂（リコー），"ファクシミリの機能に柔軟性を持たせるためＥＥＰＲＯＭを使用"，日経エレクトロニクス，（１９８４／５／７），Ｎｏ．３４２，ｐｐ．２１１−２２２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03268139A (en) | 1991-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663707A (en) | Multilevel bootstrap apparatus | |
| US20060010282A1 (en) | Method and apparatus to boot a system by monitoring an operating status of a NAND flash memory | |
| US4914576A (en) | Apparatus and method of loading a control store memory of a central subsystem | |
| US20150121137A1 (en) | Storage device interface and methods for using same | |
| WO1997029451A1 (en) | Methods and apparatus for booting a computer having a removable media disk drive | |
| CN112947977B (en) | Online software upgrading method and system | |
| EP0273260B1 (en) | Apparatus for loading and verifying a control store memory of a central subsystem | |
| WO2009116661A1 (en) | Liquid container | |
| CN112947978A (en) | Method for upgrading firmware based on chip usbhid, terminal device and computer readable storage medium | |
| JP3493772B2 (en) | Control software specification change system | |
| CN115840579A (en) | FPGA remote updating method, system, chip mounter and storage medium | |
| EP0247605B1 (en) | System management apparatus for a multiprocessor system | |
| JP3064324B2 (en) | Control Software Specification Change System for Image Recording Equipment | |
| CN116755749A (en) | On-board MCU upgrading method, on-board MCU, board card and information processing system | |
| EP1560154A1 (en) | Entertainment system, information processing unit and portable storage device | |
| US8797587B2 (en) | Image processing device and image recording apparatus having the same | |
| EP4296860A1 (en) | Method for running startup program of electronic device, and electronic device | |
| EP1394682B1 (en) | Data transfer control device, program and method of fabricating an electronic instrument | |
| US11586504B2 (en) | Electronic apparatus and boot method thereof | |
| EP0272547B1 (en) | Data processing system having a bus command generated by one subsystem on behalf of another subsystem | |
| JP2008204005A (en) | Communication method for peripheral device, computer program, and peripheral device | |
| US11966309B2 (en) | Saturation of multiple PCIe slots in a server by multiple ports in a single test card | |
| WO1996029654A1 (en) | Interface control system | |
| JP2001306112A (en) | Programmable controller | |
| JPH05324305A (en) | Program change method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |