JP3038933B2 - System controller for video signal processor - Google Patents
System controller for video signal processorInfo
- Publication number
- JP3038933B2 JP3038933B2 JP3011326A JP1132691A JP3038933B2 JP 3038933 B2 JP3038933 B2 JP 3038933B2 JP 3011326 A JP3011326 A JP 3011326A JP 1132691 A JP1132691 A JP 1132691A JP 3038933 B2 JP3038933 B2 JP 3038933B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- unit
- vertical synchronization
- main loop
- system controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ビデオテープレコーダ
（以下、ＶＴＲと記載する）等における映像信号処理お
よび機構部駆動制御に使用する映像信号処理装置用シス
テムコントローラに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system controller for a video signal processing apparatus used for video signal processing in a video tape recorder (hereinafter referred to as "VTR") and drive control of a mechanism.
【０００２】[0002]
【従来の技術】近時の多機能ビデオテープレコーダ（以
下、必要に応じてＶＴＲと記載する）では、複雑な映像
信号処理および機構駆動制御を行うためマイクロコンピ
ュータを主体に構成されるシステムコントローラが用い
られている。図５はシステムコントローラを用いて映像
信号処理部および機構部を制御するＶＴＲの概略構成を
示したものである。この例では、周知のＣＰＵ、ワーキ
ングＲＡＭ、プログラム用ＲＯＭ、Ｉ／Ｏ等を備えたシ
ステムコントローラ２に、機能選択用のキー群４と、リ
モートコントローラ６による遠隔操作を行う際の受信部
である遠隔制御入力部８が接続されている。さらに、シ
ステムコントローラ２には、機構部１０と、この機構部
１０の制御、例えば開ループ制御を行うためのサーボ回
路１４と、映像・音声信号処理部１６と、ＬＣＤ、キャ
ラクタゼネレータ等からなる表示信号処理部１８が接続
されている。また、映像信号の垂直同期信号を同期して
編集を行う編集機２２がバスラインを通じて接続されて
いる。このようなシステムコントローラ２を備えたＶＴ
Ｒでは、予め設定したシステムコントローラ２の制御に
より比較的複雑な映像信号処理および機構駆動制御が行
われている。2. Description of the Related Art Recently, in a multifunctional video tape recorder (hereinafter, referred to as a VTR as necessary), a system controller mainly composed of a microcomputer for performing complicated video signal processing and mechanism drive control is provided. Used. FIG. 5 shows a schematic configuration of a VTR that controls a video signal processing unit and a mechanism unit using a system controller. In this example, a system controller 2 having a well-known CPU, a working RAM, a program ROM, an I / O, etc., a key group 4 for selecting functions, and a receiving unit for performing remote operation by a remote controller 6. A remote control input 8 is connected. The system controller 2 further includes a mechanism unit 10, a servo circuit 14 for controlling the mechanism unit 10, for example, open loop control, a video / audio signal processing unit 16, a display including an LCD, a character generator, and the like. The signal processing unit 18 is connected. Also, an editing machine 22 for editing by synchronizing the vertical synchronizing signal of the video signal is connected through a bus line. VT provided with such a system controller 2
In R, relatively complicated video signal processing and mechanism drive control are performed under the control of the system controller 2 set in advance.
【０００３】このような映像信号処理および機構駆動制
御用のシステムコントローラ２は処理機能が相違する幾
つかの種類がある。図６Ａに示すように垂直同期信号と
非同期の信号処理を施す機構駆動制御用高速メインルー
プ用マイクロコンピュータ部３０を備えた垂直同期信号
非同期型のシステムコントローラがある。また、図６Ｂ
に示すように垂直同期信号同期処理用サブマイクロコン
ピュータ部３２と垂直同期信号非同期処理用マイクロコ
ンピュータ部３４を内部バス３６で接続した構成のシス
テムコントローラがある。さらに、図７に示す垂直同期
信号同期処理用マイクロコンピュータ部４０と機構駆動
制御高速処理用マイクロコンピュータ部４２を内部バス
４４で接続した構成のシステムコントローラが用いられ
ている。There are several types of such system controllers 2 for video signal processing and mechanism drive control which have different processing functions. As shown in FIG. 6A, there is a vertical synchronization signal asynchronous type system controller including a high speed main loop microcomputer unit 30 for mechanism drive control that performs signal processing asynchronous with the vertical synchronization signal. FIG. 6B
As shown in (1), there is a system controller having a configuration in which a sub-microcomputer unit 32 for vertical synchronization signal synchronization processing and a microcomputer unit 34 for vertical synchronization signal asynchronous processing are connected by an internal bus 36. Further, a system controller having a configuration in which a microcomputer section for vertical synchronization signal synchronization processing and a microcomputer section for mechanism drive control high-speed processing shown in FIG.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来例
におけるシステムコントローラ２の図６Ａ、Ｂに示す例
では垂直同期信号同期処理を行う場合、詳細な割り込み
処理を行わなければならず、処理手順の制約が多く複雑
な処理、例えば、編集機２２との通信信号処理はできな
いものである。このため、垂直同期信号同期処理用のサ
ブマイクロコンピュータ部３２を追加して、その信号処
理を行うことになる。さらに図７に示す例では、垂直同
期信号同期処理用のマイクロコンピュータ部４０と機構
駆動制御の高速メインループ用マイクロコンピュータ部
４２の二つのチップが必要であり、構成が複雑となる。
さらに内部バスを通じた信号処理は非同期であるため、
その通信処理が複雑である。さらに通信処理手順を予め
厳格に定めておく必要があり、後の通信処理手順の変更
が困難であるためシステム設計の自由度が低い等々の欠
点がある。However, in the example of the conventional system controller 2 shown in FIGS. 6A and 6B, when the vertical synchronization signal synchronization processing is performed, detailed interrupt processing must be performed, and the processing procedure is restricted. However, it cannot perform complicated processing such as communication signal processing with the editing machine 22. For this reason, the sub-microcomputer unit 32 for vertical synchronization signal synchronization processing is added to perform the signal processing. Further, in the example shown in FIG. 7, two chips are required: a microcomputer section 40 for vertical synchronization signal synchronization processing and a microcomputer section 42 for high-speed main loop for mechanism drive control, and the configuration becomes complicated.
Furthermore, since signal processing through the internal bus is asynchronous,
The communication process is complicated. Further, it is necessary to strictly determine the communication processing procedure in advance, and it is difficult to change the communication processing procedure later, so that there is a drawback that the degree of freedom in system design is low.
【０００５】本発明は上記の課題に鑑みてなされ、より
複雑な映像信号処理および機構部駆動制御ができるとと
もに、そのシステム構築が簡素化できる優れた映像信号
処理装置用システムコントローラを提供することを目的
とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an excellent system controller for a video signal processing apparatus which can perform more complicated video signal processing and drive control of a mechanism, and can simplify the system construction. Aim.
【０００６】[0006]
【課題を解決するための手段】本発明は、例えば、図１
乃至図４の映像信号処理装置用システムコントローラに
示すように供給される映像信号から基準垂直同期信号を
生成する垂直同期信号分離手段（１０、１２、２２）
と、少なくとも基準垂直同期信号に基づく信号処理を実
行するための垂直同期信号処理用メインループ部（２
４）と機構部および機構部の駆動制御を行うための機構
駆動制御用高速メインループ部（２６）とが一つのワン
チップ内に設けられるとともに、垂直同期信号処理用メ
インループ部（２４）内のタスクと機構駆動制御用高速
メインループ部（２６）内のタスクを交互に実行するタ
スク管理部（２８）とを備えるものである。According to the present invention, for example, FIG.
A vertical synchronizing signal separating means (10, 12, 22) for generating a reference vertical synchronizing signal from a video signal supplied as shown in the system controller for the video signal processing device of FIG.
And a vertical synchronization signal processing main loop unit (2) for executing signal processing based on at least the reference vertical synchronization signal.
4) and a mechanism section and a high-speed main loop section (26) for drive control of the mechanism section for performing drive control of the mechanism section are provided in one single chip, and the main loop section (24) for vertical synchronization signal processing is provided in one chip. And a task management section (28) for alternately executing the tasks in the mechanism drive control high-speed main loop section (26).
【０００７】[0007]
【作用】本発明の映像信号処理装置用システムコントロ
ーラにはワンチップで構成され、例えば、ＶＴＲの映像
信号処理部、機構部および機構部駆動制御部と接続し
て、この各部の動作制御を行うものであり、供給される
映像信号から垂直同期信号分離手段で基準垂直同期信号
が生成された後、これに同期して垂直同期信号処理用メ
インループ部で信号処理、例えば、映像信号処理が実行
されるとともに、機構部の駆動制御が機構駆動制御用高
速メインループ部で実行される。同時にタスク管理部で
垂直同期信号処理用メインループ部内のタスクと機構駆
動制御用高速メインループ部内のタスクを交互に実行す
る。これによって、システム構築が簡素化されるととも
に、より複雑な処理が実行できるものとなる。The system controller for a video signal processing apparatus according to the present invention is constituted by one chip, and is connected to, for example, a video signal processing section, a mechanism section, and a mechanism drive control section of a VTR to control the operation of each section. After the reference vertical synchronization signal is generated from the supplied video signal by the vertical synchronization signal separation means, signal processing, for example, video signal processing is executed in the vertical synchronization signal processing main loop section in synchronization with this. At the same time, the drive control of the mechanism section is executed in the high-speed main loop section for mechanism drive control. At the same time, the task in the vertical synchronization signal processing main loop and the mechanism driving control high-speed main loop are alternately executed by the task management unit. This simplifies system construction and enables more complex processing to be performed.
【０００８】[0008]
【実施例】以下、本発明の映像信号処理装置用システム
コントローラの一実施例を図面を参照して詳細に説明す
る。図１は実施例の構成を示している。この例は、ＶＴ
Ｒ内における映像信号が入力されるコンポジッド同期信
号分離回路１０と、分離したコンポジッド同期信号から
垂直同期信号を抽出するための垂直同期信号セパレータ
１２とを有している。２０はワンチップのシステムコン
トローラであり、このシステムコントローラ２０には垂
直同期信号セパレータ１２で得られた垂直同期信号が入
力されて、この垂直同期信号が変動、すなわち、入力さ
れる映像信号が途切れたり、あるいはレベルが極端に変
動するする際にレベルが安定し、且つ途切れることなく
連続した垂直同期信号を生成するための基準垂直同期信
号作成部２２が設けられている。この基準垂直同期信号
作成部２２は図示しない、例えば、供給される垂直同期
信号が所定周期の確認範囲内に存在するか否かを判定す
る判定部と、この判定部で垂直同期信号が所定周期の確
認範囲内に存在する場合に所定周期の垂直同期信号を生
成して送出する垂直同期信号生成手段と、判定部で垂直
同期信号が確認範囲内に存在しない場合に、前記確認範
囲内に垂直同期信号が存在する場合の所定周期と異なる
所定周期の垂直同期信号を生成して送出する他の垂直同
期信号生成手段とからなる。さらに、システムコントロ
ーラ２０には基準垂直同期信号作成部２２で生成された
垂直同期信号に同期して、このＶＴＲにおける映像信号
処理部を制御するための垂直同期信号処理用メインルー
プ部２４と、機構部および機構部駆動制御部とを高速で
動作制御するための機構駆動制御用高速メインループ部
２６およびタスク管理部２８とからなる処理機能を備え
ている。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a system controller for a video signal processing apparatus according to the present invention. FIG. 1 shows the configuration of the embodiment. This example uses VT
A composite synchronizing signal separation circuit 10 to which a video signal in R is input, and a vertical synchronizing signal separator 12 for extracting a vertical synchronizing signal from the separated composite synchronizing signal. Reference numeral 20 denotes a one-chip system controller. The system controller 20 receives a vertical synchronization signal obtained by the vertical synchronization signal separator 12, and changes the vertical synchronization signal, that is, interrupts the input video signal. Alternatively, a reference vertical synchronizing signal generation unit 22 is provided for generating a continuous vertical synchronizing signal with a stable level when the level fluctuates extremely and without interruption. The reference vertical synchronization signal creation unit 22 is not shown. For example, a determination unit that determines whether the supplied vertical synchronization signal is within a confirmation range of a predetermined period, and the determination unit determines that the vertical synchronization signal A vertical synchronizing signal generating means for generating and transmitting a vertical synchronizing signal of a predetermined cycle when the vertical synchronizing signal is present in the confirmation range; And another vertical synchronizing signal generating means for generating and transmitting a vertical synchronizing signal having a predetermined period different from the predetermined period when the synchronizing signal is present. The system controller 20 further includes a vertical synchronization signal processing main loop unit 24 for controlling the video signal processing unit in the VTR in synchronization with the vertical synchronization signal generated by the reference vertical synchronization signal generation unit 22, and a mechanism. It has a processing function including a high-speed main loop section 26 for mechanism drive control and a task management section 28 for controlling the operation of the section and the mechanism section drive control section at high speed.
【０００９】なお、垂直同期信号処理用メインループ部
２４が動作制御する映像信号処理部と、機構駆動制御用
高速メインループ部２６が動作制御する機構部および機
構部駆動制御部とは、図５に示す従来同様の構成とす
る。A video signal processing section whose operation is controlled by the main loop section 24 for vertical synchronization signal processing, a mechanism section whose operation is controlled by the high-speed main loop section 26 for mechanism drive control, and a mechanism drive control section are shown in FIG. The configuration shown in FIG.
【００１０】次に、この構成の動作について説明する。
ここでは図５に示したＶＴＲを例に挙げて説明する。な
お、この構成にかかわらず多様な構成の処理手順に適用
できるものである。図示しない映像信号処理部、例え
ば、ビデオカメラからの出力信号がコンポジット同期信
号分離回路１０に入力れさた後、ここの出力信号が垂直
同期信号セパレータ１２に入力される。ここで抽出され
た垂直同期信号が基準垂直同期信号作成部２２に入力さ
れ、ここで基準垂直同期信号が作成されて、垂直同期信
号処理用メインループ部２４に供給される。基準垂直同
期信号作成部２２では入力される映像信号が途切れた
り、あるいはレベルが極端に変動するする際にレベルが
安定し、且つ途切れることなく連続した垂直同期信号を
生成する。この生成は、先ず、入力垂直同期信号タイミ
ングをＴVin 、出力垂直同期信号タイミングをＴVout、
バスの通信周期の下限をＴmin 、バスの通信周期の上限
をＴmax 、垂直同期信号の周期であり入力映像信号が供
給される場合の所定値をＴxa、垂直同期信号の周期であ
り入力映像信号が供給されない場合に〔Ｔmin ≦Ｔx ≦
Ｔmax 〕とし、且つＴxaの近辺を除いた値をＴxbとす
る。そして、所定周期の確認範囲は〔ＴVout＋Ｔmin ≦
ＴVin ＋Ｔxa≦ＴVo ut＋Ｔmax 〕で決定する。そして、
垂直同期信号生成手段で生成される垂直同期信号の周期
は〔ＴVout＝ＴVin ＋Ｔxa〕で決定し、他の垂直同期信
号生成手段で生成される垂直同期信号の周期は〔ＴVout
＝前回の値のＴVout＋Ｔxb〕で決定するものである。こ
のようにして生成された垂直同期信号がシステムコント
ローラ２０の垂直同期信号処理用メインループ部２４に
供給される。Next, the operation of this configuration will be described.
Here, the VTR shown in FIG. 5 will be described as an example. It should be noted that the present invention can be applied to processing procedures of various configurations regardless of this configuration. After an output signal from a video signal processing unit (not shown), for example, a video camera is input to the composite sync signal separation circuit 10, the output signal is input to the vertical sync signal separator 12. The extracted vertical synchronizing signal is input to the reference vertical synchronizing signal creation unit 22, where the reference vertical synchronization signal is created and supplied to the vertical synchronization signal processing main loop unit 24. When the input video signal is interrupted or the level fluctuates extremely, the reference vertical synchronizing signal creating section 22 generates a continuous vertical synchronizing signal whose level is stable and continuous. In this generation, first, the input vertical synchronization signal timing is T Vin , the output vertical synchronization signal timing is T Vout ,
The lower limit of the bus communication cycle is T min , the upper limit of the bus communication cycle is T max , the period of the vertical synchronizing signal, a predetermined value when an input video signal is supplied is T xa , and the period of the vertical synchronizing signal is input. When no video signal is supplied, [T min ≦ T x ≦
T max ], and a value excluding the vicinity of T xa is T xb . Then, the confirmation range of the predetermined cycle is [T Vout + T min ≦
T Vin + T xa ≦ T Vo ut + T max ]. And
The period of the vertical synchronization signal generated by the vertical synchronization signal generation means is determined by [T Vout = T Vin + T xa ], and the period of the vertical synchronization signal generated by the other vertical synchronization signal generation means is [T Vout
= It is to determined by T Vout + T xb] of the previous value. The vertical synchronization signal thus generated is supplied to the vertical synchronization signal processing main loop unit 24 of the system controller 20.
【００１１】図２は垂直同期信号処理用メインループ部
２４の動作例に対応したフローチャートを示している。
なお、カッコ内の符号は図５で付した符号である。先
ず、基準垂直同期信号作成部２２で生成された垂直同期
信号による垂直同期タイミング処理、すなわち、垂直同
期タイミング情報か否かが判断される（ステップ２０
１）。垂直同期タイミング処理でないＮｏの場合は、こ
の情報待ちとしてリターンする。Ｙｅｓの場合は、以降
のタスク処理を行う。先ず、映像・音声信号処理制御
（１６）を行う（ステップ２０２）。次に、この制御に
おける表示を行うため表示信号処理制御（１８）を行う
（ステップ２０３）。また、編集機（２２）との通信を
行う。例えば、字幕用の文字の挿入処理等である（ステ
ップ２０４）。キー群（４）からのに入力を行う（ステ
ップ２０５）。ここで状態、すなわち、ここまでの処理
の状態が決定され（ステップ２０６）、続いて、ステッ
プ２０１にリターンして、次の垂直同期タイミング情報
による処理が実行される。FIG. 2 is a flowchart corresponding to an operation example of the main loop section 24 for processing a vertical synchronization signal.
Note that the reference numerals in parentheses are those given in FIG. First, the vertical synchronization timing processing based on the vertical synchronization signal generated by the reference vertical synchronization signal generation unit 22, that is, it is determined whether or not the vertical synchronization signal is vertical synchronization timing information (step 20).
1). In the case of No, which is not the vertical synchronization timing processing, the process returns with waiting for this information. In the case of Yes, the following task processing is performed. First, video / audio signal processing control (16) is performed (step 202). Next, display signal processing control (18) is performed to perform display in this control (step 203). In addition, it communicates with the editing machine (22). For example, there is a process of inserting subtitle characters (step 204). An input is made from the key group (4) (step 205). Here, the state, that is, the state of the processing up to this point is determined (step 206), and subsequently, the processing returns to step 201 to execute the processing based on the next vertical synchronization timing information.
【００１２】図３は機構駆動制御用高速メインループ部
２６の動作に対応したフローチャートを示している。テ
ープカウンター処理、すなわち、ビデオテープの走行量
等を表示するテープカウンターを動作させる処理を行う
（ステップ３０１）。次に、機構駆動異常処理を実行す
る（ステップ３０２）。さらに、テープ残量検出処理を
実行する（ステップ３０３）。FIG. 3 is a flowchart corresponding to the operation of the high-speed main loop section 26 for mechanism drive control. A tape counter process, that is, a process of operating a tape counter for displaying a running amount of the video tape or the like is performed (step 301). Next, a mechanism drive abnormality process is executed (step 302). Further, a tape remaining amount detecting process is executed (step 303).
【００１３】図４はタスク管理部２８の動作に対応した
フローチャートを示している。ここでは、機構駆動制御
用高速メインループ部２６内のタスクを一つ実行する
（ステップ４０１）。さらに、続いて、垂直同期信号処
理用メインループ部２４内のタスクを一つ実行する（ス
テップ４０２）。FIG. 4 shows a flowchart corresponding to the operation of the task management unit 28. Here, one task in the mechanism drive control high-speed main loop unit 26 is executed (step 401). Subsequently, one task in the vertical synchronization signal processing main loop unit 24 is executed (step 402).
【００１４】このように、例えば、ＶＴＲでの処理とし
て、基準垂直同期信号作成部２２で基準垂直同期信号が
生成された後、これに同期して垂直同期信号処理用メイ
ンループ部２４で信号処理、例えば、映像信号処理が実
行されるとともに、機構部の駆動制御が機構駆動制御用
高速メインループ部２６で実行される。同時にタスク管
理部２８で垂直同期信号処理用メインループ部内のタス
クと機構駆動制御用高速メインループ部内のタスクを交
互に実行するようにしたので、システム構築が簡素化さ
れるとともに、より複雑な映像信号処理が実行できるも
のとなる。As described above, for example, as the processing in the VTR, the reference vertical synchronizing signal generation unit 22 generates the reference vertical synchronizing signal, and in synchronization with this, the vertical synchronizing signal processing main loop unit 24 performs signal processing. For example, video signal processing is executed, and drive control of the mechanism is executed by the mechanism drive control high-speed main loop unit 26. At the same time, the task management unit 28 alternately executes the tasks in the main loop unit for vertical synchronization signal processing and the tasks in the high-speed main loop unit for mechanism drive control. This simplifies the system construction and increases the complexity of the image. Signal processing can be performed.
【００１５】[0015]
【発明の効果】以上の説明から理解されるように、本発
明の映像信号処理装置用システムコントローラは、垂直
同期信号に同期した制御を行う垂直同期信号処理用メイ
ンループ部と機構駆動制御用高速メインループ部とをワ
ンチップ内に構成して、より複雑な映像信号処理および
機構部駆動制御ができるとともに、そのシステムの構築
が簡素化できるという利点を有する。As will be understood from the above description, the system controller for a video signal processing apparatus according to the present invention comprises a main loop section for vertical synchronization signal processing for performing control synchronized with a vertical synchronization signal, and a high-speed control for mechanism drive control. By configuring the main loop section in a single chip, more complex video signal processing and drive control of the mechanism section can be performed, and the construction of the system can be simplified.
【図１】本発明の映像信号処理装置用システムコントロ
ーラの一実施例の構成を示すブロック線図である。FIG. 1 is a block diagram showing a configuration of an embodiment of a system controller for a video signal processing device of the present invention.
【図２】図１に示す実施例における垂直同期信号処理用
メインループ部の動作に対応したフローチャートであ
る。FIG. 2 is a flowchart corresponding to the operation of a main loop section for processing a vertical synchronization signal in the embodiment shown in FIG. 1;
【図３】図１に示す実施例における機構駆動制御用高速
メインループ部の動作に対応したフローチャートであ
る。FIG. 3 is a flowchart corresponding to the operation of a high-speed main loop for mechanism drive control in the embodiment shown in FIG. 1;
【図４】図１に示す実施例におけるタスク管理部の動作
に対応したフローチャートである。FIG. 4 is a flowchart corresponding to the operation of the task management unit in the embodiment shown in FIG.
【図５】従来例の説明に供され、映像信号処理部および
機構部の制御にシステムコントローラを用いたＶＴＲの
概略構成図である。FIG. 5 is a schematic configuration diagram of a VTR used for explanation of a conventional example and using a system controller to control a video signal processing unit and a mechanical unit.
【図６】Ａ、Ｂは従来例の説明に供されるシステムコン
トローラの構成図である。6A and 6B are configuration diagrams of a system controller used for explaining a conventional example.
【図７】従来例の説明に供されるシステムコントローラ
の構成図である。FIG. 7 is a configuration diagram of a system controller used for explaining a conventional example.
１０ コンポジッド同期信号分離回路 １２ 垂直同期信号セパレータ ２０ システムコントローラ ２２ 基準垂直同期信号作成部 ２４ 垂直同期信号処理用メインループ部 ２６ 機構駆動制御用高速メインループ部 ２８ タスク管理部 DESCRIPTION OF SYMBOLS 10 Composite synchronizing signal separation circuit 12 Vertical synchronizing signal separator 20 System controller 22 Reference vertical synchronizing signal creation part 24 Main loop part for vertical synchronizing signal processing 26 High-speed main loop part for mechanism drive control 28 Task management part
Claims (1)
号を生成する垂直同期信号分離手段と、少なくとも上記
基準垂直同期信号に基づく信号処理を実行するための垂
直同期信号処理用メインループ部と機構部および機構部
の駆動制御を行うための機構駆動制御用高速メインルー
プ部とが一つのワンチップ内に設けられるとともに、上
記垂直同期信号処理用メインループ部内のタスクと上記
機構駆動制御用高速メインループ部内のタスクを交互に
実行するタスク管理部とを備えることを特徴とする映像
信号処理装置用システムコントローラ。1. A vertical synchronizing signal separating means for generating a reference vertical synchronizing signal from a supplied video signal, a vertical synchronizing signal processing main loop for executing signal processing based on at least the reference vertical synchronizing signal, and a mechanism. A mechanism drive control high-speed main loop unit for performing drive control of the unit and the mechanical unit is provided in one chip, and a task in the vertical synchronization signal processing main loop unit and the mechanism drive control high-speed main loop unit are provided. A system controller for a video signal processing device, comprising: a task management unit that alternately executes tasks in a loop unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011326A JP3038933B2 (en) | 1991-01-31 | 1991-01-31 | System controller for video signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011326A JP3038933B2 (en) | 1991-01-31 | 1991-01-31 | System controller for video signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245879A JPH04245879A (en) | 1992-09-02 |
| JP3038933B2 true JP3038933B2 (en) | 2000-05-08 |
Family
ID=11774906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3011326A Expired - Lifetime JP3038933B2 (en) | 1991-01-31 | 1991-01-31 | System controller for video signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038933B2 (en) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7669232B2 (en) | 2006-04-24 | 2010-02-23 | Ruckus Wireless, Inc. | Dynamic authentication in secured wireless networks |
| US7787436B2 (en) | 2004-11-05 | 2010-08-31 | Ruckus Wireless, Inc. | Communications throughput with multiple physical data rate transmission determinations |
| US7877113B2 (en) | 2004-08-18 | 2011-01-25 | Ruckus Wireless, Inc. | Transmission parameter control for an antenna apparatus with selectable elements |
| US7933628B2 (en) | 2004-08-18 | 2011-04-26 | Ruckus Wireless, Inc. | Transmission and reception parameter control |
| US8009644B2 (en) | 2005-12-01 | 2011-08-30 | Ruckus Wireless, Inc. | On-demand services by wireless base station virtualization |
| US8355343B2 (en) | 2008-01-11 | 2013-01-15 | Ruckus Wireless, Inc. | Determining associations in a mesh network |
| US8547899B2 (en) | 2007-07-28 | 2013-10-01 | Ruckus Wireless, Inc. | Wireless network throughput enhancement through channel aware scheduling |
| US8619662B2 (en) | 2004-11-05 | 2013-12-31 | Ruckus Wireless, Inc. | Unicast to multicast conversion |
| US8638708B2 (en) | 2004-11-05 | 2014-01-28 | Ruckus Wireless, Inc. | MAC based mapping in IP based communications |
| US8670725B2 (en) | 2006-08-18 | 2014-03-11 | Ruckus Wireless, Inc. | Closed-loop automatic channel selection |
| US8792414B2 (en) | 2005-07-26 | 2014-07-29 | Ruckus Wireless, Inc. | Coverage enhancement using dynamic antennas |
| US9071583B2 (en) | 2006-04-24 | 2015-06-30 | Ruckus Wireless, Inc. | Provisioned configuration for automatic wireless connection |
| US9240868B2 (en) | 2004-11-05 | 2016-01-19 | Ruckus Wireless, Inc. | Increasing reliable data throughput in a wireless network |
| US9596605B2 (en) | 2012-02-09 | 2017-03-14 | Ruckus Wireless, Inc. | Dynamic PSK for hotspots |
| US9769655B2 (en) | 2006-04-24 | 2017-09-19 | Ruckus Wireless, Inc. | Sharing security keys with headless devices |
| US9792188B2 (en) | 2011-05-01 | 2017-10-17 | Ruckus Wireless, Inc. | Remote cable access point reset |
| US9979626B2 (en) | 2009-11-16 | 2018-05-22 | Ruckus Wireless, Inc. | Establishing a mesh network with wired and wireless links |
| US10182350B2 (en) | 2012-04-04 | 2019-01-15 | Arris Enterprises Llc | Key assignment for a brand |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782596B1 (en) * | 2001-08-11 | 2007-12-06 | 최준한 | Fire-resistant structure |
-
1991
- 1991-01-31 JP JP3011326A patent/JP3038933B2/en not_active Expired - Lifetime
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8594734B2 (en) | 2004-08-18 | 2013-11-26 | Ruckus Wireless, Inc. | Transmission and reception parameter control |
| US7877113B2 (en) | 2004-08-18 | 2011-01-25 | Ruckus Wireless, Inc. | Transmission parameter control for an antenna apparatus with selectable elements |
| US7933628B2 (en) | 2004-08-18 | 2011-04-26 | Ruckus Wireless, Inc. | Transmission and reception parameter control |
| US7787436B2 (en) | 2004-11-05 | 2010-08-31 | Ruckus Wireless, Inc. | Communications throughput with multiple physical data rate transmission determinations |
| US9240868B2 (en) | 2004-11-05 | 2016-01-19 | Ruckus Wireless, Inc. | Increasing reliable data throughput in a wireless network |
| US8089949B2 (en) | 2004-11-05 | 2012-01-03 | Ruckus Wireless, Inc. | Distributed access point for IP based communications |
| US8125975B2 (en) | 2004-11-05 | 2012-02-28 | Ruckus Wireless, Inc. | Communications throughput with unicast packet transmission alternative |
| US8638708B2 (en) | 2004-11-05 | 2014-01-28 | Ruckus Wireless, Inc. | MAC based mapping in IP based communications |
| US8619662B2 (en) | 2004-11-05 | 2013-12-31 | Ruckus Wireless, Inc. | Unicast to multicast conversion |
| US8792414B2 (en) | 2005-07-26 | 2014-07-29 | Ruckus Wireless, Inc. | Coverage enhancement using dynamic antennas |
| US8605697B2 (en) | 2005-12-01 | 2013-12-10 | Ruckus Wireless, Inc. | On-demand services by wireless base station virtualization |
| US8009644B2 (en) | 2005-12-01 | 2011-08-30 | Ruckus Wireless, Inc. | On-demand services by wireless base station virtualization |
| US8923265B2 (en) | 2005-12-01 | 2014-12-30 | Ruckus Wireless, Inc. | On-demand services by wireless base station virtualization |
| US9071583B2 (en) | 2006-04-24 | 2015-06-30 | Ruckus Wireless, Inc. | Provisioned configuration for automatic wireless connection |
| US9131378B2 (en) | 2006-04-24 | 2015-09-08 | Ruckus Wireless, Inc. | Dynamic authentication in secured wireless networks |
| US8272036B2 (en) | 2006-04-24 | 2012-09-18 | Ruckus Wireless, Inc. | Dynamic authentication in secured wireless networks |
| US9769655B2 (en) | 2006-04-24 | 2017-09-19 | Ruckus Wireless, Inc. | Sharing security keys with headless devices |
| US8607315B2 (en) | 2006-04-24 | 2013-12-10 | Ruckus Wireless, Inc. | Dynamic authentication in secured wireless networks |
| US7669232B2 (en) | 2006-04-24 | 2010-02-23 | Ruckus Wireless, Inc. | Dynamic authentication in secured wireless networks |
| US7788703B2 (en) | 2006-04-24 | 2010-08-31 | Ruckus Wireless, Inc. | Dynamic authentication in secured wireless networks |
| US8670725B2 (en) | 2006-08-18 | 2014-03-11 | Ruckus Wireless, Inc. | Closed-loop automatic channel selection |
| US8547899B2 (en) | 2007-07-28 | 2013-10-01 | Ruckus Wireless, Inc. | Wireless network throughput enhancement through channel aware scheduling |
| US8355343B2 (en) | 2008-01-11 | 2013-01-15 | Ruckus Wireless, Inc. | Determining associations in a mesh network |
| US9979626B2 (en) | 2009-11-16 | 2018-05-22 | Ruckus Wireless, Inc. | Establishing a mesh network with wired and wireless links |
| US9792188B2 (en) | 2011-05-01 | 2017-10-17 | Ruckus Wireless, Inc. | Remote cable access point reset |
| US9596605B2 (en) | 2012-02-09 | 2017-03-14 | Ruckus Wireless, Inc. | Dynamic PSK for hotspots |
| US10182350B2 (en) | 2012-04-04 | 2019-01-15 | Arris Enterprises Llc | Key assignment for a brand |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04245879A (en) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038933B2 (en) | System controller for video signal processor | |
| EP0445932B1 (en) | Video apparatus | |
| JPH04257932A (en) | Chip for emulation for digital signal processor | |
| US4996598A (en) | Apparatus for processing video signal | |
| JPH03242705A (en) | Teaching device for industrial robot | |
| EP0491201B1 (en) | Method for producing the speed reference for a crane motor | |
| JP2600960B2 (en) | Transmission line delay compensation method | |
| JP2917535B2 (en) | State transition control method | |
| JP2562017B2 (en) | Scroll method | |
| KR100200595B1 (en) | The microprocessor having servo and osd ic | |
| JPS60186944A (en) | Information processing system | |
| JPH0793240A (en) | Information processor and input/output processor used for the same | |
| JPS60256804A (en) | Numerical controller | |
| EP0452885A2 (en) | Picture displaying method | |
| JPS6133544A (en) | Microcomputer | |
| KR0128090Y1 (en) | Osd-driving circuit | |
| JPS62147558A (en) | Sequencer | |
| JPH0876995A (en) | Microprocessor | |
| JPS6393063A (en) | Cpu starting system for multi-cpu system | |
| JPS6123727B2 (en) | ||
| JPH0589042A (en) | Data processing system | |
| JPH02132544A (en) | Pseudo tss command system for intelligent terminal | |
| JPS61182677A (en) | Head movement control system | |
| JPH0699859B2 (en) | Loom speed control method | |
| JPH083811B2 (en) | Mutual synchronization method for multiple systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |