JP3029668B2 - Output circuit of multiplex communication controller - Google Patents
Output circuit of multiplex communication controllerInfo
- Publication number
- JP3029668B2 JP3029668B2 JP2308590A JP30859090A JP3029668B2 JP 3029668 B2 JP3029668 B2 JP 3029668B2 JP 2308590 A JP2308590 A JP 2308590A JP 30859090 A JP30859090 A JP 30859090A JP 3029668 B2 JP3029668 B2 JP 3029668B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- diode
- multiplex communication
- rectifier diode
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 この発明は、車両等に搭載されている各制御ユニット
間の制御情報、スイッチのオン・オフ情報等を相互にデ
ータ交換する多重通信バスを有する多重通信装置におい
て、多重通信バスにデータを出力する出力回路に関す
る。The present invention has a multiplex communication bus for mutually exchanging data of control information, switch on / off information, and the like between control units mounted on a vehicle or the like. In a multiplex communication device, the present invention relates to an output circuit that outputs data to a multiplex communication bus.
まず、車両内の多重通信制御装置の構成を第２図を用
いて説明する。第２図において、通信端末２、通信端末
３、通信端末４は多重通信バス１に接続されている。First, the configuration of the multiplex communication control device in the vehicle will be described with reference to FIG. In FIG. 2, a communication terminal 2, a communication terminal 3, and a communication terminal 4 are connected to a multiplex communication bus 1.
各通信端末が双方向に通信できるようにする方式とし
ては全二重方式と半二重方式とがあるが、多重通信バス
としては、車両ハーネスを削減するためには半二重方式
の方が全二重方式よりも効果があるので有利である。し
たがって以下の説明では半二重方式の通信制御について
説明する。There are a full-duplex method and a half-duplex method to enable each communication terminal to perform bidirectional communication. However, a half-duplex method is used as a multiplex communication bus in order to reduce the vehicle harness. This is advantageous because it is more effective than the full-duplex system. Therefore, in the following description, communication control of the half-duplex system will be described.
各通信端末２〜４は、電圧レギュレータ10、通信制御
回路30および出力回路20から構成されている。電圧レギ
ュレータ10は車載バッテリー電圧をユニットの動作電圧
に変換する機能をもつ。通信制御回路30は送信したデー
タを出力回路20を介して多重通信バス１に出力し、多重
通信バス１からの受信データは通信制御回路30に内包さ
れた受信回路（図示省略）によって受信され、通信制御
回路30によって解読される。Each of the communication terminals 2 to 4 includes a voltage regulator 10, a communication control circuit 30, and an output circuit 20. The voltage regulator 10 has a function of converting a vehicle-mounted battery voltage into an operation voltage of the unit. The communication control circuit 30 outputs the transmitted data to the multiplex communication bus 1 via the output circuit 20, and data received from the multiplex communication bus 1 is received by a reception circuit (not shown) included in the communication control circuit 30, It is decoded by the communication control circuit 30.
各通信端末２〜４の電圧レギュレータ10にはバッテリ
ー電圧が車載バッテリー５から給電されるが、一部の通
信端末には各種のリレーを介して給電され、他の一部に
は直接に給電される。すなわち車両の電源系はリレーに
よって分割されてイグニッションキースイッチによって
開閉される。まず、車載バッテリー５から出たバッテリ
ー電圧はイグニッションリレー６、アクセサリーリレー
７に供給され、各リレーを介して通信端末にバッテリー
電圧を給電する。また、上記のリレーを介さずに直接バ
ッテリー電圧を供給される通信端末もある。各通信端末
はキースイッチによって必要なときにバッテリー電圧が
供給されて動作可能になるものである。このように、リ
レーを介して電源を供給するものとリレーを介さないも
のとを分けてあるのは、エンジンが停止状態にあって発
電機が動作しないときにバッテリー電力を節約する必要
があるためである。The battery voltage is supplied to the voltage regulator 10 of each of the communication terminals 2 to 4 from the vehicle-mounted battery 5, but some of the communication terminals are supplied with power through various relays, and others are directly supplied with power. You. That is, the power supply system of the vehicle is divided by the relay and opened and closed by the ignition key switch. First, the battery voltage output from the vehicle-mounted battery 5 is supplied to the ignition relay 6 and the accessory relay 7, and the battery voltage is supplied to the communication terminal via each relay. There is also a communication terminal to which a battery voltage is directly supplied without passing through the relay. Each communication terminal is supplied with a battery voltage when required by a key switch, and is operable. In this way, the one that supplies power through a relay and the one that does not pass through a relay are separated because it is necessary to save battery power when the engine is stopped and the generator does not operate. It is.
直接にバッテリー電圧を供給される通信端末２の代表
例としては車両前部ライトの点灯を制御するユニットが
ある。また、イグニッションリレー６を介する通信端末
３の代表例としてはパワーウインドウやシート・ユニッ
トがある。また、アクセサリーリレー７を介する通信端
末４の代表例としてはオーディオ・ユニットがある。A representative example of the communication terminal 2 to which the battery voltage is directly supplied is a unit that controls lighting of a vehicle front light. Further, typical examples of the communication terminal 3 via the ignition relay 6 include a power window and a seat unit. A typical example of the communication terminal 4 via the accessory relay 7 is an audio unit.
次に、出力回路20の従来例について説明する。 Next, a conventional example of the output circuit 20 will be described.
多重通信バス１上では同時に二つ以上の通信端末が送
信することは出来ないので、第２図において送信しない
通信端末の出力回路20はハイ・インピーダンス状態にす
る必要がある。Since two or more communication terminals cannot transmit on the multiplex communication bus 1 at the same time, the output circuit 20 of the communication terminal that does not transmit in FIG. 2 must be in a high impedance state.
第３図に出力回路20の従来構成を示す。第３図におい
て、出力回路20はPMOSトランジスタ21、NMOSトランジス
タ22、PMOS側保護ダイオード23、NMOS側保護ダイオード
25によって構成されている。PMOSトランジスタ21とNMOS
トランジスタ22はプッシュプル回路を構成するように接
続されている。このプッシュプル回路の出力と多重通信
バス１との間には出力抵抗24が接続されている。FIG. 3 shows a conventional configuration of the output circuit 20. In FIG. 3, the output circuit 20 includes a PMOS transistor 21, an NMOS transistor 22, a PMOS-side protection diode 23, and an NMOS-side protection diode.
Consists of 25. PMOS transistor 21 and NMOS
The transistor 22 is connected to form a push-pull circuit. An output resistor 24 is connected between the output of the push-pull circuit and the multiplex communication bus 1.
通信制御回路30は、“データHi"、“データLo"、“ハ
イ・インピーダンス状態”の３種の状態を出力するとき
に、PMOSトランジスタ21とNMOSトランジスタ22のゲート
端子に、それぞれ“データHi"の場合は（０、０）、
“データLo"の場合は（１、１）、“ハイ・インピーダ
ンス状態”の場合は（１、０）なる信号を出力して出力
回路20を制御する。ここで、０は電圧レベルLoを、１は
電圧レベルHiを表わす。The communication control circuit 30 outputs “data Hi” to the gate terminals of the PMOS transistor 21 and the NMOS transistor 22 when outputting three types of states, “data Hi”, “data Lo”, and “high impedance state”. In the case of (0,0),
The output circuit 20 is controlled by outputting a signal (1, 1) in the case of "data Lo" and a signal (1, 0) in the case of "high impedance state". Here, 0 represents the voltage level Lo and 1 represents the voltage level Hi.
上記の従来方式は、回路構成が簡単でコスト上有利で
あるが、前述したごとく、車両の電源系はリレーによっ
て分割された構成となっているため、次のような問題が
ある。すなわち、多重通信バス１に接続されている各通
信端末のうちのいずれかにおいて、電圧レギュレータ10
の入力が断線した場合或いはアースラインが断線した場
合には、多重通信装置全体が正常に通信ができなくなる
状態に陥る、という問題がある。The above-described conventional system has a simple circuit configuration and is advantageous in cost. However, as described above, the power supply system of the vehicle is configured to be divided by the relay, and thus has the following problems. That is, in one of the communication terminals connected to the multiplex communication bus 1, the voltage regulator 10
If the input is disconnected or the earth line is disconnected, there is a problem that the entire multiplex communication apparatus falls into a state where normal communication cannot be performed.
上記の問題を第４図、第５図を用いて詳細に説明す
る。The above problem will be described in detail with reference to FIGS.
第４図は、出力回路20が相互に向きあって接続された
一般的なバス接続の回路図である。なお、受信回路は図
示を省略してある。第４図において、（ａ）点が断線し
た場合（或る通信端末のアース線が断線開放した場合に
相当する）について説明する。電圧レギュレータ10は通
常はバイポーラタイプのものが一般的であるが、CMOSタ
イプを使用すると消費電流の点で有利であるため、CMOS
タイプの電圧レギュレータが用いられることがある。し
かしながら、CMOSタイプのものを第４図の電圧レギュレ
ータ10として使用した場合、アース断線時に一次側の電
圧12Vがそのまま二次側に出力されてしまうものがあ
る。このような状態になると、第４図の破線で示す経路
で電流が流れてしまう。すなわち、通信制御回路30は電
源電圧が確定しない場合には導通状態になり、バッテリ
ー端子、通信制御回路30、NMOS側保護ダイオード25、出
力抵抗24のパスで多重通信バス１に電流が流れる。この
ため、第４図内に示した電圧値のように、バス上の電圧
は6Vになってしまい、5Vの信号を基本とした通信動作が
出来なくなる場合がある。FIG. 4 is a circuit diagram of a general bus connection in which the output circuits 20 are connected to face each other. The illustration of the receiving circuit is omitted. In FIG. 4, the case where point (a) is broken (corresponding to the case where the ground wire of a certain communication terminal is broken and opened) will be described. The voltage regulator 10 is generally of a bipolar type, but the use of a CMOS type is advantageous in terms of current consumption.
Type voltage regulators may be used. However, when a CMOS type is used as the voltage regulator 10 in FIG. 4, there is a case where the primary-side voltage 12 V is directly output to the secondary side when the ground is disconnected. In such a state, a current flows through a path shown by a broken line in FIG. That is, when the power supply voltage is not determined, the communication control circuit 30 becomes conductive, and a current flows through the multiplex communication bus 1 through the battery terminal, the communication control circuit 30, the NMOS-side protection diode 25, and the output resistor 24. For this reason, the voltage on the bus becomes 6 V like the voltage value shown in FIG. 4, and a communication operation based on a 5 V signal may not be performed in some cases.
次に、第５図に基づいて（ｂ）点が断線した場合（或
る通信端末のバッテリー電圧線が断線開放した場合に相
当する）について説明する。このモードは、断線という
故障状態の他に、ヒューズ切れの場合や、第１図で説明
したような電源系の場合にアクセサリーリレー７がオン
でイグニッションリレー６がオフといったようなキース
イッチの状態の場合においても現象としては同じにな
る。この場合には、信号レベルが正常時の1/2になって
しまう。Next, a case where point (b) is disconnected (corresponding to a case where the battery voltage line of a certain communication terminal is disconnected and opened) will be described with reference to FIG. In this mode, in addition to the failure state of disconnection, the state of key switches such as when the fuse is blown or when the accessory relay 7 is turned on and the ignition relay 6 is turned off in the case of the power supply system as described in FIG. In this case, the phenomenon is the same. In this case, the signal level becomes 1/2 of the normal level.
上記の現象を詳しく説明する。第５図は、第４図の構
成に受信回路70を加えて表示したものである。この場
合、受信回路70の入力インピーダンスZinは通常無限大
と近似して差し支えない。また、図においてv1は右側の
出力回路20の出力振幅であり、v2は多重通信バス１の出
力振幅である。v1とv2を出力抵抗r0と入力インピーダン
スZinで表わすと、 となる。上式において、Zin≫r0と見做せるので、上式
は v2≒v1 とすることが出来る。すなわち出力回路20の出力振幅v1
は多重通信バス１の出力振幅v2とほぼ等しくなる。The above phenomenon will be described in detail. FIG. 5 shows the configuration of FIG. 4 with the addition of a receiving circuit 70. In this case, the input impedance Zin of the receiving circuit 70 can be generally approximated to infinity. Further, v 1 in the figure is the output amplitude of the right of the output circuit 20, v 2 is the output amplitude of the multiplex communication bus 1. When v 1 and v 2 are represented by output resistance r 0 and input impedance Zin, Becomes In the above equation, since it can be regarded as Zin≫r 0 , the above equation can be set as v 2 ≒ v 1 . That is, the output amplitude v 1 of the output circuit 20
Approximately equal to the output amplitude v 2 of the multiplex communication bus 1.
上記のように、正常な状態では、信号レベルは正しく
送受信できるので問題ないが、前述したようにバッテリ
ー線がオフ状態と等価になった場合には、第５図の一点
鎖線で示した経路で電流パスが発生してしまう。このと
き、右の出力回路20から出た信号は多重通信バス１、左
側の出力回路20の出力抵抗24、PMOS側保護ダイオード2
3、通信制御回路30を経てボディアース線に接地され
る。このため多重通信バス１は低いインピーダンスの出
力抵抗r0で接地されたことと等価になる。このとき、バ
ス上の信号レベルv2は、 となり、信号レベルが約半分になってしまう。As described above, in the normal state, there is no problem because the signal level can be correctly transmitted and received. However, as described above, when the battery line becomes equivalent to the off state, the path indicated by the dashed line in FIG. A current path occurs. At this time, the signal output from the right output circuit 20 is the multiplex communication bus 1, the output resistor 24 of the left output circuit 20, the PMOS protection diode 2
3, grounded to the body ground line via the communication control circuit 30. Therefore multiplex communication bus 1 will equivalent to grounded output resistor r 0 of a low impedance. At this time, the signal level v 2 on the bus is And the signal level is reduced to about half.
このため、受信回路の構成またはスレッショルド電圧
の設定によっては受信できる場合もあるが、ほとんどの
場合は受信解読不能になってしまう。For this reason, reception may be possible depending on the configuration of the receiving circuit or the setting of the threshold voltage, but in most cases, reception cannot be decoded.
本発明は、上記のごとき従来技術の問題を解決するた
めになされたものであり、多重通信バスに接続された複
数の通信端末のうち、或る通信端末のバッテリー線、ア
ース線が断線した場合でも、その故障によって多重通信
バスが影響を受けることなく、他の通信端末は安定に通
信することが出来る出力回路を提供することを目的とす
る。The present invention has been made to solve the problems of the prior art as described above, and when a battery wire or a ground wire of a certain communication terminal is disconnected among a plurality of communication terminals connected to a multiplex communication bus. However, an object of the present invention is to provide an output circuit capable of stably communicating with another communication terminal without the multiplex communication bus being affected by the failure.
上記の目的を達成するため、本発明においては、特許
請求の範囲に記載するように構成している。In order to achieve the above object, the present invention is configured as described in the claims.
すなわち、本発明においては、出力のプッシュプル構
成をPMOSトランジスタ、NMOSトランジスタ側共にオープ
ンドレイン構成とし、前述した異常時に現われる電流パ
スを切断するために、NMOSトランジスタ、PMOSトランジ
スタのドレイン出力と多重通信バスの間に整流ダイオー
ドを挿入し、さらにサージ耐量を持たせるためにPMOSト
ランジスタ、NMOSトランジスタの各ドレイン出力からVD
D側、VSS側に向かってそれぞれツェナー・ダイオードを
入れる構成としている。That is, in the present invention, the push-pull configuration of the output is an open drain configuration on both the PMOS transistor and the NMOS transistor side, and the NMOS transistor and the drain output of the PMOS transistor are connected to the multiplex communication bus in order to cut off the current path that appears at the time of the above-mentioned abnormality. A rectifier diode is inserted between them and VD output from each drain output of PMOS transistor and NMOS transistor in order to have more surge tolerance.
Zener diodes are inserted into the D side and VSS side, respectively.
上記のように構成したことにより、本発明において
は、バッテリー線が断線した場合の電流パスは、PMOSト
ランジスタのドレインと出力抵抗との間に挿入された整
流ダイオードによって切断され、また、アース線が断線
した場合の電流パスは、NMOSトランジスタのドレインと
出力抵抗との間に挿入された整流ダイオードによって切
断される。そのため、他の通信端末が出力した多重通信
バス１上の通信信号は何ら影響を受けない。すなわち、
いずれかの通信端末のバッテリー線、アース線が故障状
態にあっても他の通信端末における通信は多重通信バス
１を介して問題なく行なわれれる。With the configuration described above, in the present invention, when the battery line is disconnected, the current path is disconnected by the rectifier diode inserted between the drain of the PMOS transistor and the output resistor, and the ground line is disconnected. The current path in the case of disconnection is disconnected by a rectifier diode inserted between the drain of the NMOS transistor and the output resistor. Therefore, the communication signal on the multiplex communication bus 1 output by another communication terminal is not affected at all. That is,
Even if the battery line and the ground line of one of the communication terminals are in a failure state, the communication of the other communication terminal can be performed via the multiplex communication bus 1 without any problem.
また、正方向サージ電圧印加時には、NMOSトランジス
タ側に接続されたツェナー・ダイオードがブレーブ・ダ
ウンして、サージ電流Ispは整流ダイオードと上記ツェ
ナー・ダイオードを経て、NMOSトランジスタ側のVSSへ
開放される。When a forward surge voltage is applied, the Zener diode connected to the NMOS transistor side is broken down, and the surge current Isp is released to VSS on the NMOS transistor side via the rectifier diode and the Zener diode.
また、負方向サージ電圧印加時は、PMOSトランジスタ
側に接続されたツェナー・ダイオードがブレーブ・ダウ
ンして、サージ電流Isnは上記ツェナー・ダイオードと
整流ダイオードを経て、PMOSトランジスタ側のVDDへ開
放される。したがってサージ等のノイズに対しても十分
な保護を行なうことが出来る。When a negative surge voltage is applied, the Zener diode connected to the PMOS transistor side breaks down, and the surge current Isn is released to VDD on the PMOS transistor side via the Zener diode and the rectifier diode. . Therefore, sufficient protection against noise such as surge can be provided.
以下、本発明を図面を用いて詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.
第１図は、本発明の一実施例図であり、通信端末の基
本構成および出力回路の接続を示したものである。な
お、受信回路は図示を省略している。第１図において、
電圧レギュレータ10および通信制御回路30は前記第３図
で説明したものと同じである。また、20aは本発明によ
る出力回路である。FIG. 1 is a diagram of one embodiment of the present invention, showing a basic configuration of a communication terminal and connections of output circuits. The illustration of the receiving circuit is omitted. In FIG.
The voltage regulator 10 and the communication control circuit 30 are the same as those described in FIG. 20a is an output circuit according to the present invention.
出力回路20aにおいては、PMOSトランジスタ21とNMOS
トランジスタ22の各ゲートを通信制御回路30の出力端子
に接続し、PMOSトランジスタ21のソースを電源端子VDD
に接続し、NMOSトランジスタ22のソースを電源端子VSS
に接続し、上記両トランジスタのドレインから出力を送
出するように、いわゆるオープンドレイン構成に接続し
ている。そして、PMOSトランジスタ21のドレインに整流
ダイオード28のアノードを接続し、整流ダイオード28の
カソードを出力抵抗24の一端に接続し、出力抵抗24の他
の一端は多重通信バスに接続している。また、NMOSトラ
ンジスタ22のドレインに整流ダイオード29のカソードを
接続し、整流ダイオード29のアノードは整流ダイオード
28のカソードと出力抵抗24との接続点に接続された構成
になっている。In the output circuit 20a, the PMOS transistor 21 and the NMOS transistor
Each gate of the transistor 22 is connected to the output terminal of the communication control circuit 30, and the source of the PMOS transistor 21 is connected to the power supply terminal VDD.
And the source of the NMOS transistor 22 is connected to the power supply terminal VSS.
And the output is sent from the drains of the two transistors. The anode of the rectifier diode 28 is connected to the drain of the PMOS transistor 21, the cathode of the rectifier diode 28 is connected to one end of the output resistor 24, and the other end of the output resistor 24 is connected to the multiplex communication bus. The cathode of a rectifier diode 29 is connected to the drain of the NMOS transistor 22, and the anode of the rectifier diode 29 is connected to the rectifier diode.
It is configured to be connected to a connection point between the cathode 28 and the output resistor 24.
さらに、PMOSトランジスタ21のドレインと整流ダイオ
ード28のアノードとの接続点にツェナー・ダイオード26
のアノードを接続し、ツェナー・ダイオード26のカソー
ドをPMOSトランジスタ21のソースに接続する。また、NM
OSトランジスタ22のドレインと整流ダイオード29のカソ
ードとの接続点にツェナー・ダイオード27のカソードを
接続し、ツェナー・ダイオード27のアノードをNMOSトラ
ンジスタ22のソースに接続している。Further, a Zener diode 26 is connected to the connection point between the drain of the PMOS transistor 21 and the anode of the rectifier diode 28.
And the cathode of the Zener diode 26 is connected to the source of the PMOS transistor 21. Also, NM
The cathode of the Zener diode 27 is connected to the connection point between the drain of the OS transistor 22 and the cathode of the rectifier diode 29, and the anode of the Zener diode 27 is connected to the source of the NMOS transistor 22.
次に、第１図の回路の動作を第６図を用いて説明す
る。Next, the operation of the circuit of FIG. 1 will be described with reference to FIG.
第６図は本発明による出力回路20aが相互に向き合っ
て接続された一般的なバス接続の場合の回路図である。
第６図において、左側の通信端末におけるアース線の
（ａ）部位、バッテリー線の（ｂ）部位が断線した場合
の電流パスは前述したように破線と一点鎖線で示された
パスであるが、破線のパスは整流ダイオード29によって
多重通信バス１への経路が切断され、また、一点鎖線の
パスは整流ダイオード28によって多重通信バス１への経
路が切断される。そのため、右側の出力回路20が出力し
た多重通信バス１上の通信信号は何ら影響を受けない。
すなわち、いずれかの通信端末のバッテリー線、アース
線上が故障状態にあっても他の通信端末における通信は
多重通信バス１を介して問題なく行なわれる。FIG. 6 is a circuit diagram of a general bus connection in which output circuits 20a according to the present invention are connected to face each other.
In FIG. 6, the current path when the part (a) of the ground wire and the part (b) of the battery wire in the communication terminal on the left side are broken are paths indicated by the broken line and the one-dot chain line as described above. The dashed path cuts off the path to the multiplex communication bus 1 by the rectifier diode 29, and the dashed-dotted path cuts the path to the multiplex communication bus 1. Therefore, the communication signal on the multiplex communication bus 1 output from the right output circuit 20 is not affected at all.
That is, even if one of the communication terminals has a failure on the battery line or the ground line, communication with the other communication terminal can be performed via the multiplex communication bus 1 without any problem.
次に、ツェナー・ダイオード26、27の作用について説
明するが、その前に、第３図に基づいて従来の出力回路
20のPMOS側保護ダイオード23とNMOS側保護ダイオード25
の作用について説明する。Next, the operation of the Zener diodes 26 and 27 will be described. Before that, the conventional output circuit will be described with reference to FIG.
20 PMOS protection diode 23 and NMOS protection diode 25
The operation of will be described.
第３図において、PMOS側保護ダイオード23、NMOS側保
護ダイオード25は、通常CMOS・LSIのESD（静電サージ）
保護、ラッチアップ保護の目的で挿入される。In FIG. 3, the protection diode 23 on the PMOS side and the protection diode 25 on the NMOS side are usually used as ESD (electrostatic surge) of CMOS LSI.
Inserted for protection and latch-up protection.
自動車においては、コイルやスイッチ接点などから発
生するサージノイズに耐えられるようにするため、最大
ピーク電圧数百Ｖのサージが注入されても破壊しないよ
うに設計する必要がある。PMOS側保護ダイオード23、NM
OS側保護ダイオード25は、上記のサージ電圧から素子を
保護する働きをする。すなわち、正方向サージ電圧印加
時は、サージ電流は第３図のIspに示すパスで流れ、負
方向サージ電圧印加時は、サージ電流は第３図のIsnに
示すパスで流れる。In order to withstand surge noise generated from coils, switch contacts, and the like, automobiles must be designed so as not to be destroyed even when a surge having a maximum peak voltage of several hundred volts is injected. PMOS protection diode 23, NM
The OS-side protection diode 25 functions to protect the element from the surge voltage. That is, when a positive surge voltage is applied, the surge current flows through a path shown by Isp in FIG. 3, and when a negative surge voltage is applied, the surge current flows through a path shown by Isn in FIG.
次に、第７図に基づいて、本発明による出力回路20a
に正方向サージ電圧を印加した場合について説明する。
この場合、第３図に矢印で示す方向には整流ダイオード
28があるためにサージ電流Ispは流れない。同様に、負
方向サージ電圧印加時は整流ダイオード29があるために
サージ電流Isnは流れない。このままでは、整流ダイオ
ード28、29、MOSトランジスタ21、22は電圧破壊する
が、本発明による出力回路20aでは、ツェナー・ダイオ
ード26、27がサージ電流を開放する働きをする。すなわ
ち、第７図に示すように、正方向サージ電圧印加時には
ツェナー・ダイオード27がブレーブ・ダウンして、サー
ジ電流Ispは整流ダイオード29、ツェナー・ダイオード2
7を経て、NMOSトランジスタ22側のVSSへ開放される。負
方向サージ電圧印加時はツェナー・ダイオード26がブレ
ーブ・ダウンして、ツェナー・ダイオード26、整流ダイ
オード28を経て、サージ電流IsnはPMOSトランジスタ21
側のVDDへ開放される。なお、ツェナー・ダイオード2
6、27のブレーブ・ダウン電圧はユニットが使用する電
源電圧＋１〜2V程度が都合よい。Next, based on FIG. 7, the output circuit 20a according to the present invention will be described.
A case in which a positive surge voltage is applied to the case will be described.
In this case, a rectifier diode is provided in the direction indicated by the arrow in FIG.
No surge current Isp flows due to the presence of 28. Similarly, when the negative surge voltage is applied, the surge current Isn does not flow due to the presence of the rectifier diode 29. In this state, the rectifier diodes 28 and 29 and the MOS transistors 21 and 22 are broken down, but in the output circuit 20a according to the present invention, the zener diodes 26 and 27 function to release the surge current. That is, as shown in FIG. 7, when a forward surge voltage is applied, the Zener diode 27 breaks down and the surge current Isp is reduced by the rectifier diode 29 and the Zener diode 2.
Via 7 is released to VSS on the NMOS transistor 22 side. When a negative surge voltage is applied, the Zener diode 26 breaks down, passes through the Zener diode 26 and the rectifier diode 28, and the surge current Isn is reduced to the PMOS transistor 21.
Opened to VDD on the side. Note that Zener diode 2
The power supply voltage used by the unit is preferably about + 1-2 V for the break-down voltage of 6, 27.
次に、第８図は本発明の他の実施例図である。 FIG. 8 shows another embodiment of the present invention.
この実施例においては、逆方向に直列接続したツェナ
ー・ダイオード26a、26bと27a、27bを、整流ダイオード
28、29と出力抵抗24の接続点と各トランジスタのソース
との間に挿入し、クランプ回路の構成としたものであ
る。In this embodiment, zener diodes 26a, 26b and 27a, 27b connected in series in the reverse direction are replaced by rectifier diodes.
It is inserted between the connection point between 28 and 29 and the output resistor 24 and the source of each transistor to form a clamp circuit.
次に、第９図は本発明のさらに他の実施例図である。 Next, FIG. 9 is a view showing still another embodiment of the present invention.
この実施例においては、逆方向に直列接続したツェナ
ー・ダイオード26a、26bと27a、27bを、出力抵抗24と多
重通信バス１の接続点と各トランジスタのソースとの間
に挿入し、クランプ回路の構成としたものである。In this embodiment, Zener diodes 26a, 26b and 27a, 27b connected in series in the reverse direction are inserted between the connection point of the output resistor 24 and the multiplex communication bus 1 and the source of each transistor, and It is configured.
上記第８図、第９図のように構成しても本発明の主旨
を逸れるものではない。Even if the configuration is as shown in FIGS. 8 and 9, the gist of the present invention is not deviated.
また、これまでの実施例においては、ツェナー・ダイ
オードを用いた場合について説明してきたが、ツェナー
・ダイオードの代わりにブレーク・ダウン電圧の低いSB
D（ショットキー・バリア・ダイオード）を用いてもよ
く、この場合も本発明の主旨を逸れるものではない。In the above embodiments, the case where a Zener diode is used has been described. However, instead of the Zener diode, an SB having a low breakdown voltage is used.
D (Schottky barrier diode) may be used, and this case does not depart from the gist of the present invention.
以上説明したごとく、本発明によれば、通信端末の出
力回路を、特許請求の範囲に記載するように構成したこ
とにより、多重通信バスに接続された通信端末のいずれ
かにバッテリー線或いはアース線の異常断線が発生した
場合でも、多重通信バス上の通信が何ら影響を受けるこ
となく、他の通信端末は安定に通信を行なうことがで
き、さらに対ノイズ性も従来のものに比して劣ることの
ない多重通信バスのための出力回路を得ることができ
る。さらに、本発明においては、CMOS構成をとっている
ために消費電力が少なく、自動車内の多重通信制御に最
適な出力回路を得ることができる、等の効果が得られ
る。As described above, according to the present invention, by configuring the output circuit of the communication terminal as described in the claims, a battery line or an earth line can be connected to one of the communication terminals connected to the multiplex communication bus. Even if an abnormal disconnection occurs, the communication on the multiplex communication bus is not affected at all, other communication terminals can communicate stably, and the noise resistance is inferior to the conventional one. An output circuit for a multiplex communication bus can be obtained without any problem. Further, in the present invention, since the CMOS configuration is used, power consumption is small, and an effect that an output circuit optimal for multiplex communication control in an automobile can be obtained can be obtained.
第１図は本発明の一実施例の回路図、第２図は自動車内
の多重通信バスの構成およびバッテリー電源系の構成を
示すブロック図、第３図は従来のCMOS出力回路を示す回
路図、第４図はアース線が断線故障したときの状態を説
明するための回路図、第５図はバッテリー線が断線故障
したときの状態を説明するための回路図、第６図はバッ
テリー線、アース線が故障したときの本発明に係わる出
力回路の保護機能を説明するための回路図、第７図は本
発明の出力回路のツェナー・ダイオードの作用を説明す
るための回路図、第８図および第９図はそれぞれ本発明
の他の実施例の回路図である。 〈符号の説明〉 １……多重通信バス ２〜４……通信端末 ５……車載バッテリー ６……イグニッションリレー ７……アクセサリーリレー 10……電圧レギュレータ 20……出力回路 20a……出力回路 21……PMOSトランジスタ 22……NMOSトランジスタ 23……PMOS側保護ダイオード 24……出力抵抗 25……NMOS側保護ダイオード 26……Ｐ側ツェナー・ダイオード 27……Ｎ側ツェナー・ダイオード 28……整流ダイオード 29……整流ダイオード 30……通信制御回路FIG. 1 is a circuit diagram of one embodiment of the present invention, FIG. 2 is a block diagram showing a configuration of a multiplex communication bus in an automobile and a configuration of a battery power supply system, and FIG. 3 is a circuit diagram showing a conventional CMOS output circuit. FIG. 4 is a circuit diagram for explaining a state when the ground wire has a disconnection failure, FIG. 5 is a circuit diagram for explaining a condition when the battery line has a disconnection failure, FIG. FIG. 7 is a circuit diagram for explaining the protection function of the output circuit according to the present invention when the ground wire fails, FIG. 7 is a circuit diagram for explaining the operation of the zener diode of the output circuit of the present invention, and FIG. FIG. 9 is a circuit diagram of another embodiment of the present invention. <Explanation of reference numerals> 1 ... Multiple communication buses 2-4 ... Communication terminal 5 ... In-vehicle battery 6 ... Ignition relay 7 ... Accessory relay 10 ... Voltage regulator 20 ... Output circuit 20a ... Output circuit 21 ... ... PMOS transistor 22 ... NMOS transistor 23 ... PMOS side protection diode 24 ... Output resistance 25 ... NMOS side protection diode 26 ... P side Zener diode 27 ... N side Zener diode 28 ... Rectifier diode 29 ... … Rectifier diode 30 …… Communication control circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 浩一 神奈川県横浜市神奈川区宝町２番地 日 産自動車株式会社内 (72)発明者 藤木 憲夫 神奈川県横浜市神奈川区宝町２番地 日 産自動車株式会社内 (72)発明者 野村 啓二 神奈川県横浜市神奈川区宝町２番地 日 産自動車株式会社内 (72)発明者 吉田 清 神奈川県横浜市神奈川区宝町２番地 日 産自動車株式会社内 (72)発明者 坂上 敦 神奈川県横浜市神奈川区宝町２番地 日 産自動車株式会社内 (72)発明者 於保 茂 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 渡辺 静久 茨城県勝田市大字高場2520番地 株式会 社日立製作所佐和工場内 (72)発明者 杉浦 一正 茨城県勝田市大字高場2520番地 株式会 社日立製作所佐和工場内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Koichi Murakami Nissan Motor Co., Ltd. (2) Nissan Motor Co., Ltd. (72) Inventor Norio Fujiki 2 Takaracho, Kanagawa Ward, Yokohama City, Kanagawa Prefecture (72) Inventor Keiji Nomura 2 Takaracho, Kanagawa-ku, Yokohama, Kanagawa Prefecture Inside Nissan Motor Co., Ltd. (72) Inventor Kiyoshi Yoshida 2 Takaracho, Kanagawa-ku, Yokohama City, Kanagawa Prefecture Nissan Motor Co., Ltd. (72) Inventor Atsushi Sakagami 2 Takaracho, Kanagawa-ku, Yokohama-shi, Kanagawa Pref.Nissan Motor Co., Ltd. 2520 Takaba-shi, Hitachi, Ltd.Sawa Plant, Hitachi, Ltd. 2520, Oaza Takaba, Sawa Plant, Hitachi, Ltd.
Claims (1)
置の出力回路であって、 通信制御回路の出力端子にPMOSトランジスタとNMOSトラ
ンジスタのゲートを接続し、上記両トランジスタのソー
スをそれぞれ電源の高圧側と低圧側に接続し、両トラン
ジスタのドレインから出力を送出する、いわゆるオープ
ンドレイン構成に接続し、 上記PMOSトランジスタのドレインに第１の整流ダイオー
ドのアノードを接続し、上記第１の整流ダイオードのカ
ソードに出力抵抗の一端を接続し、上記出力抵抗の他端
は上記多重通信バスに接続し、 上記NMOSトランジスタのドレインに第２の整流ダイオー
ドのカソードを接続し、上記第２の整流ダイオードのア
ノードは上記第１の整流ダイオードのカソードと上記出
力抵抗との接続点に接続し、 さらに、上記PMOSトランジスタのドレインと上記第１の
整流ダイオードのアノードとの接続点に第３のダイオー
ドのアノードを接続し、上記第３のダイオードのカソー
ドを上記PMOSトランジスタのソースに接続し、 さらに、上記NMOSトランジスタのドレインと上記第２の
整流ダイオードのカソードとの接続点に第４のダイオー
ドのカソードを接続し、上記第４のダイオードのアノー
ドを上記NMOSトランジスタのソースに接続した、ことを
特徴とする多重通信制御装置の出力回路。An output circuit of a multiplex communication control device connected to a multiplex communication bus, wherein the output terminals of the communication control circuit are connected to the gates of a PMOS transistor and an NMOS transistor, and the sources of the two transistors are respectively connected to the power supply. Connected to a high voltage side and a low voltage side, connected in a so-called open drain configuration in which outputs are sent from the drains of both transistors, connected to the anode of a first rectifier diode to the drain of the PMOS transistor, and connected to the first rectifier diode The other end of the output resistor is connected to the cathode of the second rectifier diode, the other end of the output resistor is connected to the multiplex communication bus, the cathode of the second rectifier diode is connected to the drain of the NMOS transistor, The anode is connected to a connection point between the cathode of the first rectifier diode and the output resistor, and further includes the PMOS transistor. The anode of the third diode is connected to the connection point between the drain of the transistor and the anode of the first rectifier diode, the cathode of the third diode is connected to the source of the PMOS transistor, Multiplex communication control, wherein a cathode of a fourth diode is connected to a connection point between a drain and a cathode of the second rectifier diode, and an anode of the fourth diode is connected to a source of the NMOS transistor. The output circuit of the device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2308590A JP3029668B2 (en) | 1990-11-16 | 1990-11-16 | Output circuit of multiplex communication controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2308590A JP3029668B2 (en) | 1990-11-16 | 1990-11-16 | Output circuit of multiplex communication controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04181834A JPH04181834A (en) | 1992-06-29 |
| JP3029668B2 true JP3029668B2 (en) | 2000-04-04 |
Family
ID=17982870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2308590A Expired - Lifetime JP3029668B2 (en) | 1990-11-16 | 1990-11-16 | Output circuit of multiplex communication controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029668B2 (en) |
-
1990
- 1990-11-16 JP JP2308590A patent/JP3029668B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04181834A (en) | 1992-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2754514B2 (en) | Line protection circuit | |
| US5617282A (en) | Data communication system | |
| US6388468B1 (en) | Circuit and method for operating a MOSFET control circuit with a system operating voltage greater than a maximum supply voltage limit | |
| JPH1175320A (en) | Overvoltage protective circuit | |
| US5864243A (en) | Buffer and method for transferring data therein | |
| US9154126B2 (en) | High voltage output driver | |
| EP1032132B1 (en) | An output buffer for a low voltage differential signaling receiver | |
| JP3678156B2 (en) | ESD protection circuit | |
| US10520971B2 (en) | Current sink with negative voltage tolerance | |
| US20020067185A1 (en) | Failsafe interface circuit with extended drain devices | |
| US5966044A (en) | Pull-up circuit and semiconductor device using the same | |
| JP4582865B2 (en) | Bus hold circuit with overvoltage tolerance | |
| JP3029668B2 (en) | Output circuit of multiplex communication controller | |
| US20180126926A1 (en) | Controller for a multi-voltage on-board power supply | |
| JPH11355117A (en) | Integrated circuit containing cmos input buffer protection circuit | |
| JP2022074756A (en) | Power switching control system | |
| US5963083A (en) | CMOS reference voltage generator | |
| US10879691B2 (en) | Unlockable switch inhibitor | |
| US5642059A (en) | Bus driver circuit with overvoltage protection | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| US20060018063A1 (en) | Method and circuit arrangement for esd protection of a connection terminal | |
| JPH07322488A (en) | Power supply protection circuit | |
| US5119371A (en) | Automotive multipath transmission system with power always supplied to at least two transmission unit | |
| US6037802A (en) | Tristate buffer having a bipolar transistor | |
| JPH11355116A (en) | Integrated circuit provided with cmos output buffer protecting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |