JP2999585B2 - Circuit board productivity design automatic evaluation system - Google Patents

Circuit board productivity design automatic evaluation system

Info

Publication number
JP2999585B2
JP2999585B2 JP3159872A JP15987291A JP2999585B2 JP 2999585 B2 JP2999585 B2 JP 2999585B2 JP 3159872 A JP3159872 A JP 3159872A JP 15987291 A JP15987291 A JP 15987291A JP 2999585 B2 JP2999585 B2 JP 2999585B2
Authority
JP
Japan
Prior art keywords
design
assembly
component
evaluation
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3159872A
Other languages
Japanese (ja)
Other versions
JPH04359497A (en
Inventor
東作 小島
敏二郎 大橋
象治 有本
正威 宮川
光春 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3159872A priority Critical patent/JP2999585B2/en
Publication of JPH04359497A publication Critical patent/JPH04359497A/en
Application granted granted Critical
Publication of JP2999585B2 publication Critical patent/JP2999585B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、回路基板の生産性設計
向上のために、計算機援用設計システム(Computer Aid
ed Design System;以後CADシステムと称する)を用
いて作成した設計情報をもとに、その回路基板の設計さ
れた構造が生産し易いか否かを、特に組立し易い構造で
あるか否かを自動的に定量評価する回路基板生産性設計
自動評価システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer aided design system (Computer Aid) for improving the productivity design of circuit boards.
ed Design System (hereinafter referred to as CAD system) based on the design information created using the design information to determine whether or not the designed structure of the circuit board is easy to produce, especially whether or not the structure is easy to assemble. The present invention relates to a circuit board productivity design automatic evaluation system that automatically performs quantitative evaluation.

【0002】[0002]

【従来の技術】回路基板が作り易い構造であるか否かを
評価する従来の第1の手法としては、設計時にデザイン
・レビューと称して設計や製作等の熟練者が経験に基づ
いて作り易さを判定して、要改良部を指摘する一般的な
手法が知られている。従来の第2の手法としては、図2
7に設計と製造し易さの評価と設計改良の流れを示すよ
うに、設計図をもとに工程計画を行ない推定組立費や時
間を算出して、この値と設計や製作等熟練者の経験とを
加味して構造の良し悪しを判定する方法がある。また従
来の第3の手法としては、特開昭61−59900号公
報に記載されているように、プリント板パッケージの組
立自動化率を、自動評価するプリント板パッケージ組立
評価方法がある。この先願に開示された方法では、プリ
ント板パッケージの組立において部品を挿入する際の自
動化のし易さを評価するため、人手による標準形挿入半
導体集積回路の標準取付時間を100として、被評価部
品の部品挿入のし易さの難易度を減点指数で表わし、こ
れより人手による部品挿入の部品の積算減点を求めたう
え、全自動の場合を100として100から人手による
積算減点値を差し引き、この値の評点を組立自動化の指
標とするようにしている。
2. Description of the Related Art As a first conventional method for evaluating whether or not a circuit board has a structure that is easy to make, a skilled person in design and manufacturing is referred to as a design review at the time of design. There is known a general method of judging the degree of improvement and pointing out a part requiring improvement. As a second conventional technique, FIG.
As shown in Fig. 7, a process plan is performed on the basis of the design drawings to calculate the estimated assembly costs and time. There is a method of judging the quality of a structure in consideration of experience. As a third conventional technique, there is a printed board package assembly evaluation method for automatically evaluating an automated assembly rate of a printed board package as described in Japanese Patent Application Laid-Open No. 61-59900. In the method disclosed in this prior application, in order to evaluate the easiness of automation when inserting components in assembling a printed circuit board package, the standard mounting time of a standard-type inserted semiconductor integrated circuit is manually set to 100, The degree of difficulty of inserting parts is expressed as a deduction index, and the total deduction points of the manually inserted parts are calculated from this, and the total deduction value by hand is subtracted from 100 with 100 as the fully automatic case. The score of the value is used as an index for automation of assembly.

【0003】[0003]

【発明が解決しようとする課題】上記した従来の第1の
手法では定性的で、評価対象品の構造がどの程度に良い
か悪いかや改良した場合にどれ位の効果があるかを、客
観的・定量的に表現することが難しいうえ、設計や生産
技術に十分な経験のある者しか実施することができない
という問題があった。従来の第2の手法では、基板全体
や部品毎あるいは部品の一部の組立費が推定できたとし
ても、その値からだけでは設計構造が良いのか悪いのか
や改良が必要なのか否かが判定しにくく、また評価する
のに経験や知識とかなりの計算時間とが必要で容易には
行なえないうえ、さらに設計が完了しなければ評価する
ことが難しいため、設計改良が必要と分ったとしても一
旦設計が完了すると設計変更には多大の時間を要するこ
とから、図27に示すように設計変更を行なうことなく
生産に移されて、生産性向上やコスト低減が実現しない
ことが多いという問題があった。従来の第3の手法で
は、経験があまりなくても評価が可能であるが、評価指
標が回路基板に部品を挿入する際の組立自動化し易さの
みを評点で表わす方法である。すなわち、通常の回路基
板の組立は、回路基板の装着,挿入部品の挿入(※),
基板反転,チップ部品装着(※),乾燥,基板反転,異
形部品挿入(※),手挿入(※),はんだ付,洗浄,後
付,検査などの多岐にわたる工程を経て回路基板が製作
されるものであるから、部品挿入での工数比は基板製作
全体の10〜30%程度の比率であって、部品挿入(上
記の工程で該当するものに※印を付したもの)の自動化
し易さだけでは、組立易さの良否が正確かつ総合的に判
定できないという問題があった。
The first conventional technique described above is qualitative and objectively determines how good or bad the structure of the product to be evaluated is and how effective it is when the structure is improved. There is a problem that it is difficult to express quantitatively and quantitatively and that only those who have sufficient experience in design and production technology can implement it. In the second conventional method, even if the assembly cost of the entire board, each component, or a part of a component can be estimated, it is determined from the value alone whether the design structure is good or bad and whether improvement is necessary. It is difficult to evaluate it because it requires much experience and knowledge and considerable calculation time to evaluate, and it is difficult to evaluate it if the design is not completed. However, once the design is completed, it takes a lot of time to change the design. Therefore, as shown in FIG. 27, the design is often shifted to production without making any design change, and the improvement in productivity and cost reduction are often not realized. was there. In the third conventional method, evaluation is possible without much experience, but the evaluation index is a method in which only the ease of assembling automation when a component is inserted into a circuit board is represented by a score. That is, assembling a normal circuit board involves mounting the circuit board, inserting inserted parts (*),
Circuit boards are manufactured through various processes such as board reversal, chip component mounting (*), drying, board reversal, odd-shaped component insertion (*), manual insertion (*), soldering, cleaning, retrofitting, and inspection. Therefore, the man-hour ratio for component insertion is about 10 to 30% of the entire board production, and it is easy to automate the component insertion (the ones marked with * in the above process). However, there is a problem that the quality of the ease of assembly cannot be accurately and comprehensively determined only by the above.

【0004】以上の問題点を総合すると、 (1) 評価が定性的であって、定量的評価でない。 (2) 経験豊富な者でなければ評価できない、或は、あ
る程度の評価手法の知識を必要とする。 (3) 組立のコストだけでは設計の良し悪しは判定しに
くい。 (4) 評価に手間もしくはある程度の時間がかかる。 (5) 設計が終了する、もしくは終りに近づかなければ
評価ができず、判定後の設計改良が行ないにくい。 (6) 部品ごとに設計の良し悪しが分かり易くなってい
ないので、製品改良が行ないにくい。 (7) 評価指標とコストが関連づけられていない。とい
うことになる。
[0004] The above problems are summarized as follows: (1) The evaluation is qualitative and not quantitative. (2) Only an experienced person can evaluate, or requires some knowledge of evaluation methods. (3) It is difficult to judge whether the design is good or bad only by the cost of assembly. (4) Evaluation takes time or some time. (5) Unless the design is completed or nears the end, the evaluation cannot be performed, and it is difficult to improve the design after the judgment. (6) Since it is not easy to understand the quality of the design for each part, it is difficult to improve the product. (7) The evaluation index and cost are not linked. It turns out that.

【0005】従って、本発明の解決すべき技術的課題は
上記した技術のもつ問題点を解消することにあり、その
目的とするところは、(1) 定量的評価であって、(2)
経験を必要とせず、かつ、(3) 組立コストだけで無
く、製品構造の良し悪しが誰にも分かり易い評価が行な
え、さらに、(4) 評価が容易に、かつ、(5) 設計開
発の早い段階で評価が行なえる。(6) 部品レベルで評
価できる。(7) 質の評価指標を持ち、かつこの指標が
コストと関連づけられている。(8) 設計中のCAD情
報から直接評価が行なえる。(9) 設計中に即時に評価
が行なえる。ような評価手法が、自動で行ない得る回路
基板生産性設計自動評価システムを提供することにあ
る。
[0005] Therefore, the technical problem to be solved by the present invention is to solve the problems of the above-mentioned technology, and the purpose is (1) quantitative evaluation, and (2)
No experience is required, and (3) not only the assembly cost but also the quality of the product structure can be easily understood by anyone. (4) The evaluation is easy and (5) Evaluation can be done at an early stage. (6) Can be evaluated at the component level. (7) It has a quality evaluation index, and this index is associated with cost. (8) Evaluation can be performed directly from CAD information during design. (9) Evaluation can be performed immediately during design. An object of the present invention is to provide a circuit board productivity design automatic evaluation system that can be automatically performed.

【0006】[0006]

【課題を解決するための手段】本発明は上記した目的を
達成するために、 (1) 定量的評価のためには、回路部品および回路基板
ごとに組立の容易さを反映した部品組立性評点,基板組
立性評点を算出し、さらにこれを用いて部品および基板
の組立時間および組立コストを算出するようにしたもの
である。 (2) 評価に豊富な経験を要しないようにするため、各
種組付動作を覚え易い基本要素および補正要素に分類
し、評価者がこの評価対象の基板もしくは部品の組付動
作をこの基本要素および補正要素の組合せで表わし、設
計情報から基板もしくは部品組立性評点、さらに組立時
間および組立コストを抽出,指定することにより評価結
果が算出できるものとした。 (3) 基板に組付られる部品が基板の上面に直角な方向
から組付けられ比較的似かよった組付動作で組付けられ
るものが多いという特徴をもつことに着目し、部品形状
や組付動作の類似性から判定容易な類似部品群に分類
し、各部品群を予めその部品群の組付に必要な動作を前
記基本要素および補正要素の組合せで表し、それをコン
ピュータのメモリに格納し、また基本要素および補正要
素から組立し易さの指標の組立性評点および組立工数が
計算されるプログラムを格納しておき、CAD中の設計
情報を、回路設計情報に関するデータベースと部品情報
に関するデータベースと前記のメモリとを参照すること
によって、基板・部品評価に必要な情報を抽出,決定
し、被評価製品(基板の組立品)が各部品群の何個ずつ
の部品から構成されているかを自動計数することによっ
て、回路基板の組立易さを容易に評価できるようにし
た。 (4) 回路基板の製作に関して、回路基板の組立テーブ
ルあるいは自動組付装置等への装着,挿入部品挿入,基
板反転,チップ部品装着,乾燥,基板反転,異形部品挿
入,挿入部品,手挿入,はんだ付,洗浄,後付部品の組
付,および検査等の工程の組立時間を、類似基板の職場
基準組付時間を代入することにより製品および部品の組
立時間を精度よく算出するようにした。 (5) 回路基板の組立では自動組付と手組付が混在して
おり、自動組付職場と手組付職場とでは自動組付のタク
トタイムが手組付の1/15〜1/20というように組
付時間が大きく異なっているので、部品が自動組付され
るか手組付されるかという組付環境条件ごとに組付時間
を補正する係数を設定することにより、種々の自動組付
および手組付部品から構成される基板の組立時間を精度
良く推定するようにした。 (6) 定量的評価のため、並びに評価に豊富な経験を要
しないようにするために、算出される部品個別および回
路基板全体の組立性評点により、どの程度に組立し易い
のかを評価するようにした。 (7) 部品の概略の形状情報から組立性評点,組立コス
トの算出を行う方法の採用により、設計の比較的初期の
段階で評価すること、およびCAD情報から実装情報を
出力することを可能にした。
In order to achieve the above object, the present invention provides: (1) For quantitative evaluation, a component assemblability score reflecting the ease of assembly for each circuit component and circuit board. , A board assemblability score is calculated, and further, the assembling time and assembly cost of components and boards are calculated using the score. (2) In order not to require a wealth of experience in the evaluation, various assembling operations are classified into easy-to-remember basic elements and correction elements. The evaluation result can be calculated by extracting and designating a board or part assemblability score, as well as an assembling time and an assembling cost from the design information. (3) Focusing on the fact that many components to be mounted on the board are mounted from a direction perpendicular to the upper surface of the board and are mounted in a relatively similar mounting operation, the component shape and the mounting operation are noted. Categorized into similar parts groups that are easy to determine from the similarity, each part group is represented in advance by a combination of the basic element and the correction element necessary for assembling the part group, and stored in a computer memory, In addition, a program for calculating an assemblability score and an assembling man-hour of an index of ease of assembling from the basic element and the correction element is stored, and the design information in CAD is stored in a database relating to circuit design information and a database relating to component information. The information required for the evaluation of the board / parts is extracted and determined by referring to the memory of the target, and the product to be evaluated (substrate assembly) is composed of a number of parts of each part group. By automatically counting or were to the assembly easiness of the circuit board can be easily evaluated. (4) Regarding the manufacture of the circuit board, mounting the circuit board on an assembly table or an automatic assembling device, inserting an inserted part, inverting the board, mounting a chip part, drying, inverting the board, inserting a deformed part, inserting an inserted part, hand inserting, The assembling time of processes such as soldering, cleaning, assembling of retrofitted parts, and inspection is substituted into the workplace standard assembling time of a similar substrate, so that the assembling time of products and parts can be accurately calculated. (5) Automatic assembling and manual assembling are mixed in assembling a circuit board, and the tact time of automatic assembling is 1/15 to 1/20 of that of manual assembling in an automatic assembling workplace and a manual assembling workplace. Since the assembly time is greatly different as described above, by setting a coefficient for correcting the assembly time for each assembly environment condition such as whether the parts are automatically assembled or manually assembled, various automatic assembly times can be obtained. The assembling time of a board composed of assembled and manually assembled components is accurately estimated. (6) In order to evaluate quantitatively and to avoid the need for abundant experience in the evaluation, evaluate how easy it is to assemble based on the calculated assemblability score of individual components and the entire circuit board. I made it. (7) Adopting a method of calculating assemblability score and assembling cost from outline shape information of parts enables evaluation at a relatively early stage of design and output of mounting information from CAD information did.

【0007】[0007]

【作用】(1) 各種組付動作を数10種の基本要素に分
類してその中から基準となる基本要素、例えば基準状態
での下移動組付を決め、この各基本要素に対する相対的
むずかしさの度合を、部品組付の時間やコストの増加が
減点の増加となって表われるも、生産数,生産手段によ
り変化しないように定めた基本減点を各基本要素に与
え、 (2) 又、基本要素以外に部品組付時間やコストに影響
を与える因子をさらに抽出し、これを補正要素となし、 (3) CADに格納された図面に記載された設計情報を
もとに基板を構成する部品毎に、自動的に前記基本要素
と補正要素の組合せで表わし、この部品毎に基本要素に
与えられた基本減点を補正要素で補正することにより、
部品組付の時間やコストの増加が評点の減少となるも、
生産数や生産手段により変化しないように関連付けて定
めてこれを部品組立性評点とする。 (4) 基板に組付けられる部品形態や組付動作に着目し
て判別容易な類似部品群に分類し、各類似部品群にそれ
に属する部品に必要な組付情報を付与してこれをメモリ
に格納し、基板組立品が各部品群の何個ずつから構成さ
れているかを自動計数した情報とメモリに格納した上記
組付情報とから、組立の時間やコストの増加が評点の減
少となるも生産数や生産手段により変化しないように関
連付けた製品組立性評点を求める。 (5) 評価対象製品および部品とこれに類似な既存製品
および部品の各組立性評点と各部品数の値、並びに既存
製品および部品組付の時間やコストを用いて、評価対象
製品および部品組付の時間やコスト値を求めることによ
り、回路基板の製作に関わる工程の組立時間を算出し、
また回路基板の製作における自動組付と手組付による組
付環境条件が異なっていても、部品の組付環境条件ごと
に手組付に対する職場基準時間を補正する係数を設定す
ることにより、種々の部品から構成される基板の組立推
定工数の算出を自動的に行なう。 (6) 前記部品の各種組付動作を分類した基準要素およ
び各基本要素に対して定めた基本減点や、類似部品群の
組付動作の基本要素および補正要素の組合せや、評価計
算式並びに計算結果を記憶装置に格納し、該記憶装置か
らのデータおよび入力装置からのデータをもとに演算を
実行する演算装置により前記の評価算出を自動的に行な
い、入力データおよび評価結果を表示出力もしくはプリ
ント出力する出力装置を具備したコンピュータシステム
により、前記の評価計算を自動で行なって出力する。こ
れらの装置の全て、もしくは一部はCAD処理装置を構
成する装置と共用してもかまわない。
[Function] (1) Various assembling operations are classified into several tens of basic elements, and a basic element to be a reference, for example, a downward moving assembling in the reference state is determined, and relative difficulty to each of the basic elements is determined. The basic point deduction given to each basic element so that it does not change depending on the number of productions and the production means is given to each basic element, although the increase in the time and cost of assembling the parts appears as an increase in the deduction. In addition to the basic elements, factors that affect the parts assembly time and cost are further extracted and used as correction elements. (3) The board is configured based on the design information described in the drawings stored in the CAD. For each component to be automatically represented by a combination of the basic element and the correction element, and by correcting the basic deduction given to the basic element for each part by the correction element,
The increase in the time and cost of assembling parts will reduce the score,
The values are determined so as not to change depending on the number of productions or the production means, and this is set as the component assemblability rating. (4) Focusing on the component form and the assembling operation to be mounted on the board, classify them into similar parts groups that are easy to discriminate, add necessary assembly information to the parts belonging to each similar parts group, and store them in the memory. From the information stored and automatically counted as to how many of each component group the board assembly is composed of and the assembly information stored in the memory, an increase in assembling time and cost will decrease the score. A product assemblability score that is linked so as not to change depending on the number of products or production means is obtained. (5) Using the assemblability score and the number of parts for each of the products and parts to be evaluated and similar existing products and parts, and the time and cost of assembling the existing products and parts, By calculating the attached time and cost value, the assembly time of the process related to the manufacture of the circuit board is calculated,
Even if the assembly environment conditions for automatic assembly and manual assembly in the manufacture of circuit boards are different, by setting a coefficient to correct the workplace reference time for manual assembly for each of the assembly environment conditions for parts, Automatically calculates the estimated man-hours for assembling the board composed of the above components. (6) Basic deductions defined for reference elements and basic elements that classify various assembling operations of the parts, combinations of basic elements and correction elements for assembling operations of similar parts groups, evaluation formulas and calculations The result is stored in a storage device, and the above-described evaluation calculation is automatically performed by an arithmetic device that executes an operation based on the data from the storage device and the data from the input device, and the input data and the evaluation result are displayed or output. The above evaluation calculation is automatically performed and output by a computer system having an output device for print output. All or some of these devices may be shared with the devices constituting the CAD processing device.

【0008】[0008]

【実施例】以下、本発明の実施例を図1〜図26によっ
て説明する。図1は、本発明が適用される回路基板生産
性設計自動評価システムの構成の概要を示す図である。
図1に示す回路基板生産性設計自動評価装置30は、C
AD処理装置21で作成された、あるいはCADデータ
・ベース22に格納された図面データから、基板・部品
評価情報抽出部31により抽出された組立易さ等の評価
に必要な情報に基づき、自動的に、製品および/または
部品の組立易さ(組立性と呼ぶ)を定量的に評価し、評価
結果を表示装置3で表示もしくはプリンタ5で出力し、
また、評価データベース32に格納する。
Embodiments of the present invention will be described below with reference to FIGS. FIG. 1 is a diagram showing an outline of a configuration of a circuit board productivity design automatic evaluation system to which the present invention is applied.
The circuit board productivity design automatic evaluation device 30 shown in FIG.
Automatically based on the information necessary for the evaluation of the ease of assembly and the like extracted by the board / part evaluation information extraction unit 31 from the drawing data created by the AD processing device 21 or stored in the CAD database 22. In addition, the ease of assembly (called assemblability) of products and / or parts is quantitatively evaluated, and the evaluation result is displayed on the display device 3 or output by the printer 5,
Also, it is stored in the evaluation database 32.

【0009】CAD処理装置21のCADデータベース
22の内容は図14に示すように、回路ブロックデータ
ベース23,部品形状データベース24,基板データベ
ース25,部品一覧表データベース26等から成ってい
る。また、評価情報データベース32は、評価に用いる
基本要素ごとにそれを表わす記号とこれに付随した定数
値、および補正評価要素の定数値を格納している。な
お、この評価情報データベース32には、本システムに
より以前に評価した製品および/または部点の評点、コ
スト実績値等も記録されている。
As shown in FIG. 14, the contents of the CAD database 22 of the CAD processor 21 include a circuit block database 23, a component shape database 24, a board database 25, a component list database 26, and the like. Further, the evaluation information database 32 stores, for each elementary element used for evaluation, a symbol representing the elementary element, a constant value associated therewith, and a constant value of the correction evaluation element. The evaluation information database 32 also records the scores of products and / or parts evaluated previously by the present system, actual cost values, and the like.

【0010】図面データから評価結果を出力するまでの
基本的な処理を実行する構成の概要を示したものが図1
4である。すなわち、評価方法はCAD処理装置21で
作成された、あるいはCADデータベース22の中に予
め格納された図面データを、回路ブロックデータベース
23,部品形状データベース24,基板データベース2
5,部品一覧表データベース26等の内容と参照・比較
することにより、基板・部品評価情報抽出部31で基板
・部品の組立易さの評価に必要な情報を抽出し、部品を
その形状や組付動作の類似性から判別容易な類似部品群
に分類したところの部品群情報データベース34を有す
る組立性評価部33で、その設計部門で使用される部品
各々がどの部品群に所属するかを予め判別しておいて、
その分類情報をデータベース中に格納しておき、回路設
計に使用される部品の型式情報をこの部品群情報データ
ベースの内容を参照することで組立性を演算するのであ
る。そして、この求められた演算結果(評価結果)等
は、図14に示すように表示装置3やプリンタ5で、表
示もしくはプリントアウトされる。
FIG. 1 shows an outline of a configuration for executing basic processing until output of an evaluation result from drawing data.
4. That is, the evaluation method uses drawing data created by the CAD processing device 21 or stored in advance in the CAD database 22 by using the circuit block database 23, the component shape database 24, and the board database 2.
5. By referring to and comparing with the contents of the parts list database 26 and the like, the board / part evaluation information extracting unit 31 extracts information necessary for evaluating the ease of assembling the boards / parts, and sets the parts into their shapes and sets. An assemblability evaluation unit 33 having a parts group information database 34, which is classified into similar parts groups that can be easily distinguished from similarities in the attaching operation, determines in advance which part group each part used in the design department belongs to. Judging,
The classification information is stored in a database, and assemblability is calculated by referring to the contents of the component group information database for the type information of the components used for circuit design. The calculated result (evaluation result) and the like are displayed or printed out on the display device 3 or the printer 5 as shown in FIG.

【0011】図21は、本実施例の回路基板生産性設計
自動評価システムにおける回路基板のシステム仕様から
製造・検査まで、すなわち設計から生産までのプロセス
の流れを示したものである。ここで、回路基板生産性設
計自動評価システムにおける設計の評価・改良プロセス
は、機能設計から、回路設計および実装設計までの設計
過程で行なうものである。機能設計では、機能モデルレ
ベルシミュレータにより、ディスクリート回路をIC化
すべきかどうか等の機能シミュレーションを行なう。一
般に新しい回路基板を設計する場合でも、その約70%
は既存回路を使うことができるので、CADを用いた回
路設計では回路データベースに格納された既存回路から
使える事例を呼出してこれをもとに設計を行ない、残り
の約30%の部分を新規に設計を行なうのが通常であ
る。次に回路設計が完了した時点で、回路設計評価を行
ない、組立性指標として組立性評点および組立時間を算
出し、さらに部品のコスト情報や形状,寸法の部品情報
を予め格納した回路データベースから後述の図12の方
法でコスト情報および実装情報を抽出し、これらの結果
から回路設計の生産性設計の良否等の判定を行なうよう
になっている。
FIG. 21 shows a process flow from system specifications to manufacturing and inspection of a circuit board in the circuit board productivity design automatic evaluation system of the present embodiment, that is, from design to production. Here, the design evaluation / improvement process in the circuit board productivity design automatic evaluation system is performed in a design process from functional design to circuit design and mounting design. In the function design, a function model level simulator simulates whether or not the discrete circuit should be integrated into an IC. Generally, even when designing a new circuit board, about 70% of it
Can use the existing circuit, so in the circuit design using CAD, a case that can be used from the existing circuit stored in the circuit database is called and the design is performed based on this, and the remaining 30% of the new part is newly designed. It is usual to design. Next, when the circuit design is completed, a circuit design evaluation is performed, an assemblability score and an assembling time are calculated as an assemblability index. The cost information and the mounting information are extracted by the method shown in FIG. 12, and from these results, it is determined whether the productivity of the circuit design is good or not.

【0012】実装設計段階では、部品配置や配線のレイ
アウトを決定し、作図するが、既存のレイアウト設計例
がそのまま流用できる場合はこれを使用し、流用して設
計することができなかった部分の設計を新規に行なうの
が普通である。CADを使った実装設計では、部品のコ
スト情報や形状,寸法等の部品情報を予め格納している
部品データベースから選定するようになっている。実装
設計が完了した時点でも、実装設計の組立性評価を行な
い、組立性指標として組立性評点および組立時間を算出
し、さらに後述の図13の方法でコスト情報および実装
情報を算出し、これらの結果から実装設計の生産性設計
の良否等の判定を行なうようになっている。なお、実装
設計が完了すると、計算機援用製造システム(以後CA
Mと称する)の自動実装用および手組作業用のCAMデ
ータが作成され、その後製造・検査を行なうようになっ
ている。
At the mounting design stage, the layout of parts and wiring are determined and drawing is performed. If an existing layout design example can be used as it is, it is used, and a part which cannot be reused and designed is used. It is common to make a new design. In the mounting design using CAD, components are selected from a component database in which component information such as component cost information, shape, and dimensions are stored in advance. Even when the mounting design is completed, the assembling performance of the mounting design is evaluated, the assembling score and the assembling time are calculated as the assembling index, and the cost information and the mounting information are further calculated by the method of FIG. Based on the result, the quality of the productivity design of the mounting design is determined. When the mounting design is completed, the computer assisted manufacturing system (hereinafter referred to as CA
CAM data for automatic mounting and manual assembling work (hereinafter referred to as M) are prepared, and then manufacturing and inspection are performed.

【0013】図22は、組立性評価処理等を実行する本
実施例による回路基板生産性設計評価システムが適用さ
れるコンピュータシステムを1例を示しており、同図に
示すように該コンピュータシステムのハードウェア構成
は、きわめて一般的なものである。すなわち、図22に
示したコンピュータシステムは、各種演算処理等を実行
する演算装置1、プログラム,基本データ類,入力デー
タおよび演算結果を格納する記憶装置2、各種モード画
面を表示する表示装置3、キーボード等からなる入力装
置4、演算結果(評価結果)等を出力するプリンタ5等
から構築されている。これらの装置は、図22では独立
したものとして描かれているが、その一部もしくは全部
がCAD処理装置21を構成する機器と共用、あるいは
部分的にCAD処理装置21とケーブルを介して接続さ
れたものであっても構わない。
FIG. 22 shows an example of a computer system to which the circuit board productivity design evaluation system according to the present embodiment for executing an assemblability evaluation process and the like is applied. As shown in FIG. The hardware configuration is very general. That is, the computer system shown in FIG. 22 includes an arithmetic device 1 for executing various arithmetic processes and the like, a storage device 2 for storing programs, basic data, input data and arithmetic results, a display device 3 for displaying various mode screens, It comprises an input device 4 such as a keyboard, a printer 5 for outputting calculation results (evaluation results) and the like. Although these devices are depicted as independent units in FIG. 22, some or all of them are shared with the devices constituting the CAD processing device 21 or partially connected to the CAD processing device 21 via a cable. May be used.

【0014】図23は、類似部品群の基本要素の動作記
号とその内容等の例を示す説明図である。図23におい
て、第1欄には回路基板12に組付けられる部品形態や
組付動作の類似性に着目して設定した判別容易な類似部
品群の例が示されている。各部品群には、それに属する
部品に必要な組付動作の基本要素および補正要素の組合
せを組付情報として付与し、これを図22中の前記記憶
装置2に格納しておく。図23の第1欄では、その第1
例としてラジアル部品10の手はんだ付が、その第2例
として後付コネクタ11の手はんだ付が示されており、
それぞれ類似部品群の組立動作例を表わしている。以下
は省略してあるが、これらの類似部品群は、予め組付動
作を基本要素および補正要素等の組合せとしてメモリに
格納しておくものである。第2欄には各類似部品群の組
立動作の基本要素の内容が記載してある。第3欄には各
類似部品群の基本要素に対応する動作記号Xの例が記載
してあり、第1例のラジアル部品10の手はんだ付は、
下移動組付の「↓」と、手作業によるはんだ付(Solder
ing )の「S」の当該リードのピン本数に相当する2個
分の「S」の繰返しとによる組合せであり、第2例の後
付コネクタ11の手はんだ付は、下移動組付中の「↓」
と、手作業によるはんだ付(Soldering )の「S」の当
該コネクタのピン本数に相当する6個分の「S」の繰返
しとによる組合せである。第4欄には各類似部品群の部
品群評点EX の値の例が記載してあり、これらの部品群
評点EX は各基本要素の基本減点εが基になっており、
この際の基本減点εは、最も組立し易い下移動組付を基
準の基本要素(基準要素)にとってこれに与える基本減
点を0とし、他の基本要素については、基準の基本要素
(基準要素)より組付しにくくなるにつれて基本減点ε
の値が大きくなるように、換言するなら、基本減点εの
値が大きくなるにつれて部品組付時間TX が大きくなる
ように決めてある。第5欄には、斯様な各類似部品の群
の部品組付時間TX の値の例が記載してある。
FIG. 23 is an explanatory diagram showing an example of operation symbols of basic elements of a similar part group and their contents. In FIG. 23, the first column shows an example of a group of easily distinguishable similar parts set by paying attention to the similarity of the part form and the assembling operation to be mounted on the circuit board 12. Each component group is provided with a combination of a basic element and a correction element of an assembling operation necessary for a component belonging to the group as assembly information, and this is stored in the storage device 2 in FIG. In the first column of FIG.
Hand soldering of the radial component 10 is shown as an example, and hand soldering of the retrofit connector 11 is shown as a second example thereof.
Each shows an example of an assembling operation of a similar part group. Although not described below, these similar component groups store the assembling operation in a memory in advance as a combination of a basic element, a correction element, and the like. The second column describes the contents of the basic elements of the assembling operation of each similar parts group. In the third column, an example of the operation symbol X corresponding to the basic element of each similar component group is described, and the manual soldering of the radial component 10 of the first example is performed as follows.
"↓" of lower moving assembly and manual soldering (Solder
ing) is a combination of two repetitions of "S" corresponding to the number of pins of the corresponding lead of "S", and the manual soldering of the retrofit connector 11 of the second example is performed during the downward moving assembly. "↓"
And "S" of manual soldering (Soldering) is repeated six times for "S" corresponding to the number of pins of the connector. The fourth column has indicated an example of the value of the component group score E X of the similar component groups, these parts group score E X has become a basic deduction ε groups of each basic element,
In this case, the basic deduction .epsilon. Is set to 0 for the basic element (reference element) of the lower moving assembly that is most easily assembled, and the basic element of the standard (reference element) for the other basic elements. Basic deduction ε as assembly becomes more difficult
In other words, the component assembling time T X is determined to increase as the value of the basic deduction ε increases. In the fifth column, an example of the value of the component assembling time T X of each such similar component group is described.

【0015】なお、他の実施例としては部品群の動作記
号Xを省略して部品群評点EX の値のみを与えても良
い。さらにその他の実施例として、近年自動化が進みほ
とんどが自動組付なので、予め自動組付の組付記号を自
動生成しておき、これに後付作業の必要性とのAND/
OR論理式から組付記号を自動修正する方法でも良い。
[0015] It is also possible to provide only the value of omitting to component groups score E X operation symbols X component group as another embodiment. Further, as another embodiment, since the automation has been advanced in recent years and most of the automatic assembling is performed, an assembling symbol for the automatic assembling is automatically generated in advance, and AND /
A method of automatically correcting the assembly symbol from the OR logical expression may be used.

【0016】図24は類似部品群の補正要素とその内容
等の例を示す説明図である。図24においては、補正要
素の項目として、最大寸法Lと質量Mとの値の各区分に
よる補正係数値が記載され、その他は省略してあるが、
補正要素の項目としてはこれ以外に、部品の形状と組付
精度と繰返し係数や組立要素順係数等が挙げられる。こ
れらの補正要素も予め指定しておくものであって、基本
要素以外に部品の組付し易さに影響を及ぼす項目で、生
産数や生産手段によって変化しない項目を挙げ、その影
響度を数値化したものである。
FIG. 24 is an explanatory diagram showing an example of correction elements of a similar part group and their contents. In FIG. 24, as the correction element items, correction coefficient values according to respective divisions of the values of the maximum dimension L and the mass M are described, and others are omitted.
Other items of the correction element include the shape of the part, the assembly accuracy, the repetition coefficient, the assembly element order coefficient, and the like. These correction factors are also specified in advance. In addition to the basic elements, items that affect the ease of assembling parts and that do not change depending on the number of products or production methods are listed. It is a thing.

【0017】以上の結果、部品組立性評点Ei とは、部
品の組付け易さの質を表わす指標となる。また、このよ
うにして求めた部品組立性評点Ei は、基本要素ごとの
組付時TX に関連して求めた基本減点εX を部品ごとに
まとめたものとして算出されるから、これは部品の組付
時間Ti と一定の関数となる値である。 Ei=f(Ti) (1) 従ってこの値から、逆に部品の組付時間Tiや組付コス
トCiが算出されることが容易に推測される。つまり次
式のようになる。 Ti=fi(Ei) (2) Ci=f2(Ei) (3) さて、このようにして全部品について部品組立性評点E
i ,組付時間TX ,組付コストCi を求め、次にこれら
の平均的な値から製品のT,C,Eを求める。すなわ
ち、 T=ΣTi=Σ〔fi(Ei)〕 (4) C=ΣCi=Σ〔f2(Ei)〕 (5) として、これより製品組立性評点Eは次式のようにな
る。 E=F3(C)=F4(T)=F5〔Σf(Ei)〕 (6) こうすれば、Ei は部品iがどの程度組立易いかを示す
指標であったのに対し、製品組立性評点Eは製品全体が
どれ位組立易いかを表わす指標となる。
[0017] As a result, the parts assembling efficiency rating E i, the index representing the ease of quality assembly of parts. Also, the component assemblability score E i obtained in this way is calculated as the basic deduction ε X obtained in association with the assembling time T X for each basic element for each component. This value is a function that is a constant function of the component assembling time T i . E i = f (T i ) (1) Therefore, it is easily presumed from this value that the assembly time T i and the assembly cost C i are calculated. That is, the following equation is obtained. T i = f i (E i ) (2) C i = f 2 (E i ) (3) In this manner, the component assemblability score E for all the components is thus obtained.
i , assembling time T X , and assembling cost C i are obtained, and then T, C, and E of the product are obtained from these average values. That is, T = ΣT i = Σ [f i (E i )] (4) C = ΣC i = Σ [f 2 (E i )] (5) From this, the product assemblability score E is given by the following equation. become. E = F 3 (C) = F 4 (T) = F 5 [Σf (E i )] (6) In this case, E i is an index indicating how easy the part i is to be assembled. The product assemblability score E is an index indicating how easy the whole product is to assemble.

【0018】図25は、前記基本要素および補正要素を
用いて組立性評点を行うコンピュータシステムにおける
処理手順例を示すフロー図である。図25において、ス
テップ1では、人手作業で類似部品群の組付動作を基本
要素および補正要素等の組合せでメモリに予めしてお
く。ステップ2では、CAD中の評価対象製品(回路)
中の部品を類似部品群に分類し、同部品数を一般的な積
算プログラムにより部品群ごとにその総数を自動カウン
トする。以下のステップはコンピュータの内部処理であ
る。ステップ3ではCAD処理装置21から組立性評価
部33に入力された部品群ごとの個数データを表示装置
3に表示する。ステップ4では、評価対象部品群の組付
動作を表現するのに使用した基本要素と補正要素等に対
する基本減点εと補正係数等を記憶装置2から読み出
す。ステップ5では、演算装置1で基本減点εを補正係
数で補正して、これらの和を部品群減点とする。ステッ
プ6では、基準点つまり満点で通常100点から部品群
減点を差し引いてこれを部品組立性評点Ei とし、この
算出した部品組立性評点Ei はメモリに格納しておく。
ステップ7では、以上の操作をすべての部品について行
なったかチェックし、未完了ならステップ3に戻ってす
べての部品についての部品組立性評点Ei の算出処理を
完了させる。ステップ8では、対象製品を構成する全部
品の部品組立性評点Ei を用いて平均値を求めるか、あ
るいは平均値に何らかの補正を加えるか、あるいは中央
値を求める等によって、これを製品組立性評点Eとす
る。ステップ9では、対象製品の組立性評点Eと部品数
Nおよび類似製品の組立性評点と部品数ならびに組立時
間と組立コストを用いて、対象製品の組立時間Tもしく
は組立コストCの推定値を算出する。あるいは組立コス
トCに影響を与える他の因子、例えば生産数量や職場の
時間当りコストすなわち割掛算をもデータとして予め入
力しておき、これらも用いて組立費の算出に補正を行な
ってもよい。上記のように部品組立性評点Ei は、もと
もと組付時間Ti と関連づけられた基本減点をもとに計
算されるので、製品組立性評点E自体も全部品に関する
平均的な組立費Cに関連づけられた値となる。従って、
この平均値な値Eと部品数値Nを求めるか、あるいはこ
れに若干の補正を行なえば組立費(コスト)Cが求めら
れ、この補正する係数としては生産数量や職場の時間当
りコスト等がある。なお、組立時間Tは、組立コストC
を職場の単位時間当りコストで除してやれば得られる。
ステップ10では評価結果を表示装置3に表示し、ま
た、プリンタ5で出力して評価プロセスを終る。
FIG. 25 is a flowchart showing an example of a processing procedure in a computer system for performing an assemblability score using the basic element and the correction element. In FIG. 25, in step 1, the assembling operation of the similar parts group is manually performed in advance in the memory by a combination of the basic element and the correction element. In step 2, products (circuits) to be evaluated during CAD
The parts inside are classified into similar parts groups, and the total number of the parts is automatically counted for each part group by a general integration program. The following steps are internal processing of the computer. In step 3, the number data of each component group input from the CAD processing device 21 to the assemblability evaluation section 33 is displayed on the display device 3. In step 4, the basic deduction ε and the correction coefficient for the basic element, the correction element, and the like used for expressing the assembling operation of the evaluation target component group are read from the storage device 2. In step 5, the basic deduction point ε is corrected by the correction coefficient by the arithmetic unit 1, and the sum thereof is set as a component group deduction point. In step 6, which was a component assembly of score E i by subtracting the component groups deduction at the reference point, that scale from the normal 100 points, the calculated component assembly of score E i is stored in the memory.
In step 7, checks were performed for all the parts of the above operations, the process returns to step 3 if incomplete to complete the calculation processing part assemblability score E i for all the parts. In step 8, or an average value by using a component assembly of score E i of all the parts constituting the target product, or an average value or making any correction, or such as by determining the median value, which the product assemblability Score E. In step 9, an estimated value of the assembling time T or assembling cost C of the target product is calculated using the assemblability score E and the number of parts N of the target product, the assemblability score and the number of parts of the similar product, and the assembling time and the assembling cost. I do. Alternatively, other factors affecting the assembly cost C, such as the production quantity and the cost per work hour, that is, the division, may be input as data in advance, and the calculation of the assembly cost may be corrected using these data. As described above, the component assemblability score E i is calculated based on the basic deduction originally associated with the assembling time T i , so the product assemblability score E itself is also reduced to the average assembly cost C for all parts. It becomes the associated value. Therefore,
If the average value E and the component numerical value N are obtained, or a slight correction is made thereto, an assembly cost (cost) C is obtained, and the coefficients for this correction include the production quantity and the cost per hour in the workplace. . Note that the assembly time T is the assembly cost C
Divided by the cost per unit time in the workplace.
In step 10, the evaluation result is displayed on the display device 3 and output by the printer 5 to complete the evaluation process.

【0019】図26は評価結果の出力の例を示す説明図
である。図26において、部品群としてPCBおよびC
ONは、それぞれ基板および後付コネクタ手はんだ付を
示す略号であり、このPCBおよびCONの基本要素や
補正要素は、予め部品群情報データベース34のメモリ
に格納されている。基板Aの設計情報をCADから呼出
し、基板・部品評価情報抽出部31に与えると、基板・
部品評価情報抽出部31は回路図中の部品型式を1つず
つ読み出して、これを部品形状データベース24と対照
して、どの部品群に属するかを判定し、類似部品群毎に
使用されている部品数を積算プログラムにより自動積算
してゆく。基板全体で使用される各々の類似部品群の部
品数が求められたなら、これらの情報は組立性評価部3
3に与えられ、各部品群の基本要素並びに補正要素を部
品群情報データベース34中のデータから呼出して組立
性評価が自動で行なわれ、結果が表示装置3で表示され
るか、もしくはプリンタ5でプリント出力されて図25
の如き表の形態で結果が出される。
FIG. 26 is an explanatory diagram showing an example of the output of the evaluation result. In FIG. 26, PCB and C are used as a part group.
ON is an abbreviation indicating hand soldering of the board and the retrofitting connector, respectively. The basic elements and correction elements of the PCB and CON are stored in the memory of the component group information database 34 in advance. When the design information of the board A is called from the CAD and given to the board / part evaluation information extracting unit 31,
The component evaluation information extraction unit 31 reads out the component types in the circuit diagram one by one, compares them with the component shape database 24, determines which component group belongs, and uses the same for each similar component group. The number of parts is automatically integrated by the integration program. When the number of parts of each similar parts group used in the entire board is obtained, these information are obtained by the assemblability evaluation unit 3.
3, the basic element and the correction element of each part group are called from the data in the part group information database 34, the assemblability evaluation is automatically performed, and the result is displayed on the display device 3 or the printer 5 Print out and Figure 25
The result is given in the form of a table such as

【0020】上記回路基板の製作に関し、回路基板の装
着,挿入部品の挿入,基板反転,チップ部品装着,乾
燥,基板要反転,異形部品挿入,手挿入,はんだ付,洗
浄,後付および検査等の工程の組立推定時間Ti を、次
式(7)において職場基準組付時間Toiを代入すること
により精度よく算出するようにした。 Ti=f(Toi,Ei,ui) (7) ここで、ui を職場基準組付時間比と称して手組付基準
組付時間比をToih すると、次式(8)で表わされる。 ui=Toi/Toih (8) また、回路基板の組立は自動組付と手組付が混在してお
り、自動組付職場が手組付職場の1/15〜1/20と
いうように組付時間が大きく異っているので、生産環境
条件が異っても一括して評価できるように、上式(8)
により手組付に対する職場基準組付時間比uを求めるこ
とにより、部品の組付環境毎に職場基準組付時間Toi
補正する係数を設定して、種々の部品から構成される基
板の組立推定工数Tを前記式(4)から精度よく算出す
るようにした。
Regarding the manufacture of the above-mentioned circuit board, mounting of the circuit board, insertion of inserted components, board reversal, chip component mounting, drying, board reversal, insertion of odd-shaped components, manual insertion, soldering, cleaning, retrofitting, inspection, etc. The assembly estimated time T i in the process (1) is accurately calculated by substituting the workplace reference assembly time T oi in the following equation (7). T i = f (T oi, E i, u i) (7) where Then T OIH hand assembly reference assembly time ratio referred to u i and workplace standards assembling time ratio, the following formula (8) Is represented by u i = T oi / T oih (8) In circuit board assembly, automatic assembling and manual assembling are mixed, and the automatic assembling workplace is 1/15 to 1/20 of the manual assembling workplace. Since the assembling time differs greatly, the above equation (8) is used so that the evaluation can be performed collectively even if the production environment conditions differ.
, A coefficient for correcting the workplace reference assembling time Toi is set for each part assembling environment, thereby assembling a board composed of various parts. The estimated man-hour T is calculated with high accuracy from the equation (4).

【0021】図3は回路基板費の構成を示すものであ
る。回路基板費は、ベアボード製造費と回路部品購入費
および回路基板組立費からなっているが、本実施例の回
路基板生産性設計自動評価システムでは、このような回
路基板費を自動算出できるようになっている。
FIG. 3 shows the structure of the circuit board cost. The circuit board cost includes a bare board manufacturing cost, a circuit component purchase cost, and a circuit board assembly cost. The circuit board productivity design automatic evaluation system of the present embodiment is designed to automatically calculate such a circuit board cost. Has become.

【0022】図2は、前記した図21の回路基板の設計
から生産までのフローの中での回路基板生産性設計にお
けるプロセスで、機能設計、回路設計および実装設計の
実装情報の項目例を示している。また、機能設計、回路
設計および実装設計における実装情報による期待効果も
図2に示している。この中でデジタルICに関しては、
ディスクリート部品をIC化することによって部品数が
削減され、さらにアナログ回路はデジタルIC化すると
調整が容易になることがよく知られている。以下、実装
情報の各項目の意義づけについて述べる。
FIG. 2 shows a process example of the circuit board productivity design in the flow from the circuit board design to the production shown in FIG. ing. FIG. 2 also shows the expected effects of the mounting information in the function design, circuit design, and mounting design. Among them, regarding digital IC,
It is well known that the number of components can be reduced by making discrete components into ICs, and that the adjustment of analog circuits becomes easier by making them into digital ICs. Hereinafter, the significance of each item of the mounting information will be described.

【0023】図4は、ASIC(用途特化IC)におけ
るゲート数と製造期間との関係を示している。ゲート数
が少ないPLD(Prograble Logic Devise)は短期間で
製造できるが、ゲート数が多くなるにつれて製造期間も
多大になり、それに伴い、コストも高くなる。図5は、
LSIのメモリ、マイコンおよびゲートアレイのゲート
数とピン数との関係を示している。図6は、LSIの部
品配置により配線パターン数は同じでも、配線長を短か
くすることができ、部品搭載可能な有効面積を増やすこ
とができることを示している。図7の(a)はマザー・
ボードに別の基板(一般にドータボードと称する)をコ
ネクタにより接続している例を示す説明図である。ま
た、コネクタの場合はドータボードの中で部品が故障し
た場合は、当該ドータボードを取り外してメンテナンス
ができる効果がある。この場合、図7の(b)のように
ドータボード基板を一つの機能ブロックとして考えて、
ASIC化することによって部品数を削減することがで
き、コネクタも削減することができる。以上に示す図2
の実装情報の中で、総ゲート数,総ピン数,ピン密度,
総機能ブロック数およびパターン密度等はIC化する際
の指標となる。この際のIC化に当り、図4のゲート数
および図5のゲート数とピン数との関係等を目安にIC
化することができる。
FIG. 4 shows the relationship between the number of gates and the manufacturing period in an ASIC (application-specific IC). A PLD (Prograble Logic Devise) having a small number of gates can be manufactured in a short period of time. However, as the number of gates increases, the manufacturing time increases, and the cost increases accordingly. FIG.
The relationship between the number of gates and the number of pins in an LSI memory, microcomputer, and gate array is shown. FIG. 6 shows that even if the number of wiring patterns is the same due to the component arrangement of the LSI, the wiring length can be shortened and the effective area on which components can be mounted can be increased. (A) of FIG.
FIG. 5 is an explanatory diagram showing an example in which another board (generally called a daughter board) is connected to the board by a connector. In the case of a connector, when a component fails in the daughter board, there is an effect that maintenance can be performed by removing the daughter board. In this case, the daughter board substrate is considered as one functional block as shown in FIG.
By using an ASIC, the number of components can be reduced, and the number of connectors can also be reduced. FIG. 2 shown above
The total number of gates, total number of pins, pin density,
The total number of functional blocks, the pattern density, and the like serve as indices when integrated into an IC. In this case, the number of gates in FIG. 4 and the relationship between the number of gates and the number of pins in FIG.
Can be

【0024】図8は、スルーホール径を小径化すること
で、格子間チャンネル数を増やすことができることの説
明図である。図9は、電源層と信号層等によるサンドイ
ッチ構造による層数増加可能な多層基板とIVH(Inte
rstitial Via Hole )による内層間信号ホールを示す説
明図である。図9に示すように、多層基板化とIVH化
により基板の高密度化ができることが分かる。図10
は、両面基板から高性能化コンピュータ等による超高多
層板までの平面高密度化と基板多層化との関係を示す説
明図である。このように高集積化すれば、高機能化する
が、コストは高くなることになる。以上に示す図2の実
装情報の中で、コネクタ数,基板層数,チャンネル数/
格子およびスルーホール数等を最適化することにより、
機能を下げないで基板の高密度実装化、すなわち基板の
板取効率を向上させることができる。
FIG. 8 is an explanatory diagram showing that the number of interstitial channels can be increased by reducing the diameter of the through hole. FIG. 9 shows a multi-layer substrate capable of increasing the number of layers by a sandwich structure including a power supply layer and a signal layer and an IVH (Integer).
FIG. 3 is an explanatory diagram showing inner layer signal holes by rstitial via holes. As shown in FIG. 9, it can be seen that the density of the substrate can be increased by using the multilayer substrate and the IVH. FIG.
FIG. 4 is an explanatory diagram showing the relationship between planar densification from a double-sided substrate to an ultra-high multilayer board by a high-performance computer or the like and multilayering of the substrate. With such a high degree of integration, the functions are enhanced, but the cost is increased. In the mounting information shown in FIG. 2 described above, the number of connectors, the number of board layers, the number of channels /
By optimizing the lattice and the number of through holes, etc.,
High-density mounting of the substrate, that is, the efficiency of removing the substrate can be improved without lowering the function.

【0025】図11は、同じ機能の14ピンの挿入IC
と表面実装ICの面積、高さおよび重さの関係を比較し
たものを示す説明図である。図11に示すように、面積
で1/2、高さで1/2.5および重さでは約1/6と
いうように基板の高密度実装化が可能となり、近年多用
されるようになっている。従って、図2の表面実装化率
は面積縮小化に大きく寄与することが分かる。その他、
図2の実装情報の中の部品搭載率、自動組付率および後
付部品化率は低コスト化に寄与することはよく知られた
ことである。図2から図11までを用いて述べたような
方法により回路基板は低コスト化することができるの
で、CADの回路情報と基板・部品評価情報から、これ
らの情報も自動的に演算して作り出し、出力するような
システムとしてある。
FIG. 11 shows a 14-pin insertion IC having the same function.
FIG. 5 is an explanatory diagram showing a comparison of the relationship among the area, height, and weight of a surface-mounted IC. As shown in FIG. 11, high-density mounting of a substrate is possible, such as 1/2 in area, 1 / 2.5 in height, and about 1/6 in weight, and has recently been used frequently. I have. Therefore, it can be seen that the surface mounting ratio in FIG. 2 greatly contributes to the area reduction. Others
It is well known that the component mounting rate, the automatic assembly rate, and the retrofitting rate in the mounting information of FIG. 2 contribute to cost reduction. Since the cost of the circuit board can be reduced by the method described with reference to FIGS. 2 to 11, such information is automatically calculated and generated from the CAD circuit information and the board / part evaluation information. , Output system.

【0026】図12は、機能設計および/または回路設
計における本実施例の評価の流れを示す図である。機能
設計および/または回路設計において、コストおよび実
装情報を予め付与した部品情報を内蔵する回路データベ
ースを使用して設計した後、同データベースから基板・
部品評価情報抽出部31により、類似部品群・部品費お
よびデジタルIC率、ピン密度等の実装に関する情報を
抽出し、組立性評価部33で処理することにより組立性
評点および工数比等の組立性指標を算出する他、その他
ベアボード製造費、回路部品購入費および回路基板組立
費等のコスト情報、さらに図2に示した実装情報が出力
される。
FIG. 12 is a diagram showing a flow of evaluation of the present embodiment in function design and / or circuit design. In functional design and / or circuit design, after designing using a circuit database that incorporates component information to which cost and mounting information have been added in advance,
The component evaluation information extracting unit 31 extracts information on mounting such as similar component group / component cost, digital IC ratio, pin density, etc., and processes it by the assemblability evaluating unit 33, thereby assembling score such as assembling efficiency and man-hour ratio. In addition to calculating the index, other cost information such as a bare board manufacturing cost, a circuit component purchasing cost, and a circuit board assembly cost, and the mounting information shown in FIG. 2 are output.

【0027】図13は、実装設計における本実施例の評
価の流れを示す図である。実装設計において、コスト情
報を予め付与した部品一覧表データベース26、部品形
状データベース24および基板データベース25をもと
に設計した後、同データベースから、回路設計の場合と
同様に基板・部品評価情報抽出部31により、類似部品
群・部品費および実装情報を抽出し、組立性評価部33
で処理することにより組立性評点および工数比等の組立
性指標、その他ベアボード製造費、回路部品購入費およ
び回路基板組立費等のコスト情報、さらに図2に示した
実装情報が出力されるようになっている。
FIG. 13 is a diagram showing a flow of evaluation of the present embodiment in mounting design. In the mounting design, after designing based on the component list database 26, the component shape database 24, and the substrate database 25 to which cost information has been added in advance, the board / component evaluation information extraction unit is extracted from the same database as in the case of circuit design. 31, the similar component group / component cost and mounting information are extracted, and the assemblability evaluation unit 33
By processing as described above, assemblability index such as assemblability score and man-hour ratio, other cost information such as bare board manufacturing cost, circuit component purchase cost and circuit board assembly cost, and the mounting information shown in FIG. 2 are output. Has become.

【0028】図15は、機能設計および/または回路設
計において参照する回路ブロックデータベース23の内
容を示す図である。回路ブロックデータベース23には
後記する図19に示すようなCAD設計回路中のサブ回
路とともに、そのサブ回路に対応して後記する図18に
示すような部品一覧表データベースを内蔵している。
FIG. 15 is a diagram showing the contents of the circuit block database 23 referred to in the function design and / or the circuit design. The circuit block database 23 includes a sub-circuit in the CAD design circuit as shown in FIG. 19 described later and a parts list database as shown in FIG. 18 described later corresponding to the sub-circuit.

【0029】図16は、実装設計において参照する部品
形状データベース24の内容を示す図である。図16に
示すように、部品形状データベース24には、部品番
号,部品の大きさ,デジタル/アナログ別,挿入形/表
面実装別,自動組付/手組付別,ゲート数,ピン数,組
付工数等が内蔵されている。
FIG. 16 is a diagram showing the contents of the component shape database 24 referred to in the mounting design. As shown in FIG. 16, the part shape database 24 includes a part number, a part size, a digital / analog type, an insertion type / surface mounting type, an automatic mounting / manual mounting type, a gate number, a pin number, a group. Built-in man-hours are included.

【0030】図17は、実装設計において参照する基板
データベース25の内容を示す図である。図17に示す
ように、基板データベース25には、基板の大きさ,層
数,信号線数,チャンネル数/格子,スルーホール数等
が内包されている。
FIG. 17 is a diagram showing the contents of the board database 25 referred to in the mounting design. As shown in FIG. 17, the board database 25 includes the size of the board, the number of layers, the number of signal lines, the number of channels / grid, the number of through holes, and the like.

【0031】図18は、実装設計において参照する部品
一覧表データベース26の内容を示す図である。図18
に示すように、部品一覧表データベース26には、部品
番号,部品群ナンバー,部品購入費等が内包されてい
る。
FIG. 18 is a diagram showing the contents of the component list database 26 referred to in the mounting design. FIG.
As shown in (1), the part list database 26 includes a part number, a part group number, a part purchase cost, and the like.

【0032】図19は、回路図設計後の本実施例による
評価結果を示す図である。図19に示すように、回路図
をいくつかのサブ回路に分けて、どのサブ回路が悪いか
を組立性評価し、工数比および組立性評点の結果や部品
費等のコスト評価や実装情報から図示しないマルチウィ
ンドウや関係データベースシステムを使用し、相互比較
しどのサブ回路が悪いかを判定し、さらに基板全体での
全体評価もできるようになっている。これにより、改良
を要する部品を摘出し、評点の低いサブ回路部分を改良
すれば基板全体での評点も良くなるわけで、改良を効率
的に進めることができる効果がある。
FIG. 19 is a diagram showing evaluation results according to the present embodiment after designing a circuit diagram. As shown in FIG. 19, the circuit diagram is divided into several sub-circuits, and which sub-circuit is worse is evaluated for assemblability, and the results of the man-hour ratio and the assemblability score, cost evaluation such as parts cost, and mounting information are used. Using a non-illustrated multi-window or relational database system, it is possible to determine which sub-circuit is bad by comparing them with each other, and to evaluate the entire substrate as a whole. In this way, if a part requiring improvement is extracted and a sub-circuit part having a low score is improved, the score of the whole substrate is improved, and the improvement can be efficiently performed.

【0033】図20は、実装情報やコスト情報の評価結
果の例を示す図である。図20によれば、サブ回路や基
板全体での評価結果が自動で出力することができるの
で、機能設計、回路設計および実装設計段階での設計中
に設計改良を要する事項が明確にできるため、図27の
従来技術のように製造性の良否判定に試作設計を繰返す
必要がない。また、図20では図2に示した実装情報や
コスト情報を棒グラフ等で見ることができ、また、図1
9の回路図や図26の組立性評価結果等をマルチウィン
ドウで同時に表示し、さらに、図19の回路図をサブ回
路に分割して評価する方法において評価点の低い回路部
品等改良を要する部分を色付けしたり、点減するような
機能を追加することで使い勝手を向上できることは容易
に類推できることである。また、他の実施例として類似
部品群に分けなくとも、部品をライブラリに登録する際
に、その部品の要する組立性基本要素、補正要素をライ
ブラリに同時に記載しておいても良い。そうすれば、自
動で設計中に組立性評価を行なうことができる。
FIG. 20 is a diagram showing an example of an evaluation result of mounting information and cost information. According to FIG. 20, since the evaluation results of the sub-circuits and the entire board can be automatically output, matters requiring design improvement during the design in the functional design, circuit design and mounting design stages can be clarified. It is not necessary to repeat the trial design for the determination of the manufacturability as in the prior art shown in FIG. In FIG. 20, the mounting information and the cost information shown in FIG. 2 can be seen in a bar graph or the like.
The circuit diagram of FIG. 9 and the evaluation result of the assemblability of FIG. 26 are simultaneously displayed in a multi-window, and further, in the method of dividing and evaluating the circuit diagram of FIG. It can be easily analogized that the usability can be improved by adding a function for coloring or adding points. Further, as another embodiment, when a component is registered in the library, the assemblability basic element and the correction element required for the component may be described in the library at the same time without being divided into the similar component group. Then, the assemblability can be automatically evaluated during the design.

【0034】[0034]

【発明の効果】叙上のように本発明によれば、回路基板
の製品および部品の組立し易さが、(1) CAD装置
を用いた設計の途中に、即時に、(2) 知識・経験を
必要とせずに、かつ、(3) 製品構造の良し悪しが定
量的に、部品単位,サブ回路等の部分組品単位,および
全体について、誰にも分かり易いかたちで評価が行なえ
る。また、質の評点によりどの部品が組付しにくいか、
すぐに容易に分かると共に、回路基板費もしくは組立時
間も算出できるので改良の経済的効果が把握できる。さ
らに、設計者自身が設計の最中に、実装情報の評価結果
から自分の設計を評価、改良することができ、作り易さ
の観点すなわち生産性設計の点から質の良い設計を短時
間に得ることができる。さらにまた、部品の合理的な組
付順序が自動で設計時点で明らかになることから、生産
に先だって組立設備にどのようなものが何台くらい必要
になるかが推定でき、設備計画を立案するにも便利であ
る。また、CADの実装設計情報から直結してCAM用
データを作成することが可能になる。
As described above, according to the present invention, it is easy to assemble products and parts of a circuit board because (1) immediately during design using a CAD device, (2) knowledge and (3) The quality of the product structure can be quantitatively evaluated without any experience, in terms of parts, subassemblies such as sub-circuits, and the whole, in a manner that is easy for anyone to understand. Also, which parts are difficult to assemble due to the quality score,
It is easy to understand immediately, and the circuit board cost or the assembling time can be calculated, so that the economic effect of the improvement can be grasped. Furthermore, the designer himself can evaluate and improve his own design from the evaluation results of the mounting information during the design, and can quickly produce a high-quality design from the viewpoint of ease of production, that is, from the viewpoint of productivity design. Obtainable. Furthermore, since the reasonable assembly order of parts is automatically clarified at the time of design, it is possible to estimate what and how many assembly equipment will be required prior to production, and draft equipment plans. It is also convenient. Further, CAM data can be created directly from CAD mounting design information.

【0035】以上の結果、次のような効果が得られる。 (1) 生産性の向上 (a) 組立の工数低減 要改良部の摘出が容易であるため、改良が促進され
て部品、製品の組立し易さ(組立性)が向上し、組立工
数が低減される。 誰にも分かり易い定量的評価が可
能となるため、設計者,生産技術者,管理者が評価指標
を共通に管理目標として使用でき、多角的に改良が促進
されて組立性が飛躍的に向上し、組立の工数が低減され
る。 (b) FAの早期実現 製品の組立性が向上するため、組立作業が単純にな
り、組立工程の機械化・自動化が容易かつ早期に実現で
きる。 (c) 設計時間の短縮 設計初期に組立性の評価、設計改良が促進されるた
め、試作の繰返しや再設計等の改良設計に要する時間が
大幅に短縮される。 組立性の改良案のコスト評価を
設計者自身が容易に行なえるので、設計評価のためのコ
スト見積りを専門部署に依頼しなくてすむ。そのため、
見積りのための資料作成(詳細組立図面の準備等)期
間、見積り待ち時間が大幅に削減され、設計期間が短縮
される。 (2) 購入費と管理費の低減 (a) 製品・部品の形状単純化により、部品購入費と
その管理費が低減する。 (3) 製品、自動機の信頼性向上 (a) 製品構造の単純化、組立作業の単純化により、
製品の信頼性が向上する。 (b) 組立作業の単純化により、組立自動機の信頼性
が向上する。
As a result, the following effects can be obtained. (1) Improvement of productivity (a) Reduction of assembly man-hours Since it is easy to extract the parts requiring improvement, improvement is promoted, and the ease of assembling parts and products (assemblability) is improved, and the number of assembly man-hours is reduced. Is done. Because quantitative evaluation that is easy for anyone to understand is possible, designers, production engineers, and managers can use evaluation indices as management targets in common, facilitating diversified improvements and dramatically improving assemblability. In addition, the number of assembly steps is reduced. (B) Early realization of the FA Since the assemblability of the product is improved, the assembling work is simplified, and the mechanization and automation of the assembling process can be easily and quickly realized. (C) Reduction of Design Time Since the evaluation of the assemblability and the design improvement are promoted at the initial stage of the design, the time required for the improvement design such as the repetition of the trial production and the redesign is greatly reduced. Since the designer can easily evaluate the cost of the improvement plan of the assemblability, it is not necessary to request a cost estimation for the design evaluation from a specialized department. for that reason,
The period for preparing materials for estimation (preparation of detailed assembly drawings, etc.) and the waiting time for estimation are greatly reduced, and the design period is shortened. (2) Reduction of purchase cost and management cost (a) Simplification of product / part shape reduces part purchase cost and its management cost. (3) Improvement of reliability of products and automatic machines (a) By simplifying product structure and assembly work,
Product reliability is improved. (B) The simplification of the assembly operation improves the reliability of the automatic assembly machine.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係る回路基板生産性設計自動
評価システムの構成の概要を示す説明図である。
FIG. 1 is an explanatory diagram showing an outline of a configuration of a circuit board productivity design automatic evaluation system according to an embodiment of the present invention.

【図2】本発明の実施例による実装情報項目と期待効果
の1例を示す説明図である。
FIG. 2 is an explanatory diagram showing an example of mounting information items and expected effects according to an embodiment of the present invention.

【図3】回路基板費の内容を示す説明図である。FIG. 3 is an explanatory diagram showing the contents of a circuit board cost.

【図4】各種ASICのゲート規模と製造期間とを示す
説明図である。
FIG. 4 is an explanatory diagram showing gate sizes and manufacturing periods of various ASICs.

【図5】各種LSIのゲート数とピン数とを示す説明図
である。
FIG. 5 is an explanatory diagram showing the number of gates and the number of pins of various LSIs.

【図6】LSI部品ピン割り付の最適化を示す説明図で
ある。
FIG. 6 is an explanatory diagram showing optimization of LSI component pin assignment.

【図7】コネクタの必要性およびASIC基板による高
集積化を示す説明図である。
FIG. 7 is an explanatory diagram showing the necessity of a connector and high integration by an ASIC substrate.

【図8】スルーホールの小径化による配線容量増大を示
す説明図である。
FIG. 8 is an explanatory diagram showing an increase in wiring capacitance due to a reduction in the diameter of a through hole.

【図9】基板の多層基板化とIVH化を示す説明図であ
る。
FIG. 9 is an explanatory view showing the formation of a multi-layer substrate and IVH.

【図10】回路基板の平面実装化と多層化とを示す説明
図である。
FIG. 10 is an explanatory view showing planar mounting and multilayering of a circuit board.

【図11】挿入形ICと表面実装形ICの物理的特性比
較を示す説明図である。
FIG. 11 is an explanatory diagram showing a comparison of physical characteristics between an insertion type IC and a surface mount type IC.

【図12】本発明の実施例による機能設計および/また
は回路設計における評価の流れを示す説明図である。
FIG. 12 is an explanatory diagram showing a flow of evaluation in function design and / or circuit design according to an embodiment of the present invention.

【図13】本発明の実施例による実装設計における評価
の流れを示す説明図である。
FIG. 13 is an explanatory diagram showing a flow of evaluation in the mounting design according to the embodiment of the present invention.

【図14】本発明の実施例に係る図面データから評価結
果を出力するまでの基本的な処理を実行する構成の概略
構成を示す説明図である。
FIG. 14 is an explanatory diagram illustrating a schematic configuration of a configuration for executing a basic process from outputting drawing data to an evaluation result according to the embodiment of the present invention.

【図15】本発明の実施例による回路ブロックデータベ
ースの内容を示す説明図である。
FIG. 15 is an explanatory diagram showing contents of a circuit block database according to the embodiment of the present invention.

【図16】本発明の実施例による部品形状データベース
の内容を示す説明図である。
FIG. 16 is an explanatory diagram showing contents of a part shape database according to the embodiment of the present invention.

【図17】本発明の実施例による基板データベースの内
容を示す説明図である。
FIG. 17 is an explanatory diagram showing the contents of a board database according to an embodiment of the present invention.

【図18】本発明の実施例による部品一覧表データベー
スの内容を示す説明図である。
FIG. 18 is an explanatory diagram showing contents of a parts list database according to the embodiment of the present invention.

【図19】本発明の実施例による回路図設計後の評価結
果の出力の1例を示す説明図である。
FIG. 19 is an explanatory diagram showing an example of an output of an evaluation result after designing a circuit diagram according to an embodiment of the present invention.

【図20】本発明の実施例による実装情報やコスト情報
の評価結果の出力の1例を示す説明図である。
FIG. 20 is an explanatory diagram illustrating an example of output of an evaluation result of mounting information and cost information according to the embodiment of the present invention.

【図21】本発明の実施例による回路基板の設計から生
産までのプロセスの流れを示す説明図である。
FIG. 21 is an explanatory diagram showing a process flow from design to production of the circuit board according to the embodiment of the present invention.

【図22】本発明の実施例による回路基板生産性設計自
動評価システムが適用されるコンピュータシステムの構
成の1例を示す説明図である。
FIG. 22 is an explanatory diagram showing an example of a configuration of a computer system to which a circuit board productivity design automatic evaluation system according to an embodiment of the present invention is applied.

【図23】本発明の実施例による類似部品群の基本要素
とその内容等の1例を示す説明図である。
FIG. 23 is an explanatory diagram showing an example of basic elements of a similar parts group and the contents thereof according to the embodiment of the present invention.

【図24】本発明の実施例による類似部品群の補正要素
とその内容等の1例を示す説明図である。
FIG. 24 is an explanatory diagram showing an example of correction elements of a similar part group and their contents according to the embodiment of the present invention.

【図25】本発明の実施例による組立性評価を行なうコ
ンピュータ内部の処理手順の1例を示した説明図であ
る。
FIG. 25 is an explanatory diagram showing an example of a processing procedure inside the computer for performing the assemblability evaluation according to the embodiment of the present invention.

【図26】本発明の実施例による評価結果の出力の1例
を示す説明図である。
FIG. 26 is an explanatory diagram illustrating an example of an output of an evaluation result according to the embodiment of the present invention.

【図27】従来の製品設計と製造の評価と改良の流れを
例示する説明図である。
FIG. 27 is an explanatory diagram illustrating a flow of evaluation and improvement of conventional product design and manufacturing.

【符号の説明】[Explanation of symbols]

1 演算装置 2 記憶装置 3 表示装置 4 キーボード 5 プリンタ 10 ラジアル部品 11 後付コネクタ 12 基板 21 CAD処理装置 22 CADデータベース 23 回路ブロックデータベース 24 部品形状データベース 25 基板データベース 26 部品一覧表データベース 30 回路基板生産性設計自動評価装置 31 基板・部品評価情報抽出部 32 評価情報データベース 33 組立性評価部 34 部品群情報データベース DESCRIPTION OF SYMBOLS 1 Computing device 2 Storage device 3 Display device 4 Keyboard 5 Printer 10 Radial component 11 Retrofit connector 12 Substrate 21 CAD processing device 22 CAD database 23 Circuit block database 24 Component shape database 25 Board database 26 Parts list database 30 Circuit board productivity Automatic design evaluation apparatus 31 Board / part evaluation information extraction unit 32 Evaluation information database 33 Assemblability evaluation unit 34 Parts group information database

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 正威 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 生産技術研究所内 (72)発明者 早川 光春 神奈川県川崎市幸区鹿島田890番地の12 株式会社日立製作所 情報システム開 発本部内 (56)参考文献 特開 昭61−59900(JP,A) 特開 昭64−5100(JP,A) 特開 平2−5599(JP,A) 特開 平2−219179(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 13/00 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masatake Miyagawa 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Within Hitachi, Ltd. Production Engineering Laboratory (72) Inventor Mitsuharu Hayakawa 890-12 Kashimada, Saiwai-ku, Kawasaki-shi, Kanagawa (56) References JP-A-61-59900 (JP, A) JP-A 64-5100 (JP, A) JP-A-2-5599 (JP, A) Hei 2-219179 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 13/00

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 機能図,回路図の実装設計図面および部
品一覧表を格納する回路ブロックデータベースと、部品
番号,部品の大きさ,デジタル/アナログ別,挿入形/
表面実装別,自動組付/手組付,ゲート数,ピン数,組
立工数等の部品形状に関連した情報を格納する部品形状
データベースと、基板の大きさ,層数,信号線数,チャ
ンネル数/格子,スルーホール数等の基板の設計情報に
関連した情報を格納する基板データべースと、部品番
号,部品群ナンバー等の部品一覧表データを格納する部
品一覧表データべースと、前記各データベースから基板
・部品の組立易さの評価に必要な情報を抽出する基板・
部品評価情報抽出部と、各部品の組付動作の基本要素お
よび補正要素の組合せを組付情報として格納した部品群
情報データベースを有する組立性評価部とを、具備し、
前記組立性評価部は、前記基板・部品評価情報抽出部で
抽出した情報を前記部品群情報データベースの内容を参
照して、組立し易さ,組立工数,組立コストが反映する
部品組立性評点を求め、少なくともこの部品組立性評点
に基づき回路基板の生産性を評価することを特徴とする
回路基板生産性設計自動評価システム。
1. A circuit block database for storing a functional diagram, a mounting design drawing of a circuit diagram, and a component list, and a component number, component size, digital / analog, insertion type /
A component shape database that stores information related to component shapes such as surface mounting, automatic assembly / manual assembly, number of gates, number of pins, and number of assembly steps, and the size of the board, the number of layers, the number of signal lines, and the number of channels A board database for storing information related to board design information such as / grid, number of through holes, etc., and a parts list database for storing parts list data such as part numbers and part group numbers. Boards that extract information necessary for evaluating the ease of assembly of boards and parts from each database
A component evaluation information extraction unit, and an assemblability evaluation unit having a component group information database storing combinations of basic elements and correction elements of the assembly operation of each component as assembly information,
The assemblability evaluation section refers to the information extracted by the board / parts evaluation information extraction section with reference to the contents of the parts group information database, and assembles the ease of assembly, the number of man-hours, and the part assemblability score reflecting the assembly cost. A circuit board productivity design automatic evaluation system, wherein the circuit board productivity is evaluated based on at least the part assemblability score.
【請求項2】 請求項1記載において、前記各部品組立
性評点から製品組立性評点を求めて回路基板の生産性を
総合評価することを特徴とする回路基板生産性設計自動
評価システム。
2. The circuit board productivity design automatic evaluation system according to claim 1, wherein a product assemblability score is obtained from each of the component assemblability scores to comprehensively evaluate the productivity of the circuit board.
【請求項3】 請求項1または2記載において、前記組
立性評点に基づき、組立推定時間もしくは組立推定コス
トを自動計算することを特徴とする回路基板生産性設計
自動評価システム。
3. The circuit board productivity design automatic evaluation system according to claim 1, wherein an estimated assembly time or an estimated assembly cost is automatically calculated based on the assemblability score.
【請求項4】 請求項1乃至3記載において、機能図,
回路図,実装設計図面データ等を作成する計算機援助に
よる設計処理システム(CADシステム)に結合もしく
は該CADシステムに内包されたことを特徴とする回路
基板生産性設計自動評価システム。
4. The functional diagram according to claim 1, wherein
A circuit board productivity design automatic evaluation system, which is connected to or included in a computer-aided design processing system (CAD system) for creating circuit diagrams, mounting design drawing data, and the like.
【請求項5】 請求項2乃至4記載において、購入品費
のデータテーブルが具備され、組立コストおよび購入コ
ストから製品の推定総合コストを自動計算することを特
徴とする回路基板生産性設計自動評価システム。
5. The automatic evaluation of circuit board productivity design according to claim 2, further comprising a data table of purchase cost, wherein an estimated total cost of the product is automatically calculated from the assembly cost and the purchase cost. system.
【請求項6】 請求項1乃至4記載において、基板全体
回路もしくは部分回路の表面実装率,自動組付率等の実
装評価情報を自動計算することを特徴とする回路基板生
産性設計自動評価システム。
6. A circuit board productivity design automatic evaluation system according to claim 1, wherein mounting evaluation information such as a surface mounting rate and an automatic assembly rate of an entire circuit or a partial circuit is automatically calculated. .
【請求項7】 請求項1記載において、部品の組付情報
プログラムを作成することを特徴とする回路基板生産性
設計自動評価システム。
7. The circuit board productivity design automatic evaluation system according to claim 1, wherein a part assembly information program is created.
JP3159872A 1991-06-05 1991-06-05 Circuit board productivity design automatic evaluation system Expired - Fee Related JP2999585B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3159872A JP2999585B2 (en) 1991-06-05 1991-06-05 Circuit board productivity design automatic evaluation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3159872A JP2999585B2 (en) 1991-06-05 1991-06-05 Circuit board productivity design automatic evaluation system

Publications (2)

Publication Number Publication Date
JPH04359497A JPH04359497A (en) 1992-12-11
JP2999585B2 true JP2999585B2 (en) 2000-01-17

Family

ID=15703051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3159872A Expired - Fee Related JP2999585B2 (en) 1991-06-05 1991-06-05 Circuit board productivity design automatic evaluation system

Country Status (1)

Country Link
JP (1) JP2999585B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0942382A3 (en) 1998-03-10 2004-05-12 Matsushita Electric Industrial Co., Ltd. Design evaluating method and apparatus for assisting circuit-board assembly
JP4666811B2 (en) * 2001-05-25 2011-04-06 株式会社小松製作所 Cost estimation device

Also Published As

Publication number Publication date
JPH04359497A (en) 1992-12-11

Similar Documents

Publication Publication Date Title
US9501593B2 (en) Semiconductor device design method, system and computer program product
JP3615191B2 (en) Semiconductor integrated circuit device design method, design device, and design program
JPH07262241A (en) Printed board mounting design system and its method
US20090228848A1 (en) Circuit verification apparatus, a method of circuit verification and circuit verification program
US6898775B2 (en) System for ensuring correct pin assignments between system board connections using common mapping files
US7117464B2 (en) System and method for evaluating signal coupling between differential traces in a package design
US7900178B2 (en) Integrated circuit (IC) design method, system and program product
DE102010037566A1 (en) Systems and methods for generating hardware description language (HDL) for custom printed circuit boards
KR100873885B1 (en) Design Verification Device, Design Verification Method and CAD System
US6865724B2 (en) Automated crosstalk identification system
JP2005158075A (en) Integrated circuit design adapted to interconnection
US20050223348A1 (en) System and method for evaluating signal trace discontinuities in a package design
JP2999585B2 (en) Circuit board productivity design automatic evaluation system
US20050193354A1 (en) Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same
JPH09274623A (en) Transmission line simulation system and transmission line simulation method using the same
CN101770527A (en) Method for modifying data of circuit components
US20040163056A1 (en) System and method for evaluating signal coupling between vias in a package design
JP3361518B2 (en) Circuit board assembly evaluation method and apparatus
JP3230937B2 (en) Electronic circuit optimal design support apparatus and method
JP4781994B2 (en) Signal waveform analyzer
JP2630218B2 (en) Circuit design equipment
JP3027962B2 (en) Wiring capacity evaluation method and wiring capacity evaluation system
US20080178136A1 (en) Method, Apparatus, and Computer Program Product for Implementing Balanced Wiring Delay Within an Electronic Package
JP3961621B2 (en) Printed wiring board design CAD equipment for high-frequency analog circuits
US8099698B2 (en) Verification test failure analysis

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees