JP2967727B2 - 画像表示制御回路 - Google Patents

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は画像表示制御回路に
関し、特に画像データをデジタルデータとして画像メモ
リに記憶した後、入力される画像信号に同期した状態で
読み出しを行う際の同期制御を行う画像表示制御回路に
関する。

【０００１】

【従来の技術】画像信号をデジタルデータとして画像メ
モリに記憶した後、読み出しを行い表示する装置では、
画像メモリの制御を行う際、入力される画像信号に含ま
れる同期信号と同質のタイミングにより、その制御を行
う必要がある。 （従来例１）従来、この種の画像表示制御回路として、
図１２に示すような構成が知られている。この従来例で
は、同期分離回路により入力される画像信号から同期信
号を抜き出し、この同期信号を用いて画像メモリの制御
を行うことにより、入力される画像信号に対して同期し
た表示を得ていた。

【０００２】この従来装置は、入力画像信号から同期信
号を抜き出す同期分離回路１０１と、入力されるアナロ
グ画像信号をアナログ−デジタル変換するＡ／Ｄ変換器
１０２と、同期分離回路１０１からの同期信号を用いて
画像メモリ１０４へのアクセスの際のタイミングとアド
レス情報を発生するメモリ制御回路１０３と、デジタル
に変換された画像データを記憶する画像メモリ１０４
と、メモリ制御回路１０３により画像メモリ１０４から
読み出した画像データをデジタル−アナログ変換するＤ
／Ａ変換器１０５と、Ｄ／Ａ変換器１０５より出力され
る画像信号に対し同期分離回路１０１からの同期信号を
合成する同期合成回路１０６とから構成される。

【０００３】次に、この従来装置の動作について説明す
る。画像信号が加えられると、同期分離回路１０１は画
像信号から同期信号を抜き出す。この抜き出された同期
信号を用いメモリ制御回路１０３は、Ａ／Ｄ変換器１０
２によってデジタルに変換された画像データを画像メモ
リ１０４に書き込む際と、画像メモリ１０４からＤ／Ａ
変換器１０５に対する画像データを読み出す際のタイミ
ング及びアドレス情報を発生する。メモリ制御回路１０
３の制御により画像メモリ１０４から読み出された画像
データは、Ｄ／Ａ変換器１０５によりアナログの画像信
号に変換され、同期合成回路１０６により同期分離回路
１０１からの入力された画像信号から抜き出された同期
信号を合成し出力される。 （従来例２）また、従来の画像表示制御回路に対し、メ
モリ制御回路前段に入力される画像信号から抜き出され
る同期信号と同質の同期信号を発生する内部同期信号発
生回路と、この内部同期信号発生回路からの同期信号
と、画像信号から抜き出した同期信号とのどちらかを選
択する選択手段とを持つ構成例が知られている（特開平
２−０１３０８４）。

【０００４】図１３は、この従来装置の構成例を示すブ
ロック図である。

【０００５】この従来装置は、入力画像信号から同期信
号を抜き出す同期分離回路２０１と、入力される画像信
号から抜き出される同期信号と同質の同期信号を発生す
る同期発生回路２０２と、同期分離回路２０１からの同
期信号または同期発生回路２０２からの同期信号のいず
れかを選択し出力する内部同期制御回路２０３と、入力
されるアナログ画像信号をアナログ−デジタル変換する
Ａ／Ｄ変換器２０４と、内部同期制御回路２０３からの
同期信号を画像メモリ２０６へのアクセスの際のタイミ
ングとアドレス情報を発生するメモリ制御回路２０５
と、デジタルに変換された画像データを記憶する画像メ
モリ２０６と、メモリ制御回路２０５により画像メモリ
２０６から読み出した画像データをデジタル−アナログ
変換するＤ／Ａ変換器２０７と、Ｄ／Ａ変換器２０７よ
り出力される画像信号に対し内部同期制御回路２０３か
らの同期信号を合成する同期合成回路２０８とから構成
される。

【０００６】次に、この従来装置の動作について説明す
る。内部同期制御回路２０３は、画像信号が入力されて
いる場合は同期分離回路２０１により入力される画像信
号から抜き出された同期信号を出力し、画像信号が入力
されていない場合は同期発生回路２０２により発生され
る画像信号から抜き出される同期信号と同質の同期信号
を出力する。この内部同期制御回路２０３からの同期信
号を用いメモリ制御回路２０５は、Ａ／Ｄ変換器２０４
によってデジタルに変換された画像データを画像メモリ
２０６に書き込む際と、画像メモリ２０６からＤ／Ａ変
換器２０７に対する画像データを読み出す際のタイミン
グ及びアドレス情報を発生する。メモリ制御回路２０５
の制御により画像メモリ２０６から読み出された画像デ
ータは、Ｄ／Ａ変換器２０７によりアナログの画像信号
に変換され、同期合成回路２０８により内部同期制御回
路２０３からの同期信号を合成し出力される。

【０００７】

【発明が解決しようとする課題】第１の問題点は、図１
２の装置では、画像信号が入力されていない場合に、画
像メモリに対する読み込みおよび読み出しを行うための
タイミングが得られないことである。

【０００８】その理由は、入力される画像信号から抜き
出される同期信号を用いて、画像メモリに対する書き込
みおよび読み出しのタイミングの基準を得ているためで
ある。

【０００９】第２の問題点は、図１２および図１３の装
置では、入力画像信号の切り替わりの（たとえば入力画
像信号がＴＶからの出力でありチャンネル選択などの画
像信号の切り替わり）タイミングにおいて、切り替わる
前の画像信号に含まれる同期信号と切り替わった後の画
像信号に含まれる同期信号とは全くの無関係であるた
め、出力される画像信号に対して安定した同期信号を合
成することができず、表示する際に同期飛びが生じてし
まうことである。

【００１０】また、出力される画像信号に対して入力画
像信号から抜き出した同期信号を合成することにより、
入力画像信号に予め含まれる同期信号の持つジッタ量が
大きい場合に、通常の画像信号では、画像信号の色情報
を同期信号に対する色副搬送波の位相差情報を用いて再
現しているため、同期信号のジッタ量が大きい場合に表
示画像に対して安定した色再現が得られないという問題
も生じる。

【００１１】その理由は、内部により入力される画像信
号から抜き出される同期信号と同質の安定した内部同期
信号を発生し、内部同期信号を出力する画像信号に対し
て合成する手段が設けられていないためである。

【００１２】本発明の目的は、画像信号が入力されてい
ない場合にも、画像データ記憶手段に対する読み出しを
行うためのタイミングを得ることができる画像表示制御
回路を提供することである。

【００１３】本発明の他の目的は、たとえばチャンネル
選択などによる画像信号の切り替わりにおいても、表示
する際に同期飛びが生じてしまうことのない画像表示制
御回路を提供することである。

【００１４】本発明の他の目的は、入力画像信号に予め
含まれる同期信号の持つジッタ量が大きい場合にも、表
示画像に対して安定した色再現が得られる画像表示制御
回路を提供することである。

【００１５】

【課題を解決するための手段】本発明の画像表示制御回
路は、画像信号の有無にかかわらず、内部により発生す
る同期信号を、画像メモリへの書き込み・読み出しを行
うためのタイミングの発生に使用し、また画像信号の入
力がある場合には、その画像信号に含まれる同期信号
と、内部により発生する同期信号との間で同期を取る。
より具体的には、画像信号の入力の有無を検出する手段
（図１の１）と、入力画像信号から同期信号を抜き出す
手段（図１の２）と、入力画像信号に含まれる同期信号
と同質の同期信号を発生する手段（図１の３）と、画像
信号の入力の有無と入力される画像信号の同期信号から
出力する画像信号の同期系の制御を行う手段（図１の
４）と、入力画像信号に含まれる同期信号と入力画像信
号に含まれる同期信号と同質の同期信号との間を同期さ
せる手段（図１の５）と、入力画像信号に含まれる同期
信号と同質の同期信号を発生する手段により発生された
同期信号を用い画像メモリの制御を行う手段（図１の７
及び図１の９）と、出力する画像信号に対して入力画像
信号に含まれる同期信号と同質の同期信号を発生する手
段により発生された同期信号を合成する手段とを有す
る。

【００１６】また、画像信号の入力がない場合には画像
メモリに対する画像データの書き込みを中断することも
他の特徴である。具体的には、画像信号の入力がない場
合に画像メモリへの画像データの書き込みを中断するよ
う制御する手段（図４の４４）を含む。

【００１７】画像信号の入力の有無にかかわらず内部に
より発生された画像信号から分離して得られる同期信号
と同質の同期信号を、画像メモリからの画像データの読
み出しを行うためのタイミングの発生に使用している。
このため、入力画像信号に含まれる同期成分のジッタ量
が大きい場合でも安定した出力画像を得ることができ
る。

【００１８】画像信号の入力がある場合には、その画像
信号に含まれる同期信号と、内部により発生する画像信
号から分離して得られる同期信号と同質の同期信号との
間で同期を取る。このため、それらの同期信号間が非同
期である場合に出力画像に現れるモワレを防ぐことがで
きる。

【００１９】画像信号の入力が無い場合には画像メモリ
に対する画像データの書き込みを中断する。このため、
画像信号の入力の有無の切り替わりのタイミングにおけ
る出力画像の同期飛びを防ぐことができる。

【００２０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２１】図１は本発明の実施の形態の構成を示すブ
ロック図である。入力検出回路１は画像信号が入力され
ているかどうかを検出し検出結果を示す信号を出力す
る。同期分離回路２は、入力画像信号よりそれらの同期
信号成分を抜き出し、入力された画像信号の同期信号と
して個々に出力する。内部同期発生回路３は、電圧制御
発振回路（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌ
ｅｄ Ｏｃｓｉｌａｔｏｒ）５から出力されるピクセル
クロックを用い、同期分離回路２により画像信号から抜
き出される同期信号と同質の同期信号を発生する。同期
制御回路４は、同期分離回路２及び内部同期発生回路３
からの同期信号を入力し、入力検出回路１からの画像信
号の入力の有無の検出結果を示す信号から、内部の同期
系に対するタイミングの生成及び制御を行う。ＶＣＯ回
路５は、同期制御回路４からの制御を受けピクセルクロ
ックの発信周波数を調整し出力する。Ａ／Ｄ変換器６
は、アナログ画像信号をデジタル画像データに変換す
る。メモリ書き込み制御回路７は、同期制御回路４から
の同期信号を用い、画像メモリ８へＡ／Ｄ変換器６によ
りデジタルに変換された画像データを書き込む制御を行
う。画像メモリ８は、画像データを記憶するメモリであ
る。メモリ読み出し制御回路９は、内部同期発生回路３
からの同期信号を用い、Ｄ／Ａ変換器１０への画像デー
タを画像メモリ８から読み出す制御を行う。Ｄ／Ａ変換
器１０は、デジタル画像データをアナログ画像信号に変
換する。同期合成回路１１は、Ｄ／Ａ変換器１０からの
アナログ画像信号に対し内部同期発生回路３からの同期
信号を合成する。

【００２２】次に、内部同期発生回路３の詳細な構成に
ついて説明する。この内部同期発生回路３は、たとえば
カウンターと比較器の組合せで実現できる。

【００２３】図２は、本発明の実施の形態における内部
同期発生回路３の構成例を示すブロック図である。図２
において、内部同期発生回路３は、内部水平同期発生回
路３１と、内部垂直同期発生回路３２から構成される。
内部水平同期発生回路３１は、第１のカウンタ３１１、
第１の比較器３１２、第２の比較器３１３、第３の比較
器３１４、第１のセットリセットフリップフロップ（Ｆ
Ｆ）３１５、および第１のＯＲ回路３１６とにより構成
される。内部垂直同期発生回路３２は、第２のカウンタ
３２１、第４の比較器３２２、第５の比較器３２３、第
２のＦＦ３２４から構成される。

【００２４】内部水平同期発生回路３１および内部垂直
同期発生回路３２はほぼ同一構成のため、以下は、内部
水平同期発生回路３１を例に取り説明する。図２におい
て、第１のカウンタ３１１は、クロック端子３１７にＶ
ＣＯ回路５からのピクセルクロックを供給し、そのパル
ス数を計数して計数値を出力する。第１の比較器３１
２、第２の比較器３１３及び第３の比較器３１４は、予
め定めた設定値と計数値とが一致したときに一致信号を
発生する。ここで、第１の比較器３１２の一致信号は第
１のＦＦ３１５のリセット端子および第１のＯＲ回路３
１６に、第２の比較器３１３の一致信号は第１のＦＦ３
１５のセット端子に、第３の比較器３１４の一致信号は
第１のＯＲ回路３１６に供給される。また、第１の比較
器３１２の一致信号は第１のカウンタ３１１のリセット
端子に供給される。

【００２５】内部垂直同期発生回路３２として用いる場
合は、第２のカウンタ３２１のクロック端子３２５に第
１のＯＲ回路３１６の出力信号を入力すればよい。第
１、第２および第３の比較器３１２，３１３，３１４の
設定値は、ＶＣＯ回路５の発信周波数により決定すれば
よい。第４および第５の比較器３２２，３２３の設定値
は、出力する画像信号が１つの垂直同期期間に持つ水平
同期数により決定すればよい。

【００２６】内部水平同期発生回路３１及び内部垂直同
期発生回路３２の出力は、画像信号から抜き出される同
期信号と同質の同期信号として前述した各部へ供給され
る。

【００２７】次に、同期制御回路４の詳細な構成につい
て説明する。この同期制御回路４は、たとえばカウンタ
ーと比較器の組合せで実現できる。

【００２８】図３は、本発明の実施の形態における同期
制御回路４の構成例を示すブロック図である。図３にお
いて、同期制御回路４は、第３のカウンタ４１、第４の
カウンタ４２、第６の比較器４３、およびバッファ４４
から構成される。第３のカウンタ４１は、クロック端子
４５に、同期分離回路２からの入力画像信号から抜き出
した同期信号成分のうちの水平同期信号を供給し、その
パルス数を計数して計数結果を出力する。同期分離回路
２からの入力画像信号から抜き出した同期信号成分のう
ちの垂直同期信号は、第３のカウンタ４１のリセット端
子に供給され第３のカウンタ４１をリセットする。第４
のカウンタ４２は、クロック端子４５に、内部同期発生
回路３からの同期信号成分のうちの水平同期信号を供給
し、そのパルス数を計数して計数結果を出力する。第６
の比較器４３は、入力検出回路１からの検出結果を示す
信号をイネーブル信号とし、入力画像信号がある場合
は、同期分離回路２からの入力画像信号から抜き出した
同期信号成分のうちの垂直同期信号のタイミングによ
り、第３および第４のカウンタ４１，４２の計数結果を
比較し、その比較結果を示すデータを出力する。第６の
比較器４３はまた、入力検出回路１からの検出結果を示
す信号が入力画像信号が無いことを示す状態である場
合、その状態の間一定のデータを出力する。同期分離回
路２からの入力画像信号から抜き出した同期信号成分の
うちの垂直同期信号はまた、第３および第４のカウンタ
４１，４２のリセット端子に供給され第３及び第４のカ
ウンタ４１，４２をリセットする。バッファ４４は、メ
モリ書き込み制御回路７に対し、入力検出回路１からの
検出結果を示す信号が入力画像信号が有ることを示す状
態である場合、同期分離回路２により入力画像信号から
抜き出した同期信号を出力し、入力検出回路１からの検
出結果を示す信号が入力画像信号が無いことを示す状態
である場合、その出力を中断する。

【００２９】次に、図１の回路の動作について、図面を
参照して説明する。

【００３０】一般に画像信号には映像情報とともに、表
示画像を形取るための同期情報も複合されている。本発
明では、画像入力端子１２に対する入力画像信号をＮＴ
ＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙ
ｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）方式もしくは、ＰＡＬ
（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｎｇ ｂｙ Ｌｉｎ
ｅ）方式の画像信号と仮定し、同期信号としては水平同
期信号、垂直同期信号およびフィールド情報が複合され
ているものとする。

【００３１】入力検出回路１は、画像入力端子１２に対
する画像信号の入力の有無を監視し、その状態を示す入
力検査結果信号を発生する。

【００３２】図４は入力検出回路１の動作を示すタイミ
ング図である。図４を参照すると、Ｔ０１およびＴ０２
において、Ｔ０１では無信号状態から画像信号が入力さ
れたことを検出し、Ｔ０２では画像信号有りの状態から
無信号状態に遷移したことを検出しており、その状態を
示す検出結果信号を発生している。

【００３３】図５は同期分離回路２の動作を示すタイミ
ング図である。同期分離回路２は、図５に示すように、
画像入力端子１２に対する入力画像信号から、その画像
信号に含まれる同期信号成分を分離し、同期制御回路４
に供給している。

【００３４】内部同期発生回路３は、クロック端子１３
にＶＯＣ回路５からのピクセルクロックを受け、同期分
離回路２により入力画像信号から抜き出される同期信号
と同質の同期信号を常に発生し続ける。内部同期発生回
路３は、図２に示すように、たとえばカウンタと比較器
の組合せにより実現できる。

【００３５】図６は内部同期発生回路３の動作を示すタ
イミング図である。図６を参照すると、Ｔ１１において
第１のカウンタ３１１のカウント値と第１の比較器３１
２の設定値が一致したことを示す一致信号により第１の
ＦＦ３１５をリセットし、Ｔ１２において第１のカウン
タ３１１のカウント値と第２の比較器３１３の設定値が
一致したことを示す一致信号により第１のＦＦ３１４を
セットすることにより、図５に示される同期分離回路２
により入力画像信号から抜き出される水平同期信号と同
質の水平同期信号を発生している。また、Ｔ１１におい
て第１のカウンタ３１１のカウント値と第１の比較器３
１２の設定値が一致したことを示す一致信号と、Ｔ１３
において第１のカウンタ３１１のカウント値と第３の比
較器３１４の設定値が一致したことを示す一致信号によ
り、内部垂直同期発生回路３２の第２のカウンタ３２１
のクロック信号となる、水平同期信号半分の周期のパル
スを発生している。また、Ｔ１４において第２のカウン
タ３２１のカウント値と第４の比較器３２２の設定値が
一致したことを示す一致信号により第２のＦＦ３２４を
リセットし、Ｔ１５において第２のカウンタ３２１のカ
ウント値と第５の比較器３２３の設定値が一致したこと
を示す一致信号により第２のＦＦ３２４をセットするこ
とにより、図５に示される同期分離回路２により入力画
像信号から抜き出される垂直同期信号と同質の垂直同期
信号を発生している。

【００３６】同期制御回路４は、画像入力端子１２に対
して画像信号が入力されている場合、同期分離回路２の
同期信号と内部同期発生回路３の同期信号を受け、垂直
同期区間における同期分離回路２の同期信号と内部同期
発生回路３の同期信号との差分値を示す情報をＶＣＯ回
路５に対して常に発生し続ける。また、画像入力端子１
２に対して画像信号が入力されている場合には、メモリ
書き込み制御回路７に対して、画像メモリ８への画像デ
ータの書き込みのタイミング情報として同期分離回路２
の同期信号を出力する。

【００３７】同期制御回路４はまた、画像入力端子１２
に対して画像信号が入力されていない場合、ＶＣＯ回路
５に対する情報として、擬似的に垂直同期区間における
同期分離回路２の同期信号と内部同期発生回路３の同期
信号との差分値が無いことを示す情報を常に発生し続け
る。また、画像入力端子１２に対して画像信号が入力さ
れていない場合には、メモリ書き込み制御回路７に対し
て、画像メモリ８への画像データの書き込みのタイミン
グ情報を出力せず、画像メモリ８へのデータの書き込み
を中断する。メモリ読み出し制御回路９に対しては、画
像メモリ８からの画像データの読み出しのタイミング情
報として、内部同期発生回路３からの同期信号を常に出
力し続ける。

【００３８】同期制御回路４は、図３に示すように、た
とえばカウンタ、比較器及びバッファの組合せにより実
現できる。

【００３９】図７は同期制御回路４の動作を示すタイミ
ング図である。図７を参照すると、Ｔ２１において同期
分離回路２からの垂直同期信号のタイミングにより、第
３のカウンタ４１における同期分離回路２からの水平同
期信号の計数値と、第４のカウンタ４２における内部同
期発生回路３からの水平同期信号の計数値とを第６の比
較器４３により比較し、その比較結果をＶＣＯ回路５に
対して出力している。また、Ｔ２２において入力検出回
路１の入力検出結果出力が、画像信号の入力が無くなっ
たことを示す状態に遷移した場合、ＶＣＯ回路５に対し
て、第３のカウンタ４１における同期分離回路２からの
水平同期信号の計数値と、第４のカウンタ４２における
内部同期発生回路３からの水平同期信号の計数値とが、
等しいことを示す値を出力している。また、Ｔ２２にお
いてメモリ書き込み制御回路７への同期信号の出力を中
断し、同期信号成分における非アクティブとなるような
情報を出力し続けている。

【００４０】ＶＣＯ回路５は、同期制御回路４からの、
垂直同期区間における同期分離回路２の同期信号と、内
部同期発生回路３の同期信号との差分値を示す情報によ
り、出力するピクセルクロックの発振周波数を変化さ
せ、内部同期発生回路３に対し供給する。垂直同期区間
における同期分離回路２の同期信号と、内部同期発生回
路３の同期信号との差分値を示す情報により調整された
ピクセルクロックを用いて、内部同期発生回路３におい
て内部の同期信号を発生することにより、画像入力端子
１２に対して画像信号が入力されている場合には、同期
分離回路２の同期信号と内部同期発生回路３の同期信号
との間で同期を取ることができる。

【００４１】次に、本発明の実施の形態の効果について
説明する。本発明の実施の形態では、画像入力端子に対
する画像信号の入力の有無にかかわらず、内部に予め備
えられた、内部同期発生回路３からの画像信号から分離
して得られる同期信号と同質の同期信号を、画像メモリ
８からの画像データの読み出しを行うためのタイミング
の発生に使用しているため、入力画像信号に含まれる同
期成分のジッタ量が大きい場合でも安定した出力画像を
得ることができる。

【００４２】また、画像信号の入力がある場合では、そ
の画像信号に含まれる同期信号と、内部により発生する
同期信号との間で同期を取ることにより、それらの同期
信号間が非同期である場合に出力画像に現れるモワレを
防ぐことができる。

【００４３】さらに、画像信号の入力が無い場合には画
像メモリ８に対する画像データの書き込みを中断してい
るため、画像信号の入力の有無の切り替わりのタイミン
グにおける出力画像の同期飛びを防ぐことができる。

【００４４】次に、本発明の第１の実施の形態の一実施
例の動作を詳細に説明する。

【００４５】図１を参照すると、たとえば画像入力端子
１２に供給される画像信号が、ＮＴＳＣ方式の画像信号
で、Ａ／Ｄ変換器６およびＤ／Ａ変換器１０に供給する
ピクセルクロックのサンプリング周波数を１４．３１８
ＭＨｚとしたとする。

【００４６】ＮＴＳＣ方式の画像信号では、１つの水平
同期区間は１４．３１８ＭＨｚのピクセルクロックにお
いて９１０サイクルで、また水平同期信号としてのアク
ティブ区間は１４．３１８ＭＨｚのピクセルクロックに
おいて６７サイクルである。

【００４７】第１のカウンタ３１１は、１４．３１８Ｍ
Ｈｚのピクセルクロックを用いてＮＴＳＣ方式の水平同
期信号を発生する上で、最低でも１０ｂｉｔのカウンタ
で構成され、第１、第２および第３の比較器３１２，３
１３，３１４も第１のカウンタ３１１のカウント値との
比較を取る必要があるため最低でも１０ｂｉｔの比較器
である必要がある。

【００４８】第１のカウンタ３１１は、１４．３１８Ｍ
Ｈｚのピクセルクロックのパルス数を常に計数し続け、
１つの水平同期区間を示すピクセルクロックのサイクル
数９１０を設定値として持つ第１の比較器３１２（ただ
しカウント値は整数であるため設定値は９０９）の一致
信号によりリセットされる。第１のＦＦ３１５は第１の
比較器３１２の一致信号によりリセットされ、また水平
同期信号のアクティブ区間を示すピクセルクロックのサ
イクル数６７を設定値として持つ第２の比較器３１３
（ただしカウント値は整数であるため設定値は６６）の
一致信号によりセットされる。また、第１のＯＲ回路３
１６には、第１の比較器３１２の一致信号と、水平同期
信号の半分の周期を示すピクセルクロックのサイクル数
４５５を設定値として持つ第３の比較器３１４（ただし
カウント値は整数であるため設定値は４５４）の一致信
号とが入力される。つまり本実施例では、図６における
Ｔ１１での第１のカウンタ３１１のカウント値は９０９
となり、Ｔ１２でのカウント値は６６となり、Ｔ１３で
のカウント値は４５４となる。これにより、ＮＴＳＣ方
式の水平同期信号を発生することができ、また水平同期
信号の半分の周期のパルスを発生することができる。

【００４９】なお、本実施例ではＶＣＯ回路５の発信周
波数を１４．３１８ＭＨｚとしたが他の周波数であって
も、ＮＴＳＣ方式により定められて、水平同期信号を生
成することができる周波数であれば問題はなく任意であ
る。また、本実施例では、画像入力端子１２に供給され
る画像信号は、ＮＴＳＣ方式の画像信号としたが、映像
情報とともに表示画像を形取るための同期情報も複合さ
れている画像信号であればＰＡＬ方式等の画像信号でも
問題はない。ただし、この場合ＶＣＯ回路５の発信周波
数もＰＡＬ方式等で定められた水平同期信号を生成しう
る周波数である必要がある。

【００５０】次に、本発明の第１の実施の形態の他の一
実施例の動作を詳細に説明する。

【００５１】図１を参照すると、たとえば画像入力端子
１２に供給される画像信号が、ＮＴＳＣ方式の画像信号
であるとする。

【００５２】ＮＴＳＣ方式の画像信号では、１つの垂直
同期区間は水平同期信号において２６２．５サイクル
で、また垂直同期信号としてのアクティブ区間は水平同
期信号において３サイクルである。

【００５３】第２のカウンタ３２１は、第１のＯＲ回路
３１６のパルスを用いてＮＴＳＣ方式の垂直同期信号を
発生する上で、最低でも１０ｂｉｔのカウンタで構成さ
れ、第４および第５の比較器３２２，３２３も第２のカ
ウンタ３２１のカウント値との比較を取る必要があるた
め最低でも１０ｂｉｔの比較器である必要がある。

【００５４】第２のカウンタ３２１は、第１のＯＲ回路
３１６のパルス数を常に計数し続け、１つの垂直同期区
間を示す第１のＯＲ回路３１６のパルスのサイクル数５
２５を設定値として持つ第４の比較器３２２（ただしカ
ウント値は整数であるため設定値は５２４）の一致信号
によりリセットされる。第２のＦＦ３２４は第４の比較
器３２２の一致信号によりリセットされ、また垂直同期
信号のアクティブ区間を示す第１のＯＲ回路３１６のパ
ルスのサイクル数６を設定値として持つ第５の比較器３
２３（ただしカウント値は整数であるため設定値は５）
の一致信号によりセットされる。つまり本実施例では、
図６におけるＴ１４での第２のカウンタ３２１のカウン
ト値は５２４となり、Ｔ１５でのカウント値は５とな
る。これにより、ＮＴＳＣ方式の垂直同期信号を発生す
ることができる。

【００５５】なお、本実施例では、ＮＴＳＣ方式の画像
信号に対する垂直同期信号を生成するよう構成されてい
るが、映像情報とともに表示画像を形取るための同期情
報も複合されている画像信号であればＰＡＬ方式等の画
像信号でも問題はない。

【００５６】次に、本発明の第１の実施の形態の一実施
例の動作を詳細に説明する。

【００５７】図１を参照すると、たとえば画像入力端子
１２に供給される画像信号が、ＮＴＳＣ方式の画像信号
で、ＶＣＯ回路５により発生するピクセルクロックの基
準周波数を１４．３１８ＭＨｚとしたとする。

【００５８】同期制御回路４において、第３および第４
のカウンタ４１，４２の精度は、ＮＴＳＣ方式の画像信
号の持つ、１画面分の画像内に含まれる水平同期信号の
５２５サイクルをカウントする必要があるため最低１０
ｂｉｔ必要である。このため、第６の比較器４３からの
比較結果出力も１０ｂｉｔとする。

【００５９】ＶＣＯ回路５により発生されるピクセルク
ロックは、画像信号における色副搬送波を再生するた
め、その色再現性を考慮に入れて、同期制御回路４から
供給される比較結果出力をもとに、１４．３１８ＭＨｚ
を基準として０．５％の精度で周波数が変化するものと
する。

【００６０】これにより、同期分離回路２からの同期信
号と内部同期発生回路３の同期信号間の同期が大きくは
ずれ、ＶＣＯ回路５の発信周波数を変化させ追従させよ
うとしても、表示する画像に対して安定した色再現が得
られる。

【００６１】なお、本実施例では基準の発信周波数を１
４．３１８ＭＨｚとしたが他の周波数であっても問題は
なく任意である。また、本実施例では、画像入力端子１
２に供給される画像信号が、ＮＴＳＣ方式の画像信号と
したが、映像情報とともに表示画像を形取るための同期
情報も複合されている画像信号であればＰＡＬ方式の画
像信号でも問題はない。

【００６２】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。

【００６３】図８は本発明の他の実施の形態の構成を示
すブロック図である。また、図９は本発明の他の実施の
形態における第１および第２のセレクタ５２，５３の動
作を示すタイミング図である。

【００６４】図８を参照すると、画像データを一旦記憶
する手段として、第１の画像メモリ８と第２の画像メモ
リ５１の二面を設けられている。また、画像メモリ８お
よび画像メモリ５１の前段に第１のセレクタ５２と、第
２のセレクタ５３が設けられている。

【００６５】同期制御回路３は、入力検出回路１からの
検出結果信号により、その検出結果信号が画像信号の入
力が得られていない状態を示す場合、メモリ書き込み制
御回路７への同期信号の供給を止めて画像メモリ８への
画像データの書き込みを中断するため、画像メモリ８へ
の画像データの書き込みを行っている途中で、画像信号
の入力がある状態から無い状態に切り替わった場合に、
画像メモリ８には書き込みが中断された領域を境に時間
軸情報の異なる画像データが記憶されていることにな
る。このため表示する画像データとしてメモリ読み出し
制御回路９により、画像メモリ８から読み出した画像デ
ータを用いると、書き込みが中断された領域を境として
モワレが生じてしまう。

【００６６】この実施の形態では、画像データを一旦記
憶する画像データ記憶手段として、第１の画像メモリ８
と第２の画像メモリ５１の二面を設け、第１のセレクタ
５２および第２のセレクタ５３により、図９に示すよう
に、表示画像の１画面分ごとに書き込みおよび読み出し
を行う面を切り替える。また、それぞれのセレクタ間で
は、書き込みを行う面と読み出しを行う面が相互するよ
うに制御する。メモリ読み出し制御回路９はまた、画像
データの書き込みを行っている途中で、画像信号の入力
がある状態から無い状態に切り替わった場合には、途中
で書き込みが中断された面とは逆の画像メモリから画像
データを読み続けるように制御することで、画像データ
記憶手段を一面しか持たない場合に対し、書き込みが中
断された場合でも表示する画像にモワレのない画像を得
ることができる。

【００６７】本発明の第２の実施の形態は、第１の実施
の形態の効果に加えて、画像信号の入力がある状態から
無い状態に切り替わった場合にも、表示する画像にモワ
レのない画像を得ることができる。

【００６８】次に、本発明の第３の実施の形態について
図面を参照して詳細に説明する。

【００６９】図１０は本発明の他の実施の形態の構成を
示すブロック図である。また、図１１は本発明の他の実
施の形態における第１および第２のセレクタ５２，５３
の動作を示すタイミング図である。

【００７０】図１０を参照すると、画像データを一旦記
憶する手段として、第３の画像メモリ５４と第４の画像
メモリ５５の二面が設けられている。また、第２の実施
の形態と同様に画像メモリ８および画像メモリ５１の前
段に第１のセレクタ５２と、第２のセレクタ５３が設け
られている。第２の実施の形態を用いることにより画像
信号の入力がある状態から無い状態に切り替わった場合
にも、表示する画像にモワレのない画像を得ることがで
きるが、１画面分の画像メモリを二面という、大きなサ
イズの画像データ記憶手段を持たなければならないこと
になる。

【００７１】この実施の形態では、ＮＴＳＣ方式のよう
なフィールド情報を持った画像信号である場合に、第２
の実施の形態における二面の画像メモリのサイズを１画
面分ではなく１フィールド分とし、図１１のように、第
１および第２のセレクタ５２，５３のセレクト信号を入
力される画像信号から分離されるフィールド情報を用
い、第３および第４の画像メモリ５４，５５に対する画
像データの書き込みおよび読み出しを制御する。また、
メモリ読み出し制御回路９は、画像データの書き込みを
行っている途中で、画像信号の入力がある状態から無い
状態に切り替わった場合に、途中で書き込みが中断され
た側のフィールドの面とは逆のフィールドの面からの画
像データを、両フィールド共通の画像データとして読み
続けるように制御することで、小さいサイズの画像デー
タ記憶手段においても、書き込みが中断された場合でも
表示する画像にモワレのない画像を得ることができる。

【００７２】本発明の第３の実施の形態は、第１の実施
の形態および第２の実施の形態における効果に加えて、
本画像表示制御回路を構成する画像データ記憶手段のサ
イズを小さくすることができる。

【００７３】

【発明の効果】第１の効果は、入力画像信号に含まれる
同期成分のジッタ量が大きい場合でも安定した出力画像
を得られることである。その理由は、画像信号の入力の
有無にかかわらず、内部に予め備えられた、内部同期発
生手段からの画像信号から分離して得られる同期信号と
同質の同期信号を、画像データ記憶手段からの画像デー
タの読み出しを行うためのタイミングの発生に使用して
いるためである。

【００７４】第２の効果は、画像信号の入力がある場合
において、その画像信号に含まれる同期信号と、内部同
期発生手段による同期信号との間が非同期である場合に
出力画像に現れるモワレを防ぐことができる。その理由
は、画像信号に含まれる同期信号と、内部同期発生手段
による同期信号との間で同期を取る手段を設けたためで
ある。

【００７５】第３の効果は、画像信号の入力の有無の切
り替わりのタイミングにおける出力画像の同期飛びを防
げることである。その理由は、画像信号の入力が無い場
合には画像データ記憶手段に対する画像データの書き込
みを中断しているためである。

【００７６】第４の効果は、画像データの書き込みを行
っている途中で、画像信号の入力がある状態から無い状
態に切り替わった場合にも、表示する画像にモワレのな
い画像を得ることができる。その理由は、画像データ記
憶手段を二面持ち、画像データの書き込みを行っている
途中で、画像信号の入力がある状態から無い状態に切り
替わった場合、途中で書き込みが中断された面とは逆の
画像データ記憶手段から画像データを読み続けるように
制御するためである。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示すブロック図で
ある。

【図２】図１の内部同期発生回路３の構成を示すブロッ
ク図である。

【図３】図１の同期制御回路４の構成を示すブロック図
である。

【図４】入力検出回路１の動作を説明するためのタイミ
ングチャートである。

【図５】同期分離回路２の動作を説明するためのタイミ
ングチャートである。

【図６】内部同期発生回路３の動作を説明するためのタ
イミングチャートである。

【図７】同期制御回路４の動作を説明するためのタイミ
ングチャートである。

【図８】本発明の第２の実施の形態を示すブロック図で
ある。

【図９】第２の実施の形態におけるセレクタ５２，５３
の動作を説明するためのタイミングチャートである。

【図１０】第３の実施の形態を示すブロック図である。

【図１１】第３の実施の形態におけるセレクタ５２，５
３の動作を説明するためのタイミングチャートである。

【図１２】従来例１の構成を示すブロック図である。

【図１３】従来例２の構成を示すブロック図である。

【符号の説明】

１ 入力検出回路 ２ 同期分離回路 ３ 内部同期発生回路 ４ 同期制御回路 ５ ＶＣＯ回路 ６ Ａ／Ｄ変換器 ７ メモリ書き込み制御回路 ８ 画像メモリ ９ メモリ読み出し制御回路 １０ Ｄ／Ａ変換器 １１ 同期合成回路 １２ 画像入力端子 １３ 内部同期発生回路のクロック端子 ３１ 内部水平同期発生回路 ３２ 内部垂直同期発生回路 ３１１ 第１のカウンタ ３１２ 第１の比較器 ３１３ 第２の比較器 ３１４ 第３の比較器 ３１５ 第１のＦＦ ３１６ 第１のＯＲ回路 ３１７ 第１のカウンタのクロック端子 ３２１ 第２のカウンタ ３２２ 第４の比較器 ３２３ 第５の比較器 ３２４ 第２のＦＦ ３２５ 第２のカウンタのクロック端子 ４１ 第３のカウンタ ４２ 第４のカウンタ ４３ 第６の比較器 ４４ バッファ

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 入力される画像信号に含まれる同期成分
   を分離する同期分離手段と、前記同期分離手段により分
   離された同期成分と同質の同期成分を発生する内部同期
   発生手段と、前記同期分離手段により分離された同期成
   分と前記内部同期発生手段による同期信号との間で、フ
   ェーズロックループ構成を用いて同期するよう制御する
   同期制御手段と、前記同期制御手段の制御により発生す
   るピクセルクロックの周波数を変化させるピクセルクロ
   ック発生手段とを有し、前記内部同期発生手段による同
   期成分を用いて安定した表示画像を得る画像表示制御回
   路において、 画像信号が入力されていることが検出されている場合
   に、画像信号に含まれる同期成分と、前記内部同期発生
   手段による同期成分との間の同期を取る同期制御手段を
   有することを特徴とする画像表示制御回路。
2. 【請求項２】 入力される画像信号に含まれる同期成分
   を分離する同期分離手段と、前記同期分離手段により分
   離された同期成分と同質の同期成分を発生する内部同期
   発生手段と、前記同期分離手段により分離された同期成
   分と前記内部同期発生手段による同期信号との間で、フ
   ェーズロックループ構成を用いて同期するよう制御する
   同期制御手段と、前記同期制御手段の制御により発生す
   るピクセルクロックの周波数を変化させるピクセルクロ
   ック発生手段とを有し、前記内部同期発生手段による同
   期成分を用いて安定した表示画像を得る画像表示制御回
   路において、 画像信号を一旦保持する画像データ記憶手段に対する書
   き込みを、画像信号の入力がない場合に中断する手段を
   有することを特徴とする画像表示制御回路。
3. 【請求項３】 入力される画像信号に含まれる同期成分
   を分離する同期分離手段と、前記同期分離手段により分
   離された同期成分と同質の同期成分を発生する内部同期
   発生手段と、前記同期分離手段により分離された同期成
   分と前記内部同期発生手段による同期信号との間で、フ
   ェーズロックループ構成を用いて同期するよう制御する
   同期制御手段と、前記同期制御手段の制御により発生す
   るピクセルクロックの周波数を変化させるピクセルクロ
   ック発生手段とを有し、前記内部同期発生手段による同
   期成分を用いて安定した表示画像を得る画像表示制御回
   路に おいて、 前記画像データ記憶手段を二画面分持ち、表示画像の１
   画面分ごとに書き込みおよび読み出しを行う面を切り替
   え、書き込みを行う面と読み出しを行う面が相互するよ
   うに制御することを特徴とする画像表示制御回路。
4. 【請求項４】 入力される画像信号に含まれる同期成分
   を分離する同期分離手段と、前記同期分離手段により分
   離された同期成分と同質の同期成分を発生する内部同期
   発生手段と、前記同期分離手段により分離された同期成
   分と前記内部同期発生手段による同期信号との間で、フ
   ェーズロックループ構成を用いて同期するよう制御する
   同期制御手段と、前記同期制御手段の制御により発生す
   るピクセルクロックの周波数を変化させるピクセルクロ
   ック発生手段とを有し、前記内部同期発生手段による同
   期成分を用いて安定した表示画像を得る画像表示制御回
   路において、 フィールド情報を持つ画像信号において、前記画像デー
   タ記憶手段の１画面分サイズを１フィールド分として二
   面持ち、表示画像の１フィールド分ごとに書き込みおよ
   び読み出しを行う面を切り替え、書き込みを行う面と読
   み出しを行う面が相互するように制御することを特徴と
   する画像表示制御回路。
5. 【請求項５】 入力される画像信号に含まれる同期成分
   を分離する同期分離手段と、前記同期分離手段により分
   離された同期成分と同質の同期成分を発生する内部同期
   発生手段と、前記同期分離手段により分離された同期成
   分と前記内部同期発生手段による同期信号との間で、フ
   ェーズロックループ構成を用いて同期するよう制御する
   同期制御手段と、前記同期制御手段の制御により発生す
   るピクセルクロックの周波数を変化させるピクセルクロ
   ック発生手段とを有し、前記内部同期発生手段による同
   期成分を用いて安定した表示画像を得る画像表示制御回
   路において、 １つのフィールドの画像データを、両フィールド共通の
   画像データとして表示するように制御することを特徴と
   する画像表示制御回路。