JP2953465B1 - Constant current drive circuit - Google Patents
Constant current drive circuitInfo
- Publication number
- JP2953465B1 JP2953465B1 JP10229650A JP22965098A JP2953465B1 JP 2953465 B1 JP2953465 B1 JP 2953465B1 JP 10229650 A JP10229650 A JP 10229650A JP 22965098 A JP22965098 A JP 22965098A JP 2953465 B1 JP2953465 B1 JP 2953465B1
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- constant current
- switching transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Abstract
【要約】
【課題】 コストを上昇させることなく入力された信号
に応じた定電流を供給することができる定電流駆動回路
を提供する。
【解決手段】 入力端子１に抵抗３が接続されている。
また、抵抗３にドレイン及びゲートが接続されたトラン
ジスタ４が設けられている。また、トランジスタ４のド
レイン及びゲートに一端が接続されたスイッチ用トラン
ジスタ６が設けられている。そして、スイッチ用トラン
ジスタ６のゲートには、スイッチ用トランジスタ６の導
通／遮断の制御を行うためのアドレス信号が入力される
制御端子２が接続されている。また、スイッチ用トラン
ジスタ６の他端には、電荷保持容量素子７の一方の電極
が接続されている。電荷保持容量素子７の他方の電極
は、接地端子１１に接続されている。更に、スイッチ用
トランジスタ６の前記他端にゲートが接続されたトラン
ジスタ５が設けられている。また、トランジスタ５のド
レインには、負荷８が接続されている。To provide a constant current driving circuit capable of supplying a constant current according to an input signal without increasing cost. A resistor is connected to an input terminal.
Further, a transistor 4 having a drain and a gate connected to the resistor 3 is provided. Further, a switching transistor 6 having one end connected to the drain and the gate of the transistor 4 is provided. The gate of the switching transistor 6 is connected to the control terminal 2 to which an address signal for controlling conduction / interruption of the switching transistor 6 is input. The other end of the switching transistor 6 is connected to one electrode of a charge storage capacitor 7. The other electrode of the charge storage capacitor 7 is connected to the ground terminal 11. Further, a transistor 5 having a gate connected to the other end of the switching transistor 6 is provided. A load 8 is connected to the drain of the transistor 5.
Description
【０００１】[0001]
【発明の属する技術分野】本発明はアクティブマトリク
ス方式の有機エレクトロルミネセント素子等に好適な定
電流駆動回路に関し、特に、内蔵されるカレントミラー
回路の整合性の向上を図った定電流駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant current driving circuit suitable for an active matrix type organic electroluminescent device and the like, and more particularly to a constant current driving circuit for improving the matching of a built-in current mirror circuit. .
【０００２】[0002]
【従来の技術】従来、アクティブマトリックス方式の有
機エレクトロルミネセント（ＥＬ）素子等に定電流駆動
回路が使用されている。図７は従来の定電流駆動回路を
示す回路図である。2. Description of the Related Art Conventionally, a constant current drive circuit has been used for an active matrix type organic electroluminescent (EL) element or the like. FIG. 7 is a circuit diagram showing a conventional constant current drive circuit.
【０００３】従来の定電流駆動回路においては、入力端
子１０１に抵抗１０３が接続されている。また、抵抗１
０３にドレイン及びゲートが接続されたトランジスタ１
０４が設けられている。トランジスタ１０４のソースに
は、スイッチ用トランジスタ１０６のドレインが接続さ
れている。そして、スイッチ用トランジスタ１０６のゲ
ートには、スイッチ用トランジスタ１０６の導通／遮断
の制御を行うためのアドレス信号が入力される制御端子
１０２が接続され、スイッチ用トランジスタ１０６のソ
ースには、接地端子１１１が接続されている。In a conventional constant current drive circuit, a resistor 103 is connected to an input terminal 101. The resistance 1
Transistor 1 whose drain and gate are connected to 03
04 is provided. The drain of the switching transistor 106 is connected to the source of the transistor 104. The gate of the switching transistor 106 is connected to a control terminal 102 to which an address signal for controlling ON / OFF of the switching transistor 106 is input. The source of the switching transistor 106 is connected to a ground terminal 111. Is connected.
【０００４】また、トランジスタ１０４のドレイン及び
ゲートには、電荷保持容量素子１０７の一方の電極が接
続されている。電荷保持容量素子１０７の他方の電極
は、接地端子１１１に接続されている。更に、トランジ
スタ１０４のドレイン及びゲートにゲートが接続された
トランジスタ１０５が設けられている。トランジスタ１
０５のソースは接地端子１１１に接続されている。ま
た、トランジスタ１０５のドレインには、負荷１０８が
接続されている。負荷１０８は、例えば定電流駆動を要
する有機ＥＬ素子である。そして、負荷１０８には、電
源端子１１０が接続されている。このようにして構成さ
れた従来の定電流駆動回路には、トランジスタ１０４及
び１０５からなるカレントミラー回路が含まれている。[0004] One electrode of a charge storage capacitor 107 is connected to the drain and gate of the transistor 104. The other electrode of the charge storage capacitor 107 is connected to the ground terminal 111. Further, a transistor 105 whose gate is connected to the drain and the gate of the transistor 104 is provided. Transistor 1
The source of 05 is connected to the ground terminal 111. The load 108 is connected to the drain of the transistor 105. The load 108 is, for example, an organic EL element requiring constant current driving. The power supply terminal 110 is connected to the load 108. The conventional constant current drive circuit configured as described above includes a current mirror circuit including transistors 104 and 105.
【０００５】そして、入力端子１０１に入力された信号
の電圧に応じて抵抗１０３に電流が流れる。このとき、
スイッチ用トランジスタ１０６が導通状態であれば、ト
ランジスタ１０５に抵抗１０３に流れる電流に比例した
電流がドレイン電流として流れ、負荷１０８にも電流が
流れる。一方、スイッチ用トランジスタ１０６が遮断状
態であれば、トランジスタ１０５にはドレイン電流が流
れないので、負荷１０８にも電流は流れない。このよう
にして、負荷１０８に流れる定電流の導通／遮断が制御
される。Then, a current flows through the resistor 103 in accordance with the voltage of the signal input to the input terminal 101. At this time,
When the switching transistor 106 is on, a current proportional to the current flowing through the resistor 103 flows through the transistor 105 as a drain current, and the current also flows through the load 108. On the other hand, when the switching transistor 106 is in the cutoff state, no drain current flows through the transistor 105, and thus no current flows through the load 108. In this way, the conduction / interruption of the constant current flowing through the load 108 is controlled.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上述の
従来の定電流駆動回路においては、スイッチ用トランジ
スタ１０６のオン抵抗及びソース電流による電圧降下の
ためにカレントミラー回路の整合性が悪化し、負荷１０
８に入力端子１０１の信号レベルに応じた定電流が供給
されないという問題点がある。However, in the above-described conventional constant current drive circuit, the matching of the current mirror circuit deteriorates due to the voltage drop due to the on-resistance and the source current of the switching transistor 106, and the load 10
8 has a problem that a constant current corresponding to the signal level of the input terminal 101 is not supplied.
【０００７】また、これを防止するためにスイッチ用ト
ランジスタ１０６のサイズを大きくしてそのオン抵抗を
小さくすることが考えられるが、これを半導体集積回路
で構成しようとする場合、チップサイズが増大するた
め、コストの上昇につながる。また、例えば有機ＥＬ素
子の駆動回路として薄膜トランジスタ（ＴＦＴ）を使用
する場合、スイッチ用トランジスタに大きなサイズが必
要となるため、画素の占有率が減って開口率が低下して
輝度が低下してしまう。この場合には、輝度を通常使用
レベルまで上昇させるために定電流値を上げる等の対策
が必要となり、近時の省電力化に逆行するものとなる。In order to prevent this, it is conceivable to increase the size of the switching transistor 106 to reduce its on-resistance. However, when this is to be implemented by a semiconductor integrated circuit, the chip size increases. This leads to an increase in cost. In addition, for example, when a thin film transistor (TFT) is used as a driving circuit of an organic EL element, a large size is required for a switching transistor, so that the pixel occupancy is reduced, the aperture ratio is reduced, and the luminance is reduced. . In this case, it is necessary to take measures such as increasing the constant current value in order to raise the luminance to the normal use level, which is against the recent power saving.
【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、コストを上昇させることなく入力された信
号に応じた定電流を供給することができる定電流駆動回
路を提供することを目的とする。The present invention has been made in view of the above problems, and has as its object to provide a constant current driving circuit capable of supplying a constant current corresponding to an input signal without increasing cost. And
【０００９】[0009]
【課題を解決するための手段】本発明に係る定電流駆動
回路は、入力端子と、この入力端子にドレインが接続さ
れ接地にソースが接続された第１のトランジスタと、こ
の第１のトランジスタのゲート及びドレインに接続され
たスイッチ用トランジスタと、このスイッチ用トランジ
スタのゲートに接続されこのスイッチ用トランジスタの
導通と非導通とを切替える信号が入力される制御端子
と、前記スイッチ用トランジスタにゲートが接続され接
地にソースが接続され前記第１のトランジスタと共にカ
レントミラー回路を構成する第２のトランジスタと、こ
の第２のトランジスタのゲートに一方の電極が接続され
接地に他方の電極が接続された容量素子と、を有するこ
とを特徴とする。A constant current drive circuit according to the present invention comprises an input terminal, a first transistor having a drain connected to the input terminal and a source connected to the ground, A switching transistor connected to the gate and the drain, a control terminal connected to the gate of the switching transistor, to which a signal for switching between conduction and non-conduction of the switching transistor is input, and a gate connected to the switching transistor A second transistor having a source connected to ground and forming a current mirror circuit together with the first transistor, and a capacitive element having one electrode connected to the gate of the second transistor and the other electrode connected to ground. And the following.
【００１０】なお、前記第１及び第２のトランジスタの
チャネルの導電型は、前記スイッチ用トランジスタのチ
ャネルの導電型と相違し、前記第１のトランジスタのソ
ースと接地との間に接続された第１のレベルシフト用ダ
イオードと、前記第２のトランジスタのソースと接地と
の間に接続された第２のレベルシフト用ダイオードと、
を有してもよい。The conductivity type of the channel of the first and second transistors is different from the conductivity type of the channel of the switching transistor, and the conductivity type of the channel connected between the source of the first transistor and ground is different. A first level shifting diode, a second level shifting diode connected between the source of the second transistor and ground,
May be provided.
【００１１】また、前記第１及び第２のトランジスタの
チャネルの導電型は、前記スイッチ用トランジスタのチ
ャネルの導電型と同じであってもよい。[0011] The conductivity type of the channel of the first and second transistors may be the same as the conductivity type of the channel of the switching transistor.
【００１２】本発明に係る他の定電流駆動回路は、入力
端子と、この入力端子にドレインが接続され接地にソー
スが接続された第１のトランジスタと、この第１のトラ
ンジスタのゲートとドレインとの間に接続されたスイッ
チ用トランジスタと、このスイッチ用トランジスタのゲ
ートに接続されこのスイッチ用トランジスタの導通と非
導通とを切替える信号が入力される制御端子と、前記第
１のトランジスタのゲートにゲートが接続され接地にソ
ースが接続され前記第１のトランジスタと共にカレント
ミラー回路を構成する第２のトランジスタと、この第２
のトランジスタのゲートに一方の電極が接続され接地に
他方の電極が接続された容量素子と、を有することを特
徴とする。Another constant current driving circuit according to the present invention comprises an input terminal, a first transistor having a drain connected to the input terminal and a source connected to ground, a gate and a drain of the first transistor. A control terminal connected to the gate of the switching transistor, to which a signal for switching between conduction and non-conduction of the switching transistor is input; and a gate connected to the gate of the first transistor. And a second transistor having a source connected to the ground and forming a current mirror circuit together with the first transistor;
And a capacitor in which one electrode is connected to the gate of the transistor and the other electrode is connected to the ground.
【００１３】なお、前記入力端子と前記第１のトランジ
スタのドレインとの間に接続された抵抗を有することが
できる。[0013] A resistor may be connected between the input terminal and the drain of the first transistor.
【００１４】また、前記入力端子と前記抵抗との間に接
続されたソースフォロワ用トランジスタを有することが
できる。[0014] The semiconductor device may further include a source follower transistor connected between the input terminal and the resistor.
【００１５】更に、前記第２のトランジスタのドレイン
は有機エレクトロルミネセント素子に接続されることが
できる。Further, the drain of the second transistor can be connected to an organic electroluminescent device.
【００１６】本発明においては、スイッチ用トランジス
タが非導通にされても、第２のトランジスタのゲートと
接地との間に設けられた容量素子に蓄積された電荷によ
って、定電流を供給し続けることができる。また、スイ
ッチ用トランジスタのオン抵抗による電圧降下は無視で
きるほど小さい。このため、カレントミラー回路の整合
性が著しく改善される。According to the present invention, even when the switching transistor is turned off, the constant current is continuously supplied by the electric charge accumulated in the capacitor provided between the gate of the second transistor and the ground. Can be. The voltage drop due to the on-resistance of the switching transistor is so small as to be negligible. Therefore, the matching of the current mirror circuit is significantly improved.
【００１７】[0017]
【発明の実施の形態】以下、本発明の実施例に係る定電
流駆動回路について、添付の図面を参照して具体的に説
明する。図１は本発明の第１の実施例に係る定電流駆動
回路を示す回路図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a constant current drive circuit according to an embodiment of the present invention will be specifically described with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing a constant current drive circuit according to a first embodiment of the present invention.
【００１８】本実施例の定電流駆動回路においては、入
力端子１に抵抗３が接続されている。また、抵抗３にド
レイン及びゲートが接続されたＮチャネルＭＯＳトラン
ジスタ４が設けられている。トランジスタ４のソースに
は、接地端子１１が接続されている。また、トランジス
タ４のドレイン及びゲートに一端が接続されＰチャネル
ＭＯＳトランジスタであるスイッチ用トランジスタ６が
設けられている。そして、スイッチ用トランジスタ６の
ゲートには、スイッチ用トランジスタ６の導通／遮断
（非導通）の制御を行うためのアドレス信号が入力され
る制御端子２が接続されている。In the constant current drive circuit of the present embodiment, a resistor 3 is connected to the input terminal 1. Further, an N-channel MOS transistor 4 having a drain and a gate connected to the resistor 3 is provided. The ground terminal 11 is connected to the source of the transistor 4. Further, a switching transistor 6 which is a P-channel MOS transistor having one end connected to the drain and the gate of the transistor 4 is provided. The control terminal 2 to which an address signal for controlling conduction / interruption (non-conduction) of the switching transistor 6 is input is connected to the gate of the switching transistor 6.
【００１９】また、スイッチ用トランジスタ６の他端に
は、電荷保持手段として電荷保持容量素子７の一方の電
極が接続されている。電荷保持容量素子７の他方の電極
は、接地端子１１に接続されている。更に、スイッチ用
トランジスタ６の前記他端にゲートが接続されたＮチャ
ネルＭＯＳトランジスタ５が設けられている。トランジ
スタ５のソースは接地端子１１に接続されている。ま
た、トランジスタ５のドレインには、負荷８が接続され
ている。負荷８は、例えば定電流駆動を要するアクティ
ブマトリクス方式の有機エレクトロルミネセント（Ｅ
Ｌ：Electro-Luminescent）素子である。そして、負荷
８には、電源端子１０が接続されている。このようにし
て構成された本実施例の定電流駆動回路には、トランジ
スタ４及び５からなるカレントミラー回路が含まれてい
る。The other end of the switching transistor 6 is connected to one electrode of a charge holding capacitance element 7 as charge holding means. The other electrode of the charge storage capacitor 7 is connected to the ground terminal 11. Further, an N-channel MOS transistor 5 having a gate connected to the other end of the switching transistor 6 is provided. The source of the transistor 5 is connected to the ground terminal 11. A load 8 is connected to the drain of the transistor 5. The load 8 is, for example, an active matrix type organic electroluminescent (E) that requires constant current driving.
L: Electro-Luminescent element. The power supply terminal 10 is connected to the load 8. The constant current drive circuit according to the present embodiment thus configured includes a current mirror circuit including the transistors 4 and 5.
【００２０】次に、上述のように構成された本実施例の
定電流駆動回路の動作について説明する。Next, the operation of the constant current driving circuit of the present embodiment configured as described above will be described.
【００２１】入力端子１に画像信号等の入力信号が入力
されると、この信号の電圧に応じて抵抗３に電流が流れ
る。そして、抵抗３に流れる電流は、ドレイン及びソー
スが相互に接続されたトランジスタ４に流れ、トランジ
スタ４にゲート−ソース間電圧が発生する。When an input signal such as an image signal is input to the input terminal 1, a current flows through the resistor 3 according to the voltage of the signal. Then, the current flowing through the resistor 3 flows through the transistor 4 whose drain and source are connected to each other, and a gate-source voltage is generated in the transistor 4.
【００２２】そして、制御端子２に入力されたアドレス
信号がロウレベルでスイッチ用トランジスタ６が導通状
態の場合には、トランジスタ４に発生したゲート−ソー
ス間電圧は、スイッチ用トランジスタ６を介して電荷保
持容量素子７及びトランジスタ５のゲートに印加され
る。このとき、トランジスタ４及び５はカレントミラー
回路を構成しているため、抵抗３に流れる電流に比例し
た電流がトランジスタ５のドレイン電流として流れる。
即ち、トランジスタ４とトランジスタ５とのパターンサ
イズの比によって決定される電流、例えばトランジスタ
４及び５が同一パターンサイズで構成されている場合に
は、抵抗３に流れる電流と等しい電流がトランジスタ５
のドレインとソースとの間を流れる。これにより、負荷
８が駆動される。When the address signal input to the control terminal 2 is at a low level and the switching transistor 6 is conductive, the gate-source voltage generated in the transistor 4 is charged through the switching transistor 6. The voltage is applied to the capacitor 7 and the gate of the transistor 5. At this time, since the transistors 4 and 5 form a current mirror circuit, a current proportional to the current flowing through the resistor 3 flows as the drain current of the transistor 5.
In other words, a current determined by the pattern size ratio between the transistor 4 and the transistor 5, for example, when the transistors 4 and 5 are configured with the same pattern size, a current equal to the current flowing through the resistor 3
Flows between the drain and the source of the device. As a result, the load 8 is driven.
【００２３】次に、制御端子２に入力されたアドレス信
号がハイレベルでスイッチ用トランジスタ６が遮断状態
となると、トランジスタ４及び５からなるカレントミラ
ー回路も遮断される。しかし、スイッチ用トランジスタ
６が導通状態の時に、入力端子１の信号電圧に応じた電
流がトランジスタ４に流れ、その電流に応じたトランジ
スタ４のゲート−ソース間電圧が電荷保持容量素子７に
印加されている。このため、スイッチ用トランジスタ６
が遮断された後にも、この電圧がトランジスタ５のゲー
トに印加されるので、このゲート電圧に応じた電流が負
荷８に供給される。即ち、スイッチ用トランジスタ６が
遮断状態でも、負荷８には入力端子１の信号電圧に応じ
た電流が供給され続ける。Next, when the address signal input to the control terminal 2 is at a high level and the switching transistor 6 is turned off, the current mirror circuit composed of the transistors 4 and 5 is also turned off. However, when the switching transistor 6 is conducting, a current corresponding to the signal voltage of the input terminal 1 flows through the transistor 4, and a gate-source voltage of the transistor 4 corresponding to the current is applied to the charge holding capacitor 7. ing. Therefore, the switching transistor 6
Since the voltage is applied to the gate of the transistor 5 even after the current is cut off, a current corresponding to the gate voltage is supplied to the load 8. That is, even when the switching transistor 6 is turned off, a current corresponding to the signal voltage of the input terminal 1 is continuously supplied to the load 8.
【００２４】従って、本実施例をアクティブマトリクス
方式の有機ＥＬ素子の駆動回路に適用した場合、入力端
子１には入力画像信号が入力され、その階調データによ
って発光輝度が変化する。また、制御端子２にはアドレ
ス信号が入力され、入力端子１からの画像信号に対応す
る画素が電荷保持容量素子７に選択的に読み込まれ、次
の新しい画像信号が入力されるまで電荷が保持され、画
素は発光し続ける。Therefore, when the present embodiment is applied to a drive circuit of an active matrix type organic EL element, an input image signal is input to the input terminal 1 and the emission luminance changes according to the gradation data. Further, an address signal is input to the control terminal 2, a pixel corresponding to the image signal from the input terminal 1 is selectively read into the charge holding capacitor 7, and the charge is held until the next new image signal is input. The pixel continues to emit light.
【００２５】このように、本実施例によれば、スイッチ
用トランジスタ６のオン抵抗による電圧降下を無視でき
るため、カレントミラー回路の整合性が改善される。As described above, according to the present embodiment, the voltage drop due to the on-resistance of the switching transistor 6 can be ignored, so that the matching of the current mirror circuit is improved.
【００２６】また、従来技術のように大電流経路にスイ
ッチ素子を設ける場合には、オン抵抗を低減するために
素子サイズを大きくする必要があったが、本実施例にお
いてスイッチ用トランジスタ６を流れる電流は無視でき
るほど小さいので、最小寸法のトランジスタにて構成す
ることができる。従って、半導体集積回路に適用する場
合にも、安価なものとなる。When a switching element is provided in a large current path as in the prior art, it is necessary to increase the element size in order to reduce the on-resistance. However, in this embodiment, the element flows through the switching transistor 6. Since the current is so small as to be negligible, it can be constituted by a transistor having a minimum size. Therefore, even when it is applied to a semiconductor integrated circuit, it is inexpensive.
【００２７】更に、有機ＥＬの駆動回路として薄膜トラ
ンジスタ（ＴＦＴ）を使用する場合にも、大きなスイッ
チ用トランジスタは不要であるため、画素の開口率の向
上をさせ有機ＥＬの輝度を向上させることが可能であ
る。また、薄膜トランジスタによりカレントミラー回路
を構成するトランジスタ４及び５を作製する場合、トラ
ンジスタ４及び５を相互に隣接して配置することができ
るため、製造に起因するトランジスタのパラメータのバ
ラツキを低く抑制することができる。従って、トランジ
スタ４及び５からなるカレントミラー回路の整合性が向
上する。Further, even when a thin film transistor (TFT) is used as a driving circuit of the organic EL, a large switching transistor is not required, so that it is possible to improve the aperture ratio of the pixel and the luminance of the organic EL. It is. In the case where the transistors 4 and 5 forming a current mirror circuit are formed using thin film transistors, the transistors 4 and 5 can be arranged adjacent to each other, so that variations in transistor parameters due to manufacturing are suppressed to a low level. Can be. Therefore, the matching of the current mirror circuit including the transistors 4 and 5 is improved.
【００２８】次に、本発明の第２の実施例について説明
する。本実施例には、レベルシフト用のダイオード構造
を有するトランジスタが配設されている。図２は本発明
の第２の実施例に係る定電流駆動回路を示す回路図であ
る。なお、図２に示す第２の実施例において図１に示す
第１の実施例と同一の構成要素には、同一の符号を付し
てその詳細な説明は省略する。Next, a second embodiment of the present invention will be described. In this embodiment, a transistor having a diode structure for level shifting is provided. FIG. 2 is a circuit diagram showing a constant current drive circuit according to a second embodiment of the present invention. In the second embodiment shown in FIG. 2, the same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００２９】本実施例に係る定電流駆動回路には、トラ
ンジスタ４のソースにドレインが接続され接地端子１１
にソースが接続されダイオード構造を有するＮチャネル
ＭＯＳトランジスタ１２が設けられている。また、トラ
ンジスタ５のソースにドレインが接続され接地端子１１
にソースが接続されダイオード構造を有するＮチャネル
ＭＯＳトランジスタ１３が設けられている。In the constant current driving circuit according to the present embodiment, the drain is connected to the source of the transistor 4 and the ground terminal 11
An N-channel MOS transistor 12 having a diode structure with a source connected to the source is provided. Further, the drain is connected to the source of the transistor 5 and the ground terminal 11
Is provided with an N-channel MOS transistor 13 having a diode structure.
【００３０】第１の実施例においては、カレントミラー
回路が２個のＮチャネルＭＯＳトランジスタから構成さ
れ、スイッチ用トランジスタにＰチャネルＭＯＳトラン
ジスタが使用されているが、このような構成のもとでＰ
チャネルＭＯＳトランジスタのオン電圧がＮチャネルＭ
ＯＳトランジスタのオン電圧より大きい場合には、スイ
ッチ用トランジスタ６を導通させるためには、制御端子
２の電圧を接地端子１１の電圧以下にする必要がある。In the first embodiment, the current mirror circuit is composed of two N-channel MOS transistors, and the P-channel MOS transistor is used as the switching transistor.
The ON voltage of the channel MOS transistor is N channel M
When the ON voltage of the OS transistor is higher than that of the OS transistor, the voltage of the control terminal 2 needs to be lower than the voltage of the ground terminal 11 in order to make the switching transistor 6 conductive.
【００３１】第２の実施例においても、制御端子２の電
圧を接地端子１１の電圧以下にする必要があるが、レベ
ルシフト用にトランジスタ１２及び１３が設けられてい
るので、容易に適応することが可能である。In the second embodiment as well, the voltage of the control terminal 2 needs to be lower than the voltage of the ground terminal 11, but since the transistors 12 and 13 are provided for level shifting, it can be easily adapted. Is possible.
【００３２】なお、この場合、カレントミラー回路の整
合性を確保するため、トランジスタ１２及び１３は相互
に同一導伝形式、つまりチャネルの導電型が同じである
必要がある。本実施例においては、ＮチャネルＭＯＳト
ランジスタが使用されているが、ＰチャネルＭＯＳトラ
ンジスタを使用されても同様の効果が得られる。In this case, in order to ensure the matching of the current mirror circuit, the transistors 12 and 13 need to have the same conductivity type, that is, the same channel conductivity type. In the present embodiment, an N-channel MOS transistor is used, but the same effect can be obtained by using a P-channel MOS transistor.
【００３３】また、第１の実施例においても、Ｎチャネ
ルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタ
とのオン電圧が等しければ何ら問題はない。Also in the first embodiment, there is no problem if the ON voltages of the N-channel MOS transistor and the P-channel MOS transistor are equal.
【００３４】次に、本発明の第３の実施例について説明
する。本実施例においては、スイッチ用トランジスタの
導伝形式がカレントミラー回路を構成するトランジスタ
のそれと同一のものとなっている。図３は本発明の第３
の実施例に係る定電流駆動回路を示す模式図である。な
お、図３に示す第３の実施例において図１に示す第１の
実施例と同一の構成要素には、同一の符号を付してその
詳細な説明は省略する。Next, a third embodiment of the present invention will be described. In the present embodiment, the conduction type of the switching transistor is the same as that of the transistor constituting the current mirror circuit. FIG. 3 shows a third embodiment of the present invention.
FIG. 4 is a schematic diagram showing a constant current drive circuit according to the example of FIG. In the third embodiment shown in FIG. 3, the same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and a detailed description thereof will be omitted.
【００３５】本実施例に係る定電流駆動回路において
は、トランジスタ４のゲートとトランジスタ５のゲート
との間にＮチャネルＭＯＳトランジスタであるスイッチ
用トランジスタ１６が接続されている。In the constant current driving circuit according to the present embodiment, a switching transistor 16 which is an N-channel MOS transistor is connected between the gate of the transistor 4 and the gate of the transistor 5.
【００３６】このように構成された本実施例において
は、スイッチ用トランジスタ１６とカレントミラー回路
を構成するトランジスタ４及び５とのオン電圧が相違し
ていても、制御端子２の電圧を接地端子１１の電圧以下
にする必要が無くなる。In this embodiment thus constructed, even if the on-voltages of the switching transistor 16 and the transistors 4 and 5 constituting the current mirror circuit are different, the voltage of the control terminal 2 is changed to the ground terminal 11. It is no longer necessary to set the voltage to or below.
【００３７】なお、第１の実施例においては、アドレス
信号がロウレベルのときにカレントミラー回路が動作状
態となるが、第３の実施例においては、アドレス信号が
ハイレベルのときにカレントミラー回路が動作状態とな
る。In the first embodiment, the current mirror circuit is activated when the address signal is at a low level. In the third embodiment, the current mirror circuit is activated when the address signal is at a high level. It is in the operating state.
【００３８】次に、本発明の第４の実施例について説明
する。本実施例においては、スイッチ用トランジスタ
は、カレントミラー回路を構成するトランジスタのゲー
ト間ではなく、入力端子側に接続されたトランジスタの
ゲートとドレインとの間に接続される。図４は本発明の
第４の実施例に係る定電流駆動回路を示す回路図であ
る。なお、図４に示す第４の実施例において図１に示す
第１の実施例と同一の構成要素には、同一の符号を付し
てその詳細な説明は省略する。Next, a fourth embodiment of the present invention will be described. In the present embodiment, the switching transistor is connected not between the gates of the transistors constituting the current mirror circuit but between the gate and the drain of the transistor connected to the input terminal side. FIG. 4 is a circuit diagram showing a constant current driving circuit according to a fourth embodiment of the present invention. In the fourth embodiment shown in FIG. 4, the same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００３９】本実施例においては、トランジスタ４のゲ
ートとトランジスタ５のゲートとが直接接続されてい
る。また、ＮチャネルＭＯＳトランジスタであるスイッ
チ用トランジスタ２６がトランジスタ４のゲートとドレ
インとの間に接続されている。In this embodiment, the gate of the transistor 4 and the gate of the transistor 5 are directly connected. A switching transistor 26, which is an N-channel MOS transistor, is connected between the gate and the drain of the transistor 4.
【００４０】このように構成された本実施例において
は、スイッチ用トランジスタ２６は、カレントミラー回
路を構成するトランジスタ４及び５のゲート間ではな
く、トランジスタ４のゲートとドレインとの間に接続さ
れているので、スイッチ用トランジスタ２６のオン抵抗
による電圧降下のためにカレントミラー回路の整合性が
悪化するということは完全に防止される。In this embodiment, the switching transistor 26 is connected not between the gates of the transistors 4 and 5 constituting the current mirror circuit but between the gate and the drain of the transistor 4. Therefore, the deterioration of the matching of the current mirror circuit due to the voltage drop due to the on-resistance of the switching transistor 26 is completely prevented.
【００４１】また、第４の実施例においては、制御端子
２がロウレベルでカレントミラー回路が遮断状態になっ
たとき、スイッチ用トランジスタ２６は遮断される。従
って、入力端子１がハイレベルの状態でもトランジスタ
４は遮断されるため、抵抗３及びトランジスタ４の経路
には電流が流れなくなり、消費電力が低下する。従っ
て、本実施例を例えば有機ＥＬ素子等を使用した画像表
示装置の駆動回路に適用した場合、画像表示装置には複
数個の有機ＥＬ素子が縦横に配列されているので、著し
い省電力化が期待できる。In the fourth embodiment, when the control terminal 2 is at the low level and the current mirror circuit is turned off, the switching transistor 26 is turned off. Therefore, even when the input terminal 1 is at a high level, the transistor 4 is cut off, so that no current flows through the path between the resistor 3 and the transistor 4, and power consumption is reduced. Therefore, when the present embodiment is applied to, for example, a driving circuit of an image display device using an organic EL element or the like, since a plurality of organic EL elements are arranged vertically and horizontally in the image display device, remarkable power saving is achieved. Can be expected.
【００４２】次に、本発明の第５の実施例について説明
する。本実施例においては、入力端子と抵抗との間にソ
ースフォロワ用トランジスタが接続される。図５は本発
明の第５の実施例に係る定電流駆動回路を示す回路図で
ある。なお、図５に示す第５の実施例において図１に示
す第１の実施例と同一の構成要素には、同一の符号を付
してその詳細な説明は省略する。Next, a fifth embodiment of the present invention will be described. In this embodiment, a source follower transistor is connected between the input terminal and the resistor. FIG. 5 is a circuit diagram showing a constant current drive circuit according to a fifth embodiment of the present invention. In the fifth embodiment shown in FIG. 5, the same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００４３】本実施例には、入力端子１にゲートが接続
されＮチャネルＭＯＳトランジスタであるソースフォロ
ワ用トランジスタ９が設けられており、その一端は抵抗
３に、その他端は電源端子１０に接続されている。ま
た、トランジスタ４及び５のゲート間には、スイッチ用
トランジスタ３６が接続されている。このスイッチ用ト
ランジスタ３６はＮチャネルＭＯＳトランジスタであっ
てもＰチャネルＭＯＳトランジスタであってもよい。In this embodiment, a source follower transistor 9 which is an N-channel MOS transistor whose gate is connected to the input terminal 1 is provided, one end of which is connected to the resistor 3 and the other end is connected to the power supply terminal 10. ing. A switching transistor 36 is connected between the gates of the transistors 4 and 5. The switching transistor 36 may be an N-channel MOS transistor or a P-channel MOS transistor.
【００４４】このように構成された本実施例において
は、ソースフォロワ用トランジスタ９により、入力端子
１側のインピーダンスが高くてもカレントミラー回路を
構成するトランジスタ４を十分に駆動させることが可能
である。In the present embodiment configured as described above, the transistor 4 constituting the current mirror circuit can be sufficiently driven by the source follower transistor 9 even if the impedance on the input terminal 1 side is high. .
【００４５】また、第１の実施例では、入力端子１がロ
ウレベルでありインピーダンスが低い場合には、電荷保
持容量素子７に蓄積されていた電荷がスイッチ用トラン
ジスタ６が遮断状態のときにスイッチ用トランジスタ６
のオフ抵抗と抵抗３との経路で放電することにより、電
荷保持の機能が十分ではなくなることがあるが、第５の
実施例にはトランジスタ９が設けられているので、電荷
の放電が防止される。In the first embodiment, when the input terminal 1 is at a low level and the impedance is low, the electric charge stored in the charge holding capacitor 7 is used when the switching transistor 6 is in the cut-off state. Transistor 6
In some cases, the function of retaining charges may not be sufficient due to the discharge through the path between the off-resistance and the resistance 3, but the fifth embodiment is provided with the transistor 9, so that the discharge of the charges is prevented. You.
【００４６】次に、本発明の第６の実施例について説明
する。本実施例は、第４の実施例と第５の実施例とを組
み合わせたものである。図６は本発明の第６の実施例に
係る定電流駆動回路を示す回路図である。なお、図６に
示す第６の実施例において図４に示す第４の実施例又は
図５に示す第５の実施例と同一の構成要素には、同一の
符号を付してその詳細な説明は省略する。Next, a sixth embodiment of the present invention will be described. This embodiment is a combination of the fourth embodiment and the fifth embodiment. FIG. 6 is a circuit diagram showing a constant current drive circuit according to a sixth embodiment of the present invention. In the sixth embodiment shown in FIG. 6, the same components as those in the fourth embodiment shown in FIG. 4 or the fifth embodiment shown in FIG. Is omitted.
【００４７】本実施例においては、トランジスタ４のゲ
ートとトランジスタ５のゲートとが直接接続されてい
る。また、ＮチャネルＭＯＳトランジスタであるスイッ
チ用トランジスタ２６がトランジスタ４のゲートとドレ
インとの間に接続されている。更に、本実施例には、入
力端子１にゲートが接続されＮチャネルＭＯＳトランジ
スタであるソースフォロワ用トランジスタ９が設けられ
ており、その一端は抵抗３に、その他端は電源端子１０
に接続されている。In this embodiment, the gate of the transistor 4 and the gate of the transistor 5 are directly connected. A switching transistor 26, which is an N-channel MOS transistor, is connected between the gate and the drain of the transistor 4. Further, in this embodiment, a source follower transistor 9 which is an N-channel MOS transistor having a gate connected to the input terminal 1 is provided.
It is connected to the.
【００４８】このように構成された本実施例において
は、第４及び第５の実施例による双方の効果が得られ
る。即ち、レントミラー回路の整合性が改善される。ま
た、カレントミラー回路を構成するトランジスタ４の駆
動性及び電荷保持容量素子７の放電特性が改善される。
更に、入力端子１がハイレベル、制御端子２がロウレベ
ル、カレントミラー回路が遮断状態のときには、抵抗３
及びトランジスタ４の電流経路が遮断状態となるため、
省電力化の効果もある。In the present embodiment having such a configuration, both effects of the fourth and fifth embodiments can be obtained. That is, the consistency of the rent mirror circuit is improved. Further, the drivability of the transistor 4 constituting the current mirror circuit and the discharge characteristics of the charge storage capacitor 7 are improved.
Further, when the input terminal 1 is at the high level, the control terminal 2 is at the low level, and the current mirror circuit is in the cut-off state, the resistance 3
And the current path of the transistor 4 is cut off,
There is also a power saving effect.
【００４９】なお、前述の種々の実施例の組み合わせは
第６の実施例に示すものに限定されるものではない。例
えば、第５の実施例と第２又は第３の実施例とを組み合
わせてもよい。The combination of the various embodiments described above is not limited to the combination shown in the sixth embodiment. For example, the fifth embodiment may be combined with the second or third embodiment.
【００５０】[0050]
【発明の効果】以上詳述したように、本発明によれば、
スイッチ用トランジスタのオン抵抗による電圧降下を無
視できるため、カレントミラー回路の整合性を改善する
ことができる。また、スイッチ用トランジスタを流れる
電流は無視できるほど小さいくなるで、スイッチ用トラ
ンジスタを小型化することができ、半導体集積回路で構
成する場合にも、コストの上昇を抑制することができ
る。更に、種々のトランジスタを薄膜トランジスタと
し、有機エレクトロルミネセント素子の駆動回路に適用
する場合、大きなスイッチ用トランジスタは必要ないの
で、画素の開口率を向上させ輝度を向上させることがで
きる。As described in detail above, according to the present invention,
Since the voltage drop due to the on-resistance of the switching transistor can be neglected, the matching of the current mirror circuit can be improved. Further, the current flowing through the switching transistor becomes so small as to be negligible. Therefore, the size of the switching transistor can be reduced, and even when a semiconductor integrated circuit is used, an increase in cost can be suppressed. Furthermore, in the case where various transistors are thin film transistors and applied to a driving circuit of an organic electroluminescent element, a large switching transistor is not required, so that an aperture ratio of a pixel can be improved and luminance can be improved.
【図１】本発明の第１の実施例に係る定電流駆動回路を
示す回路図である。FIG. 1 is a circuit diagram showing a constant current drive circuit according to a first example of the present invention.
【図２】本発明の第２の実施例に係る定電流駆動回路を
示す回路図である。FIG. 2 is a circuit diagram showing a constant current drive circuit according to a second embodiment of the present invention.
【図３】本発明の第３の実施例に係る定電流駆動回路を
示す模式図である。FIG. 3 is a schematic diagram showing a constant current drive circuit according to a third embodiment of the present invention.
【図４】本発明の第４の実施例に係る定電流駆動回路を
示す回路図である。FIG. 4 is a circuit diagram showing a constant current drive circuit according to a fourth embodiment of the present invention.
【図５】本発明の第５の実施例に係る定電流駆動回路を
示す回路図である。FIG. 5 is a circuit diagram showing a constant current drive circuit according to a fifth embodiment of the present invention.
【図６】本発明の第６の実施例に係る定電流駆動回路を
示す回路図である。FIG. 6 is a circuit diagram showing a constant current drive circuit according to a sixth embodiment of the present invention.
【図７】従来の定電流駆動回路を示す回路図である。FIG. 7 is a circuit diagram showing a conventional constant current drive circuit.
１、１０１；入力端子 ２、１０２；制御端子 ３、１０３；抵抗 ４、５、６、９、１２、１３、１６、２６、３６、１０
４、１０５、１０６；トランジスタ ７、１０７；容量素子 ８、１０８；負荷 １０、１１０；電源端子 １１、１１１；接地端子1, 101; input terminal 2, 102; control terminal 3, 103; resistor 4, 5, 6, 9, 12, 13, 16, 26, 36, 10
4, 105, 106; transistors 7, 107; capacitive elements 8, 108; loads 10, 110; power supply terminals 11, 111;
Claims (7)
接続され接地にソースが接続された第１のトランジスタ
と、この第１のトランジスタのゲート及びドレインに接
続されたスイッチ用トランジスタと、このスイッチ用ト
ランジスタのゲートに接続されこのスイッチ用トランジ
スタの導通と非導通とを切替える信号が入力される制御
端子と、前記スイッチ用トランジスタにゲートが接続さ
れ接地にソースが接続され前記第１のトランジスタと共
にカレントミラー回路を構成する第２のトランジスタ
と、この第２のトランジスタのゲートに一方の電極が接
続され接地に他方の電極が接続された容量素子と、を有
することを特徴とする定電流駆動回路。1. An input terminal, a first transistor having a drain connected to the input terminal and a source connected to ground, a switching transistor connected to a gate and a drain of the first transistor, and a switch A control terminal connected to the gate of the switching transistor, to which a signal for switching between conduction and non-conduction of the switching transistor is inputted; and a gate connected to the switching transistor, a source connected to ground, and a current together with the first transistor. A constant current drive circuit, comprising: a second transistor forming a mirror circuit; and a capacitor having one electrode connected to the gate of the second transistor and the other electrode connected to the ground.
ネルの導電型は、前記スイッチ用トランジスタのチャネ
ルの導電型と相違し、前記第１のトランジスタのソース
と接地との間に接続された第１のレベルシフト用ダイオ
ードと、前記第２のトランジスタのソースと接地との間
に接続された第２のレベルシフト用ダイオードと、を有
することを特徴とする請求項１に記載の定電流駆動回
路。2. The channel of the first and second transistors has a conductivity type different from that of the channel of the switching transistor, and a channel connected between a source of the first transistor and ground. 2. The constant current drive circuit according to claim 1, further comprising: a first level shift diode; and a second level shift diode connected between a source of the second transistor and ground. .
ネルの導電型は、前記スイッチ用トランジスタのチャネ
ルの導電型と同じであることを特徴とする請求項１に記
載の定電流駆動回路。3. The constant current drive circuit according to claim 1, wherein the conductivity type of the channel of the first and second transistors is the same as the conductivity type of the channel of the switching transistor.
接続され接地にソースが接続された第１のトランジスタ
と、この第１のトランジスタのゲートとドレインとの間
に接続されたスイッチ用トランジスタと、このスイッチ
用トランジスタのゲートに接続されこのスイッチ用トラ
ンジスタの導通と非導通とを切替える信号が入力される
制御端子と、前記第１のトランジスタのゲートにゲート
が接続され接地にソースが接続され前記第１のトランジ
スタと共にカレントミラー回路を構成する第２のトラン
ジスタと、この第２のトランジスタのゲートに一方の電
極が接続され接地に他方の電極が接続された容量素子
と、を有することを特徴とする定電流駆動回路。4. An input terminal, a first transistor having a drain connected to the input terminal and a source connected to ground, and a switching transistor connected between a gate and a drain of the first transistor. A control terminal connected to the gate of the switching transistor, to which a signal for switching between conduction and non-conduction of the switching transistor is input; and a gate connected to the gate of the first transistor and a source connected to ground, A second transistor that forms a current mirror circuit together with the first transistor; and a capacitor having one electrode connected to the gate of the second transistor and the other electrode connected to ground. Constant current drive circuit.
のドレインとの間に接続された抵抗を有することを特徴
とする請求項１乃至４のいずれか１項に記載の定電流駆
動回路。5. The constant current drive circuit according to claim 1, further comprising a resistor connected between the input terminal and a drain of the first transistor.
れたソースフォロワ用トランジスタを有することを特徴
とする請求項５に記載の定電流駆動回路。6. The constant current drive circuit according to claim 5, further comprising a source follower transistor connected between said input terminal and said resistor.
機エレクトロルミネセント素子に接続されることを特徴
とする請求項１乃至６のいずれか１項に記載の定電流駆
動回路。7. The constant current drive circuit according to claim 1, wherein a drain of the second transistor is connected to an organic electroluminescent device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229650A JP2953465B1 (en) | 1998-08-14 | 1998-08-14 | Constant current drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229650A JP2953465B1 (en) | 1998-08-14 | 1998-08-14 | Constant current drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2953465B1 true JP2953465B1 (en) | 1999-09-27 |
| JP2000056847A JP2000056847A (en) | 2000-02-25 |
Family
ID=16895531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10229650A Expired - Lifetime JP2953465B1 (en) | 1998-08-14 | 1998-08-14 | Constant current drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953465B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734836B2 (en) | 2000-10-13 | 2004-05-11 | Nec Corporation | Current driving circuit |
| CN113168199A (en) * | 2018-11-26 | 2021-07-23 | 株式会社村田制作所 | Current output circuit |
Families Citing this family (105)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879110B2 (en) | 2000-07-27 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device |
| JP4925528B2 (en) * | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | Display device |
| SG114502A1 (en) | 2000-10-24 | 2005-09-28 | Semiconductor Energy Lab | Light emitting device and method of driving the same |
| US6407623B1 (en) * | 2001-01-31 | 2002-06-18 | Qualcomm Incorporated | Bias circuit for maintaining a constant value of transconductance divided by load capacitance |
| US7569849B2 (en) | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| WO2002067327A2 (en) * | 2001-02-16 | 2002-08-29 | Ignis Innovation Inc. | Pixel current driver for organic light emitting diode displays |
| US6753654B2 (en) | 2001-02-21 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic appliance |
| JP4831874B2 (en) | 2001-02-26 | 2011-12-07 | 株式会社半導体エネルギー研究所 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
| US6693385B2 (en) | 2001-03-22 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a display device |
| US6661180B2 (en) | 2001-03-22 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method for the same and electronic apparatus |
| JP2003005710A (en) * | 2001-06-25 | 2003-01-08 | Nec Corp | Current driving circuit and image display device |
| JP4858274B2 (en) * | 2001-08-02 | 2012-01-18 | セイコーエプソン株式会社 | Electronic device, electro-optical device, and electronic apparatus |
| US6876350B2 (en) | 2001-08-10 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic equipment using the same |
| CN100371962C (en) | 2001-08-29 | 2008-02-27 | 株式会社半导体能源研究所 | Luminous device and its driving method, element substrate and electronic apparatus |
| JP4742726B2 (en) * | 2001-09-10 | 2011-08-10 | セイコーエプソン株式会社 | Electronic device and electronic device |
| JP2010122700A (en) * | 2001-09-10 | 2010-06-03 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP4581893B2 (en) * | 2001-09-10 | 2010-11-17 | セイコーエプソン株式会社 | Electronic device and electronic device |
| TW563088B (en) | 2001-09-17 | 2003-11-21 | Semiconductor Energy Lab | Light emitting device, method of driving a light emitting device, and electronic equipment |
| WO2003034381A2 (en) * | 2001-09-20 | 2003-04-24 | Pioneer Corporation | Drive circuit for light emitting elements |
| JP3810725B2 (en) | 2001-09-21 | 2006-08-16 | 株式会社半導体エネルギー研究所 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
| JP4151882B2 (en) * | 2002-04-23 | 2008-09-17 | ローム株式会社 | Organic EL drive circuit and organic EL display device |
| JP4693338B2 (en) * | 2002-05-17 | 2011-06-01 | 株式会社半導体エネルギー研究所 | Display device |
| JP4034122B2 (en) | 2002-05-31 | 2008-01-16 | 株式会社半導体エネルギー研究所 | Light emitting device and element substrate |
| JP2004109991A (en) * | 2002-08-30 | 2004-04-08 | Sanyo Electric Co Ltd | Display driving circuit |
| CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| JP2005017977A (en) * | 2003-06-30 | 2005-01-20 | Casio Comput Co Ltd | Current generating and supplying circuit and display device equipped with same current generating and supplying circuit |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| JP4589614B2 (en) * | 2003-10-28 | 2010-12-01 | 株式会社 日立ディスプレイズ | Image display device |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| TWI402790B (en) | 2004-12-15 | 2013-07-21 | Ignis Innovation Inc | Method and system for programming, calibrating and driving a light emitting device display |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US20140111567A1 (en) | 2005-04-12 | 2014-04-24 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| JP5355080B2 (en) | 2005-06-08 | 2013-11-27 | イグニス・イノベイション・インコーポレーテッド | Method and system for driving a light emitting device display |
| CA2518276A1 (en) | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| TW200746022A (en) | 2006-04-19 | 2007-12-16 | Ignis Innovation Inc | Stable driving scheme for active matrix displays |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| JP2008300612A (en) | 2007-05-31 | 2008-12-11 | Panasonic Corp | Display device and manufacturing method thereof |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| US10867536B2 (en) | 2013-04-22 | 2020-12-15 | Ignis Innovation Inc. | Inspection system for OLED display panels |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| CN109272933A (en) | 2011-05-17 | 2019-01-25 | 伊格尼斯创新公司 | The method for operating display |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| JP2014517940A (en) | 2011-05-27 | 2014-07-24 | イグニス・イノベイション・インコーポレーテッド | System and method for aging compensation in AMOLED displays |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| JP5712193B2 (en) * | 2012-11-22 | 2015-05-07 | 株式会社半導体エネルギー研究所 | Display device |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| WO2014108879A1 (en) | 2013-01-14 | 2014-07-17 | Ignis Innovation Inc. | Driving scheme for emissive displays providing compensation for driving transistor variations |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| EP3043338A1 (en) | 2013-03-14 | 2016-07-13 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for amoled displays |
| DE112014001402T5 (en) | 2013-03-15 | 2016-01-28 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions of an Amoled display |
| WO2015022626A1 (en) | 2013-08-12 | 2015-02-19 | Ignis Innovation Inc. | Compensation accuracy |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| DE102015206281A1 (en) | 2014-04-08 | 2015-10-08 | Ignis Innovation Inc. | Display system with shared level resources for portable devices |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| DE102017222059A1 (en) | 2016-12-06 | 2018-06-07 | Ignis Innovation Inc. | Pixel circuits for reducing hysteresis |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
-
1998
- 1998-08-14 JP JP10229650A patent/JP2953465B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734836B2 (en) | 2000-10-13 | 2004-05-11 | Nec Corporation | Current driving circuit |
| CN113168199A (en) * | 2018-11-26 | 2021-07-23 | 株式会社村田制作所 | Current output circuit |
| CN113168199B (en) * | 2018-11-26 | 2023-02-03 | 株式会社村田制作所 | Current output circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000056847A (en) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953465B1 (en) | Constant current drive circuit | |
| JP7247301B2 (en) | Display with silicon thin film transistors and semiconductor oxide thin film transistors | |
| KR100443238B1 (en) | Current driver circuit and image display device | |
| US7365719B2 (en) | Display device | |
| US8836420B2 (en) | Analog circuit and display device and electronic device | |
| EP1398836B1 (en) | Differential amplifier comprising thin film transistors with different threshold voltages | |
| JP2019216464A (en) | Semiconductor device | |
| KR100423110B1 (en) | Current driving circuit | |
| US20060066254A1 (en) | Organic EL pixel circuit | |
| JP2000040924A (en) | Constant current drive circuit | |
| JP2004145300A (en) | Electronic circuit, method for driving electronic circuit, electronic device, electrooptical device, method for driving electrooptical device, and electronic apparatus | |
| JP2005316380A (en) | Active matrix type organic electro-luminescence display device | |
| US20060007070A1 (en) | Driving circuit and driving method for electroluminescent display | |
| US6904115B2 (en) | Current register unit and circuit and image display device using the current register unit | |
| JP2005134838A (en) | Pixel circuit | |
| US10909907B2 (en) | Pixel circuit, driving method, pixel structure and display panel | |
| US7863970B2 (en) | Current source device | |
| JP2004247130A (en) | Device for improving yield and uniformity of active matrix organic light-emitting diode panel | |
| KR100745414B1 (en) | Driving circuit for organic electroluminescent devices | |
| JP2003059650A (en) | Drive circuit of organic electroluminescence element | |
| JP2001092416A (en) | Picture display device | |
| JP2004062159A (en) | Electronic circuit, electronic device, electro-optical device, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |