JP2953170B2 - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JP2953170B2 JP2953170B2 JP4014319A JP1431992A JP2953170B2 JP 2953170 B2 JP2953170 B2 JP 2953170B2 JP 4014319 A JP4014319 A JP 4014319A JP 1431992 A JP1431992 A JP 1431992A JP 2953170 B2 JP2953170 B2 JP 2953170B2
- Authority
- JP
- Japan
- Prior art keywords
- screen
- signal
- small
- circuit
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＴＶやＶＴＲ用のピク
チャインピクチャ手段に関する。
チャインピクチャ手段に関する。
【０００２】
【従来の技術】ＴＶ、ＶＴＲ、ＶＤＰ等の民生用画像機
器では、一方の画像の一部に縮小したもう一方の画像を
挿入して複数の異なった画像を同時に表示するピクチャ
インピクチャ手段が用いられている。従来例は、図３に
示すように、親画面用映像信号１８を処理するビデオク
ロマ処理回路１および同期信号処理回路２と、子画面用
映像信号１９を処理するビデオクロマ処理回路４および
同期信号処理回路３と、ＡＤコンバータ５と、これから
の出力信号２７を処理する子画面生成回路６と、フィー
ルドメモリ７と、ＶＣＯ１５、分周器１４、位相比較器
１６およびエラーアンプ１７より構成される入力用クロ
ック発生回路６０と、ＶＣＯ１３、分周器４４、位相比
較器１０およびエラーアンプ１１より構成される出力用
クロック発生回路５０と、ＤＡコンバータ８と、復調し
た親画面信号２０と圧縮した子画面信号３０を切り換え
て出力するＲＧＢ信号切換回路９とを備える。ビデオマ
クロ処理回路４で復調された子画面信号２５は子画面生
成回路６で圧縮処理をした後に、ＲＧＢ信号切換回路９
で子画面表示期間だけ親画面信号と切り換わってＣＲＴ
４３に出力される。
器では、一方の画像の一部に縮小したもう一方の画像を
挿入して複数の異なった画像を同時に表示するピクチャ
インピクチャ手段が用いられている。従来例は、図３に
示すように、親画面用映像信号１８を処理するビデオク
ロマ処理回路１および同期信号処理回路２と、子画面用
映像信号１９を処理するビデオクロマ処理回路４および
同期信号処理回路３と、ＡＤコンバータ５と、これから
の出力信号２７を処理する子画面生成回路６と、フィー
ルドメモリ７と、ＶＣＯ１５、分周器１４、位相比較器
１６およびエラーアンプ１７より構成される入力用クロ
ック発生回路６０と、ＶＣＯ１３、分周器４４、位相比
較器１０およびエラーアンプ１１より構成される出力用
クロック発生回路５０と、ＤＡコンバータ８と、復調し
た親画面信号２０と圧縮した子画面信号３０を切り換え
て出力するＲＧＢ信号切換回路９とを備える。ビデオマ
クロ処理回路４で復調された子画面信号２５は子画面生
成回路６で圧縮処理をした後に、ＲＧＢ信号切換回路９
で子画面表示期間だけ親画面信号と切り換わってＣＲＴ
４３に出力される。
【０００３】
【発明が解決しようとする課題】このような従来例で
は、入力クロックおよび出力クロックの周波数が共に固
定しているために、ＰＡＬ方式やＮＴＳＣ方式のように
親画面と子画面とで走査線の本数が異なる場合（ＰＡＬ
＝６２５本、ＮＴＳＣ＝５２５本）や映像信号とパソコ
ンの信号のように水平周波数が異なる場合（ＮＴＳＣ＝
１５．７３４ＫＨｚ、パソコン（一例）＝２４．８ＫＨ
ｚ）に、子画面のアスペクト比（縦横比）が正規の値
（通常の映像信号の場合は４：３）からずれて画面が縦
長になったり横長になったりする欠点があった（図４参
照）。また、それぞれ周波数の異なるクロックを発生す
れば縦横比は補正可能であるが、この場合にクロック発
生回路が同時に三種類必要になる欠点がある。
は、入力クロックおよび出力クロックの周波数が共に固
定しているために、ＰＡＬ方式やＮＴＳＣ方式のように
親画面と子画面とで走査線の本数が異なる場合（ＰＡＬ
＝６２５本、ＮＴＳＣ＝５２５本）や映像信号とパソコ
ンの信号のように水平周波数が異なる場合（ＮＴＳＣ＝
１５．７３４ＫＨｚ、パソコン（一例）＝２４．８ＫＨ
ｚ）に、子画面のアスペクト比（縦横比）が正規の値
（通常の映像信号の場合は４：３）からずれて画面が縦
長になったり横長になったりする欠点があった（図４参
照）。また、それぞれ周波数の異なるクロックを発生す
れば縦横比は補正可能であるが、この場合にクロック発
生回路が同時に三種類必要になる欠点がある。
【０００４】本発明は、このような欠点を除去するもの
で、親画面信号と子画面信号とで走査線数等が異なる場
合でも子画面が正常な縦横比で表示できる手段をもつ映
像表示装置を提供することを目的とする。
で、親画面信号と子画面信号とで走査線数等が異なる場
合でも子画面が正常な縦横比で表示できる手段をもつ映
像表示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、親画面用映像
信号を復調する親画面復調回路と、子画面用映像信号を
復調する子画面復調回路と、親画面用映像信号に同期し
た親画面同期信号を発生する親画面同期信号処理回路
と、子画面用映像信号に同期した子画面同期信号を発生
する子画面同期信号処理回路と、前記子画面復調回路で
復調した子画面信号を圧縮処理する子画面生成回路と、
前記親画面復調信号で復調した親画面信号と前記子画面
生成回路で圧縮した子画面信号とを切り換えて映像表示
部に与える信号切換回路とを備えた映像表示装置におい
て、前記子画面同期信号に応じて子画面信号を子画面生
成回路へ入力するクロックを発生する入力クロック発生
回路と、前記子画面生成回路から圧縮後の子画面信号を
出力するクロックを前記子画面用映像信号の走査線数と
前記親画面用映像信号の走査線数との比率に応じた周波
数とする出力クロック発生回路とを備えることを特徴と
する。
信号を復調する親画面復調回路と、子画面用映像信号を
復調する子画面復調回路と、親画面用映像信号に同期し
た親画面同期信号を発生する親画面同期信号処理回路
と、子画面用映像信号に同期した子画面同期信号を発生
する子画面同期信号処理回路と、前記子画面復調回路で
復調した子画面信号を圧縮処理する子画面生成回路と、
前記親画面復調信号で復調した親画面信号と前記子画面
生成回路で圧縮した子画面信号とを切り換えて映像表示
部に与える信号切換回路とを備えた映像表示装置におい
て、前記子画面同期信号に応じて子画面信号を子画面生
成回路へ入力するクロックを発生する入力クロック発生
回路と、前記子画面生成回路から圧縮後の子画面信号を
出力するクロックを前記子画面用映像信号の走査線数と
前記親画面用映像信号の走査線数との比率に応じた周波
数とする出力クロック発生回路とを備えることを特徴と
する。
【０００６】ここで、前記出力クロック発生回路は、前
記親画面同期信号と前記子画面同期信号とから前記親画
面用映像信号と前記子画面用映像信号との各方式を判別
することでその周波数を調整するものであることが好ま
しい。
記親画面同期信号と前記子画面同期信号とから前記親画
面用映像信号と前記子画面用映像信号との各方式を判別
することでその周波数を調整するものであることが好ま
しい。
【０００７】
【作用】出力クロック発生回路内にプログラマブル分周
器を設け、親画面信号の走査線数と子画面信号の走査線
数との比に基づく制御に応じて分周比を変更し、出力用
クロックを子画面生成回路に与える。これにより、親画
面信号と子画面信号とで走査線数等が異なる場合でも子
画面が正常な縦横比で表示することができる。
器を設け、親画面信号の走査線数と子画面信号の走査線
数との比に基づく制御に応じて分周比を変更し、出力用
クロックを子画面生成回路に与える。これにより、親画
面信号と子画面信号とで走査線数等が異なる場合でも子
画面が正常な縦横比で表示することができる。
【０００８】ここで、ＰＡＬ方式とＮＴＳＣ方式とで水
平周波数は若干異なるが、この差は無視できる範囲とし
て制御する。
平周波数は若干異なるが、この差は無視できる範囲とし
て制御する。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例の構成を示すブロック
図である。この実施例は、図１に示すように、親画面用
映像信号を復調する第一復調回路であるビデオクロマ処
理回路１と、子画面用映像信号を復調する第二復調回路
であるビデオクロマ処理回路４と、親画面用映像信号に
同期した水平信号および垂直信号を発生する同期信号処
理回路２と、子画面用映像信号に同期した水平信号およ
び垂直信号を発生する同期信号処理回路３と、上記第二
復調回路で復調された子画面信号を圧縮処理する子画面
生成回路６と、同期信号処理回路２が発生する水平信号
に応じて子画面生成回路６を駆動する出力用クロックを
発生する第一クロック発生回路である出力用クロック発
生回路５０と、同期信号処理回路３が発生する水平信号
に応じて子画面生成回路６を駆動する入力用クロックを
発生する第二クロック発生回路である入力用クロック発
生回路６０と、上記第一復調回路で復調された親画面信
号と子画面生成回路６で圧縮された子画面信号とを入力
とし、かつ子画面生成回路６の出力する親子切換信号に
応じて子画面信号表示期間にわたり親画面信号を子画面
信号に切り換えて表示部に与える信号切換回路であるＲ
ＧＢ信号切換回路９とを備え、さらに、本発明の特徴と
する手段として、上記第一クロック発生回路は発生する
クロックの周波数を変更できる手段であるプログラマブ
ル分周器１２を含み、親画面信号の走査線数と子画面信
号の走査線数との比に応じて上記第一クロック発生回路
が発生するクロックの周波数を設定する周波数設定手段
を子画面生成回路６が含む。
して説明する。図１はこの実施例の構成を示すブロック
図である。この実施例は、図１に示すように、親画面用
映像信号を復調する第一復調回路であるビデオクロマ処
理回路１と、子画面用映像信号を復調する第二復調回路
であるビデオクロマ処理回路４と、親画面用映像信号に
同期した水平信号および垂直信号を発生する同期信号処
理回路２と、子画面用映像信号に同期した水平信号およ
び垂直信号を発生する同期信号処理回路３と、上記第二
復調回路で復調された子画面信号を圧縮処理する子画面
生成回路６と、同期信号処理回路２が発生する水平信号
に応じて子画面生成回路６を駆動する出力用クロックを
発生する第一クロック発生回路である出力用クロック発
生回路５０と、同期信号処理回路３が発生する水平信号
に応じて子画面生成回路６を駆動する入力用クロックを
発生する第二クロック発生回路である入力用クロック発
生回路６０と、上記第一復調回路で復調された親画面信
号と子画面生成回路６で圧縮された子画面信号とを入力
とし、かつ子画面生成回路６の出力する親子切換信号に
応じて子画面信号表示期間にわたり親画面信号を子画面
信号に切り換えて表示部に与える信号切換回路であるＲ
ＧＢ信号切換回路９とを備え、さらに、本発明の特徴と
する手段として、上記第一クロック発生回路は発生する
クロックの周波数を変更できる手段であるプログラマブ
ル分周器１２を含み、親画面信号の走査線数と子画面信
号の走査線数との比に応じて上記第一クロック発生回路
が発生するクロックの周波数を設定する周波数設定手段
を子画面生成回路６が含む。
【００１０】次に、この実施例の動作を説明する。親画
面用映像信号１８はビデオクロマ処理回路１で復調さ
れ、復調した親画面信号２０となってＲＧＢ信号切換回
路９へ入力される。また、同期信号処理回路２では親画
面用映像信号１８に同期した親画面用水平信号２１およ
び親画面用垂直信号２２を発生して子画面生成回路６、
ＣＲＴ４３および位相比較器１０へ入力する。一方、子
画面用映像信号１９は同期信号処理回路３およびビデオ
クロマ処理回路４へ入力される。同期信号処理回路３で
は子画面用映像信号１９に同期した子画面用水平信号２
３および子画面用垂直信号２４を発生し、子画面生成回
路６および位相比較器１６へ入力する。また、ビデオク
ロマ処理回路４へ入力された子画面用映像信号１９は復
調されて復調した子画面信号２５となり、ＡＤコンバー
タ５でディジタル化した子画面信号２７となって子画面
生成回路６へ入力される。子画面生成回路６では、フィ
ールドメモリ７を用いて子画面信号を圧縮処理した後に
ＤＡコンバータ８を通してＲＧＢ信号切換回路９へ入力
する。ＲＧＢ信号切換回路９では、子画面生成回路６か
ら入力される親子切換信号３１に従って復調した親画面
信号２０と圧縮した子画面信号３０とを切り換えてＣＲ
Ｔ４３へ入力する。
面用映像信号１８はビデオクロマ処理回路１で復調さ
れ、復調した親画面信号２０となってＲＧＢ信号切換回
路９へ入力される。また、同期信号処理回路２では親画
面用映像信号１８に同期した親画面用水平信号２１およ
び親画面用垂直信号２２を発生して子画面生成回路６、
ＣＲＴ４３および位相比較器１０へ入力する。一方、子
画面用映像信号１９は同期信号処理回路３およびビデオ
クロマ処理回路４へ入力される。同期信号処理回路３で
は子画面用映像信号１９に同期した子画面用水平信号２
３および子画面用垂直信号２４を発生し、子画面生成回
路６および位相比較器１６へ入力する。また、ビデオク
ロマ処理回路４へ入力された子画面用映像信号１９は復
調されて復調した子画面信号２５となり、ＡＤコンバー
タ５でディジタル化した子画面信号２７となって子画面
生成回路６へ入力される。子画面生成回路６では、フィ
ールドメモリ７を用いて子画面信号を圧縮処理した後に
ＤＡコンバータ８を通してＲＧＢ信号切換回路９へ入力
する。ＲＧＢ信号切換回路９では、子画面生成回路６か
ら入力される親子切換信号３１に従って復調した親画面
信号２０と圧縮した子画面信号３０とを切り換えてＣＲ
Ｔ４３へ入力する。
【００１１】ここで、子画面生成回路６では、親画面信
号と子画面信号の方式（ＰＡＬかＮＴＳＣかすなわち走
査線数が６２５本か５２５本か）を判別し、その結果に
よってプログラマブル分周器１２の分周比を変更する。
一例として入力用クロック６ＭＨｚ、出力用クロック１
８ＭＨｚで、圧縮率１／３の場合を説明する。親画面用
映像信号１８および子画面用映像信号１９が共にＰＡＬ
またはＮＴＳＣ方式の場合は、出力用クロックを補正す
る必要は無い。したがって、分周比は、 １８×１０6 ÷１５．７３４×１０3 ≒１１４４ （出力用クロック）（ＮＴＳＣ方式の水平周波数）（分周比） である。厳密にはＰＡＬ方式とＮＴＳＣ方式とで水平周
波数が若干異なるが（ＰＡＬ方式の場合、１５．６２５
ＫＨｚ）、この差は無視できる範囲である。次に、親画
面用映像信号がＮＴＳＣ方式で子画面用映像信号がＰＡ
Ｌ方式の場合は出力用クロックを標準より遅くすれば良
い。したがって、分周比は、 １８×１０6 ×５２５／６２５÷１５．７３４×１０3 ≒９６１ （ＮＴＳＣとＰＡＬの走査線数の比） （分周比） である。また、親画面用映像信号がＰＡＬ方式で子画面
信号がＮＴＳＣ方式の場合は出力用クロックを標準より
速くすれば良い。したがって、分周比は １８×１０6 ×６２５／５２５÷１５．７３４×１０3 ≒１３６２ （ＰＡＬとＮＴＳＣの走査線数の比） （分周比） である。
号と子画面信号の方式（ＰＡＬかＮＴＳＣかすなわち走
査線数が６２５本か５２５本か）を判別し、その結果に
よってプログラマブル分周器１２の分周比を変更する。
一例として入力用クロック６ＭＨｚ、出力用クロック１
８ＭＨｚで、圧縮率１／３の場合を説明する。親画面用
映像信号１８および子画面用映像信号１９が共にＰＡＬ
またはＮＴＳＣ方式の場合は、出力用クロックを補正す
る必要は無い。したがって、分周比は、 １８×１０6 ÷１５．７３４×１０3 ≒１１４４ （出力用クロック）（ＮＴＳＣ方式の水平周波数）（分周比） である。厳密にはＰＡＬ方式とＮＴＳＣ方式とで水平周
波数が若干異なるが（ＰＡＬ方式の場合、１５．６２５
ＫＨｚ）、この差は無視できる範囲である。次に、親画
面用映像信号がＮＴＳＣ方式で子画面用映像信号がＰＡ
Ｌ方式の場合は出力用クロックを標準より遅くすれば良
い。したがって、分周比は、 １８×１０6 ×５２５／６２５÷１５．７３４×１０3 ≒９６１ （ＮＴＳＣとＰＡＬの走査線数の比） （分周比） である。また、親画面用映像信号がＰＡＬ方式で子画面
信号がＮＴＳＣ方式の場合は出力用クロックを標準より
速くすれば良い。したがって、分周比は １８×１０6 ×６２５／５２５÷１５．７３４×１０3 ≒１３６２ （ＰＡＬとＮＴＳＣの走査線数の比） （分周比） である。
【００１２】このように親画面用映像信号と子画面用映
像信号とで方式（走査線数）が異なる場合に、分周比を
調整することにより図２に示すようにアスペクト比を正
常に戻すことが可能になる。
像信号とで方式（走査線数）が異なる場合に、分周比を
調整することにより図２に示すようにアスペクト比を正
常に戻すことが可能になる。
【００１３】
【発明の効果】本発明は、以上説明したように、出力用
クロック発生回路の分周器をプログラマブルとし、分周
比の設定値を変更して出力用クロックの調整が可能であ
るので、親画面信号と子画面信号とで方式（走査線数）
が異なる場合やパソコンのように水平周波数が異なる場
合でも、子画面が縦長や横長になることなく正常なアス
ペクト比で表示できる効果がある。
クロック発生回路の分周器をプログラマブルとし、分周
比の設定値を変更して出力用クロックの調整が可能であ
るので、親画面信号と子画面信号とで方式（走査線数）
が異なる場合やパソコンのように水平周波数が異なる場
合でも、子画面が縦長や横長になることなく正常なアス
ペクト比で表示できる効果がある。
【図１】本発明実施例の構成を示すブロック構成図。
【図２】本発明実施例による親画面と子画面との表示
例。
例。
【図３】従来例の構成を示すブロック構成図。
【図４】従来例による親画面と子画面との表示例。
１ ビデオクロマ処理回路 ２ 同期信号処理回路 ３ 同期信号処理回路 ４ ビデオクロマ処理回路 ５ ＡＤコンバータ ６ 子画面生成回路 ７ フィールドメモリ ８ ＤＡコンバータ ９ ＲＧＢ信号切換回路 １０ 位相比較器 １１ エラーアンプ １２ プログラマブル分周器 １３ ＶＣＯ １４ 分周器 １５ ＶＣＯ １６ 位相比較器 １７ エラーアンプ １８ 親画面用映像信号 １９ 子画面用映像信号 ２０ 復調した親画面信号 ２１ 親画面用水平信号 ２２ 親画面用垂直信号 ２３ 子画面用水平信号 ２４ 子画面用垂直信号 ２５ 復調した子画面信号 ２６ ＡＤコンバータ用クロック ２７ ディジタル化した子画面信号 ２８ ＤＡコンバータ用クロック ２９ 圧縮したディジタル子画面信号 ３０ 圧縮した子画面信号 ３１ 親子切換信号 ３２ 分周比設定信号 ３３ 入力用クロック ３４ 出力用クロック ３５ 疑似水平信号 ３６ エラー信号 ３７ ＶＣＯ制御信号 ３８ 疑似水平信号 ３９ エラー信号 ４０ ＶＣＯ制御信号 ４１ アドレス・データバス ４２ 親子画面混合信号 ４３ ＣＲＴ ４４ 分周器 ５０ 出力用クロック発生回路 ５５ 出力用クロック発生回路 ６０ 入力用クロック発生回路
Claims (2)
- 【請求項１】 親画面用映像信号を復調する親画面復調
回路と、 子画面用映像信号を復調する子画面復調回路と、 親画面用映像信号に同期した親画面同期信号を発生する
親画面同期信号処理回路と、 子画面用映像信号に同期した子画面同期信号を発生する
子画面同期信号処理回路と、 前記子画面復調回路で復調した子画面信号を圧縮処理す
る子画面生成回路と、 前記親画面復調信号で復調した親画面信号と前記子画面
生成回路で圧縮した子画面信号とを切り換えて映像表示
部に与える信号切換回路とを備えた映像表示装置におい
て、 前記子画面同期信号に応じて子画面信号を子画面生成回
路へ入力するクロックを発生する入力クロック発生回路
と、 前 記子画面生成回路から圧縮後の子画面信号を出力する
クロックを前記子画面用映像信号の走査線数と前記親画
面用映像信号の走査線数との比率に応じた周波数とする
出力クロック発生回路とを備えることを特徴とする映像
表示装置。 - 【請求項２】 前記出力クロック発生回路は、前記親画
面同期信号と前記子画面同期信号とから前記親画面用映
像信号と前記子画面用映像信号との各方式を判別するこ
とでその周波数を調整するものである請求項１記載の映
像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014319A JP2953170B2 (ja) | 1992-01-29 | 1992-01-29 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014319A JP2953170B2 (ja) | 1992-01-29 | 1992-01-29 | 映像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05207395A JPH05207395A (ja) | 1993-08-13 |
| JP2953170B2 true JP2953170B2 (ja) | 1999-09-27 |
Family
ID=11857767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014319A Expired - Fee Related JP2953170B2 (ja) | 1992-01-29 | 1992-01-29 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953170B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608463A (en) * | 1992-08-26 | 1997-03-04 | Nec Corporation | Oscillator circuit suitable for picture-in-picture system |
-
1992
- 1992-01-29 JP JP4014319A patent/JP2953170B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05207395A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3034659B2 (ja) | 拡大画面表示回路及びそれに用いられる水平フィルタ回路 | |
| JPH06217229A (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| JPH1028256A (ja) | 映像信号変換装置とテレビジョン信号処理装置 | |
| JP3357028B2 (ja) | デジタル映像機器のためのクロック供給装置 | |
| JP2914140B2 (ja) | テレビジョン受像装置 | |
| KR960007545B1 (ko) | 주화면위치 보상회로 및 그 방법 | |
| JP2953170B2 (ja) | 映像表示装置 | |
| JP3351759B2 (ja) | 同期信号制御回路 | |
| JP3520544B2 (ja) | 映像信号表示方法、映像信号表示装置及びテレビジョン装置 | |
| JPH07131734A (ja) | テレビジョン受像機及びオンスクリーン信号発生装置 | |
| JP3538904B2 (ja) | テレビジョン受像機 | |
| JP3290677B2 (ja) | 多画面テレビジョン受像機 | |
| JP2850964B2 (ja) | ピクチュア・イン・ピクチュア回路 | |
| JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| KR0147580B1 (ko) | 와이드 텔레비젼에서의 두 화면 동시 시청회로 | |
| JPS612477A (ja) | 多画面表示テレビジヨン受信機 | |
| JP2708986B2 (ja) | 多画面表示装置 | |
| JPH0614265A (ja) | 画像表示方法及びその装置 | |
| JPH0430789B2 (ja) | ||
| JPS60180290A (ja) | テレビジヨン受像機 | |
| JPH11103448A (ja) | 走査線変換装置 | |
| JPS62180689A (ja) | 表示制御クロツク発生回路装置 | |
| JPH10117305A (ja) | 映像信号処理装置 | |
| JPH03125581A (ja) | 多画面テレビ | |
| JPH0434349B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |