JP2917275B2 - Test system for device with CPU - Google Patents
Test system for device with CPUInfo
- Publication number
- JP2917275B2 JP2917275B2 JP63256200A JP25620088A JP2917275B2 JP 2917275 B2 JP2917275 B2 JP 2917275B2 JP 63256200 A JP63256200 A JP 63256200A JP 25620088 A JP25620088 A JP 25620088A JP 2917275 B2 JP2917275 B2 JP 2917275B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- device under
- under test
- program
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CPUを有する装置を試験する試験システム
に関する。Description: TECHNICAL FIELD The present invention relates to a test system for testing a device having a CPU.
CPUによって制御される装置（以後被試験装置と称す
る）の内部の各要素は内部のCPUにより制御されるた
め、内部の各要素の状態を内部のCPUにより変化させな
がら試験する必要がある。Since each element inside the device controlled by the CPU (hereinafter referred to as a device under test) is controlled by the internal CPU, it is necessary to perform a test while changing the state of each internal element by the internal CPU.
このため、上記被試験装置の試験を行なうときは、従
来、被試験装置が持っている機能を利用して試験装置か
ら適当な信号を入力し、それに対応した動作から正常か
どうかを調べる方法か、被試験装置内に試験用のプログ
ラムを予め入れておく方法が用いられていた。For this reason, when testing the above-described device under test, a conventional method is to use a function of the device under test to input an appropriate signal from the test device and check whether the operation corresponding thereto is normal or not. A method has been used in which a test program is previously stored in a device under test.
第２図は被試験装置が持っている機能を利用する方法
の一例を示すブロック図、第３図は被試験装置内に試験
プログラムを入れる方法の一例を示すブロック図であ
る。FIG. 2 is a block diagram showing an example of a method for utilizing a function of the device under test, and FIG. 3 is a block diagram showing an example of a method of putting a test program in the device under test.
試験装置３は、CPU11、ROM12、RAM13、I/O14、CPU11
によって制御される要素15からなる被試験装置１を試験
部23により試験するものである。第２図の例では、被試
験装置１は通常の動作を行ない、試験装置３は信号線18
より被試験装置１の制御信号や被試験装置１の入力信号
を送り、被試験装置１から信号線18を通して出力される
結果が正しいかどうかを見る。第３図の例では信号線16
より試験装置３がつながっているか見、つながっていれ
ば被試験装置１の試験プログラムに制御を移し、試験装
置３は信号線18を通して被試験装置１の試験を行う。The test apparatus 3 includes a CPU 11, a ROM 12, a RAM 13, an I / O 14, a CPU 11,
The device under test 1 including the elements 15 controlled by the test unit 23 is tested by the test unit 23. In the example of FIG. 2, the device under test 1 performs a normal operation, and the test device 3 is connected to the signal line 18.
The control signal of the device under test 1 and the input signal of the device under test 1 are sent to check whether the result output from the device under test 1 through the signal line 18 is correct. In the example of FIG.
It is further checked whether the test apparatus 3 is connected. If the test apparatus 3 is connected, the control is transferred to the test program of the device under test 1, and the test apparatus 3 tests the device 1 under test through the signal line 18.
上述した従来の方法のうち、被試験装置が持っている
機能を利用する方法では、被試験装置の動作が試験用の
最適化されていないため、試験装置から被試験装置に加
える信号と、それに対する被試験装置の動作が複雑とな
り、試験装置の規模が大きくなり、試験時間が長くなる
という欠点がある。また、被試験装置内に試験用のプロ
グラムを入れる方法では、被試験装置内に余分なプログ
ラムがのるため、他のプログラムの量が制限されるか、
コストがかかるかし、また試験項目の変更に対して柔軟
に対応できないという欠点がある。Among the above-mentioned conventional methods, in the method using the function of the device under test, since the operation of the device under test is not optimized for the test, the signal applied from the test device to the device under test and the signal The operation of the device under test becomes complicated, the scale of the test device becomes large, and the test time becomes long. In addition, in the method of putting a test program in the device under test, since an extra program is loaded in the device under test, the amount of other programs is limited,
It is costly and has the disadvantage that it cannot flexibly respond to changes in test items.
本発明の、CPUを有する装置の試験システムは、 CPUと、RAMと、受信したデータを前記RAMに転送する
制御プログラムが格納されている第１のROMと、データ
受信機能を有し前記CPUで制御される回路部とを有する
被試験装置と、前記被試験装置上で動作する試験プログ
ラムを記憶している第２のROMと、前記第２のROMの内容
を前記被試験装置へ送信する試験プログラム転送用バッ
ファと、試験部とを有する試験装置とで構成され、前記
被試験装置は、前記試験装置が接続されているか否かを
判断して、接続されていない場合には試験にかかわらな
い動作を行い、接続されていると判断される場合には、
前記第２のROM内の試験プログラムを前記バッファを介
して前記RAMに格納した後、前記試験部から試験データ
を受信して前記RAMに格納された試験プログラムにした
がって試験を行う。A test system for a device having a CPU according to the present invention includes a CPU, a RAM, a first ROM storing a control program for transferring received data to the RAM, and a data reception function. A device under test having a circuit unit to be controlled, a second ROM storing a test program operating on the device under test, and a test for transmitting the contents of the second ROM to the device under test. The test device includes a program transfer buffer and a test device having a test unit. The device under test determines whether or not the test device is connected. If the test device is not connected, it does not participate in the test. Perform the operation and if it is determined that it is connected,
After the test program in the second ROM is stored in the RAM via the buffer, test data is received from the test unit, and a test is performed according to the test program stored in the RAM.
試験装置から試験プログラムを被試験装置に転送して
被試験装置の試験を行なうので、試験装置が簡単とな
り、試験時間も短かくなり、試験項目の変更に柔軟に対
応できる。Since the test program is transferred from the test device to the device under test to test the device under test, the test device is simplified, the test time is shortened, and the test items can be flexibly changed.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の、CPUを有する装置の試験システム
の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of a test system for a device having a CPU according to the present invention.
被試験装置１は、CPU11、ROM12、RAM13、I/O14、CPU1
1によって制御される要素15とからなり、試験装置２は
試験部23、被試験装置１の試験プログラムが格納されて
いるROM21、試験プログラム転送用バッファと22とから
なっている。そして、被試験装置１と試験装置２は、試
験装置２が被試験装置１につながっているかどうかを見
る信号線16、試験プログラム転送用信号線17、入出力信
号線18で接続されている。The device under test 1 includes a CPU 11, a ROM 12, a RAM 13, an I / O 14, a CPU 1
The test apparatus 2 includes a test unit 23, a ROM 21 storing a test program of the device under test 1, and a test program transfer buffer and 22. The device under test 1 and the test device 2 are connected by a signal line 16 for checking whether the test device 2 is connected to the device under test 1, a test program transfer signal line 17, and an input / output signal line 18.
次に、本実施例の動作を説明する。 Next, the operation of this embodiment will be described.
被試験装置１は電源入力時にROM12内のプログラムを
実行する。まず、信号線16により試験装置２が被試験装
置１につながっているか見る。つながっていなければ通
常の動作に入る。つながっていると、試験装置２は信号
線17を通してROM21内の試験プログラムを被試験装置１
内のRAM13に転送してRAM13内の試験プログラムに制御を
移す。この後、試験装置２は試験部23から信号線18を通
して被試験装置１の要素15に試験データを送り、その結
果を信号線18を通して試験部23に入力することにより被
試験装置１の試験を行なう。The device under test 1 executes a program in the ROM 12 when power is input. First, it is checked whether the test apparatus 2 is connected to the device under test 1 by the signal line 16. If not, normal operation starts. When connected, the test apparatus 2 executes the test program in the ROM 21 through the signal line 17 to execute the test under test 1
The control is transferred to the test program in the RAM 13 by transferring the data to the RAM 13 in the RAM 13. Thereafter, the test apparatus 2 sends test data from the test section 23 to the element 15 of the device under test 1 via the signal line 18, and inputs the result to the test section 23 via the signal line 18, thereby testing the test of the device under test 1. Do.
以上説明したように本発明は、試験前に試験装置から
試験プログラムを被試験装置に転送し、被試験装置は転
送されたプログラムをRAM上にうつし、RAM上の試験プロ
グラムに制御を移し、被試験装置の試験を行うことによ
り、ROM上に試験プログラムを持つときと同様に短時間
で試験を行なうことができ、また試験装置が簡単とな
り、また被試験装置の機能を利用する方法よりもわずか
に試験装置内の試験プログラムを増加させるだけです
み、また試験項目の変更に対しては、試験装置にあるRO
Mの内容を変更すれば良く、被試験装置のROMの変更をし
なくて良いので柔軟に対応できるという効果がある。As described above, the present invention transfers the test program from the test apparatus to the device under test before the test, the device under test transfers the transferred program to the RAM, transfers control to the test program on the RAM, and By testing the test equipment, the test can be performed in a short time in the same way as when a test program is stored in the ROM, the test equipment is simplified, and the method is less than the method using the functions of the device under test. Only increase the number of test programs in the test equipment.
The contents of M need only be changed, and there is no need to change the ROM of the device under test.
第１図は本発明の、CPUを有する装置の試験システムの
一実施例のブロック図、第２図は被試験装置が持ってい
る機能を利用する方法の一例を示すブロック図、第３図
は被試験装置内に試験プログラムを入れる方法の一例を
示すブロック図である。 １……被試験装置、 ２……試験装置 11……CPU、 12……ROM、 13……RAM、 14……I/O、 15……CPU11によって制御される要素、 16……試験装置２がつながっているかどうか被試験装置
１が見るための信号線、 17……試験用プログラム転送用信号線、 18……被試験装置１の入出力信号線、 21……試験用プログラムが格納されているROM、 22……試験用プログラム転送用バッファ、 23……試験部。FIG. 1 is a block diagram of an embodiment of a test system for a device having a CPU according to the present invention, FIG. 2 is a block diagram showing an example of a method of using a function of a device under test, and FIG. It is a block diagram showing an example of a method of putting a test program in a device under test. 1 ... Device under test, 2 ... Test device 11 ... CPU, 12 ... ROM, 13 ... RAM, 14 ... I / O, 15 ... Elements controlled by CPU 11, 16 ... Test device 2 , A signal line for the device under test 1 to see if the connection is made, 17... A signal line for transferring a test program, 18... An input / output signal line of the device under test 1, 21. ROM, 22 ... Buffer for test program transfer, 23 ... Test section.
Claims (1)
に転送する制御プログラムが格納されている第１のROM
と、データ受信機能を有し前記CPUで制御される回路部
とを有する被試験装置と、 前記被試験装置上で動作する試験プログラムを記憶して
いる第２のROMと、前記第２のROMの内容を前記被試験装
置へ送信する試験プログラム転送用バッファと、試験部
とを有する試験装置とで構成され、 前記被試験装置は、前記試験装置が接続されているか否
かを判断して、接続されていない場合には試験にかかわ
らない動作を行い、接続されていると判断される場合に
は、前記第２のROM内の試験プログラムを前記バッファ
を介して前記RAMに格納した後、前記試験部から試験デ
ータを受信して前記RAMに格納された試験プログラムに
したがって試験を行うことを特徴とするCPUを有する装
置の試験システム。1. A CPU, a RAM, and received data stored in the RAM.
ROM storing the control program to be transferred to
A device under test having a data receiving function and a circuit section controlled by the CPU; a second ROM storing a test program operating on the device under test; and the second ROM A test program transfer buffer for transmitting the contents of the test device to the device under test, and a test device having a test unit, the device under test determines whether or not the test device is connected, If it is not connected, perform an operation not related to the test, and if it is determined that it is connected, after storing the test program in the second ROM in the RAM via the buffer, A test system for a device having a CPU, which receives test data from a test unit and performs a test according to a test program stored in the RAM.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256200A JP2917275B2 (en) | 1988-10-11 | 1988-10-11 | Test system for device with CPU |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256200A JP2917275B2 (en) | 1988-10-11 | 1988-10-11 | Test system for device with CPU |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103640A JPH02103640A (en) | 1990-04-16 |
| JP2917275B2 true JP2917275B2 (en) | 1999-07-12 |
Family
ID=17289304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63256200A Expired - Fee Related JP2917275B2 (en) | 1988-10-11 | 1988-10-11 | Test system for device with CPU |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917275B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2521937Y2 (en) * | 1990-11-01 | 1997-01-08 | アルパイン株式会社 | Mobile phone coordinator |
| JP3441055B2 (en) | 1999-04-23 | 2003-08-25 | シャープ株式会社 | Inspection system for microcomputer with built-in nonvolatile memory |
| JP2005233494A (en) | 2004-02-19 | 2005-09-02 | Matsushita Electric Ind Co Ltd | Heat exchange type ventilator |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56121153A (en) * | 1980-02-27 | 1981-09-22 | Tamura Electric Works Ltd | Self-diagnostic system of electronic apparatus |
| JPS59117645A (en) * | 1982-12-25 | 1984-07-07 | Nippon Telegr & Teleph Corp <Ntt> | Testing method of computer system |
-
1988
- 1988-10-11 JP JP63256200A patent/JP2917275B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02103640A (en) | 1990-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| JP2917275B2 (en) | Test system for device with CPU | |
| JP2710777B2 (en) | Test circuit for intermediate control unit | |
| JPH05128079A (en) | Tracing system for multiprocessor system | |
| JPH0319055A (en) | Data transfer device | |
| JPH0296842A (en) | Testing method for distributed processor | |
| JP2522659Y2 (en) | Testing machine for facsimile machine | |
| JPH0376352A (en) | Simulating test equipment | |
| JPS6333180B2 (en) | ||
| JPS6384344A (en) | Checking system for abnormal frame processing | |
| JPS6131493B2 (en) | ||
| JPS5953583B2 (en) | switching device | |
| JPS61859A (en) | Clinical inspection data processor | |
| JPS59703A (en) | Sequence control system | |
| JPH01162963A (en) | Telegram transmission/reception processing method | |
| JPH02127748A (en) | Memory test system | |
| JPH01211043A (en) | Data transfer equipment | |
| JPH04227131A (en) | Transmission/reception test circuit | |
| JPH03250832A (en) | Packet transfer device | |
| JPH04294657A (en) | Test system for communication equipment | |
| JPH0273433A (en) | Data transfer device | |
| JPS63228340A (en) | Testing system for controller in data process system | |
| JPH0821240B2 (en) | ROM internal information check circuit | |
| JPH06348536A (en) | Remote diagnostic device | |
| JPH01221039A (en) | Device for testing bus in token passing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |