JP2912978B2 - Drive circuit for switching power supply - Google Patents

Drive circuit for switching power supply

Info

Publication number
JP2912978B2
JP2912978B2 JP20912590A JP20912590A JP2912978B2 JP 2912978 B2 JP2912978 B2 JP 2912978B2 JP 20912590 A JP20912590 A JP 20912590A JP 20912590 A JP20912590 A JP 20912590A JP 2912978 B2 JP2912978 B2 JP 2912978B2
Authority
JP
Japan
Prior art keywords
transistor
drive
current
main
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20912590A
Other languages
Japanese (ja)
Other versions
JPH0496652A (en
Inventor
正栄 菅原
恒男 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Ricoh Co Ltd
Original Assignee
Tohoku Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Ricoh Co Ltd filed Critical Tohoku Ricoh Co Ltd
Priority to JP20912590A priority Critical patent/JP2912978B2/en
Publication of JPH0496652A publication Critical patent/JPH0496652A/en
Application granted granted Critical
Publication of JP2912978B2 publication Critical patent/JP2912978B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフライバック型スイッチング電源に用いるド
ライブ回路に関するものである。
Description: TECHNICAL FIELD The present invention relates to a drive circuit used for a flyback type switching power supply.

〔従来の技術〕[Conventional technology]

第9図はフライバック方式による従来のスイッチング
電源用ドライブ回路を示す回路図であり、第10図は第9
図の回路の動作波形図である。
FIG. 9 is a circuit diagram showing a conventional switching power supply drive circuit of the flyback type, and FIG.
FIG. 4 is an operation waveform diagram of the circuit in FIG.

ドライブ用電源+E1〜−E1間には、ドライブトランジ
スタ1及びドライブ変圧器2が直列に接続して挿入さ
れ、ドライブ変圧器2の二次巻線間には抵抗3と抵抗4
が直列にして接続されている。抵抗の接続点には主トラ
ンジスタ5のベースが接続されている。主トランジスタ
5のエミッタは主電源−E2に接続され、この主電源−E2
には抵抗3側のドライブ変圧器2の二次巻線出力が接続
されている。また、主トランジスタ5のコレクタは、主
変圧器6の一次巻線を介して主電源+E2に接続されてい
る。主変圧器6の二次巻線には、整流用のダイオード7
を介して平滑用のコンデンサ8が接続されている。
Between the drive power source + E 1 ~-E 1, the drive transistor 1 and the drive transformer 2 is inserted in series, the resistance between the secondary winding of the drive transformer 2 3 and the resistor 4
Are connected in series. The connection point of the resistor is connected to the base of the main transistor 5. The emitter of the main transistor 5 is connected to the main power supply -E 2, the main power source -E 2
Is connected to the secondary winding output of the drive transformer 2 on the resistor 3 side. The collector of the main transistor 5 is connected to the mains + E 2 through the primary winding of the main transformer 6. The secondary winding of the main transformer 6 has a diode 7 for rectification.
Is connected to the capacitor 8 for smoothing.

以上の構成において、主電源+E2,−E2及びドライブ
用電源+E1,−E1を印加した状態でドライブトランジス
タ1のベースにパルス電圧を印加すると、ドライブトラ
ンジスタ1がオンになる。このオン動作に応じた電流が
ドライブ変圧器2の一次側に流れ、これに応じて二次側
に電圧が誘起される。この誘起電圧により、抵抗4→主
トランジスタ5のベース→エミッタ→ドライブ変圧器2
の経路で電流が流れる。このときの主トランジスタ5の
ベース電流IB及びコレクタ電流ICは次式で示される。
In the above configuration, when a pulse voltage is applied to the base of the drive transistor 1 while the main power supplies + E 2 and −E 2 and the drive power supplies + E 1 and −E 1 are applied, the drive transistor 1 is turned on. A current corresponding to the ON operation flows to the primary side of the drive transformer 2, and a voltage is induced on the secondary side accordingly. By this induced voltage, the resistance 4 → the base of the main transistor 5 → the emitter → the drive transformer 2
The current flows through the path. Base current I B and the collector current I C of the main transistor 5 at this time is represented by the following formula.

E1:ドライブ回路の電源電圧 n1:ドライブ変圧器2の一次巻線 n2:ドライブ変圧器2の二次巻線 VBE:主トランジスタ5のベース〜エミッタ間電圧 RB:抵抗4の抵抗値 E2:主電源電圧 LP6:主変圧器6の一次インダクタンス LP2:ドライブ変圧器2の一次インダクタンス ton:ドライブトランジスタ1のオン時間 tstg:主トランジスタ5のストレージタイム Vout:ドライブ変圧器2の出力電圧 以上の構成において、主トランジスタ5にベース電流
IBが流れると、これに同期して同一期間(ton)だけ主
トランジスタ5がオンになり、このオンの開始に同期し
て主トランジスタ5のコレクタ電流ICが徐々に増大す
る。ベース電流IBがオフになると同時にドライブ変圧器
2の逆起電力が生じ、これによって逆方向電流−IBが生
じる。コレクタ電流ICは、ベース電流IBが消失した一定
時間後(ton終了後からtstqを経過した時点)に0にな
る。
E 1 : Power supply voltage of drive circuit n 1 : Primary winding of drive transformer 2 n 2 : Secondary winding of drive transformer 2 V BE : Base-emitter voltage of main transistor 5 R B : Resistance of resistor 4 Value E 2 : Main power supply voltage L P6 : Primary inductance of main transformer 6 L P2 : Primary inductance of drive transformer 2 t on : ON time of drive transistor 1 t stg : Storage time of main transistor 5 V out : Drive transformer In the above configuration, the main transistor 5 has a base current
It flows is I B, the same period in synchronization therewith (t on) only the main transistor 5 is turned on, the collector current I C of the main transistor 5 in synchronization with the start of the on increases gradually. Base current I B is turned off when the generated counter electromotive force of the drive transformer 2 simultaneously, whereby a reverse current -I B occurs. The collector current I C becomes zero in a certain time after the base current I B is lost (after the lapse of t stq after t on completion).

第11図は従来のスイッチング電源用ドライブ回路の他
の例を示す回路図であり、第12図は第11図の回路の動作
波形図である。なお、第11図においては、第9図と同一
であるものには同一引用数字を用いたので、以下におい
ては重複する説明を省略する。
FIG. 11 is a circuit diagram showing another example of a conventional switching power supply drive circuit, and FIG. 12 is an operation waveform diagram of the circuit of FIG. Note that in FIG. 11, the same reference numerals are used for the same components as those in FIG. 9, and therefore, duplicate description will be omitted below.

主電源E2間には、ベースが共通接続されたコンプリメ
ンタリーエミッタホロワ構成のトランジスタ9,10のコレ
クタとエミッタが抵抗11及び抵抗12を介して接続されて
いる。トランジスタ9,10のベースには、コンデンサ13を
介してパルス信号が印加されている。
Between main power supply E 2, base-collector and emitter of the transistor 9, 10 commonly connected complementary emitter follower configuration is connected through a resistor 11 and a resistor 12. A pulse signal is applied to the bases of the transistors 9 and 10 via a capacitor 13.

この構成では、パルス信号が印加されると、その極性
に応じてトランジスタ9またはトランジスタ10がオンに
なる。トランジスタ9がオンの時には主トランジスタ5
がオンになり、主変圧器6に電流ICが流れ始める。
In this configuration, when a pulse signal is applied, the transistor 9 or the transistor 10 is turned on according to the polarity. When the transistor 9 is on, the main transistor 5
Is turned on, and the current I C starts to flow through the main transformer 6.

この時のベース電流IB、コレクタ電流IC及び逆方向電
流−IBの各々は次のようになる。
At this time, the base current I B , the collector current I C, and the reverse current −I B are as follows.

E1:ドライブ回路の電源電圧 VBE:主トランジスタ5のベース〜エミッタ間電圧 RB1:抵抗11の抵抗値 RB2:抵抗12の抵抗値 E2:主電源電圧 LP6:主変圧器6の一次インダクタンス ton:ドライブトランジスタ1のオン時間 tstg:主トランジスタ5のストレージタイム Vout:ドライブ変圧器2の出力電圧 この構成では、第11図に示すように、IBの通電開始に
対応してコレクタ電流ICが0より漸増し、−IBにより0
に戻される。第9図も同様であるが、ベース電流IBは、
式(1),式(4)から明らかなように抵抗4及び抵抗
11によって制限され、時間的に変化の無い電流波形にな
る。
E 1 : Power supply voltage of drive circuit V BE : Base-emitter voltage of main transistor 5 R B1 : Resistance value of resistance 11 R B2 : Resistance value of resistance 12 E 2 : Main power supply voltage L P6 : Main transformer voltage 6 primary inductance t on: the drive transistor 1 on-time t stg: storage time V out of the main transistor 5: output voltage of the drive transformer 2 in this configuration, as shown in FIG. 11, corresponding to the energization start of I B the collector current I C is gradually increased from 0 Te, 0 by -I B
Is returned to. Is similar also FIG. 9, the base current I B is
As is clear from the equations (1) and (4), the resistance 4 and the resistance
The current waveform is limited by 11 and does not change with time.

〔発明が解決しようとする課題〕 しかし、上記した従来のスイッチング電源用ドライブ
回路にあっては、コレクタ電流ICの漸増変化に対してベ
ース電流IBはICmaxに対応したIBを流すため、IC/hFE
なく二値的変化となり、余分なベース電流IBが流れ、ド
ライブ損失を大きくしてきた。
[Problems to be Solved] However, in the conventional switching power supply drive circuit described above, since the base current I B is the flow I B corresponding to the I Cmax relative incremental change in the collector current I C becomes a binary change rather than I C / h FE, flow extra base current I B, it has been increasing the drive loss.

また、第9図の構成では、ベース電流がドライブ変圧
器2の一次巻線n1と二次巻線n2の比と抵抗RBとによって
決まり、逆方向電流−IBがドライブ変圧器2の一次イン
ダクタンスLP2とベース抵抗によって決定されるため、
ベース電流IBと逆方向電流のバランスを決め難く、スト
レージ時間tstgが長くなり、主トランジスタ5のオフ動
作を急峻に行うことができない。しかも、ベース抵抗損
が発生する。
In the configuration of Figure 9, it determines the base current by the primary winding n 1 and the secondary winding n 2 of the ratio of the drive transformers 2 and resistor R B, reverse current -I B drive transformer 2 Is determined by the primary inductance L P2 and the base resistance,
Hardly decided to balance the base current I B and the reverse current, the storage time t stg is prolonged, it is impossible to rapidly perform the OFF operation of the main transistor 5. In addition, a base resistance loss occurs.

同様に、第11図の構成では、ドライブトランジスタ1
がオフになってトランジスタ10がオンするまでに時間が
かかるため、やはりストレージ時間tstgが長くなり、主
トランジスタ5のオフ動作を急峻に行うことができな
い。しかも、ベース抵抗損を発生する。このため、高速
動作を制限し、電源効率の悪化を招いている。
Similarly, in the configuration of FIG.
It takes a long time for the transistor 10 to turn on and the transistor 10 to turn on, so that the storage time t stg also becomes long, and the main transistor 5 cannot be turned off steeply. In addition, a base resistance loss occurs. For this reason, the high-speed operation is restricted, and the power supply efficiency is deteriorated.

本発明の目的は、低損失化及び高速化が図れるように
したスイッチング電源用ドライブ回路を提供することに
ある。
An object of the present invention is to provide a drive circuit for a switching power supply that can achieve low loss and high speed.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するため、本発明は出力となる二次巻
線を有した主変圧器の一次巻線を介して電源間に接続さ
れる主トランジスタと、この主トランジスタのベースに
制御信号に応じてベース電流を周期的に供給するドライ
ブトランジスタとを有するスイッチング電源用ドライブ
回路において、一次巻線と二次巻線とを有し、前記ドラ
イブトランジスタに前記一次巻線が直列に接続されたイ
ンダクタと、このインダクタの前記二次巻線に前記ベー
ス電流遮断時に発生するフライバックエネルギーを前記
主トランジスタへ逆ベース電流として印加する制御手段
とを備えている。
In order to achieve the above object, the present invention provides a main transistor connected between a power supply through a primary winding of a main transformer having a secondary winding serving as an output, and a control signal applied to a base of the main transistor in response to a control signal. A drive circuit for a switching power supply having a drive transistor for periodically supplying a base current to the drive transistor, comprising a primary winding and a secondary winding, and an inductor in which the primary winding is connected in series to the drive transistor. And control means for applying flyback energy generated when the base current is cut off to the secondary winding of the inductor as an inverse base current to the main transistor.

〔作用〕[Action]

上記した手段によれば、一次巻線と二次巻線とを有す
るインダクタの一次巻線にドライブトランジスタが直列
に接続されているので、ドライブトランジスタの電流増
幅率がインダクタに逆比例し、かつドライブトランジス
タのオン時間に比例するように動作するので、主トラン
ジスタのコレクタ電流の波形に似たベース電流波形を生
じさせることができ、余分なベース電流が流れることが
ないと共にベース抵抗損がなくなる。また、インダクタ
の二次巻線に生じたフライバックエネルギーを主トラン
ジスタに逆ベース電流として供給しているので、主トラ
ンジスタのコレクタ電流の遮断を急峻にすることが可能
になり、損失を小さくし、スイチングスピードを向上さ
せることができる。さらに、ドライブエネルギーを主ト
ランジスタのターンオフに使用することができ、ドライ
ブ損失の低減が可能になり、そのドライブエネルギー
は、E1+と一次インダクタンスLPにより決まるため、設
計が容易になる。
According to the above-described means, since the drive transistor is connected in series to the primary winding of the inductor having the primary winding and the secondary winding, the current amplification factor of the drive transistor is inversely proportional to the inductor, and Since the transistor operates in proportion to the on-time of the transistor, a base current waveform similar to the collector current waveform of the main transistor can be generated, so that no extra base current flows and there is no base resistance loss. In addition, since the flyback energy generated in the secondary winding of the inductor is supplied to the main transistor as the reverse base current, it is possible to steeply cut off the collector current of the main transistor, reduce loss, Switching speed can be improved. Further, the drive energy can be used for turning off the main transistor, and the drive loss can be reduced. The drive energy is determined by E 1 + and the primary inductance L P , so that the design becomes easy.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を参照しながら説
明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明によるスイッチング電源用ドライブ回
路の一実施例を示す回路図である。また、第2図は第1
図の実施例の動作を示す波形図である。なお、第1図に
おいては、第9図と同一であるものには同一引用数字を
用いたので、以下においては重複する説明を省略する。
FIG. 1 is a circuit diagram showing an embodiment of a switching power supply drive circuit according to the present invention. Also, FIG.
FIG. 4 is a waveform chart showing the operation of the embodiment shown in FIG. In FIG. 1, the same components as those in FIG. 9 are denoted by the same reference numerals, and a duplicate description will be omitted below.

本実施例では、ドライブ用トランジスタにNPN型のド
ライブトランジスタ14を用い、そのエミッタをドライブ
用電源+E1に接続し、ベースにはダイオード15及びコン
デンサ16を介してパルス信号が印加される。また、ドラ
イブトランジスタ14のベースとドライブ用電源−E1との
間には、バイアス供給用の抵抗17が接続されている。
In this embodiment, using the drive transistor 14 of NPN type driving transistor, connect the emitter to drive power source + E 1, the base pulse signal is applied via a diode 15 and a capacitor 16. Between the base and the drive power source -E 1 of the drive transistor 14, the resistor 17 for bias supply is connected.

さらに、トランジスタ5のベースには、ドライブ変圧
器18(インダクタ)の一次巻線18a及び二次巻線18bの各
一端が接続され、一次巻線18aの他端はドライブトラン
ジスタ14のコレクタに接続されている。また、二次巻線
18bの他端は、ダイオード19及びダイオード20を介して
ドライブ用電源−E1に接続されている。
Further, one end of each of a primary winding 18a and a secondary winding 18b of a drive transformer 18 (inductor) is connected to the base of the transistor 5, and the other end of the primary winding 18a is connected to a collector of the drive transistor 14. ing. Also, the secondary winding
The other end of 18b are connected to the drive power source -E 1 via the diode 19 and the diode 20.

以上の構成において、パルス信号が印加されない状態
では、抵抗17を介してドライブトランジスタ14のベース
にバイアスが与えられるため、ドライブトランジスタ14
はオンになる。ドライブトランジスタ14がオンになる
と、ドライブ用電源+E1の電流が、ドライブトランジス
タ14のエミッタ→ドライブトランジスタ14のコレクタ→
ドライブ変圧器18の一次巻線18a→主トランジスタ5の
ベース→主トランジスタ5のエミッタ→ドライブ用電源
−E1の経路で流れ、時間の経過と共に直線的に増加す
る。
In the above configuration, when no pulse signal is applied, a bias is applied to the base of the drive transistor 14 via the resistor 17, so that the drive transistor 14
Turns on. When the drive transistor 14 is turned on, the current of the drive power source + E 1 is, the collector of the emitter → the drive transistor 14 of the drive transistor 14 →
Flows through the route of the drive transformer 18 primary winding 18a → the main transistor 5 based → main transistor 5 emitters → drive power source -E 1, increases linearly with time.

この状態において、パルス信号が印加されると、ダイ
オード15によって整流された正の電圧がドライブトラン
ジスタ14に与えられ、ドライブトランジスタ14はオフに
なる。ドライブトランジスタ14がオフになると、ドライ
ブ変圧器18の一次巻線18aに流れる電流は急峻に0にな
り、ベース電流IBが遮断される。
In this state, when a pulse signal is applied, a positive voltage rectified by the diode 15 is applied to the drive transistor 14, and the drive transistor 14 is turned off. When the drive transistor 14 is turned off, the current flowing through the primary winding 18a of the drive transformer 18 is abruptly becomes zero, the base current I B is cut off.

この時点でドライブ変圧器18には後記する式(10)の
エネルギーが蓄えられている。このエネルギーは、一次
電流の遮断と同時に二次巻線18bからダイオード19,20を
介して放出され、主トランジスタ5のベースに負電流を
与え、主トランジスタ5を急峻にオフ動作させる。
At this point, the drive transformer 18 stores the energy of the following equation (10). This energy is released from the secondary winding 18b via the diodes 19 and 20 simultaneously with the interruption of the primary current, giving a negative current to the base of the main transistor 5 and turning off the main transistor 5 sharply.

以上の動作により、主トランジスタ5のコレクタ電流
の形と相似のベース電流にすることができ、余分なベー
ス電流を流さずに済み、ドライブ回路の損失を少なくす
ることができる。
By the above operation, a base current similar to the form of the collector current of the main transistor 5 can be obtained, an unnecessary base current does not flow, and the loss of the drive circuit can be reduced.

また、主トランジスタ5を急峻にオフすることができ
る結果、コレクタ電流の下降時間に(フォールタイム)
を少なくできると共に、主トランジスタ5のスイッチン
グ損失を少なくすることができる。
Further, as a result of the main transistor 5 being able to be turned off sharply, the fall time of the collector current (fall time)
And the switching loss of the main transistor 5 can be reduced.

なお、第1図の実施例におけるベース電流IB及びコレ
クタ電流ICは次式で示される。
The base current I B and the collector current I C in the embodiment of FIG. 1 is expressed by the following equation.

E1:ドライブ回路の電源電圧 VBE:主トランジスタ5のベース〜エミッタ間電圧 E2:主電源電圧 LP18:主変圧器18の一次インダクタンス ton:ドライブトランジスタ14のオン時間 tstg:主トランジスタ5のストレージタイム Vout:ドライブ変圧器18の出力電圧 式(8)〜(10)から明らかなように、ドライブトラ
ンジスタ14のオン時の主トランジスタ5のベース電流IB
及びコレクタ電流ICは、時間的変化(ton、あるいはton
+tstgに依存)すなわち第2図に示すように漸増する特
性のベース電流IBを示せるようになり、余分なベース電
流を流さずに済むようになる。
E 1 : Power supply voltage of drive circuit V BE : Base-emitter voltage of main transistor 5 E 2 : Main power supply voltage L P18 : Primary inductance of primary transformer t on : On time of drive transistor 14 t stg : Main transistor 5 storage time V out: output voltage type drive transformer 18 (8) as is clear from ~ (10), the base current of the main transistor 5 when on the drive transistor 14 I B
And the collector current I C changes with time (t on or t on
+ T stg dependent) That now can show the base current I B of increasing characteristic as shown in FIG. 2, so that it is not necessary to shed excess base current.

また、式(7)及び(9)から明らかなように、主ト
ランジスタ5のベース電流IB,−IBは共に大きくするこ
とが可能であり、この結果、主トランジスタ5の急峻な
オフが可能になる。
Moreover, as it is clear from equation (7) and (9), the base current I B in the main transistor 5, -I B is possible both to increase, as a result, can be steep off of the main transistor 5 become.

第3図は本発明によるスイッチング電源用ドライブ回
路の第2実施例を示す回路図である。また、第4図は第
3図の実施例の動作を示す波形図である。なお、本実施
例においても、第1図と同一であるものに同一引用数字
を用いたので、以下においては重複する説明を省略す
る。
FIG. 3 is a circuit diagram showing a second embodiment of the switching power supply drive circuit according to the present invention. FIG. 4 is a waveform chart showing the operation of the embodiment of FIG. In the present embodiment, the same reference numerals are used for the same components as those in FIG. 1, and duplicate description will be omitted below.

本実施例は、第1図の実施例がPNP型のトランジスタ
をドライブ用に用いていたのに対し、NPN型のドライブ
トランジスタ21を用い、これをドライブ変圧器18の一次
巻線18aと主トランジスタ5のベース間に挿入するよう
にしたものである。この構成によれば、ドライブトラン
ジスタ21のベースにパルス信号を直接入力することがで
きるため、第1図で必要としたダイオード15、コンデン
サ16及び抵抗17を不要にすることができる。
In the present embodiment, a PNP transistor is used for driving in the embodiment of FIG. 1, but an NPN drive transistor 21 is used, which is connected to the primary winding 18a of the drive transformer 18 and the main transistor. 5 between the bases. According to this configuration, since a pulse signal can be directly input to the base of the drive transistor 21, the diode 15, the capacitor 16, and the resistor 17 required in FIG. 1 can be eliminated.

この実施例による動作及び効果は前記実施例と同一で
あるので、説明は省略する。 第5図は本発明によるス
イッチング電源用ドライブ回路の第3実施例を示す回路
図である。また、第8図は第5図の実施例の動作を示す
波形図である。なお、本実施例においても、第1図と同
一であるものには同一引用数字を用いたので、以下にお
いては重複する説明を省略する。
The operation and effects of this embodiment are the same as those of the above-described embodiment, and a description thereof will be omitted. FIG. 5 is a circuit diagram showing a third embodiment of the switching power supply drive circuit according to the present invention. FIG. 8 is a waveform chart showing the operation of the embodiment of FIG. In the present embodiment, the same reference numerals are used for the same components as those in FIG. 1, and duplicate description will be omitted below.

本実施例は、第1図の実施例において、一次巻線18a
にバイアス回路22を並列に接続する構成にしたものであ
る。このバイアス回路22は、第6図または第7図に示す
ように、抵抗とダイオードの直列接続、またはこの2つ
にコンデンサを直列に接続した構成になっている。
This embodiment is different from the embodiment shown in FIG.
And a bias circuit 22 connected in parallel. As shown in FIG. 6 or 7, the bias circuit 22 has a configuration in which a resistor and a diode are connected in series, or a capacitor is connected in series with the two.

バイアス電流回路22を設けることにより、 1)主トランジスタの電流増幅率hFEは電流の関数であ
るから、直接的コレクタ電流ICの増加の過程でベース電
流の増加をhFEに対応した形に補正する必要がある。
By providing the bias current circuit 22, 1) Since the current amplification factor h FE of the main transistor is a function of the current, the increase of the base current in the process of increasing the collector current I C directly corresponds to h FE. It needs to be corrected.

2)第6図は初期電流設定回路であり、第7図は主トラ
ンジスタのターンオン時に必要な電荷量を注入する回路
である。
2) FIG. 6 shows an initial current setting circuit, and FIG. 7 shows a circuit for injecting a necessary amount of electric charge when the main transistor is turned on.

以上説明したように、上記実施例によれば、ドライブ
トランジスタと直列にインダクタンスを有する部材(ド
ライブ変圧器)を挿入し、その出力によって主トランジ
スタを制御するようにすることにより、そのコレクタ電
流ICの波形に対応した形のベース電流IB波形を得ること
が可能になり、余分なベース電流を流すことが無いの
で、損失を低減することが可能になる。
As described above, according to the above embodiment, by inserting a member having an inductance (drive transformer) in series with the drive transistor and controlling the main transistor by its output, the collector current I C because of it is possible to obtain a base current I B waveform shape corresponding to the waveform, it is not flowing extra base current, it is possible to reduce the loss.

また、ドライブ変圧器に二次巻線を設け、ベース電流
IBの消失後にこれとは逆向きの電流(−IB)を生じさせ
ることにより、主トランジスタ5のオフ動作を急峻にさ
せることが可能になる。この結果、損失を少なくし、ス
イッチングスピードを速くすることが可能になる。
Also, a secondary winding is provided on the drive transformer to
By causing reverse current (-I B) to this after the disappearance of I B, it is possible to sharply off operation of the main transistor 5. As a result, it is possible to reduce the loss and increase the switching speed.

〔発明の効果〕〔The invention's effect〕

上記のように構成された本発明によれば、主トランジ
スタのコレクタ電流の波形に似たベース電流波形を生じ
させることが可能になり、余分なベース電流が流れるこ
とがなく、主トランジスタのコレクタ電流の遮断を急峻
にすることが可能になり、これにより損失を小さくし、
スイッチングスピードを向上させることができる。
According to the present invention configured as described above, it is possible to generate a base current waveform similar to the collector current waveform of the main transistor, no extra base current flows, and the collector current of the main transistor is reduced. Can be sharpened, thereby reducing the loss,
Switching speed can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明によるスイッチング電源用ドライブ回路
の一実施例を示す回路図、第2図は第1図の実施例の動
作を示す波形図、第3図は本発明によるスイッチング電
源用ドライブ回路の第2実施例を示す回路図、第4図は
第3図の実施例の動作を示す波形図、第5図は本発明に
よるスイッチング電源用ドライブ回路の第3実施例を示
す回路図、第6図及び第7図は第5図に示すバイアス回
路の詳細を示す回路図、第8図は第5図の実施例の動作
を示す波形図、第9図はフライバック方式による従来の
スイッチング電源用ドライブ回路を示す回路図、第10図
は第9図の回路の動作波形図、第11図は従来のスイッチ
ング電源用ドライブ回路の他の例を示す回路図であり、
第12図は第11図の回路の動作波形図である。 3,17……抵抗、5……主トランジスタ、6……主変圧
器、7,15,19,20……ダイオード、8……コンデンサ、1
4,21……ドライブトランジスタ、16……コンデンサ、18
……ドライブ変圧器、18a……一次巻線、18b……二次巻
線、22……ドライブ変圧器。
FIG. 1 is a circuit diagram showing an embodiment of a switching power supply drive circuit according to the present invention, FIG. 2 is a waveform diagram showing the operation of the embodiment of FIG. 1, and FIG. 3 is a switching power supply drive circuit according to the present invention. FIG. 4 is a waveform diagram showing the operation of the embodiment of FIG. 3, FIG. 5 is a circuit diagram showing a third embodiment of the switching power supply drive circuit according to the present invention, 6 and 7 are circuit diagrams showing details of the bias circuit shown in FIG. 5, FIG. 8 is a waveform diagram showing the operation of the embodiment of FIG. 5, and FIG. 9 is a conventional switching power supply of the flyback type. FIG. 10 is an operation waveform diagram of the circuit of FIG. 9, and FIG. 11 is a circuit diagram showing another example of a conventional switching power supply drive circuit.
FIG. 12 is an operation waveform diagram of the circuit of FIG. 3,17… Resistance, 5… Main transistor, 6… Main transformer, 7,15,19,20… Diode, 8… Capacitor, 1
4,21 …… Drive transistor, 16 …… Capacitor, 18
…… Drive transformer, 18a …… Primary winding, 18b …… Secondary winding, 22 …… Drive transformer.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅原 正栄 宮城県柴田郡柴田町大字中名生字神明堂 3番地の1 東北リコー株式会社内 (72)発明者 池上 恒男 宮城県仙台市青葉区一番町1丁目14―6 (56)参考文献 特開 昭63−73873(JP,A) 実開 昭62−78088(JP,U) (58)調査した分野(Int.Cl.6,DB名) H02M 3/00 - 3/44 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Masae Sugawara Inventor Masamichi Sugawara, Shibata-cho, Miyagi Prefecture, 3rd name, Shinmei-do, Tomei Ricoh Co., Ltd. (72) Inventor Tsuneo Ikegami Ichibancho, Aoba-ku, Sendai City, Miyagi Prefecture 1-14-6 (56) References JP-A-63-73873 (JP, A) JP-A-62-78088 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H02M 3 / 00-3/44

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】出力となる二次巻線を有した主変圧器の一
次巻線を介して電源間に接続される主トランジスタと、
この主トランジスタのベースに制御信号に応じてベース
電流を周期的に供給するドライブトランジスタとを有す
るスイッチング電源用ドライブ回路において、 一次巻線と二次巻線とを有し、前記ドライブトランジス
タに前記一次巻線が直列に接続されたインダクタと、 このインダクタの前記二次巻線に前記ベース電流遮断時
に発生するフライバックエネルギーを前記主トランジス
タへ逆ベース電流として印加する制御手段と、 を備えたことを特徴とするスイッチング電源用ドライブ
回路。
1. A main transistor connected between power supplies via a primary winding of a main transformer having a secondary winding serving as an output;
A drive circuit for a switching power supply having a drive transistor for periodically supplying a base current to a base of the main transistor in accordance with a control signal, comprising a primary winding and a secondary winding, wherein the drive transistor An inductor having a winding connected in series, and control means for applying flyback energy generated when the base current is cut off to the secondary winding of the inductor to the main transistor as a reverse base current. Characteristic drive circuit for switching power supply.
JP20912590A 1990-08-09 1990-08-09 Drive circuit for switching power supply Expired - Fee Related JP2912978B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20912590A JP2912978B2 (en) 1990-08-09 1990-08-09 Drive circuit for switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20912590A JP2912978B2 (en) 1990-08-09 1990-08-09 Drive circuit for switching power supply

Publications (2)

Publication Number Publication Date
JPH0496652A JPH0496652A (en) 1992-03-30
JP2912978B2 true JP2912978B2 (en) 1999-06-28

Family

ID=16567701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20912590A Expired - Fee Related JP2912978B2 (en) 1990-08-09 1990-08-09 Drive circuit for switching power supply

Country Status (1)

Country Link
JP (1) JP2912978B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416633B2 (en) * 2000-09-11 2003-06-16 キヤノン株式会社 High voltage square wave generator
US8225458B1 (en) 2001-07-13 2012-07-24 Hoffberg Steven M Intelligent door restraint

Also Published As

Publication number Publication date
JPH0496652A (en) 1992-03-30

Similar Documents

Publication Publication Date Title
JP2005039934A (en) Synchronous rectification type power converter controlled by current transformer
JP2912978B2 (en) Drive circuit for switching power supply
JPH0550234B2 (en)
JPH06276731A (en) Self-excited dc-dc converter
JPH0720091U (en) Switching power supply circuit
US5412332A (en) Drive circuit for a flyback converter with switching transistors in bridge arrangement
JPH0237273Y2 (en)
JPH07118777B2 (en) Circuit and method for driving an inductive load
JPH0728739Y2 (en) Drive circuit
JP3433429B2 (en) Switching regulator
JP3490327B2 (en) Switching power supply
JPS6242471Y2 (en)
JPS5935566A (en) Switching power source
JPH0145265Y2 (en)
JPS6012350Y2 (en) Coil drive circuit
JPH0635661Y2 (en) Switching regulator
JPH082711Y2 (en) Fluorescent display
JPH062472Y2 (en) Magnetic amplifier control type switching power supply
JPH0619325Y2 (en) Switching power supply circuit
JP3141557B2 (en) Switching power supply circuit
JP2000324814A (en) Switching power supply
JPH0811059Y2 (en) Ringing choke converter power supply
SU1541723A1 (en) Device for control of transistor power switch
EP0590716A2 (en) Drive circuit for a flyback converter with switching transistors in bridge arrangement
JPH07123221B2 (en) Switching transistor drive circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees