JP2901823B2 - Light emitting diode - Google Patents

Light emitting diode

Info

Publication number
JP2901823B2
JP2901823B2 JP32782192A JP32782192A JP2901823B2 JP 2901823 B2 JP2901823 B2 JP 2901823B2 JP 32782192 A JP32782192 A JP 32782192A JP 32782192 A JP32782192 A JP 32782192A JP 2901823 B2 JP2901823 B2 JP 2901823B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor layer
conductivity type
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32782192A
Other languages
Japanese (ja)
Other versions
JPH06177420A (en
Inventor
昌規 渡辺
忠士 竹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP32782192A priority Critical patent/JP2901823B2/en
Publication of JPH06177420A publication Critical patent/JPH06177420A/en
Application granted granted Critical
Publication of JP2901823B2 publication Critical patent/JP2901823B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、表示用・伝送用などに
用いられる発光ダイオードに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode used for display and transmission.

【0002】[0002]

【従来の技術】発光ダイオード(LED)において、内部
で発生した光を有効に外部に取り出すこと、すなわち外
部出射効率の向上は非常に重要である。なぜならば、L
EDを構成する半導体の屈折率は極めて高いため、出射
面で全反射となる臨界角が小さくなり、出射面が平面の
場合には、臨界角以内のごく限られた角度の光しか外部
に出射しないからである。
2. Description of the Related Art In a light emitting diode (LED), it is very important to effectively extract internally generated light to the outside, that is, to improve external emission efficiency. Because, L
Since the refractive index of the semiconductor constituting the ED is extremely high, the critical angle at which the light is totally reflected at the light exit surface is reduced. When the light exit surface is flat, only light having a limited angle within the critical angle is emitted to the outside. Because it does not.

【0003】従来、上記外部出射効率の向上を図った発
光ダイオードとしては、図18に示すものがある。この
発光ダイオードは、電流を、電極8から、p+型層4Qと
3Qとp型AlGaAs層2を経由して、p型AlGaAs基
板1に流し、更に、基板1から、p型AlGaAs層2と
n型AlGaAs発光層3とn+型AlGaAsキャップ層4と
を経由して、電極7に電流を流す。そして、上記電流に
よって、上記発光層3を発光させて、上記基板1から外
部に光を取り出すようにしている。なお、図18におい
て、Qは周辺部、Pは中心部、6はSiO2膜、5は溝で
ある。
[0003] Conventionally, there is a light emitting diode shown in FIG. 18 for improving the above-mentioned external emission efficiency. This light-emitting diode allows a current to flow from the electrode 8 to the p-type AlGaAs substrate 1 via the p + -type layers 4Q and 3Q and the p-type AlGaAs layer 2, and from the substrate 1 to the p-type AlGaAs layer 2. A current is applied to the electrode 7 via the n-type AlGaAs light emitting layer 3 and the n + -type AlGaAs cap layer 4. Then, the light emitting layer 3 is caused to emit light by the current and light is extracted from the substrate 1 to the outside. In FIG. 18, Q is a peripheral portion, P is a central portion, 6 is a SiO 2 film, and 5 is a groove.

【0004】この発光ダイオードは、基板1の光出射面
をドーム状にすると共に、発光領域をドーム状の光出射
面の中心部に対向する中心部Pに限定しているので、光
が上記出射面に略垂直に入射し、光を有効に外部に取り
出すことができる。
In this light emitting diode, the light emitting surface of the substrate 1 is formed in a dome shape, and the light emitting region is limited to a central portion P facing the center of the dome shaped light emitting surface. Light is incident on the surface substantially perpendicularly, and light can be effectively extracted to the outside.

【0005】上記発光ダイオードは、以下のようにして
作製される。図18の上下を逆にして参照し、まず、p
型AlGaAs基板1の上に、p型AlGaAs層2、n型A
lGaAs発光層3、n+型GaAsキャップ層4を順に形成
する。続いて周辺部QにZnを拡散することによって、
周辺部Qの発光層3とキャップ層4とを、p+型の導電型
に変化させ、p+型層3Qと4Qとを形成する。さらに、
上記周辺部Qと中心部Pとの間に溝5を形成し、上記溝
5をSiO2膜6で覆う。そして、中心部Pおよび周辺部
Qの表面に電極7および電極8を形成する。この後、図
18に示すようなチップ単位に分割し、各チップ毎に基
板1を研磨して、光出射面をドーム形状にする。
[0005] The light emitting diode is manufactured as follows. Referring to FIG. 18 upside down, first, p
On a p-type AlGaAs substrate 1, a p-type AlGaAs layer 2 and an n-type A
An lGaAs light emitting layer 3 and an n + type GaAs cap layer 4 are formed in this order. Subsequently, by diffusing Zn into the peripheral portion Q,
The light emitting layer 3 and the cap layer 4 in the peripheral portion Q are changed to p + -type conductivity to form p + -type layers 3Q and 4Q. further,
A groove 5 is formed between the peripheral portion Q and the central portion P, and the groove 5 is covered with a SiO 2 film 6. Then, the electrodes 7 and 8 are formed on the surfaces of the central portion P and the peripheral portion Q. Thereafter, the substrate is divided into chip units as shown in FIG. 18, and the substrate 1 is polished for each chip to make the light emitting surface into a dome shape.

【0006】[0006]

【発明が解決しようとする課題】ところで、上記従来の
発光ダイオードは、発光層3が発生する光を外部に取り
出すために、上記光を基板1を通過させなければならな
い。したがって、基板1の吸収端よりも波長が短くて、
基板1を透過できない光を、外部に取り出したい場合に
は、図18において基板1の下方側に光出射面と発光層
3の両方を設け、光出射面と発光層3が基板1を挟まな
いようにする必要がある。ところが、この場合には、図
18に示す構造では、溝5によって発光領域を限定する
ので、光出射面を凸型形状にすることと、発光領域を上
記光出射面の中心部に限定することを両立できず、外部
出射効率を向上させることができないという問題があ
る。
Incidentally, in the above-mentioned conventional light emitting diode, in order to extract the light generated by the light emitting layer 3 to the outside, the light must pass through the substrate 1. Therefore, the wavelength is shorter than the absorption edge of the substrate 1,
When light that cannot pass through the substrate 1 is to be extracted to the outside, both the light emitting surface and the light emitting layer 3 are provided below the substrate 1 in FIG. 18 so that the light emitting surface and the light emitting layer 3 do not sandwich the substrate 1. You need to do that. However, in this case, in the structure shown in FIG. 18, the light emitting area is limited by the groove 5, so that the light emitting surface is formed in a convex shape, and the light emitting area is limited to the central portion of the light emitting surface. However, there is a problem that the external emission efficiency cannot be improved.

【0007】そこで、本発明の目的は、基板を通過させ
ることなく外部に光を取り出して、基板の光吸収領域に
関係なく発光波長を設定できる上に、外部への光出射効
率を向上させることができる発光ダイオードを提供する
ことにある。
Accordingly, an object of the present invention is to extract light to the outside without passing through the substrate, to set the emission wavelength regardless of the light absorption region of the substrate, and to improve the efficiency of light emission to the outside. It is an object of the present invention to provide a light emitting diode which can be used.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明の発光ダイオードは、第1導
電型の半導体基板上に、少なくとも第1導電型の半導体
層と第2導電型の半導体層が順次積層され、上記第1導
電型の半導体層と上記第2導電型の半導体層の界面近傍
において発生する光を上記第2導電型の半導体層から外
部に出射する発光ダイオードであって、上記基板の表面
に垂直な平面で第2導電型の半導体層を切断した断面が
凸形状であり、上記凸形状の上方から見た表面パターン
がストライプ状であり、上記第2導電型の半導体層と上
記第1導電型の半導体基板との間に、上記凸形状の第2
導電型の半導体層の中心部に対向する領域に開口部を有
する電流阻止層を設けたことを特徴としている。
According to a first aspect of the present invention, there is provided a light emitting diode comprising a semiconductor substrate of a first conductivity type and a semiconductor layer of at least a first conductivity type. A light emitting diode that emits light generated near the interface between the semiconductor layer of the first conductivity type and the semiconductor layer of the second conductivity type to the outside from the semiconductor layer of the second conductivity type. The cross section of the semiconductor layer of the second conductivity type cut on a plane perpendicular to the surface of the substrate has a convex shape, and the surface pattern viewed from above the convex shape has a stripe shape. Between the semiconductor layer of the first conductivity type and the semiconductor substrate of the first conductivity type.
A current blocking layer having an opening is provided in a region facing the center of the conductive semiconductor layer.

【0009】また、請求項2の発明は、請求項1に記載
の発光ダイオードにおいて、上記電流阻止層の開口部
を、上記ストライプ状のパターンの中心軸に沿って設け
たことを特徴としている。
According to a second aspect of the present invention, in the light emitting diode according to the first aspect, an opening of the current blocking layer is provided along a center axis of the stripe pattern.

【0010】また、請求項3の発明は、第1導電型の半
導体基板上に、少なくとも第1導電型の半導体層と第2
導電型の半導体層が順次積層され、上記第1導電型の半
導体層と上記第2導電型の半導体層の界面近傍において
発生する光を上記第2導電型の半導体層から外部に出射
する発光ダイオードであって、上記基板の表面に垂直な
平面で第2導電型の半導体層を切断した断面が凸形状に
なるように、上記第2導電型の半導体層を凸形状にし、
上記第2導電型の半導体層と上記第1導電型の半導体基
板との間に、上記凸形状の第2導電型の半導体層の中心
部に対向する領域に開口部を有する電流阻止層を設け、
上記凸形状の第2導電型半導体層は、上方から見た表面
パターンが、表面電極のパッド部から第1次分岐ストラ
イプが、上記第1次分岐ストライプから第2次分岐スト
ライプが、上記第2次分岐ストライプから第3次分岐ス
トライプが少なくとも分岐した多段分岐樹枝状であり、
上記電流阻止層の開口部を、少なくとも上記多段樹枝状
の表面パターンの分岐先端部の中心に対向する領域に設
けたことを特徴としている。
According to a third aspect of the present invention, at least a first conductive type semiconductor layer and a second conductive type semiconductor layer are formed on a first conductive type semiconductor substrate.
A light emitting diode in which conductive semiconductor layers are sequentially stacked, and light generated near an interface between the first conductive semiconductor layer and the second conductive semiconductor layer is emitted from the second conductive semiconductor layer to the outside. And forming the second conductive type semiconductor layer in a convex shape so that a cross section obtained by cutting the second conductive type semiconductor layer in a plane perpendicular to the surface of the substrate has a convex shape;
A current blocking layer having an opening in a region opposed to the center of the convex second conductive type semiconductor layer is provided between the second conductive type semiconductor layer and the first conductive type semiconductor substrate. ,
The convex second conductivity type semiconductor layer has a surface pattern viewed from above, a primary branch stripe from a pad portion of a surface electrode, a primary branch stripe to a secondary branch stripe from the primary branch stripe, and a second secondary stripe. A multi-stage branch tree branch in which at least a tertiary branch stripe branches from the next branch stripe;
An opening of the current blocking layer is provided at least in a region opposed to the center of the tip of the branch of the multi-tiered surface pattern.

【0011】また、請求項4の発明は、請求項1または
2に記載の発光ダイオードにおいて、上記電流阻止層
を、上記第1導電型の半導体基板と上記界面との間に設
けた第2導電型半導体層もしくは高抵抗半導体層にした
ことを特徴としている。
According to a fourth aspect of the present invention, in the light emitting diode according to the first or second aspect, the current blocking layer is provided between the first conductive type semiconductor substrate and the interface. It is characterized in that it is a type semiconductor layer or a high resistance semiconductor layer.

【0012】また、請求項5の発明は、請求項1または
2に記載の発光ダイオードにおいて、上記界面上に、複
数の第2導電型半導体層が設けられ、上記電流阻止層
は、上記複数の第2導電型半導体層間に設けた第1導電
型半導体層もしくは高抵抗半導体層であることを特徴と
している。
According to a fifth aspect of the present invention, in the light emitting diode according to the first or second aspect, a plurality of second conductivity type semiconductor layers are provided on the interface, and the current blocking layer is formed of the plurality of second conductivity type semiconductor layers. It is a first conductivity type semiconductor layer or a high resistance semiconductor layer provided between the second conductivity type semiconductor layers.

【0013】また、請求項6の発明は、請求項3に記載
の発光ダイオードにおいて、上記電流阻止層を、上記第
1導電型の半導体基板と上記界面との間に設けた第2導
電型半導体層もしくは高抵抗半導体層にしたことを特徴
としている。
According to a sixth aspect of the present invention, in the light emitting diode of the third aspect, the current blocking layer is provided between the first conductivity type semiconductor substrate and the interface. Or a high-resistance semiconductor layer.

【0014】また、請求項7の発明は、請求項3に記載
の発光ダイオードにおいて、上記界面上に、複数の第2
導電型半導体層が設けられ、上記電流阻止層は、上記複
数の第2導電型半導体層間に設けた第1導電型半導体層
もしくは高抵抗半導体層であることを特徴としている。
According to a seventh aspect of the present invention, in the light emitting diode according to the third aspect, a plurality of second light emitting diodes are provided on the interface.
A conductive semiconductor layer is provided, and the current blocking layer is a first conductive semiconductor layer or a high resistance semiconductor layer provided between the plurality of second conductive semiconductor layers.

【0015】また、請求項8の発明は、第1導電型の半
導体基板上に、少なくとも第1導電型の半導体層と第2
導電型の第1,第2半導体層が順次積層され、上記第1
導電型半導体層と上記第2導電型半導体層の界面近傍に
おいて発生する光を上記第2導電型の第2半導体層から
外部に出射する発光ダイオードであって、上記基板の表
面に垂直な平面で第2導電型の第2半導体層を切断した
断面が凸形状になるように、上記第2導電型の第2半導
体層を凸形状にし、上記第2導電型の第1半導体層と第
2半導体層との間に、第1導電型半導体層もしくは高抵
抗半導体層で作製され、上記凸形状の第2導電型の第2
半導体層の中心部に対向する領域に開口部を有する電流
阻止層を設け、上記電流阻止層と上記第2半導体層との
間に、上記開口部に連通した開口部を有する電流注入層
を設け、上記第2半導体層から露出している電流注入層
の上に電極を設けたことを特徴としている。
The invention according to claim 8 is a semiconductor device having at least a first conductivity type semiconductor layer and a second conductivity type semiconductor layer on a first conductivity type semiconductor substrate.
Conductive first and second semiconductor layers are sequentially stacked, and the first
A light emitting diode which emits light generated near the interface between the conductive semiconductor layer and the second conductive semiconductor layer to the outside from the second conductive second semiconductor layer, the light emitting diode being a plane perpendicular to the surface of the substrate. The second semiconductor layer of the second conductivity type is formed in a convex shape so that the cross section obtained by cutting the second semiconductor layer of the second conductivity type is formed in a convex shape, and the first semiconductor layer of the second conductivity type and the second semiconductor layer are formed. A first conductive type semiconductor layer or a high resistance semiconductor layer between the first conductive type semiconductor layer and the second conductive type second conductive type semiconductor layer.
A current blocking layer having an opening in a region facing the center of the semiconductor layer; and a current injection layer having an opening communicating with the opening is provided between the current blocking layer and the second semiconductor layer. An electrode is provided on the current injection layer exposed from the second semiconductor layer.

【0016】また、請求項9の発明は、上記電流注入層
の開口部と上記電流阻止層の開口部とは、連続している
ことを特徴とする請求項8に記載の発光ダイオード。
According to a ninth aspect of the present invention, in the light emitting diode according to the eighth aspect, the opening of the current injection layer and the opening of the current blocking layer are continuous.

【0017】また、請求項10の発明は、請求項8また
は9に記載の発光ダイオードにおいて、上記電流注入層
は、上記電流阻止層に接した下層と、この下層の上に形
成された上層とを含み、上記上層のバンドギャップが、
上記下層のバンドギャップと上記第2導電型の第2半導
体層のバンドギャップとの中間の値であることを特徴と
している。
According to a tenth aspect of the present invention, in the light emitting diode according to the eighth or ninth aspect, the current injection layer includes a lower layer in contact with the current blocking layer, and an upper layer formed on the lower layer. Including, the band gap of the upper layer,
The band gap is an intermediate value between the band gap of the lower layer and the band gap of the second semiconductor layer of the second conductivity type.

【0018】また、請求項11の発明は、請求項10に
記載の発光ダイオードにおいて、上記電流注入層の上層
は、上記第2導電型の第2半導体層の凸形状の周辺部に
おいて除去され、それによって露出した上記電流注入層
の下層の上に、上記電極を設けたことを特徴としてい
る。
According to an eleventh aspect of the present invention, in the light emitting diode according to the tenth aspect, the upper layer of the current injection layer is removed at a peripheral portion of the second semiconductor layer of the second conductivity type having a convex shape, The electrode is provided on the lower layer of the current injection layer exposed thereby.

【0019】また、請求項12の発明は、請求項8に記
載の発光ダイオードにおいて、上記電流注入層は、上記
電流阻止層に接した第1層と、上記第1層の上に形成さ
れた第2層とを含み、上記第1層は、上記電流阻止層の
開口部に連続した開口部を有し、上記第2層は、上記第
1層の開口部よりも広い範囲にわたって開口した開口部
を有していることを特徴としている。
According to a twelfth aspect of the present invention, in the light emitting diode according to the eighth aspect, the current injection layer is formed on the first layer in contact with the current blocking layer and on the first layer. A second layer, wherein the first layer has an opening that is continuous with the opening of the current blocking layer, and the second layer has an opening that opens over a wider range than the opening of the first layer. It is characterized by having a portion.

【0020】また、請求項13の発明は、請求項12に
記載の発光ダイオードにおいて、上記電流注入層の第1
層および上記電流阻止層は、界面の発光波長に対して透
明であることを特徴としている。
According to a thirteenth aspect of the present invention, in the light emitting diode according to the twelfth aspect, the first of the current injection layers is provided.
The layer and the current blocking layer are characterized by being transparent to the emission wavelength at the interface.

【0021】また、請求項14の発明は、請求項8乃至
13のいずれか1つに記載の発光ダイオード上記凸形状
の第2導電型の第2半導体層は、上方から見た表面パタ
ーンがストライプ状であり、上記電流阻止層の開口部
を、上記ストライプ状のパターンの中心軸に沿って設け
たことを特徴としている。
According to a fourteenth aspect of the present invention, in the light emitting diode according to any one of the eighth to thirteenth aspects, the convex second conductive type second semiconductor layer has a stripe pattern as viewed from above. Wherein the opening of the current blocking layer is provided along the center axis of the stripe pattern.

【0022】[0022]

【作用】請求項1に記載の発明によれば、上記電流阻止
層は、その開口部だけが電流を通過させる。したがっ
て、上記電流阻止層は、上記開口部に対向する領域に、
上記第1導電型半導体層と上記第2導電型半導体層の界
面近傍における発光領域を制限する。つまり、上記電流
阻止層は、上記発光領域を、凸状の光出射面を有する第
2導電型の半導体層の中心部に対向する領域における上
記界面近傍に限定する。したがって、上記発明によれ
ば、上記光を凸状の光出射面に対して垂直入射に近付け
ることができ、外部への光出射効率を向上させることが
できる。
According to the first aspect of the present invention, only the opening of the current blocking layer allows current to pass therethrough. Therefore, the current blocking layer is provided in a region facing the opening,
A light emitting region near an interface between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer is limited. That is, the current blocking layer limits the light emitting region to the vicinity of the interface in a region facing the center of the second conductivity type semiconductor layer having the convex light emitting surface. Therefore, according to the present invention, the light can be made to approach the vertical incidence on the convex light emission surface, and the efficiency of light emission to the outside can be improved.

【0023】上記光出射効率の向上について、上記第2
導電型の半導体層の光出射面を、凸形状の一例としての
ドーム形状にした場合について詳しく説明する。図19
(A)はドーム形状の光出射面の中心Oから発した光線a,
b,cの経路を示す。各光線a ,b ,c は光出射面に垂直入
射するので、上方に発した光の大部分が屈折,反射する
ことなく外部に出射する。一方、図19(B)は、中心O
から位置ズレした周辺位置Aから発した光線d,e,fの経
路を示す。光線eは光出射面に斜め入射するため全反射
され外部に出射されない。また、他の光線d,fも表面で
屈折し出射方向が曲げられている。このように、ドーム
形の出射面の中心Oから発した光の方が外部出射効率が
高い。具体的には、ドーム面の内部および外部の屈折率
をそれぞれ3.1および1.5としたとき、外部出射効率
の計算値は、中心Oのみの発光した場合には、42.5
%、全体で均一に発光した場合には16.4%となる。
すなわち、この場合、発光領域を中心に限定することに
より、外部出射効率は2.6倍になる。この傾向は、光
出射面を、ドーム形状ではなく、たとえばメサ形状等の
凸形状にした場合についても成り立つ。
Regarding the improvement of the light emission efficiency, the second
The case where the light emitting surface of the conductive semiconductor layer has a dome shape as an example of a convex shape will be described in detail. FIG.
(A) is a ray a, emitted from the center O of the dome-shaped light emitting surface.
The path of b and c is shown. Since each of the light beams a, b, and c is perpendicularly incident on the light exit surface, most of the light emitted upward exits without being refracted or reflected. On the other hand, FIG.
4 shows paths of light rays d, e, and f emitted from a peripheral position A shifted from the position A. The ray e is obliquely incident on the light exit surface and is totally reflected and is not emitted to the outside. The other light beams d and f are also refracted on the surface and the emission direction is bent. As described above, light emitted from the center O of the dome-shaped emission surface has higher external emission efficiency. Specifically, when the internal and external refractive indices of the dome surface are set to 3.1 and 1.5, respectively, the calculated value of the external emission efficiency is 42.5 when only the center O emits light.
%, And 16.4% when the light is uniformly emitted as a whole.
That is, in this case, by limiting the light emitting region to the center, the external emission efficiency is increased by a factor of 2.6. This tendency also holds when the light emitting surface is not a dome shape but a convex shape such as a mesa shape.

【0024】また、上記発明によれば、基板上の上記界
面から、上記界面上の第2導電型の半導体層を経由し
て、光を外部に取り出すので、上記界面が発生する光を
基板を通過させることなく、外部に取り出すことがで
き、基板の光吸収領域に関係なく発光波長を設定でき
る。
According to the invention, light is extracted from the interface on the substrate to the outside through the second conductivity type semiconductor layer on the interface, so that the light generated at the interface is transmitted to the substrate. It can be taken out without passing through, and the emission wavelength can be set regardless of the light absorption region of the substrate.

【0025】また、この発明によれば、ストライプ状の
表面パターンを有する凸形状の第2導電型半導体層のス
トライプ形状の左右両側の2つの光出射面から光を出射
させることができる。
Further, according to the present invention, light can be emitted from the two light emission surfaces on both the left and right sides of the stripe shape of the second conductive type semiconductor layer having the stripe-shaped surface pattern.

【0026】また、請求項2の発明によれば、電流阻止
層の開口部がストライプ状パターンの中心軸に沿ってい
るから、上記ストライプ形状の光出射面からの出射光量
の増大を図れる。
According to the second aspect of the present invention, since the opening of the current blocking layer extends along the center axis of the stripe pattern, the amount of light emitted from the light emission surface having the stripe shape can be increased.

【0027】また、請求項3によれば、多段樹枝状の表
面パターンを有する凸形状の第2導電型半導体層の多段
樹脂状の表面パターンの各分岐先端部において、分岐方
向に対して左右の側面と前方の側面との3面から光を出
射させることができる。
According to the third aspect of the present invention, at each branch tip of the multi-stage resin-like surface pattern of the convex second conductivity type semiconductor layer having a multi-stage tree-like surface pattern, the right and left sides in the branch direction are set. Light can be emitted from three surfaces, the side surface and the front side surface.

【0028】また、請求項4,6によれば、上記界面の
下側に電流阻止層を設けたので、上記電流阻止層は、上
記界面から上記第2導電型の半導体層に向かう光を遮ら
ない。
According to the fourth and sixth aspects of the present invention, since the current blocking layer is provided below the interface, the current blocking layer blocks light traveling from the interface to the second conductivity type semiconductor layer. Absent.

【0029】また、請求項5,7によれば、開口部を有
する電流阻止層を上記界面の上側に設けたので、上記界
面および界面の下側の層を平坦な基板上に、平坦に形成
できる。したがって、上記界面を容易に良質にできる。
According to the fifth and seventh aspects, since the current blocking layer having the opening is provided above the interface, the interface and the layer below the interface are formed flat on a flat substrate. it can. Therefore, the quality of the interface can be easily improved.

【0030】また、請求項8によれば、電流は、上記電
流注入層の上の電極から、電流注入層と第2導電型の第
2半導体層および第1半導体層を経由して界面に達す
る。上記界面に達する電流は、上記第1半導体層と第2
半導体層の間の電流阻止層の開口部を通過する電流に限
られる。したがって、上記第2半導体層の中心部に対向
する領域の界面に電流が絞られて、上記領域の界面だけ
が発光する。そして、上記界面が発生する光は上記第2
半導体層の凸形状の光出射面から外部に出射する。
According to the eighth aspect, the current reaches the interface from the electrode on the current injection layer via the current injection layer, the second conductive type second semiconductor layer and the first semiconductor layer. . The current reaching the interface depends on the first semiconductor layer and the second semiconductor layer.
The current is limited to the current passing through the opening of the current blocking layer between the semiconductor layers. Therefore, the current is reduced to the interface in the region facing the center of the second semiconductor layer, and only the interface in the region emits light. The light generated by the interface is the second light.
The light exits from the convex light exit surface of the semiconductor layer.

【0031】このように、界面の発光領域は、上記第2
半導体層の中心部に対向する領域に限定され、かつ、上
記発光領域からの光は、第2半導体層の凸形状の光出射
面に入射する。したがって、上記光出射面への上記光の
入射を垂直入射に近付けることができ、光出射効率を向
上させることができる。
As described above, the light emitting region at the interface is the second region.
Light from the light emitting region is limited to a region facing the center of the semiconductor layer, and enters the convex light emitting surface of the second semiconductor layer. Therefore, the incidence of the light on the light emission surface can be made closer to the vertical incidence, and the light emission efficiency can be improved.

【0032】また、上記電極は、第2半導体層から露出
している電流注入層の上に設けられているので、上記電
極が上記第2半導体層を覆わない。したがって、上記電
極を上記第2半導体層の上に形成する場合に比べて、光
損失を減少させることができて、光出射効率を向上させ
ることができる。
Further, since the electrode is provided on the current injection layer exposed from the second semiconductor layer, the electrode does not cover the second semiconductor layer. Therefore, light loss can be reduced and light emission efficiency can be improved as compared with the case where the electrode is formed on the second semiconductor layer.

【0033】また、基板を通過させることなく光を外部
に取り出すので、基板の光吸収領域に関係なく発光波長
を設定できる。
Further, since light is extracted outside without passing through the substrate, the emission wavelength can be set regardless of the light absorption region of the substrate.

【0034】また、請求項9によれば、上記電流注入層
の開口部と上記電流阻止層の開口部とが連続しているの
で、上記電流注入層の開口部と上記電流阻止層の開口部
を同時に形成することができ、製造工程が簡単になる。
According to the ninth aspect, since the opening of the current injection layer and the opening of the current blocking layer are continuous, the opening of the current injection layer and the opening of the current blocking layer are continuous. Can be simultaneously formed, which simplifies the manufacturing process.

【0035】また、請求項10によれば、上記電流注入
層が上層と下層とを含み、上記上層のバンドギャップ
が、上記下層のバンドギャップと上記第2導電型の第2
半導体層のバンドギャップとの中間の値であるので、電
流注入層と上記第2半導体層との間の電気抵抗を低減さ
せることができる。
According to a tenth aspect, the current injection layer includes an upper layer and a lower layer, and the band gap of the upper layer is the same as the band gap of the lower layer and the second gap of the second conductivity type.
Since the value is an intermediate value with respect to the band gap of the semiconductor layer, the electric resistance between the current injection layer and the second semiconductor layer can be reduced.

【0036】また、請求項11によれば、上記凸形状の
第2半導体層から露出した上記電流注入層の下層の上
に、上記電極を設けたので、上記電流注入層と上記電極
との間の電気抵抗を低減させることができる。
According to the eleventh aspect, since the electrode is provided on the lower layer of the current injection layer exposed from the second semiconductor layer having the convex shape, the electrode is provided between the current injection layer and the electrode. Can be reduced in electric resistance.

【0037】また、請求項12によれば、上記電流注入
層の第2層は、第1層の開口部よりも広い開口部を有し
ているので、上記第1層の開口部を通過した光が、上記
第2層で遮られることがない。したがって、光の出射効
率が向上する。
According to the twelfth aspect, since the second layer of the current injection layer has an opening wider than the opening of the first layer, the second layer has passed through the opening of the first layer. Light is not blocked by the second layer. Therefore, light emission efficiency is improved.

【0038】また、請求項13によれば、上記電流注入
層の第1層および上記電流阻止層は、界面の発光波長に
対して透明であるので、上記界面が発生する光を遮らな
い。したがって、光の出射効率が向上する。
According to the thirteenth aspect, the first layer of the current injection layer and the current blocking layer are transparent with respect to the emission wavelength at the interface, and thus do not block light generated at the interface. Therefore, light emission efficiency is improved.

【0039】また、請求項14の発明によれば、ストラ
イプ状の表面パターンを有する凸形状の第2導電型の第
2半導体層のストライプ形状の左右両側の2つの光出射
面および上記ストライプ形状の上面から光を出射させる
ことができる。
According to the fourteenth aspect of the present invention, the two light-emitting surfaces on both the left and right sides of the stripe shape of the second semiconductor layer of the second conductivity type having the stripe-shaped surface pattern and the stripe shape are formed. Light can be emitted from the upper surface.

【0040】[0040]

【実施例】以下、この発明の発光ダイオードを実施例に
より詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the light emitting diode of the present invention will be described in detail with reference to embodiments.

【0041】図1(A)〜(C)は、第1実施例のAlGaI
nP系LEDの製造工程を説明する断面図であり、図2
(A)は、図1(A)に対応する平面図であり、図2(B)
は、図1(C)に対応する平面図である。なお、以下の説
明において、(AlyGa1-y)0.5In0.5PをAlGaInP、
Al0.5In0.5PをAlInP、Ga0.5In0.5PをGaInP
と略記する。
FIGS. 1A to 1C show the AlGaI of the first embodiment.
FIG. 2 is a cross-sectional view illustrating a manufacturing process of the nP-based LED, and FIG.
FIG. 2A is a plan view corresponding to FIG. 1A, and FIG.
FIG. 2 is a plan view corresponding to FIG. In the following description, the (Al y Ga 1-y) 0.5 In 0.5 P AlGaInP,
AlInP the Al 0.5 In 0.5 P, GaInP the Ga 0.5 In 0.5 P
Abbreviated.

【0042】まず、上記実施例のLEDを製造する製造
工程を説明する。図1(A)に示すように、p型GaAs基
板10上に、n型GaAs電流阻止層11を形成し、この
電流阻止層11を部分的に除去して、開口部12を形成
する。図2(A)に、図1(A)に対応する平面図を示す。
図2のAーA線断面図が、図1(A)である。
First, the manufacturing process for manufacturing the LED of the above embodiment will be described. As shown in FIG. 1A, an n-type GaAs current blocking layer 11 is formed on a p-type GaAs substrate 10, and the current blocking layer 11 is partially removed to form an opening 12. FIG. 2A is a plan view corresponding to FIG.
FIG. 1A is a sectional view taken along line AA of FIG.

【0043】次に、図1(B)に示すように、p型AlGa
InP(y=0.7)クラッド層13とアンドープAlGaI
nP(y=0.5)発光層14とn型AlGaInP(y=0.
7)クラッド層15とn型GaAsコンタクト層16を順
に全面に形成する。その後、上記コンタクト層16上に
表面電極17を形成し、上記基板10の下面に裏面電極
18を形成する。
Next, as shown in FIG. 1B, p-type AlGa
InP (y = 0.7) cladding layer 13 and undoped AlGaI
nP (y = 0.5) light emitting layer 14 and n-type AlGaInP (y = 0.
7) A cladding layer 15 and an n-type GaAs contact layer 16 are sequentially formed on the entire surface. Thereafter, a surface electrode 17 is formed on the contact layer 16, and a back electrode 18 is formed on the lower surface of the substrate 10.

【0044】次に、上記表面電極17上にレジストパタ
ーンをフォトリソグラフィーによって形成し、第1のエ
ッチャントで表面電極17をエッチングし、第2のエッ
チャントでn型GaAsコンタクト層16とn型AlGaI
nPクラッド層15をエッチングすることによって、図
1(C)に示すように、上記n型AlGaInPクラッド層
15をメサ形状にする。図1(C)に示すように、上記電
流阻止層11の開口部12が、上記メサ形状のクラッド
層15の中心部に対向するように、上記クラッド層15
のエッチングを行う。図1(C)に示すLEDの平面図を
図2(B)に示す。図2(B)のBーB線断面図が図1(C)
である。
Next, a resist pattern is formed on the surface electrode 17 by photolithography, the surface electrode 17 is etched with a first etchant, and the n-type GaAs contact layer 16 and the n-type AlGaI are etched with a second etchant.
By etching the nP cladding layer 15, the n-type AlGaInP cladding layer 15 is formed into a mesa shape as shown in FIG. As shown in FIG. 1C, the cladding layer 15 is formed such that the opening 12 of the current blocking layer 11 faces the center of the mesa-shaped cladding layer 15.
Is etched. FIG. 2B is a plan view of the LED shown in FIG. FIG. 1C is a sectional view taken along the line BB of FIG.
It is.

【0045】上述したように、上記実施例は、上記n型
AlGaInPクラッド層15をメサ形状にし、かつ、上
記メサ形状のクラッド層15の中心部に対向する領域に
電流阻止層11の開口部12を形成した。したがって、
上記発光層14の発光領域を、上記メサ形状のクラッド
層15の中心部に対向する領域に限定することができ
る。したがって、上記発光層14が発生する光を上記メ
サ形状のクラッド層15の光出射面15aに対して垂直
入射に近付けることができる。したがって、上記光が上
記光出射面15a で屈折したり反射したりすることを防
止でき、光出射効率を向上させることができる。また、
発光層14が発生する光を、基板10を通過させること
なく外部に取り出すので、基板10の光吸収領域に関係
なく発光波長を設定できる。また、上記実施例の電流阻
止層11は、図2(B)に示す表面電極17の表面電極パ
ッド部17Pの直下での無効発光を抑制する役目を兼ね
ている。
As described above, in the above embodiment, the n-type AlGaInP clad layer 15 is formed in a mesa shape, and the opening 12 of the current blocking layer 11 is formed in a region facing the center of the mesa-shaped clad layer 15. Was formed. Therefore,
The light-emitting region of the light-emitting layer 14 can be limited to a region facing the center of the mesa-shaped clad layer 15. Therefore, the light generated by the light emitting layer 14 can be made closer to the vertical incidence on the light emitting surface 15a of the mesa-shaped cladding layer 15. Therefore, the light can be prevented from being refracted or reflected by the light exit surface 15a, and the light exit efficiency can be improved. Also,
Since the light generated by the light emitting layer 14 is extracted to the outside without passing through the substrate 10, the emission wavelength can be set regardless of the light absorption region of the substrate 10. Further, the current blocking layer 11 of the above embodiment also has a function of suppressing invalid light emission immediately below the surface electrode pad portion 17P of the surface electrode 17 shown in FIG.

【0046】尚、上記実施例において、電流阻止層1
1、クラッド層15、コンタクト層16のエッチング
は、ウエットエッチングでもRIBE(反応性イオンビ
ームエッチング)でもよい。
In the above embodiment, the current blocking layer 1
1. The etching of the cladding layer 15 and the contact layer 16 may be wet etching or RIBE (reactive ion beam etching).

【0047】また、上記実施例では、上記クラッド層1
5のエッチングを上記アンドープAlGaInP発光層1
4の手前で止めたが、発光層14までエッチングしても
よい。また、上記エッチングをp型AlGaInPクラッ
ド層13まで到達させてもよい。
In the above embodiment, the cladding layer 1
Etching 5 is performed on the undoped AlGaInP light emitting layer 1
Although stopped just before step 4, the light emitting layer 14 may be etched. Further, the above etching may reach the p-type AlGaInP cladding layer 13.

【0048】また、上記実施例においては、光が出射す
るクラッド層15だけでなく、光を出射させないn型G
aAsコンタクト層16をもメサ形状にしたが、電気特性
向上のために設けられた不透明層であるコンタクト層1
6をメサ形状にする必要はなく、クラッド層15のみを
メサ形状にすれば、光出射効率を向上させることができ
る。
In the above embodiment, not only the cladding layer 15 from which light is emitted, but also the n-type G
Although the aAs contact layer 16 is also formed into a mesa shape, the contact layer 1 which is an opaque layer provided for improving electrical characteristics is formed.
The light emitting efficiency can be improved by forming only the cladding layer 15 into a mesa shape without having to form the mesa shape of the cladding layer 6.

【0049】また、上記実施例は、LEDの基本的な構
成例であって、上記実施例のn型GaAs電流阻止層11
と上記p型AlGaInPクラッド層13との間にp型Ga
Asバッファ層およびp型GaInP中間バンドギャップ
層を形成して、結晶性や電気的特性を向上させてもよ
い。また、上記n型AlGaInPクラッド層15とn型
GaAsコンタクト層16との間にn型GaInP中間バン
ドギャップ層を形成して電気的特性を向上させてもよ
い。
The above embodiment is a basic configuration example of an LED, and the n-type GaAs current blocking layer 11 of the above embodiment is an example.
Between the p-type AlGaInP cladding layer 13 and the p-type Ga
Crystallinity and electrical characteristics may be improved by forming an As buffer layer and a p-type GaInP intermediate bandgap layer. Further, an n-type GaInP intermediate band gap layer may be formed between the n-type AlGaInP cladding layer 15 and the n-type GaAs contact layer 16 to improve electrical characteristics.

【0050】また、上記表面電極17および/または裏
面電極18は、クラッド層15およびコンタクト層16
をメサエッチングした後に、形成してもよい。
The front electrode 17 and / or the back electrode 18 are formed of the cladding layer 15 and the contact layer 16.
May be formed after mesa etching.

【0051】また、上記実施例では、表面電極17の材
料として、AuGeを用いたが、その他のn型オーミック
電極を用いてもよい。また、上記裏面電極18の材料と
しては、AuZnを用いたが、その他のp型オーミック
電極を用いてもよい。
In the above embodiment, AuGe is used as the material of the surface electrode 17, but other n-type ohmic electrodes may be used. Although AuZn is used as the material of the back electrode 18, other p-type ohmic electrodes may be used.

【0052】また、上記基板10の導電型は、n型であ
ってもp型であってもよい。ただし、上記基板10の導
電型をn型にした場合には、電流阻止層11をp型にし
なければならないので、電流阻止層11をn型にした場
合に比べて、電流阻止層11の最適厚さを厚くする必要
がある。
The conductivity type of the substrate 10 may be n-type or p-type. However, when the conductivity type of the substrate 10 is n-type, the current blocking layer 11 must be p-type, so that the current blocking layer 11 is more optimal than when the current blocking layer 11 is n-type. It is necessary to increase the thickness.

【0053】また、上記実施例では、各半導体層11,
13〜16をMOCVD法(有機金属気相成長法)で形成
したが、MBE法(分子線エピタキシ法)やVPE法(気
相成長法)やLPE法(液相成長法)で上記各半導体層を
形成してもよい。
In the above embodiment, each of the semiconductor layers 11 and
13 to 16 were formed by MOCVD (metalorganic vapor phase epitaxy), but the above semiconductor layers were formed by MBE (molecular beam epitaxy), VPE (vapor phase epitaxy) or LPE (liquid phase epitaxy). May be formed.

【0054】また、上記実施例のpn接合は、結晶成長時
に作り込んでもよいし、結晶成長後にドーパントを拡散
して形成してもよい。
The pn junction of the above embodiment may be formed during crystal growth, or may be formed by diffusing a dopant after crystal growth.

【0055】また、上記実施例では、発光層14の界面
の接合をダブルヘテロ接合にしたが、上記接合はシング
ルヘテロ接合であってもよく、ホモ接合であってもよ
い。
In the above embodiment, the junction at the interface of the light emitting layer 14 is a double hetero junction, but the junction may be a single hetero junction or a homo junction.

【0056】また、上記発光層14およびクラッド層1
3,15の材料は、AlGaInPに限定されるものではな
く、AlGaAsやGaAsPやGaPやAlGaNやInGaA
sP等のIIIーV族化合物半導体であってもよく、Zn
CdSeTe等のIIーVI族化合物半導体であってもよ
く、CuAlSSeやCuGaSSe等のカルコパイライト系
半導体であってもよい。また、上記基板10の材料は、
GaAsに限定されるものではなく、GaPやInPやサフ
ァイア等であってもよい。また、上記基板10は、発光
波長の光に対して不透明であっても透明であってもよ
い。
The light emitting layer 14 and the cladding layer 1
The materials 3 and 15 are not limited to AlGaInP, but include AlGaAs, GaAsP, GaP, AlGaN, and InGaA.
A group III-V compound semiconductor such as sP may be used.
It may be a II-VI compound semiconductor such as CdSeTe or a chalcopyrite semiconductor such as CuAlSSe or CuGaSSe. The material of the substrate 10 is
It is not limited to GaAs, but may be GaP, InP, sapphire, or the like. Further, the substrate 10 may be opaque or transparent to light having an emission wavelength.

【0057】次に、第2実施例を、図3および図4に示
す。図3は平面図である図4(B)のCーC線断面図であ
る。
Next, a second embodiment is shown in FIGS. FIG. 3 is a sectional view taken along line CC of FIG. 4B, which is a plan view.

【0058】図3を参照しながら、第2実施例のLED
を製造する製造工程を説明する。まず、p型GaAs基板
30上に、p型AlInPとp型AlGaInP(y=0.6)
を交互に積層した交互多層膜である反射層31と、n型
AlInP電流阻止層32を順に形成する。次に、n型A
lInP電流阻止層32に開口部33を形成する。この開
口部33は、後の工程で作製する多段分岐メサ形状先端
部の中心に対向するようにしている。この製造段階の平
面図を図4(A)に示す。
Referring to FIG. 3, the LED of the second embodiment will be described.
Will be described. First, p-type AlInP and p-type AlGaInP (y = 0.6) are formed on a p-type GaAs substrate 30.
Are alternately laminated, and a reflective layer 31 which is an alternate multilayer film and an n-type AlInP current blocking layer 32 are sequentially formed. Next, n-type A
An opening 33 is formed in the lInP current blocking layer 32. The opening 33 is arranged so as to face the center of the tip of the multi-stage branch mesa shape manufactured in a later step. FIG. 4A shows a plan view of this manufacturing stage.

【0059】次に、p型AlGaInP(y=0.7)クラッ
ド層34とアンドープAlGaInP(y=0.5)発光層3
5とn型AlGaInP(y=0.7)クラッド層36とn型
GaAsコンタクト層37を順に全面に形成する。次に、
上記コンタクト層37上に表面電極38を形成し、基板
30下面に裏面電極39を形成する。
Next, the p-type AlGaInP (y = 0.7) cladding layer 34 and the undoped AlGaInP (y = 0.5)
5, an n-type AlGaInP (y = 0.7) cladding layer 36 and an n-type GaAs contact layer 37 are sequentially formed on the entire surface. next,
A front electrode 38 is formed on the contact layer 37, and a back electrode 39 is formed on the lower surface of the substrate 30.

【0060】次に、上記表面電極38上にレジストパタ
ーンをフォトリソグラフィーによって形成し、第1のエ
ッチャントで表面電極38をエッチングし、第2のエッ
チャントでn型GaAsコンタクト層37とn型AlGaI
nPクラッド層36をエッチングする。こうして、図3
に示すように、上記クラッド層36を、メサ形状に形成
する。
Next, a resist pattern is formed on the surface electrode 38 by photolithography, the surface electrode 38 is etched by a first etchant, and the n-type GaAs contact layer 37 and the n-type AlGaI are etched by a second etchant.
The nP cladding layer 36 is etched. Thus, FIG.
As shown in the figure, the cladding layer 36 is formed in a mesa shape.

【0061】平面図である図4(B)に示すように、上記
クラッド層36を含むメサ形凸部40は、表面電極38
のパッド部38aから第1分岐51a,51b,51c,51d
が分岐している。そして、上記各第1分岐51a〜dか
ら、それぞれ3つの第2分岐が分岐している。たとえ
ば、上記第1分岐51aからは第2分岐52a,52b,5
2cが分岐している。さらに、各第2分岐から3つの第
3分岐が分岐している。たとえば、第2分岐52bから
は第3分岐53a,53b,53cが分岐している。このよ
うに、上記実施例は、上記クラッド層36を含むメサ形
凸部40が、多段の分岐を有する樹枝状になっている。
As shown in FIG. 4B, which is a plan view, the mesa-shaped protrusion 40 including the cladding layer 36 is
From the pad portion 38a of the first branch 51a, 51b, 51c, 51d
Has branched. Each of the first branches 51a to 51d branches into three second branches. For example, from the first branch 51a, the second branches 52a, 52b, 5
2c is branched. Further, three third branches are branched from each second branch. For example, the third branch 53a, 53b, 53c branches from the second branch 52b. As described above, in the above-described embodiment, the mesa-shaped convex portion 40 including the clad layer 36 has a dendritic shape having multiple branches.

【0062】上記実施例によれば、上記第1実施例と同
様に、発光層35が発生する光を、メサ形状のクラッド
層36の光出射面36aに対して垂直入射に近付けるこ
とができ、外部への光出射効率を向上させることができ
る。
According to the above-described embodiment, similarly to the first embodiment, the light generated by the light emitting layer 35 can be made to approach normal incidence to the light emitting surface 36a of the mesa-shaped cladding layer 36, Light emission efficiency to the outside can be improved.

【0063】そのうえ、上記実施例によれば、上記各分
岐の先端部のクラッド層36は、図4(B)のZ部に示す
ように、分岐方向に対して、前方側面と左側面と右側面
の3つの側面から光を出射できる。したがって、上記実
施例によれば、図4(B)のZ部に示す分岐先端部を、容
易に多数個形成できて、光出射効率を特に向上できる。
In addition, according to the above embodiment, the cladding layer 36 at the tip of each branch has a front side surface, a left side surface, and a right side surface with respect to the branching direction, as shown at Z in FIG. 4B. Light can be emitted from three side surfaces. Therefore, according to the above embodiment, a large number of branch tip portions shown in the Z portion of FIG. 4B can be easily formed, and the light emission efficiency can be particularly improved.

【0064】また、上記実施例は、基板30上に多層反
射膜31が形成されているので、発光層35から基板3
0に向かう光を、上記多層反射膜31で反射して、上記
クラッド層36の光出射面36aから出射することがで
きる。
In the above embodiment, since the multilayer reflective film 31 is formed on the substrate 30, the light emitting layer 35
Light traveling toward zero can be reflected by the multilayer reflective film 31 and emitted from the light exit surface 36a of the cladding layer 36.

【0065】また、上記電流阻止層32を、AlGaIn
Pよりもバンドギャップが大きなAlInPで作製し、A
lGaInP発光層35の発光波長に対して透明にしてい
るので、発光層55から多層反射膜31へ向かう光が上
記電流阻止層32によって遮られることがない。
The current blocking layer 32 is made of AlGaIn
It is made of AlInP, which has a larger band gap than P,
Since the light emission wavelength of the lGaInP light emitting layer 35 is made transparent, the light traveling from the light emitting layer 55 to the multilayer reflective film 31 is not blocked by the current blocking layer 32.

【0066】尚、上記第2実施例についても、第1実施
例で述べた変更と同様の変更が可能である。
The second embodiment can be modified in the same manner as the first embodiment.

【0067】次に、第3実施例であるZnCdSe系LE
D を図5に示す。この実施例は、以下のようにして形
成される。まず、n型GaAs基板60上に、MBE法に
より、n型ZnSSeバッファ層61とn型ZnSeクラッ
ド層62とアンドープZn1-xCdxSe(x=0.2)歪み量
子井戸発光層63とp型ZnSe第1クラッド層64とn
型ZnSe電流阻止層65を順に形成する。次に、上記n
型ZnSe電流阻止層65を一部エッチング除去して、開
口部71を形成する。上記開口部71は、後の工程で形
成するメサ形状部70の中心部に対向する領域に形成す
る。
Next, the ZnCdSe-based LE of the third embodiment
D is shown in FIG. This embodiment is formed as follows. First, on the n-type GaAs substrate 60 by MBE method, undoped and n-type ZnSSe buffer layer 61 and the n-type ZnSe cladding layer 62 Zn 1-x Cd x Se (x = 0.2) strained quantum well active layer 63 p-type ZnSe first cladding layer 64 and n
A type ZnSe current blocking layer 65 is formed in order. Next, n
An opening 71 is formed by partially removing the type ZnSe current blocking layer 65 by etching. The opening 71 is formed in a region facing the center of the mesa-shaped portion 70 to be formed in a later step.

【0068】次に、p型ZnSe第2クラッド層66とp
型GaAsコンタクト層67とを順に形成する。そして、
上記コンタクト層67上に表面電極68を形成し、上記
基板60の下面に裏面電極69を形成する。
Next, the p-type ZnSe second cladding layer 66 and p-type ZnSe
A type GaAs contact layer 67 is formed in order. And
A front electrode 68 is formed on the contact layer 67, and a back electrode 69 is formed on the lower surface of the substrate 60.

【0069】次に、上記表面電極68上にレジストパタ
ーンをフォトリソグラフィーによって形成し、第1のエ
ッチャントで表面電極68をエッチングし、第2のエッ
チャントでp型GaAsコンタクト層67とp型ZnSe第
2クラッド層66をエッチングする。このエッチングに
よって、上記第2クラッド層66をメサ形状にすると共
に、上記第2クラッド層66を含むメサ形状部70を形
成する。
Next, a resist pattern is formed on the surface electrode 68 by photolithography, the surface electrode 68 is etched with a first etchant, and the p-type GaAs contact layer 67 and the p-type ZnSe second layer are etched with a second etchant. The cladding layer 66 is etched. By this etching, the second clad layer 66 is formed into a mesa shape, and a mesa-shaped portion 70 including the second clad layer 66 is formed.

【0070】上記実施例によれば、第1実施例と同様の
光出射効率向上効果に加えて、以下の効果を奏すること
ができる。すなわち、上記実施例は、開口部71を有す
る電流阻止層65を発光層63の上に形成しているの
で、発光層63および発光層63の下の半導体層を基板
60上に平坦に連続して成長させることができ、良質な
発光層63を容易に得ることができる。
According to the above embodiment, the following effect can be obtained in addition to the light emission efficiency improving effect similar to that of the first embodiment. That is, in the above embodiment, since the current blocking layer 65 having the opening 71 is formed on the light emitting layer 63, the light emitting layer 63 and the semiconductor layer below the light emitting layer 63 are continuously formed on the substrate 60 flat. The light emitting layer 63 of good quality can be easily obtained.

【0071】尚、上記第3実施例では、電流阻止層を発
光層の上に形成した構造をZnCdSe系LEDに採用し
たが、上記構造をAlGaInP系LEDに適用してもよ
い。また、逆に、電流阻止層を発光層の下に形成した第
1,第2実施例の構造を、ZnCdSe系LEDに採用して
もよい。
In the third embodiment, the structure in which the current blocking layer is formed on the light emitting layer is employed for the ZnCdSe LED, but the above structure may be applied to the AlGaInP LED. Conversely, the structures of the first and second embodiments in which the current blocking layer is formed below the light emitting layer may be adopted for a ZnCdSe LED.

【0072】また、上記実施例では、上記メサ形状部7
0の表面パターンを、第1実施例と略同じストライプメ
サ形状にしたが、上記メサ形状部70の表面パターン
を、上記第2実施例と同様の多段分岐メサ形状にしても
よい。
In the above embodiment, the mesa-shaped portion 7
Although the surface pattern of No. 0 has the same stripe mesa shape as in the first embodiment, the surface pattern of the mesa-shaped portion 70 may have the same multi-stage branch mesa shape as in the second embodiment.

【0073】また、上記第3実施例のその他の点につい
ても、第1,第2実施例でのべた変更と同様の変更が可
能である。たとえば、発光層の下に反射膜を形成して外
部出射効率を向上させることができる。
Further, other points of the third embodiment can be changed in the same manner as those of the first and second embodiments. For example, a reflection film can be formed below the light emitting layer to improve the external emission efficiency.

【0074】また、以下に示す変更も可能である。すな
わち、基板材料はGaAs以外にZnSe等でもよく、発光
波長に対して不透明であっても透明であってもよい。
The following changes are also possible. That is, the substrate material may be ZnSe or the like other than GaAs, and may be opaque or transparent with respect to the emission wavelength.

【0075】また、発光層63はZn1-xCd xSe(x=
0.2)としたが、xの値は特に限定されず、例えばx=
0にして、発光層63をZnSeとしてもよい。また、発
光層は、例えばZnSe/ZnCdSe多重量子井戸構造で
あってもよい。
The light emitting layer 63 is composed of Zn 1-x Cd x Se (x =
0.2), but the value of x is not particularly limited. For example, x =
It may be set to 0 and the light emitting layer 63 may be made of ZnSe. Further, the light emitting layer may have, for example, a ZnSe / ZnCdSe multiple quantum well structure.

【0076】また、n型ZnSSeバッファ層61に替え
て、n型InGaAsバッファ層としてもよく、また、n
型ZnS/ZnSe歪超格子層であってもよい。
Further, instead of the n-type ZnSSe buffer layer 61, an n-type InGaAs buffer layer may be used.
It may be a type ZnS / ZnSe strained superlattice layer.

【0077】また、上記各半導体層61〜66をMBE
法(分子線エピタキシ法)で形成したが、MOCVD法
(有機金属気相成長法)またはVPB法(気相成長法)また
はLPE法(液相成長法)等で形成してもよい。また、pn
接合は、結晶成長時に作り込んでもよいし、結晶成長後
にドーパントを拡散して形成してもよい。
The semiconductor layers 61 to 66 are formed by MBE.
Formed by molecular beam epitaxy (MOCVD)
(Organic metal vapor phase epitaxy), VPB (vapor phase epitaxy) or LPE (liquid phase epitaxy). Also, pn
The junction may be formed during crystal growth, or may be formed by diffusing a dopant after crystal growth.

【0078】次に、図6に、第4実施例であるAlGaA
s系LEDの断面を示す。また、上記第4実施例の表面
を図7に示す。
Next, FIG. 6 shows the AlGaA according to the fourth embodiment.
1 shows a cross section of an s-based LED. FIG. 7 shows the surface of the fourth embodiment.

【0079】上記第4実施例の製造過程を以下に説明す
る。まず、p型GaAs基板80上にLPE法(液相成長
法)でn型電流阻止層81を形成し、この電流阻止層8
1の中心部をエッチング除去して電流通路としての開口
部89を設ける。引き続いて、p型AlGaAsクラッド
層82とp型GaAs活性層83とn型AlGaAsクラッ
ド層84とn型GaAsキャップ層85を順にLPE法に
よって形成する。このとき、上記LPE法は、厚膜の成
長が容易である点を生かして、上記n型AlGaAsクラ
ッド層84の膜厚を非常に厚い100μmにした。
The manufacturing process of the fourth embodiment will be described below. First, an n-type current blocking layer 81 is formed on a p-type GaAs substrate 80 by the LPE method (liquid phase growth method).
An opening 89 as a current path is provided by etching away the center of 1. Subsequently, a p-type AlGaAs cladding layer 82, a p-type GaAs active layer 83, an n-type AlGaAs cladding layer 84, and an n-type GaAs cap layer 85 are sequentially formed by the LPE method. At this time, in the LPE method, the thickness of the n-type AlGaAs cladding layer 84 was made very thick to 100 μm, taking advantage of the fact that the growth of a thick film was easy.

【0080】次に、上記キャップ層85上に表面電極8
6を形成した後、表面からエッチングして円錐状の凸型
形状部88を形成する。この凸型形状部88は、凸型形
状のn型クラッド層84を含んでいる。次に、上述のよ
うにして形成したウェハを、基板80の裏面からラッピ
ングして、上記ウェハの全体の厚さを200μmにす
る。その後、上記基板80の下面に裏面電極87を形成
する。
Next, the surface electrode 8 is formed on the cap layer 85.
After the formation of 6, the surface is etched from the surface to form a conical convex portion 88. The convex-shaped portion 88 includes a convex-shaped n-type cladding layer 84. Next, the wafer formed as described above is wrapped from the back surface of the substrate 80 to reduce the overall thickness of the wafer to 200 μm. Thereafter, a back electrode 87 is formed on the lower surface of the substrate 80.

【0081】次に、上記ウェハを、約200μm角のチ
ップに分割する。こうして、作製したチップの表面を図
7に示す。
Next, the wafer is divided into chips of about 200 μm square. FIG. 7 shows the surface of the chip thus manufactured.

【0082】上記第4実施例によれば、上記第1実施例
と同様の外部光出射効率の向上効果に加えて、以下に述
べる効果がある。つまり、上記実施例は、円錐状の凸型
形状部88を1つだけ有しているので、複数の凸型形状
部を有する場合と異なり、1つの凸型形状部から出射し
た光が別の凸型形状部によって遮られることがない。し
たがって、光のロスが一層少なくて、外部への光の出射
効率を一層向上させることができる。
According to the fourth embodiment, the following effect is obtained in addition to the effect of improving the external light emission efficiency similar to that of the first embodiment. That is, in the above embodiment, since only one conical convex portion 88 is provided, light emitted from one convex shape portion is different from the case where a plurality of convex shape portions are provided. There is no obstruction by the convex shaped part. Therefore, light loss is further reduced, and the efficiency of light emission to the outside can be further improved.

【0083】上記実施例で示した単一の凸型形状部は、
LPE法によって形成してもよいし、MOCVD法また
はMBE法によって形成してもよい。MOCVD法また
はMBE法によって形成する場合、例えばチップのサイ
ズ自体を小さくすれば、クラッド層の膜厚を減少させる
ことができて、チップの作製が容易になる。
The single convex-shaped portion shown in the above embodiment is
It may be formed by the LPE method, the MOCVD method or the MBE method. In the case of forming by the MOCVD method or the MBE method, for example, if the size of the chip itself is reduced, the thickness of the cladding layer can be reduced, and the chip can be easily manufactured.

【0084】また、上記第4実施例においても、上述の
他の実施例に示したような変更が可能である。たとえ
ば、n型とp型を逆にすること、電流阻止層を発光層の
上に配置すること、あるいは発光層の下に半導体多層反
射膜層を設けること等の変更が可能である。また、各半
導体層の作製材料も第1実施例に示した材料にすること
が可能であり、特に、GaAsPまたはGaPまたはInG
aAsP等で作製した半導体層を、GaAsまたはGaPま
たはInP等で作製した基板上に、LPE法等によって
成長させることが好適である。
The fourth embodiment can be modified as shown in the other embodiments. For example, changes such as reversing the n-type and p-type, arranging the current blocking layer on the light emitting layer, and providing a semiconductor multilayer reflective film layer under the light emitting layer are possible. Further, the material for forming each semiconductor layer can be the material shown in the first embodiment. In particular, GaAsP, GaP, or InG
It is preferable to grow a semiconductor layer made of aAsP or the like on a substrate made of GaAs, GaP, InP, or the like by an LPE method or the like.

【0085】次に、第5実施例を図8に示す。この第5
実施例は、AlGaInP系LEDである。図9(B)は、
上記LEDを上方からみた表面を示す。図8は、図9
(B)のAーA線断面図である。
Next, a fifth embodiment is shown in FIG. This fifth
The embodiment is an AlGaInP-based LED. FIG. 9 (B)
2 shows a surface of the LED as viewed from above. FIG.
FIG. 3B is a sectional view taken along line AA of FIG.

【0086】まず、この実施例を製造する工程の各段階
を順を追って説明しながら、この実施例を説明する。
First, the present embodiment will be described while sequentially describing the steps of the process of manufacturing the embodiment.

【0087】まず、n型GaAs基板90上に、n型Ga
InP中間バンドギャップ層91と、n型AlGaInP(y
=0.7)クラッド層92と、アンドープAlGaInP(y
=0.5)発光層93と、p型AlGaInP(y=0.7)第
1クラッド層94と、n型GaAs電流阻止層95と、p
型GaAsコンタクト層96と、p型GaInP中間バンド
ギャップ層97を順に全面に形成する。電流阻止層95
の上に形成された2つのp型層であるコンタクト層96
と中間バンドギャップ層97が電流注入層を構成してい
る。
First, on an n-type GaAs substrate 90, an n-type GaAs
InP intermediate band gap layer 91 and n-type AlGaInP (y
= 0.7) cladding layer 92 and undoped AlGaInP (y
= 0.5) a light emitting layer 93, a p-type AlGaInP (y = 0.7) first cladding layer 94, an n-type GaAs current blocking layer 95,
A type GaAs contact layer 96 and a p-type GaInP intermediate band gap layer 97 are sequentially formed on the entire surface. Current blocking layer 95
Contact layer 96 which is two p-type layers formed on
And the intermediate band gap layer 97 constitute a current injection layer.

【0088】次に、p型GaInP中間バンドギャップ層
97上にレジストパターンをフォトリソグラフィーによ
って形成し、p型GaInP中間バンドギャップ層97
と、p型GaAsコンタクト層96と、n型GaAs電流阻
止層95とを順にエッチングして、開口部101を形成
する。この開口部101は、上記中間バンドギャップ層
97と上記コンタクト層96と上記電流阻止層95とを
連通する開口部である。この製造段階で、上方から見た
表面パターンを図9(A)に示す。
Next, a resist pattern is formed on the p-type GaInP intermediate band gap layer 97 by photolithography, and the p-type GaInP intermediate band gap layer 97 is formed.
Then, the p-type GaAs contact layer 96 and the n-type GaAs current blocking layer 95 are sequentially etched to form an opening 101. The opening 101 is an opening that communicates the intermediate band gap layer 97, the contact layer 96, and the current blocking layer 95. FIG. 9A shows a surface pattern viewed from above at this manufacturing stage.

【0089】次に、開口部101が形成された表面上
に、p型AlGaInP(y=0.7)第2クラッド層98を
形成する。
Next, a p-type AlGaInP (y = 0.7) second cladding layer 98 is formed on the surface where the opening 101 is formed.

【0090】次に、p型AlGaInP第2クラッド層9
8上にレジストパターンをフォトリソグラフィーによっ
て形成し、p型AlGaInP第2クラッド層98と、p
型GaInP中間バンドギャップ層97とをエッチング
し、メサ形状部102を形成する。また、上記エッチン
グによって、上記メサ形状部102の周囲のp型GaAs
コンタクト層96を露出させる。上記メサ形状部102
の中心部は、上記開口部101に対向するように形成さ
れている。
Next, the p-type AlGaInP second cladding layer 9
8, a resist pattern is formed by photolithography, and a p-type AlGaInP second cladding layer 98 and p-type AlGaInP
The mesa-shaped portion 102 is formed by etching the GaInP intermediate band gap layer 97. Further, the p-type GaAs around the mesa-shaped portion 102 is formed by the etching.
The contact layer 96 is exposed. The mesa-shaped part 102
Is formed so as to face the opening 101.

【0091】その後、上方から全表面に表面電極99を
蒸着し、次に、上記メサ形状部102上に蒸着された表
面電極99をエッチング除去して、p型GaAsコンタク
ト層96の上以外に蒸着された表面電極99を除去す
る。さらに、上記基板90の下面に裏面電極100を蒸
着する。
Thereafter, a surface electrode 99 is vapor-deposited on the entire surface from above, and then the surface electrode 99 vapor-deposited on the mesa-shaped portion 102 is removed by etching so that the surface electrode 99 is vapor-deposited except on the p-type GaAs contact layer 96. The removed surface electrode 99 is removed. Further, a back electrode 100 is deposited on the lower surface of the substrate 90.

【0092】上記第5実施例の発光ダイオードの電流経
路について説明する。p型半導体側の電流経路を図8中
に点線で示す。電流は表面電極99からp型GaAsコン
タクト層96へと流れる。その後、上記電流は、n型Ga
As電流阻止層95へは流れずに、p型GaInP中間バン
ドギャップ層97を介してp型AlGaInP第2クラッド
層98へと流れる。電流はここから開口部101を通っ
てp型AlGaInP第1クラッド層94に流れ込み、すぐ
下のアンドープAlGaInP発光層93に達して発光す
る。
The current path of the light emitting diode of the fifth embodiment will be described. The current path on the p-type semiconductor side is shown by a dotted line in FIG. The current flows from the surface electrode 99 to the p-type GaAs contact layer 96. Thereafter, the current is changed to n-type Ga
It does not flow to the As current blocking layer 95 but flows to the p-type AlGaInP second cladding layer 98 via the p-type GaInP intermediate band gap layer 97. The current flows from here through the opening 101 into the p-type AlGaInP first cladding layer 94, and reaches the undoped AlGaInP light emitting layer 93 immediately below, to emit light.

【0093】上述のように、このAlGaInP系LED
は、メサ形状部102を形成するエッチング時に、メサ
形状部102の周囲にp型コンタクト層96を露出さ
せ、コンタクト層96の露出部に表面電極99を形成し
ているので、メサ形状部102の上に電極を形成する必
要がない。したがって、上記第5実施例によれば、メサ
形状部102の上部からも有効に光を出射させることが
できる。
As described above, this AlGaInP-based LED
Since the p-type contact layer 96 is exposed around the mesa-shaped portion 102 and the surface electrode 99 is formed on the exposed portion of the contact layer 96 during the etching for forming the mesa-shaped portion 102, There is no need to form an electrode on top. Therefore, according to the fifth embodiment, light can be effectively emitted also from the upper portion of the mesa-shaped portion 102.

【0094】また、上記実施例によれば、LED表面を
メサ形状に加工し、上記第2クラッド層98をメサ型凸
形状にしていると共に、上記電流阻止層95を設けて、
発光層93が、上記メサ形状部102の中心部に対向す
る領域においてのみ発光するようにしているので、更
に、光の外部出射効率を向上させることができる。
According to the above embodiment, the LED surface is processed into a mesa shape, the second clad layer 98 is formed into a mesa-shaped convex shape, and the current blocking layer 95 is provided.
Since the light-emitting layer 93 emits light only in a region facing the center of the mesa-shaped portion 102, the external emission efficiency of light can be further improved.

【0095】また、上記実施例は、電流阻止層95と電
流注入層を構成するコンタクト層96とバンドギャップ
層97とを同時に形成でき、また、開口部101の形成
によって、電流阻止層95と電流注入層の開口を同時に
行うことができるので、製造工程を簡略にできる。
In the above embodiment, the current blocking layer 95, the contact layer 96 and the band gap layer 97 constituting the current injection layer can be formed simultaneously, and the formation of the opening 101 allows the current blocking layer 95 and the current Since the injection layer can be simultaneously opened, the manufacturing process can be simplified.

【0096】なお、本実施例は、以下のように変更して
もよい。
This embodiment may be modified as follows.

【0097】半導体層95,96,97,98をエッチン
グする方法は、ウェットエッチングでもRIBE(反応
性イオンビームエッチング)でもよい。
The method of etching the semiconductor layers 95, 96, 97, 98 may be wet etching or RIBE (reactive ion beam etching).

【0098】また、n型電流阻止層95の材料は発光波
長を吸収するGaAsとしたが、発光波長に対して吸収性
の弱い間接遷移領域のAlGaAs、あるいは発光波長に
対して透明なAlGaInP(y=0.7)またはAlInPな
どであってもよく、その場合には、光吸収損失を低減で
きる。
The material of the n-type current blocking layer 95 is GaAs which absorbs the emission wavelength. However, AlGaAs in the indirect transition region which is weakly absorbing at the emission wavelength, or AlGaInP (y = 0.7) or AlInP, in which case the light absorption loss can be reduced.

【0099】また、p 型コンタクト層96(電流注入層
下層)は発光波長を吸収するGaAsとしたが、発光波長
に対して吸収性の弱い間接遷移領域のAlGaAs、ある
いは発光波長に対して透明なAlGaInP(y=0.7)ま
たはAlInPなどであってもよく、その方が光吸収損失
を低減できる。ただし、表面電極99に対するコンタク
ト抵抗は、上記材料のうちGaAsが最も低い。
Although the p-type contact layer 96 (the lower layer of the current injection layer) is made of GaAs that absorbs the emission wavelength, it is made of AlGaAs in an indirect transition region that is weakly absorbing at the emission wavelength, or transparent at the emission wavelength. It may be AlGaInP (y = 0.7) or AlInP, which can reduce light absorption loss. However, GaAs has the lowest contact resistance to the surface electrode 99 among the above materials.

【0100】また、n型GaAs基板90とn型GaInP中
間バンドギャップ層91の間に、半導体層91〜97の
結晶性を向上させるためn型GaAsバッファ層を形成し
てもよい。
An n-type GaAs buffer layer may be formed between the n-type GaAs substrate 90 and the n-type GaInP intermediate band gap layer 91 in order to improve the crystallinity of the semiconductor layers 91 to 97.

【0101】また、p型中間バンドギャップ層97の材
料は、GaInPの他、AlGaAsなどとしてもよく、ま
た、中間バンドギャップ層97を形成しなくてもよい。
なお、一般に中間バンドギャップ層は、2つの半導体
(この実施例の場合GaAs(コンタクト層96)とAlGa
InP(第2クラッド層98))のバンドギャップの差が大
きいときに界面に一種の電気抵抗が生じるため、その電
気抵抗を低減するために挿入されるものである。
Further, the material of the p-type intermediate band gap layer 97 may be AlGaAs as well as GaInP, and the intermediate band gap layer 97 may not be formed.
Generally, the intermediate band gap layer is composed of two semiconductors.
(In the case of this embodiment, GaAs (contact layer 96) and AlGa
When the difference in band gap of InP (the second cladding layer 98) is large, a kind of electric resistance is generated at the interface, and therefore it is inserted to reduce the electric resistance.

【0102】また、上記実施例では、表面電極99の材
料として、AuZnを用いたが、その他のp側オーミック
電極を用いてもよい。また、裏面電極100の材料とし
てはAuGeを用いたが、その他のn側オーミック電極を
用いてもよい。
In the above embodiment, AuZn was used as the material of the surface electrode 99, but other p-side ohmic electrodes may be used. Although AuGe is used as the material of the back electrode 100, another n-side ohmic electrode may be used.

【0103】また、表面電極99のパターン化の方法と
しては、全面蒸着後にレジストをパターン形成したのち
エッチングするフォトリソグラフィー法以外に、電極形
成部に対応した開口部を形成したメタルマスクを用いて
蒸着するメタルマスク法でもよい。
As a method for patterning the surface electrode 99, a photolithography method in which a resist is patterned after the entire surface is vapor-deposited and then etched, or a metal mask having an opening corresponding to an electrode forming portion is formed by vapor deposition. Metal mask method.

【0104】また、表面電極99のパターンとしては、
p型GaAsコンタクト層96の露出領域の全てを覆う必
要はなく、例えば、図9(B)中央の広い露出部(ワイヤ
ボンド用パッド)のみに設けてもよい。
The pattern of the surface electrode 99 is as follows.
It is not necessary to cover the entire exposed region of the p-type GaAs contact layer 96. For example, the exposed region may be provided only in a wide exposed portion (pad for wire bonding) in the center of FIG.

【0105】また、基板90の導電型はn型でもp型でも
よい。なお、基板90の導電型をn型にした場合には、
電流阻止層95をp型にすることが必要である。電流阻
止層95をp 型にした場合、n型の場合に比べて、電流
阻止層95の最適厚さは厚くなる。
The conductivity type of the substrate 90 may be n-type or p-type. When the conductivity type of the substrate 90 is n-type,
It is necessary to make the current blocking layer 95 p-type. When the current blocking layer 95 is of the p-type, the optimum thickness of the current blocking layer 95 is larger than in the case of the n-type.

【0106】また、上記実施例では、各半導体層91〜
98をMOCVD法(有機金属気相成長法)で形成した
が、MBE法(分子線エピタキシ法)またはVPE法(気
相成長法)またはLPE法(液相成長法)などで形成して
もよい。
In the above embodiment, each of the semiconductor layers 91 to 91
98 was formed by MOCVD (metal organic chemical vapor deposition), but may be formed by MBE (molecular beam epitaxy), VPE (vapor phase), or LPE (liquid phase). .

【0107】また、発光層93の界面の接合はダブルヘ
テロ接合に限定されるものでなく、シングルヘテロ接合
またはホモ接合であってもよい。
The junction at the interface of the light emitting layer 93 is not limited to the double hetero junction, but may be a single hetero junction or a homo junction.

【0108】また、LEDのクラッド層の材料はAlGa
InPに限定されるものでなく、AlGaAs,GaAsP,G
aP,AlGaN,InGaAsPなどのIII−V族化合物半
導体であってもよく、また、ZnCdSSe,ZnCdSeTe
などのII−VI族化合物半導体であってもよく、さら
に、CuAlSSe、CuGaSSeなどのカルコパイライト
系半導体などであってもよい。また、基板材料はGaAs
に限定されるものではなく、GaP,InP,サファイアな
どでも良く、発光波長に対して不透明であっても透明で
あってもよい。
The material of the LED cladding layer is AlGa.
It is not limited to InP but AlGaAs, GaAsP, G
It may be a III-V group compound semiconductor such as aP, AlGaN, InGaAsP, etc., and ZnCdSSe, ZnCdSeTe.
Or a chalcopyrite-based semiconductor such as CuAlSSe or CuGaSSe. The substrate material is GaAs
The present invention is not limited to this, and may be GaP, InP, sapphire, or the like, and may be opaque or transparent with respect to the emission wavelength.

【0109】次に、図10に第6実施例を示す。この第
6実施例はAlGaInP系LEDである。図10は、こ
の実施例を上方から見た表面を示す図11(B)の線Bー
Bにおける断面図である。
Next, FIG. 10 shows a sixth embodiment. The sixth embodiment is an AlGaInP LED. FIG. 10 is a cross-sectional view taken along line BB in FIG. 11B showing the surface of this embodiment viewed from above.

【0110】まず、製造工程にしたがって、この実施例
を説明する。
First, this embodiment will be described in accordance with the manufacturing process.

【0111】p型GaAs基板110上に、p型GaInP中
間バンドギャップ層111と、p型AlInPとp型AlGa
InP(y=0.5)の交互多層膜からなる反射層112
と、p型AlGaInP(y=0.7)クラッド層113と、ア
ンドープAlGaInP(y=0.4)発光層114と、n型A
lGaInP(y=0.7)第1クラッド層115と、p型Al
GaInP(y=0.7)電流阻止層116と、n型AlGaIn
P(y=0.7)第3クラッド層117と、n型AlGaAs中
間バンドギャップ層118と、n型GaAsコンタクト層
119を順に全面に形成する。電流阻止層116の上に
形成された3つのn型層(第3クラッド層117と中間バ
ンドギャップ層118とコンタクト層119)が電流注
入層を構成している。
On a p-type GaAs substrate 110, a p-type GaInP intermediate band gap layer 111, p-type AlInP and p-type AlGa
Reflective layer 112 composed of alternating multilayer films of InP (y = 0.5)
A p-type AlGaInP (y = 0.7) cladding layer 113; an undoped AlGaInP (y = 0.4) light-emitting layer 114;
lGaInP (y = 0.7) First cladding layer 115, p-type Al
GaInP (y = 0.7) current blocking layer 116 and n-type AlGaIn
A P (y = 0.7) third cladding layer 117, an n-type AlGaAs intermediate band gap layer 118, and an n-type GaAs contact layer 119 are sequentially formed on the entire surface. The three n-type layers (the third cladding layer 117, the intermediate band gap layer 118, and the contact layer 119) formed on the current blocking layer 116 constitute a current injection layer.

【0112】次に、n型GaAsコンタクト層119上に
第1のレジストパターンをフォトリソグラフィーによっ
て形成し、n型GaAsコンタクト層119と、n型AlGa
As中間バンドギャップ層118を順にエッチングす
る。このエッチングによって開口部124が形成され
る。
Next, a first resist pattern is formed on the n-type GaAs contact layer 119 by photolithography, and the n-type GaAs contact layer 119 and the n-type AlGa
The As intermediate band gap layer 118 is sequentially etched. The opening 124 is formed by this etching.

【0113】次に、開口部124が形成された表面上に
再び第2のレジストパターンをフォトリソグラフィーに
よって形成し、n型AlGaInP第3クラッド層117
と、p型AlGaInP電流阻止層116をエッチングす
る。このエッチングによって、開口部124よりも小さ
な開口径を有する開口部123を形成する。この開口部
123の表面パターンを図11(A)に示す。
Next, a second resist pattern is formed again by photolithography on the surface where the opening 124 has been formed, and the n-type AlGaInP third cladding layer 117 is formed.
Then, the p-type AlGaInP current blocking layer 116 is etched. By this etching, an opening 123 having an opening diameter smaller than the opening 124 is formed. FIG. 11A shows a surface pattern of the opening 123.

【0114】次に、上記開口部123および124が形
成された表面上に、n型AlGaInP(y=0.7)第2ク
ラッド層120を形成する。
Next, an n-type AlGaInP (y = 0.7) second cladding layer 120 is formed on the surface where the openings 123 and 124 are formed.

【0115】次に、n型AlGaInP第2クラッド層1
20に第3のレジストパターンをフォトリソグラフィー
によって形成し、n型AlGaInP第2クラッド層12
0を、n型GaAsコンタクト層119が露出するまでエ
ッチングする。これによって円錐状の凸型形状部125
を形成する。この円錐状の凸型形状部125の中心部
が、上記開口部123に対向するように、上記凸型形状
部125を形成している。
Next, the n-type AlGaInP second cladding layer 1
A third resist pattern is formed on the second clad layer 20 by photolithography.
0 is etched until the n-type GaAs contact layer 119 is exposed. Thereby, the conical convex portion 125 is formed.
To form The convex-shaped portion 125 is formed such that the central portion of the conical convex-shaped portion 125 faces the opening 123.

【0116】その後、表面電極121を上記凸型形状部
125の周囲のn型GaAsコンタクト層119の露出部
に形成し、裏面電極122を基板110の裏面全面に形
成する。
After that, the surface electrode 121 is formed on the exposed portion of the n-type GaAs contact layer 119 around the convex shape portion 125, and the back electrode 122 is formed on the entire back surface of the substrate 110.

【0117】上記第6実施例の発光ダイオードの電流経
路について説明する。説明の都合上、n型半導体層側に
おける電子経路(電流経路とは逆方向)を図10中に点線
で示す。電子は表面電極121から、n型GaAsコンタ
クト層119とn型AlGaAs中間バンドギャップ層1
18を経て、n型AlGaInP第3クラッド層117へ
と流れる。その後、上記電子は、p型AlGaInP電流
阻止層116へは流れずに、n型AlGaInP第2クラ
ッド層120へと流れる。さらに、上記電子は、電流阻
止層116の開口部123内の第2クラッド層60を通
ってn型AlGaInP第1クラッド層115に流れ込
み、第1クラッド層115の直下のアンドープAlGaI
nP発光層114に達して発光する。こうして、上記L
EDは、円錐状の凸型形状部125の中心部に対向する
発光層114が選択的に発光する。
A current path of the light emitting diode of the sixth embodiment will be described. For convenience of explanation, the electron path (in the direction opposite to the current path) on the n-type semiconductor layer side is shown by a dotted line in FIG. Electrons are supplied from the surface electrode 121 to the n-type GaAs contact layer 119 and the n-type AlGaAs intermediate band gap layer 1.
Through 18, it flows to the n-type AlGaInP third cladding layer 117. Thereafter, the electrons do not flow to the p-type AlGaInP current blocking layer 116 but flow to the n-type AlGaInP second cladding layer 120. Further, the electrons flow into the n-type AlGaInP first cladding layer 115 through the second cladding layer 60 in the opening 123 of the current blocking layer 116, and the undoped AlGaIP immediately below the first cladding layer 115.
Light reaches the nP light emitting layer 114 to emit light. Thus, the above L
In the ED, the light emitting layer 114 facing the center of the conical convex portion 125 selectively emits light.

【0118】上述のように、この実施例のAlGaInP
系LEDは、表面電極121は円錐状の凸型形状部12
5の上面でなく、凸型形状部125の周囲に配置されて
いるので、円錐状の凸型形状部125の上面から光を有
効に取り出すことができる。
As described above, the AlGaInP of this embodiment
In the system LED, the surface electrode 121 has a conical convex portion 12.
5, the light can be effectively extracted from the upper surface of the conical convex portion 125 because it is disposed around the convex shape portion 125 instead of the upper surface.

【0119】また、上記実施例は、電流阻止層116に
よって電流の経路を制御して、円錐状の凸型形状部12
5の中心部に対向する領域の発光層114のみを発光さ
せるようにしているので、発光層114が発生する光
は、上記凸型形状部125が含む第2クラッド層120
の光出射面に対して、垂直入射に近い入射角になる。し
たがって、光の外部出射効率を向上させることができ
る。
Further, in the above embodiment, the current blocking layer 116 controls the current path, so that the conical convex portion 12 is formed.
5 is made to emit light only in the light emitting layer 114 in a region opposed to the central portion of the second cladding layer 120 included in the convex shape portion 125.
Becomes an incident angle close to normal incidence with respect to the light exit surface of Therefore, the external emission efficiency of light can be improved.

【0120】さらに、上記実施例は、電流阻止層116
と、電流注入層を構成するコンタクト層119,中間バ
ンドギャップ層118,第3クラッド層117を同時に
形成できるので、製造工程が簡略である。
Further, in the above embodiment, the current blocking layer 116 is used.
In addition, the contact layer 119, the intermediate band gap layer 118, and the third cladding layer 117 constituting the current injection layer can be simultaneously formed, so that the manufacturing process is simplified.

【0121】上記第6実施例においては、電流阻止層1
16およびその上の第3クラッド層117を発光波長に
対して透明なAlGaInP(y=0.7)で構成しているの
で、開口部123直下の発光層114から、上記電流阻
止層116および第3クラッド層117を透過して斜め
上方に向かう光が存在する。そこで、上記第6実施例
は、第5実施例と異なり、開口部を2段階に分けて形成
し、開口部123と、この開口部123よりも開口径が
大きい開口部124とを設け、光を吸収する層であるn
型GaAsコンタクト層119およびn型AlGaAs中間
バンドギャップ層118を開口部123の周辺で除去し
て、上記透過光が中間バンドギャップ層118とコンタ
クト層119によって吸収されることがないようにして
いる。したがって、上記第6実施例は、光の外部出射効
率を、特に向上させることができる。また、上記第6実
施例は、発光層114と基板110との間に多層反射膜
112を形成しているので、上記反射膜112によっ
て、基板110方向へ向かう光を反射して、この反射光
を第2クラッド層120の光出射面から有効に取り出す
ことができる。
In the sixth embodiment, the current blocking layer 1
16 and the third cladding layer 117 thereover are made of AlGaInP (y = 0.7) transparent to the emission wavelength, so that the current blocking layer 116 and the third Light that passes through the three cladding layers 117 and travels obliquely upward is present. Therefore, in the sixth embodiment, unlike the fifth embodiment, the opening is formed in two stages, and the opening 123 and the opening 124 having a larger opening diameter than the opening 123 are provided. Is a layer that absorbs
The type GaAs contact layer 119 and the n-type AlGaAs intermediate band gap layer 118 are removed around the opening 123 so that the transmitted light is not absorbed by the intermediate band gap layer 118 and the contact layer 119. Therefore, in the sixth embodiment, the external emission efficiency of light can be particularly improved. Further, in the sixth embodiment, since the multilayer reflective film 112 is formed between the light emitting layer 114 and the substrate 110, light reflected toward the substrate 110 is reflected by the reflective film 112, and the reflected light is reflected. Can be effectively extracted from the light emitting surface of the second cladding layer 120.

【0122】また、上記第6実施例は、電流阻止層11
6を図11(A)に示すパターンにすることによって、円
錐状の凸型形状部125の中心部分に対向する発光層1
14においてのみ発光するようにし、さらに、円錐状の
凸型形状部125を上方から見た表面パターンを、図1
1(B)に示すように円形として、凸型形状部125を、
頂点の欠けた円錐形状にしている。
In the sixth embodiment, the current blocking layer 11
6 is formed into the pattern shown in FIG. 11A, so that the light emitting layer 1 facing the central portion of the conical convex portion 125 is formed.
14 and the surface pattern of the conical convex portion 125 viewed from above is shown in FIG.
As shown in FIG. 1 (B), the convex shape portion 125 is
It has a conical shape with missing peaks.

【0123】したがって、本実施例に示した円錐状の凸
型形状部125は、その上面および全側面から光が出射
するので、上面および左右の2つの側面から光が出射す
るストライプ状のメサ形状部を有する第5実施例(図9
(A)参照)に比べて、外部出射効率の更なる増大を図る
ことができる。なお、凸型形状部を上方から見た表面パ
ターンとしては、円形の他、三角形,四角形,六角形,八
角形などの多角形であってもよく、また、それらの角が
丸まった略多角形などであってもよい。
Therefore, the conical convex portion 125 shown in the present embodiment emits light from the upper surface and all the side surfaces, so that the stripe-shaped mesa shape from which light is emitted from the upper surface and the two left and right side surfaces. Fifth Example (FIG. 9)
As compared with (A), the external emission efficiency can be further increased. The surface pattern of the convex-shaped portion viewed from above may be a polygon other than a circle, such as a triangle, a quadrangle, a hexagon, and an octagon, or a substantially polygon in which those corners are rounded. And so on.

【0124】なお、上記第6実施例は、以下に示す様な
変更が可能である。
The sixth embodiment can be modified as described below.

【0125】n型中間バンドギャップ層118の材料は
AlGaAsの他、GaInPなどであってもよい。また、
中間バンドギャップ層118を省略してもよい。
The material of the n-type intermediate band gap layer 118 may be AlGaAs, GaInP, or the like. Also,
The intermediate band gap layer 118 may be omitted.

【0126】また、上記第6実施例は、p型電流阻止層
116の材料を、発光波長を透過するAlGaInPとし
たが、AlInPあるいは発光波長に対して吸収性の弱い
間接遷移領域のAlGaAsなどにしてもよい。
In the sixth embodiment, the material of the p-type current blocking layer 116 is AlGaInP, which transmits the emission wavelength. However, the material may be AlInP or AlGaAs, which is an indirect transition region having low absorption to the emission wavelength. You may.

【0127】また、上記第6実施例は、n型第3クラッ
ド層117(電流注入層下層)の材料を発光波長を透過す
るAlGaInPとしたが、AlInPあるいは発光波長に
対して吸収性の弱い間接遷移領域のAlGaAsなどにし
てもよい。
In the sixth embodiment, the material of the n-type third cladding layer 117 (the lower layer of the current injection layer) is AlGaInP, which transmits the emission wavelength. The transition region may be made of AlGaAs or the like.

【0128】また、上記第6実施例は、第5実施例で述
べた変更と同様な変更が可能である。
The sixth embodiment can be modified in the same manner as the modification described in the fifth embodiment.

【0129】次に、図13に、第7実施例を示す。この
第7実施例は、ZnCdSe系LEDである。
Next, FIG. 13 shows a seventh embodiment. The seventh embodiment is a ZnCdSe LED.

【0130】この第7実施例を、製造工程を順に説明し
ながら説明する。まず、n型GaAs基板130上に、M
BE法により、n型ZnSSeバッファ層131と、n型
ZnSeクラッド層132と、アンドープZn1-xCdxSe
(x=0.2)歪み量子井戸発光層133と、p型ZnSe第
1クラッド層134と、n型ZnSe電流阻止層135
と、p型ZnSe第3クラッド層136を順に形成する。
次に、n型ZnSe電流阻止層135とp型ZnSe第3ク
ラッド層136とを一部エッチング除去して、開口部1
41を形成する。n型電流阻止層135の上に形成され
たp型第3クラッド層136が電流注入層を構成してい
る。
The seventh embodiment will be described while sequentially explaining the manufacturing steps. First, on an n-type GaAs substrate 130, M
By the BE method, the n-type ZnSSe buffer layer 131, the n-type ZnSe cladding layer 132, and the undoped Zn 1-x Cd x Se
(x = 0.2) strained quantum well light emitting layer 133, p-type ZnSe first cladding layer 134, and n-type ZnSe current blocking layer 135
And a p-type ZnSe third cladding layer 136 is formed in order.
Next, the n-type ZnSe current blocking layer 135 and the p-type ZnSe third cladding layer 136 are partially etched away to form the opening 1
41 is formed. The p-type third cladding layer 136 formed on the n-type current blocking layer 135 constitutes a current injection layer.

【0131】次に、MBE法によりp型ZnSe第2クラ
ッド層137を形成する。次に、後述する方法によって
p型ZnSe第2クラッド層137を加工し、第2クラッ
ド層137で構成したドーム形状部140を形成する。
また、このドーム形状部140の形成時に、ドーム形状
部140の周囲の第3クラッド層136を露出させる。
Next, a p-type ZnSe second cladding layer 137 is formed by MBE. Next, the p-type ZnSe second cladding layer 137 is processed by a method described later to form a dome-shaped portion 140 composed of the second cladding layer 137.
In forming the dome-shaped portion 140, the third cladding layer 136 around the dome-shaped portion 140 is exposed.

【0132】次に、露出したp型ZnSe第3クラッド層
136上に表面電極138を形成し、基板130の裏面
全面に裏面電極139を形成する。
Next, a front surface electrode 138 is formed on the exposed p-type ZnSe third cladding layer 136, and a back surface electrode 139 is formed on the entire back surface of the substrate 130.

【0133】ここで、上記ドーム形状部140の作製法
を、図12の断面模式図を参照しながら、詳細に説明す
る。まず、第2クラッド層137のクラッド表面160
上に、ポジレジストを塗布し、円形の遮光パターンが描
かれたフォトマスクを上記ポジレジストから離して露光
する。これにより、上記フォトマスクの円形パターンの
周囲に光が回り込んで、光強度は円の中心に近づくに従
って減少する。したがって、上記ポジレジストを現像す
ると、中央部で厚く周辺部で薄いレジストパターン15
1を形成できる。次に、上記レジストパターン151を
マスクとして、RIBE法(反応性イオンビームエッチ
ング法)によって、第2クラッド層137をエッチング
する。このエッチングのエッチング速度は、上記レジス
トパターン151に対して遅く、上記第2クラッド層1
37に対して速いので、エッチング途中で、レジストパ
ターン151は、レジストパターン152になると共
に、第2クラッド層137の表面形状は凸形状162に
なる。そして、完全にレジストパターン152が除去さ
れた時点で、上記第2クラッド層137の表面形状は、
ドーム状の表面形状163になる。
Here, a method of manufacturing the dome-shaped portion 140 will be described in detail with reference to the schematic sectional view of FIG. First, the cladding surface 160 of the second cladding layer 137
A positive resist is applied thereon, and a photomask on which a circular light-shielding pattern is drawn is exposed apart from the positive resist. As a result, the light goes around the circular pattern of the photomask, and the light intensity decreases as approaching the center of the circle. Therefore, when the positive resist is developed, the resist pattern 15 is thick at the center and thin at the periphery.
1 can be formed. Next, using the resist pattern 151 as a mask, the second cladding layer 137 is etched by the RIBE method (reactive ion beam etching method). The etching rate of this etching is lower than that of the resist pattern 151, and the second clad layer 1
Since the resist pattern 151 is faster than the resist pattern 37, the resist pattern 151 becomes the resist pattern 152 and the surface shape of the second cladding layer 137 becomes convex 162 during the etching. When the resist pattern 152 is completely removed, the surface shape of the second cladding layer 137 becomes
A dome-shaped surface shape 163 is obtained.

【0134】上記ドーム形状163のLED表面での配
置パターンは、図11(B)における円錐状の凸型形状部
125の配置パターンと同じである。
The arrangement pattern of the dome shape 163 on the LED surface is the same as the arrangement pattern of the conical convex portions 125 in FIG. 11B.

【0135】上記第7実施例によれば、第2クラッド層
137の光出射面の表面形状をドーム形状にして、光出
射面を略球面状にした。したがって、第7実施例は、光
出射面が円錐状である第5,第6実施例に比べて、光出
射面への光の入射を、より一層、垂直入射に近付けるこ
とができ、光出射効率を一層向上させることができる。
According to the seventh embodiment, the surface of the light emitting surface of the second cladding layer 137 has a dome shape, and the light emitting surface has a substantially spherical shape. Therefore, in the seventh embodiment, the incidence of light on the light exit surface can be made even closer to the vertical incidence as compared with the fifth and sixth embodiments in which the light exit surface has a conical shape. Efficiency can be further improved.

【0136】なお、上記第7実施例は以下の変更が可能
である。
The seventh embodiment can be modified as follows.

【0137】上記第7実施例では、表面電極138を、
直接にp型ZnSe第3クラッド層136にコンタクトし
ており、中間にp型GaAsコンタクト層を設けていない
が、これは単に製造技術が未熟なためである。したがっ
て、コンタクト抵抗を下げるためには、上記コンタクト
層を設けたほうが望ましい。
In the seventh embodiment, the surface electrode 138 is
The p-type ZnSe third cladding layer 136 is directly contacted, and the p-type GaAs contact layer is not provided in the middle, simply because the manufacturing technique is inexperienced. Therefore, it is desirable to provide the above-mentioned contact layer in order to lower the contact resistance.

【0138】また、基板130の材料はGaAs以外にZ
nSeなどでも良く、発光波長に対して不透明であっても
透明であってもよい。また、基板130の導電型はn型
でもp型でもよい。
The material of the substrate 130 is Z in addition to GaAs.
It may be nSe or the like, and may be opaque or transparent with respect to the emission wavelength. The conductivity type of the substrate 130 may be n-type or p-type.

【0139】また、発光層133はZn1-xCdxSe(x=
0.2)としたが、xの値は特に限定されず、例えばx=0
のZnSeであってもよい。また、発光層133は、例え
ばZnSe/ZnCdSe多重量子井戸構造であってもよ
い。
The light emitting layer 133 is composed of Zn 1-x Cd x Se (x =
0.2), but the value of x is not particularly limited. For example, x = 0
Of ZnSe. Further, the light emitting layer 133 may have, for example, a ZnSe / ZnCdSe multiple quantum well structure.

【0140】また、n型ZnSSeバッファ層131はn
型InGaAsバッファ層であってもよく、n型ZnS/Z
nSe歪超格子層であってもよい。
The n-type ZnSSe buffer layer 131 has n
An InGaAs buffer layer may be used, and n-type ZnS / Z
It may be an nSe strained superlattice layer.

【0141】また、各半導体層131〜137をMBE
法(分子線エピタキシ法)で形成したが、MOCVD法
(有機金属気相成長法)またはVPE法(気相成長法)また
はLPE法(液相成長法)などによって形成してもよい。
また、pn接合は、結晶成長時に作り込むほか、結晶成長
後にドーパントを拡散して形成してもよい。
Each of the semiconductor layers 131 to 137 is formed by MBE.
Formed by molecular beam epitaxy (MOCVD)
(Organic metal vapor phase epitaxy), VPE (vapor phase epitaxy) or LPE (liquid phase epitaxy).
Further, the pn junction may be formed during crystal growth, or may be formed by diffusing a dopant after crystal growth.

【0142】また、上記第7実施例のその他の点につい
ても、第5,第6実施例で示した変更と同じ変更が可能
である。例えば、発光層の下に反射膜を形成して外部出
射効率を向上させることができる。
Further, with respect to other points of the seventh embodiment, the same changes as those shown in the fifth and sixth embodiments can be made. For example, a reflection film can be formed under the light emitting layer to improve the external emission efficiency.

【0143】逆に、本実施例に示したドーム形状のクラ
ッド層を、第5,第6実施例に適用してもよく、更に
は、後述の第8実施例に適用してもよい。
Conversely, the dome-shaped cladding layer shown in this embodiment may be applied to the fifth and sixth embodiments, and may be applied to an eighth embodiment described later.

【0144】次に、第8実施例を図14に示す。この第
8実施例は、AlGaAs系LEDである。
Next, an eighth embodiment is shown in FIG. The eighth embodiment is an AlGaAs LED.

【0145】この第8実施例を、製造工程を説明しなが
ら説明する。まず、n型GaAs基板200上に、LPE
法(液相成長法)で、n型AlGaAsクラッド層201
と、p型GaAs発光層202と、p型AlGaAs第1ク
ラッド層203と、n型AlGaAs電流阻止層204
と、p型AlGaAsコンタクト層205を、順に形成す
る。上記n型電流阻止層204の上に形成されたp型層
205が電流注入層を構成している。
The eighth embodiment will be described while explaining the manufacturing steps. First, LPE is placed on an n-type GaAs substrate 200.
N-type AlGaAs cladding layer 201 by a liquid phase growth method.
, A p-type GaAs light emitting layer 202, a p-type AlGaAs first cladding layer 203, and an n-type AlGaAs current blocking layer 204.
And a p-type AlGaAs contact layer 205 are sequentially formed. The p-type layer 205 formed on the n-type current blocking layer 204 constitutes a current injection layer.

【0146】次に、p型AlGaAsコンタクト層205
およびn型AlGaAs電流阻止層204の一部をエッチ
ング除去して開口部231を形成する。次に、p型Al
GaAs第2クラッド層206をLPE法によって形成す
る。特に、LPE法によって厚膜成長が容易である点を
生かして、p型AlGaAs第2クラッド層206の層厚
を100μmと非常に厚くしている。
Next, the p-type AlGaAs contact layer 205
Then, an opening 231 is formed by etching away a part of the n-type AlGaAs current blocking layer 204. Next, p-type Al
The GaAs second cladding layer 206 is formed by the LPE method. In particular, the layer thickness of the p-type AlGaAs second cladding layer 206 is made extremely thick at 100 μm, taking advantage of the fact that the thick film can be easily grown by the LPE method.

【0147】次に、p型AlGaAs第2クラッド層20
6をエッチングして円錐状の凸型形状部232を形成す
る。また、上記エッチングによって、上記凸型形状部2
32の周囲に、p型AlGaAsコンタクト層205が露
出させられ、上記露出したコンタクト層205の上に表
面電極207を形成する。その後、ウエハを基板200
の裏面からラッピングして、全体の厚さを200μmと
し、裏面全体に裏面電極208を形成する。次に、上記
ウエハを分割して約200μm角のチップとする。この
チップを上方から見た表面を図15に示す。
Next, the p-type AlGaAs second cladding layer 20
6 is etched to form a conical convex portion 232. In addition, the above-mentioned etching causes the above-mentioned convex-shaped portion 2 to be formed.
The p-type AlGaAs contact layer 205 is exposed around 32, and a surface electrode 207 is formed on the exposed contact layer 205. After that, the wafer is
Is wrapped from the back surface to a total thickness of 200 μm, and a back electrode 208 is formed on the entire back surface. Next, the wafer is divided into chips of about 200 μm square. FIG. 15 shows the surface of this chip viewed from above.

【0148】上記第8実施例は、第6実施例に述べた光
出射効率の向上効果に加えて、以下に述べる内容の光出
射効率の向上効果がある。すなわち、第5,第6,第7実
施例では複数の凸型形状部を有するので、一つの凸型形
状部の側面から発した光が他の凸型形状部に遮られるこ
とがある。これに対して、上記第8実施例は凸型形状部
232を一つだけ有するので、一つの凸型形状部の側面
から発した光が他の凸型形状部に遮られる光のロスがな
く、外部への光の出射効率を特に向上できる。
The eighth embodiment has the following effect of improving the light emission efficiency in addition to the effect of improving the light emission efficiency described in the sixth embodiment. That is, since the fifth, sixth, and seventh embodiments have a plurality of convex portions, light emitted from the side surface of one convex portion may be blocked by the other convex portions. On the other hand, since the eighth embodiment has only one convex-shaped portion 232, light emitted from the side surface of one convex-shaped portion is not interrupted by another convex-shaped portion, and there is no loss of light. In particular, the emission efficiency of light to the outside can be particularly improved.

【0149】尚、上記第8実施例に示した単一の凸型形
状部232は、LPE法を用いて形成する他に、MOC
VD法またはMBE法を用いて形成してもよい。その場
合、例えばチップのサイズ自体を小さくすれば、p型第
2クラッド層206の膜厚を減少させることができ、M
OCVD法あるいはMBE法によって、凸型形状部23
2を形成することが容易になる。
The single convex-shaped portion 232 shown in the eighth embodiment can be formed by using the LPE method,
It may be formed using the VD method or the MBE method. In this case, for example, if the size of the chip itself is reduced, the thickness of the p-type second cladding layer 206 can be reduced.
The convex portion 23 is formed by OCVD or MBE.
2 can be easily formed.

【0150】また、上記第8実施例においても、他の第
5,第6,第7実施例に示したような変更が可能である。
したがって、例えばn型とp型を逆にする変更や、発光
層の下に半導体多層反射層を設ける等の変更が可能であ
る。また、各半導体層の材料も第5実施例に示した材料
と同種の材料を使用することが可能であり、特にGaAs
PまたはGaPまたはInGaAsP等を、それぞれ、Ga
AsまたはGaPまたはInP等の基板上に、LPE法等
で成長させることが適している。
In the eighth embodiment, the modifications shown in the other fifth, sixth, and seventh embodiments can be made.
Therefore, for example, a change such that n-type and p-type are reversed, and a change such as providing a semiconductor multilayer reflective layer below the light-emitting layer are possible. The material of each semiconductor layer can be the same as the material shown in the fifth embodiment.
P or GaP or InGaAsP, etc.
It is suitable to grow on a substrate such as As, GaP, or InP by an LPE method or the like.

【0151】次に、第9実施例を図16に示す。この第
9実施例は、AlGaInP系LEDである。図16は、
この実施例を上方から見た表面図である図17の線CC
における断面図である。
Next, a ninth embodiment is shown in FIG. The ninth embodiment is an AlGaInP LED. FIG.
FIG. 17 is a surface view of this embodiment viewed from above.
FIG.

【0152】上記第9実施例を構成する各層の組成は、
第5実施例と同一であり、図16における310〜31
9はそれぞれ、図8における90〜99に対応し、33
2は102に対応する。作製工程も、第5実施例と同一
であるので説明は省略する。
The composition of each layer constituting the ninth embodiment is as follows:
It is the same as the fifth embodiment, and 310 to 31 in FIG.
9 correspond to 90 to 99 in FIG.
2 corresponds to 102. The manufacturing process is the same as that of the fifth embodiment, and the description is omitted.

【0153】この第9実施例と第5実施例とは、以下の
点において異なる。
The ninth embodiment differs from the fifth embodiment in the following points.

【0154】第1の相異点は、電流阻止層315がメサ
形状332の周辺部に対向する領域のみにあり、メサ形
状332内部の大部分において除去されていることであ
る。つまり、第5実施例に比べて、電流阻止層の開口部
が大きい。
The first difference is that the current blocking layer 315 is located only in a region facing the peripheral portion of the mesa shape 332, and is removed in most of the inside of the mesa shape 332. That is, the opening of the current blocking layer is larger than that of the fifth embodiment.

【0155】このため、上記第9実施例は、本発明の目
的であった発光領域限定による外部出射効率向上の効果
は、第5実施例より悪い。しかし、上記開口部が大きく
なった分だけ、発光層313の発光領域の面積が大きく
なって、同一電流を流したときの電流密度が低減され、
発光素子としての信頼性を向上できる。
Therefore, in the ninth embodiment, the effect of improving the external emission efficiency by limiting the light emitting region, which is the object of the present invention, is worse than that of the fifth embodiment. However, the area of the light emitting region of the light emitting layer 313 is increased by an amount corresponding to the increase in the opening, and the current density when the same current flows is reduced.
The reliability as a light emitting element can be improved.

【0156】第2の相異点は、メサ形状部332の上部
が平坦で広く、外部出射効率の点で理想的な凸型形状で
あったドーム型との形状差が大きいことである。このた
め、上記第9実施例は、本発明の目的であった外部出射
効率向上の効果は、第5実施例よりも悪い。しかし、図
17に示すように、上記メサ形状部332の表面パター
ンが、第5実施例(図9(B)参照)に比べて、大きくなっ
たので、作製が容易である。
The second difference is that the upper portion of the mesa-shaped portion 332 is flat and wide, and the difference in shape between the mesa-shaped portion 332 and the dome shape, which is an ideal convex shape, in terms of external emission efficiency is large. For this reason, the effect of improving the external emission efficiency, which is the object of the present invention, is worse in the ninth embodiment than in the fifth embodiment. However, as shown in FIG. 17, the surface pattern of the mesa-shaped portion 332 is larger than that of the fifth embodiment (see FIG. 9B), so that the fabrication is easy.

【0157】第3の相異点は、図17に示すように、表
面電極319が中央から広がった十字型をしていること
である。第5実施例(図9(B)参照)では、各メサ形状部
102の周囲を表面電極99が取り囲んでいたが、この
第9実施例では、表面電極319がメサ形状部332を
取り囲んでおらず、表面電極319がチップ周辺部には
配置されていない。しかし、p型GaAsコンタクト層3
16が導電性を有するので、電流は、ほぼメサ形状部3
32の周囲全体からp型GaInP中間バンドギャップ層
317を介してp型AlGaInP第2クラッド層318
に注入される。このように、上記第9実施例は、チップ
の周囲において表面電極319を形成していないので、
作製が容易になる。
The third difference is that, as shown in FIG. 17, the surface electrode 319 has a cross shape extending from the center. In the fifth embodiment (see FIG. 9B), the surface electrode 99 surrounds the periphery of each mesa-shaped portion 102. In the ninth embodiment, the surface electrode 319 surrounds the mesa-shaped portion 332. In other words, the surface electrode 319 is not arranged around the chip. However, the p-type GaAs contact layer 3
16 is conductive, the current is substantially
32 through the p-type GaInP intermediate band gap layer 317 from the entire periphery of the second p-type AlGaInP second cladding layer 318.
Is injected into. As described above, in the ninth embodiment, since the surface electrode 319 is not formed around the chip,
Fabrication is easy.

【0158】[0158]

【発明の効果】以上の説明より明らかなように、請求項
1に記載の発明は、LEDの外部出射効率を向上させる
ために、光出射面を凸型とし、その凸型の中心部に対向
する領域が開口した電流阻止層を設け、上記凸型の中心
部対向領域において第1導電型層と第2導電型層の界面
近傍を限定的に発光させるようにしたものである。
As is apparent from the above description, in order to improve the external emission efficiency of the LED, the invention according to claim 1 has a light emitting surface which is convex and faces the center of the convex. In this case, a current blocking layer having an open region is provided, so that light emission is limited in the vicinity of the interface between the first conductivity type layer and the second conductivity type layer in the convex center facing region.

【0159】したがって、請求項1に記載の発明によれ
ば、上記界面が発生する光を凸状の光出射面に対して垂
直入射に近付けることができ、外部への光出射効率を向
上させることができる。
Therefore, according to the first aspect of the present invention, it is possible to make the light generated at the interface closer to the vertical incidence on the convex light emission surface, and to improve the efficiency of light emission to the outside. Can be.

【0160】また、上記発明によれば、基板上の界面か
ら、上記界面上の第2導電型の半導体層を経由して、光
を外部に取り出すので、上記界面が発生する光を基板を
通過させることなく、外部に取り出すことができ、基板
の光吸収領域に関係なく発光波長を設定できる。
According to the invention, light is extracted from the interface on the substrate to the outside through the semiconductor layer of the second conductivity type on the interface, so that light generated at the interface passes through the substrate. Without taking out the light, the light emission wavelength can be set regardless of the light absorption region of the substrate.

【0161】また、上記発明によれば、ストライプ状の
表面パターンを有する凸形状の第2導電型半導体層のス
トライプ形状の左右両側の2つの光出射面から光を出射
させることができる。
Further, according to the invention, light can be emitted from the two light emission surfaces on both the left and right sides of the stripe shape of the convex second conductivity type semiconductor layer having the stripe surface pattern.

【0162】また、請求項2の発明によれば、電流阻止
層の開口部がストライプ状パターンの中心軸に沿ってい
るから、上記ストライプ形状の光出射面からの出射光量
の増大を図れる。
Further, according to the second aspect of the present invention, since the opening of the current blocking layer extends along the central axis of the stripe pattern, the amount of light emitted from the light emission surface having the stripe shape can be increased.

【0163】また、請求項3によれば、多段樹枝状の表
面パターンを有する凸形状の第2導電型半導体層の多段
樹脂状の表面パターンの各分岐先端部において、分岐方
向に対して左右の側面と前方の側面との3面から光を出
射させることができる。
According to the third aspect, at each branch tip of the multi-stage resin-like surface pattern of the convex second conductivity type semiconductor layer having the multi-stage tree-like surface pattern, the left and right sides in the branch direction are set. Light can be emitted from three surfaces, the side surface and the front side surface.

【0164】また、請求項4,6によれば、界面の下側
に電流阻止層を設けたので、上記電流阻止層は、上記界
面から上記第2導電型の半導体層に向かう光を遮らな
い。したがって、外部への光出射効率の向上を図ること
ができる。
According to the fourth and sixth aspects of the present invention, since the current blocking layer is provided below the interface, the current blocking layer does not block light traveling from the interface to the second conductivity type semiconductor layer. . Therefore, the efficiency of light emission to the outside can be improved.

【0165】また、請求項5,7によれば、開口部を有
する電流阻止層を界面の上側に設けたので、界面および
界面の下側の層を平坦な基板上に、平坦に形成できる。
したがって、上記界面を容易に良質にできる。
According to the fifth and seventh aspects, the current blocking layer having the opening is provided above the interface, so that the interface and the layer below the interface can be formed flat on a flat substrate.
Therefore, the quality of the interface can be easily improved.

【0166】また、請求項8によれば、LEDの外部出
射効率を向上させるために、光出射面を凸型とし、その
凸型の中心部に対向する領域が開口した電流阻止層を設
け、上記凸型の中心部対向領域において界面を限定的に
発光させるようにし、しかも、上記凸型形状の周囲に電
流注入層の露出部を設け、この露出部に電極を設けてい
る。
According to the present invention, in order to improve the external emission efficiency of the LED, the light emitting surface is made convex, and a current blocking layer having an opening in a region facing the center of the convex is provided. The interface is made to emit light in a limited manner in the convex center facing region, and an exposed portion of the current injection layer is provided around the convex shape, and an electrode is provided in the exposed portion.

【0167】したがって、請求項8に記載の発明は、凸
型形状上部に電極を配置する必要がないから、上記凸型
形状上部から有効に光を取り出すことができ、外部出射
効率を向上できる。
Therefore, in the invention according to claim 8, since it is not necessary to dispose an electrode on the upper part of the convex shape, light can be effectively extracted from the upper part of the convex shape, and the external emission efficiency can be improved.

【0168】また、凸型形状の中心部対向領域に発光領
域を限定しているから、上記光出射面への上記光の入射
を垂直入射に近付けることができる。したがって、出射
面で全反射する無効発光成分を抑制することができ、更
に、外部出射効率を増大させることができる。
In addition, since the light emitting region is limited to the convex central portion facing region, the incidence of the light on the light emitting surface can be made closer to the vertical incidence. Therefore, it is possible to suppress the ineffective light-emitting component that is totally reflected on the light exit surface, and it is possible to further increase the external light emission efficiency.

【0169】また、基板を通過させることなく光を外部
に取り出すので、基板の光吸収領域に関係なく発光波長
を設定できる。
Since light is extracted outside without passing through the substrate, the emission wavelength can be set regardless of the light absorption region of the substrate.

【0170】また、請求項9によれば、電流注入層の開
口部と電流阻止層の開口部とが連続しているので、上記
電流注入層の開口部と上記電流阻止層の開口部を同時に
形成することができ、製造工程を簡単にできる。
According to the ninth aspect, since the opening of the current injection layer and the opening of the current blocking layer are continuous, the opening of the current injection layer and the opening of the current blocking layer are simultaneously formed. Can be formed, and the manufacturing process can be simplified.

【0171】また、請求項10によれば、電流注入層が
上層と下層とを含み、上記上層のバンドギャップが、上
記下層のバンドギャップと第2導電型の第2半導体層の
バンドギャップとの中間の値であるので、電流注入層と
上記第2半導体層との間の電気抵抗を低減させることが
できる。したがって、電流注入効率が向上して、発光効
率が向上する。
According to the tenth aspect, the current injection layer includes an upper layer and a lower layer, and the band gap of the upper layer is the difference between the band gap of the lower layer and the band gap of the second semiconductor layer of the second conductivity type. Since it has an intermediate value, the electric resistance between the current injection layer and the second semiconductor layer can be reduced. Therefore, the current injection efficiency is improved, and the light emission efficiency is improved.

【0172】また、請求項11によれば、凸形状の第2
半導体層から露出した電流注入層の下層の上に、電極を
設けたので、上記電流注入層と上記電極との間の電気抵
抗を低減させることができ、電流注入効率を向上でき
る。
According to the eleventh aspect, the second shape having the convex shape is provided.
Since the electrode is provided on the lower layer of the current injection layer exposed from the semiconductor layer, the electric resistance between the current injection layer and the electrode can be reduced, and the current injection efficiency can be improved.

【0173】また、請求項12によれば、電流注入層の
第2層は、第1層の開口部よりも広い開口部を有してい
るので、上記第1層の開口部を通過した光が、上記第2
層で遮られることがない。したがって、光の出射効率が
向上する。
According to the twelfth aspect, since the second layer of the current injection layer has an opening wider than the opening of the first layer, the light passing through the opening of the first layer is formed. But the second
It is not blocked by layers. Therefore, light emission efficiency is improved.

【0174】また、請求項13によれば、電流注入層の
第1層および電流阻止層は、界面の発光波長に対して透
明であるので、界面が発生する光を遮らない。したがっ
て、光の出射効率が向上する。
According to the thirteenth aspect, the first layer of the current injection layer and the current blocking layer are transparent with respect to the emission wavelength at the interface, so that the light generated at the interface is not blocked. Therefore, light emission efficiency is improved.

【0175】また、請求項14によれば、ストライプ状
の表面パターンを有する凸形状の第2導電型半導体層の
ストライプ形状の左右両側の2つの光出射面および上記
ストライプ形状の上面から光を出射させることができ
る。
According to the fourteenth aspect, light is emitted from the two light emission surfaces on both the left and right sides of the stripe shape of the convex second conductivity type semiconductor layer having the stripe surface pattern and the upper surface of the stripe shape. Can be done.

【0176】さらに、上記発明は、凸型形状を作製する
プロセスとして通常のフォトリソグラフィーおよびエッ
チングを用いることができるので、生産性に極めて優れ
ている。したがって、上記発明は、各種LED、特に発
光波長を透過しないGaAs基板を用いたAlGaInP系
やZnCdSe系やAlGaAs系のLEDの高輝度化に大い
に役立つ。
Further, in the above-mentioned invention, ordinary photolithography and etching can be used as a process for forming a convex shape, so that the productivity is extremely excellent. Therefore, the present invention is very useful for increasing the brightness of various LEDs, particularly AlGaInP-based, ZnCdSe-based, and AlGaAs-based LEDs using a GaAs substrate that does not transmit the emission wavelength.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の発光ダイオードの第1実施例である
AlGaIn系LEDの各製造工程における断面図であ
る。
FIG. 1 is a cross-sectional view of each step of manufacturing an AlGaIn LED as a first embodiment of a light emitting diode according to the present invention.

【図2】 上記実施例の各工程における平面図である。FIG. 2 is a plan view in each step of the embodiment.

【図3】 本発明の第2実施例のAlGaInP系LED
の断面図である。
FIG. 3 shows an AlGaInP-based LED according to a second embodiment of the present invention.
FIG.

【図4】 上記第2実施例の各工程における平面図であ
る。
FIG. 4 is a plan view in each step of the second embodiment.

【図5】 本発明の第3実施例のZnCdSe 系LEDの
断面図である。
FIG. 5 is a sectional view of a ZnCdSe-based LED according to a third embodiment of the present invention.

【図6】 第4実施例のAlGaAs系LEDの断面図で
ある。
FIG. 6 is a sectional view of an AlGaAs LED according to a fourth embodiment.

【図7】 上記第4実施例の平面図である。FIG. 7 is a plan view of the fourth embodiment.

【図8】 本発明の第5実施例であるAlGaInP系L
EDの断面図である。
FIG. 8 shows an AlGaInP system L according to a fifth embodiment of the present invention.
It is sectional drawing of ED.

【図9】 上記第5実施例の各工程における平面図であ
る。
FIG. 9 is a plan view in each step of the fifth embodiment.

【図10】 本発明の第6実施例であるAlGaInP系
LEDの断面図である。
FIG. 10 is a sectional view of an AlGaInP-based LED according to a sixth embodiment of the present invention.

【図11】 上記第6実施例の各工程における平面図で
ある。
FIG. 11 is a plan view in each step of the sixth embodiment.

【図12】 本発明の第7実施例であるZnCdSe系L
EDの作製法を説明する説明図である。
FIG. 12 shows a ZnCdSe-based L according to a seventh embodiment of the present invention.
It is explanatory drawing explaining the manufacturing method of ED.

【図13】 上記第7実施例の断面図である。FIG. 13 is a sectional view of the seventh embodiment.

【図14】 本発明の第8実施例であるAlGaAs系L
EDの断面図である。
FIG. 14 shows an AlGaAs system L according to an eighth embodiment of the present invention.
It is sectional drawing of ED.

【図15】 上記第8実施例の平面図である。FIG. 15 is a plan view of the eighth embodiment.

【図16】 本発明の第9実施例であるAlGaInP系
LEDの断面図である。
FIG. 16 is a sectional view of an AlGaInP-based LED according to a ninth embodiment of the present invention.

【図17】 上記第9実施例の平面図である。FIG. 17 is a plan view of the ninth embodiment.

【図18】 従来のLEDの断面図である。FIG. 18 is a cross-sectional view of a conventional LED.

【図19】 光出射面への光の入射角によって異なる光
経路を示す図である。
FIG. 19 is a diagram showing light paths that differ depending on the angle of incidence of light on the light exit surface.

【符号の説明】[Explanation of symbols]

10 p型GaAs基板 11 n型GaAs電流阻止層、 12 開口部、 13 p型AlGaInクラッド層、 14 アンドープAlGaInP(y=0.5)発光層 15 n型AlGaInPクラッド層 16 n型GaAsコンタクト層 17 表面電極 18 裏面電極 90 n型GaAs基板 91 n型GaInP中間バンドギャップ層 92 n型AlGaInP(y=0.7)クラッド層 93 アンドープAlGaInP(y=0.5)発光層 94 p型AlGaInP(y=0.7)第1クラッド層 95 n型GaAs電流阻止層 96 p型GaAsコンタクト層(電流注入層) 97 p型GaInP中間バンドギャップ層(電流注入層) 98 p型AlGaInP(y=0.7)第2クラッド層 99 表面電極 100 裏面電極 101 開口部 102 凸型(メサ)形状 Reference Signs List 10 p-type GaAs substrate 11 n-type GaAs current blocking layer, 12 opening, 13 p-type AlGaInP clad layer, 14 undoped AlGaInP (y = 0.5) light-emitting layer 15 n-type AlGaInP clad layer 16 n-type GaAs contact layer 17 surface Electrode 18 Back electrode 90 n-type GaAs substrate 91 n-type GaInP intermediate band gap layer 92 n-type AlGaInP (y = 0.7) cladding layer 93 undoped AlGaInP (y = 0.5) light emitting layer 94 p-type AlGaInP (y = 0) .7) First cladding layer 95 n-type GaAs current blocking layer 96 p-type GaAs contact layer (current injection layer) 97 p-type GaInP intermediate band gap layer (current injection layer) 98 p-type AlGaInP (y = 0.7) 2 clad layer 99 front electrode 100 back electrode 101 opening 102 convex (mesa) shape

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 33/00 Continuation of front page (58) Field surveyed (Int. Cl. 6 , DB name) H01L 33/00

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1導電型の半導体基板上に、少なくと
も第1導電型の半導体層と第2導電型の半導体層が順次
積層され、上記第1導電型の半導体層と上記第2導電型
の半導体層の界面近傍において発生する光を上記第2導
電型の半導体層から外部に出射する発光ダイオードであ
って、 上記基板の表面に垂直な平面で第2導電型の半導体層を
切断した断面が凸形状であり、上記凸形状の上方から見
た表面パターンがストライプ状であり、 上記第2導電型の半導体層と上記第1導電型の半導体基
板との間に、上記凸形状の第2導電型の半導体層の中心
部に対向する領域に開口部を有する電流阻止層を設けた
ことを特徴とする発光ダイオード。
1. A semiconductor layer of at least a first conductivity type and a semiconductor layer of a second conductivity type are sequentially laminated on a semiconductor substrate of a first conductivity type, wherein the semiconductor layer of the first conductivity type and the second conductivity type are stacked. A light emitting diode for emitting light generated in the vicinity of the interface between the semiconductor layers of the second conductivity type to the outside from the semiconductor layer of the second conductivity type, wherein a cross section of the semiconductor layer of the second conductivity type cut along a plane perpendicular to the surface of the substrate Is a convex shape, the surface pattern viewed from above the convex shape is a stripe shape, and the second conductive type semiconductor layer is provided between the second conductive type semiconductor layer and the first conductive type semiconductor substrate. A light emitting diode comprising a current blocking layer having an opening in a region facing a center of a conductive semiconductor layer.
【請求項2】 請求項1に記載の発光ダイオードにおい
て、 上記電流阻止層の開口部を、上記ストライプ状のパター
ンの中心軸に沿って設けたことを特徴とする発光ダイオ
ード。
2. The light emitting diode according to claim 1, wherein the opening of the current blocking layer is provided along a center axis of the stripe pattern.
【請求項3】 第1導電型の半導体基板上に、少なくと
も第1導電型の半導体層と第2導電型の半導体層が順次
積層され、上記第1導電型の半導体層と上記第2導電型
の半導体層の界面近傍において発生する光を上記第2導
電型の半導体層から外部に出射する発光ダイオードであ
って、 上記基板の表面に垂直な平面で第2導電型の半導体層を
切断した断面が凸形状になるように、上記第2導電型の
半導体層を凸形状にし、 上記第2導電型の半導体層と上記第1導電型の半導体基
板との間に、上記凸形状の第2導電型の半導体層の中心
部に対向する領域に開口部を有する電流阻止層を設け、 上記凸形状の第2導電型半導体層は、上方から見た表面
パターンが、表面電極のパッド部から第1次分岐ストラ
イプが、上記第1次分岐ストライプから第2次分岐スト
ライプが、上記第2次分岐ストライプから第3次分岐ス
トライプが少なくとも分岐した多段分岐樹枝状であり、
上記電流阻止層の開口部を、少なくとも上記多段樹枝状
の表面パターンの分岐先端部の中心に対向する領域に設
けたことを特徴とする発光ダイオード。
3. A semiconductor substrate of a first conductivity type, wherein at least a semiconductor layer of a first conductivity type and a semiconductor layer of a second conductivity type are sequentially laminated, and the semiconductor layer of the first conductivity type and the second conductivity type are stacked. A light emitting diode for emitting light generated in the vicinity of the interface between the semiconductor layers of the second conductivity type to the outside from the semiconductor layer of the second conductivity type, wherein a cross section of the semiconductor layer of the second conductivity type cut along a plane perpendicular to the surface of the substrate The second conductive type semiconductor layer is formed in a convex shape so that the second conductive type semiconductor layer is formed in a convex shape, and the second conductive type semiconductor layer is formed between the second conductive type semiconductor layer and the first conductive type semiconductor substrate. A current blocking layer having an opening in a region opposed to a central portion of the semiconductor layer of the mold; The next branch stripe is the first branch stripe from the first branch stripe. A secondary branch stripe having a multi-stage branch dendritic shape obtained by branching at least a tertiary branch stripe from the secondary branch stripe;
A light-emitting diode, wherein an opening of the current blocking layer is provided at least in a region facing a center of a branch tip of the multi-tiered surface pattern.
【請求項4】 請求項1または2に記載の発光ダイオー
ドにおいて、 上記電流阻止層を、上記第1導電型の半導体基板と上記
界面との間に設けた第2導電型半導体層もしくは高抵抗
半導体層にしたことを特徴とする発光ダイオード。
4. The light emitting diode according to claim 1, wherein said current blocking layer is provided between said semiconductor substrate of said first conductivity type and said interface. A light emitting diode characterized by having a layer.
【請求項5】 請求項1または2に記載の発光ダイオー
ドにおいて、 上記界面上に、複数の第2導電型半導体層が設けられ、
上記電流阻止層は、上記複数の第2導電型半導体層間に
設けた第1導電型半導体層もしくは高抵抗半導体層であ
ることを特徴とする発光ダイオード。
5. The light emitting diode according to claim 1, wherein a plurality of second conductivity type semiconductor layers are provided on the interface,
The light emitting diode according to claim 1, wherein the current blocking layer is a first conductive type semiconductor layer or a high resistance semiconductor layer provided between the plurality of second conductive type semiconductor layers.
【請求項6】 請求項3に記載の発光ダイオードにおい
て、 上記電流阻止層を、上記第1導電型の半導体基板と上記
界面との間に設けた第2導電型半導体層もしくは高抵抗
半導体層にしたことを特徴とする発光ダイオード。
6. The light emitting diode according to claim 3, wherein the current blocking layer is provided on a second conductive type semiconductor layer or a high resistance semiconductor layer provided between the first conductive type semiconductor substrate and the interface. A light emitting diode, characterized in that:
【請求項7】 請求項3に記載の発光ダイオードにおい
て、 上記界面上に、複数の第2導電型半導体層が設けられ、
上記電流阻止層は、上記複数の第2導電型半導体層間に
設けた第1導電型半導体層もしくは高抵抗半導体層であ
ることを特徴とする発光ダイオード。
7. The light emitting diode according to claim 3, wherein a plurality of second conductivity type semiconductor layers are provided on the interface,
The light emitting diode according to claim 1, wherein the current blocking layer is a first conductive type semiconductor layer or a high resistance semiconductor layer provided between the plurality of second conductive type semiconductor layers.
【請求項8】 第1導電型の半導体基板上に、少なくと
も第1導電型の半導体層と第2導電型の第1,第2半導
体層が順次積層され、上記第1導電型半導体層と上記第
2導電型半導体層の界面近傍において発生する光を上記
第2導電型の第2半導体層から外部に出射する発光ダイ
オードであって、 上記基板の表面に垂直な平面で第2導電型の第2半導体
層を切断した断面が凸形状になるように、上記第2導電
型の第2半導体層を凸形状にし、 上記第2導電型の第1半導体層と第2半導体層との間
に、第1導電型半導体層もしくは高抵抗半導体層で作製
され、上記凸形状の第2導電型の第2半導体層の中心部
に対向する領域に開口部を有する電流阻止層を設け、 上記電流阻止層と上記第2半導体層との間に、上記開口
部に連通した開口部を有する電流注入層を設け、 上記第2半導体層から露出している電流注入層の上に電
極を設けたことを特徴とする発光ダイオード。
8. A semiconductor substrate of a first conductivity type, wherein at least a semiconductor layer of a first conductivity type and first and second semiconductor layers of a second conductivity type are sequentially laminated, and A light emitting diode that emits light generated in the vicinity of an interface between the second conductivity type semiconductor layers from the second conductivity type second semiconductor layer to the outside, wherein the second conductivity type second semiconductor layer has a plane perpendicular to the substrate surface. The second semiconductor layer of the second conductivity type is formed in a convex shape so that a cross section obtained by cutting the two semiconductor layers is formed in a convex shape, and between the first semiconductor layer and the second semiconductor layer of the second conductivity type, A current blocking layer made of a first conductivity type semiconductor layer or a high resistance semiconductor layer and having an opening in a region opposed to a center of the second semiconductor layer of the second conductivity type having a convex shape; An opening communicating with the opening between the first semiconductor layer and the second semiconductor layer; Current injection layer provided, light emitting diodes, characterized in that a electrode on the current injection layer exposed from the second semiconductor layer.
【請求項9】 上記電流注入層の開口部と上記電流阻止
層の開口部とは、連続していることを特徴とする請求項
8に記載の発光ダイオード。
9. The light emitting diode according to claim 8, wherein the opening of the current injection layer and the opening of the current blocking layer are continuous.
【請求項10】 上記電流注入層は、上記電流阻止層に
接した下層と、この下層の上に形成された上層とを含
み、上記上層のバンドギャップが、上記下層のバンドギ
ャップと上記第2導電型の第2半導体層のバンドギャッ
プとの中間の値であることを特徴とする請求項8または
9に記載の発光ダイオード。
10. The current injection layer includes a lower layer in contact with the current blocking layer, and an upper layer formed on the lower layer, wherein the band gap of the upper layer is equal to the band gap of the lower layer and the second layer. 10. The light emitting diode according to claim 8, wherein the light emitting diode has an intermediate value with a band gap of the conductive second semiconductor layer.
【請求項11】 上記電流注入層の上層は、上記第2導
電型の第2半導体層の凸形状の周辺部において除去さ
れ、それによって露出した上記電流注入層の下層の上
に、上記電極を設けたことを特徴とする請求項10に記
載の発光ダイオード。
11. An upper layer of the current injection layer is removed at a convex peripheral portion of the second semiconductor layer of the second conductivity type, and the electrode is formed on an exposed lower layer of the current injection layer. The light emitting diode according to claim 10, wherein the light emitting diode is provided.
【請求項12】 上記電流注入層は、上記電流阻止層に
接した第1層と、上記第1層の上に形成された第2層と
を含み、上記第1層は、上記電流阻止層の開口部に連続
した開口部を有し、上記第2層は、上記第1層の開口部
よりも広い範囲にわたって開口した開口部を有している
ことを特徴とする請求項8に記載の発光ダイオード。
12. The current injection layer includes a first layer in contact with the current blocking layer, and a second layer formed on the first layer, wherein the first layer is formed of the current blocking layer. 9. An opening according to claim 8, wherein the second layer has an opening which is open over a wider range than the opening of the first layer. Light emitting diode.
【請求項13】 上記電流注入層の第1層および上記電
流阻止層は、界面の発光波長に対して透明であることを
特徴とする請求項12に記載の発光ダイオード。
13. The light emitting diode according to claim 12, wherein the first layer of the current injection layer and the current blocking layer are transparent to an emission wavelength at an interface.
【請求項14】 上記凸形状の第2導電型の第2半導体
層は、上方から見た表面パターンがストライプ状であ
り、上記電流阻止層の開口部を、上記ストライプ状のパ
ターンの中心軸に沿って設けたことを特徴とする請求項
8乃至13に記載の発光ダイオード。
14. The second semiconductor layer of the second conductivity type having a convex shape has a surface pattern viewed from above in a stripe shape, and an opening of the current blocking layer is set at a center axis of the stripe pattern. 14. The light emitting diode according to claim 8, wherein the light emitting diode is provided along.
JP32782192A 1992-12-08 1992-12-08 Light emitting diode Expired - Fee Related JP2901823B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32782192A JP2901823B2 (en) 1992-12-08 1992-12-08 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32782192A JP2901823B2 (en) 1992-12-08 1992-12-08 Light emitting diode

Publications (2)

Publication Number Publication Date
JPH06177420A JPH06177420A (en) 1994-06-24
JP2901823B2 true JP2901823B2 (en) 1999-06-07

Family

ID=18203359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32782192A Expired - Fee Related JP2901823B2 (en) 1992-12-08 1992-12-08 Light emitting diode

Country Status (1)

Country Link
JP (1) JP2901823B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3653384B2 (en) * 1998-02-10 2005-05-25 シャープ株式会社 Manufacturing method of light emitting diode
JP2006108187A (en) * 2004-09-30 2006-04-20 Dowa Mining Co Ltd Light-emitting diode and manufacturing method therefor
JP4601464B2 (en) * 2005-03-10 2010-12-22 株式会社沖データ Semiconductor device, print head, and image forming apparatus using the same
JP2007103725A (en) 2005-10-05 2007-04-19 Toshiba Corp Semiconductor light emitting device
JP2008071803A (en) * 2006-09-12 2008-03-27 Institute Of National Colleges Of Technology Japan Compound mixed crystal semiconductor light-emitting device

Also Published As

Publication number Publication date
JPH06177420A (en) 1994-06-24

Similar Documents

Publication Publication Date Title
US5861636A (en) Surface emitting visible light emiting diode having ring-shaped electrode
US5972731A (en) Surface-emission type light-emitting diode and fabrication process therefor
US5414281A (en) Semiconductor light emitting element with reflecting layers
US7122446B2 (en) Semiconductor light-emitting element
US7355212B2 (en) Light emitting element
US5537433A (en) Semiconductor light emitter
JP3956941B2 (en) Nitride semiconductor light emitting device and light emitting device using the same
US7148521B2 (en) Semiconductor light emitting device and method of manufacturing the same
US6936864B2 (en) Semiconductor light emitting element
JPH0614564B2 (en) Semiconductor light emitting element
US11979001B2 (en) Surface-emitting semiconductor laser
JP2824371B2 (en) Light emitting diode
JP2001358364A (en) Semiconductor light emitting element and its fabricating method
JP2901823B2 (en) Light emitting diode
JP2786375B2 (en) Light emitting diode
US6882672B2 (en) Point emission type light emitting element and concentrating point emission type light emitting element
JPH07176788A (en) Light emitting diode
JP3400110B2 (en) Light emitting diode
JPH0738151A (en) Optical semiconductor device
JPH065921A (en) Light emitting diode
JP3606545B2 (en) Semiconductor light emitting device
JPH08236811A (en) Semiconductor light emitting device and its manufacture
JPH11168256A (en) Light-emitting element and its manufacturing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees