JP2882472B2 - Power supply circuit using power insulated gate type FET - Google Patents

Power supply circuit using power insulated gate type FET

Info

Publication number
JP2882472B2
JP2882472B2 JP15565896A JP15565896A JP2882472B2 JP 2882472 B2 JP2882472 B2 JP 2882472B2 JP 15565896 A JP15565896 A JP 15565896A JP 15565896 A JP15565896 A JP 15565896A JP 2882472 B2 JP2882472 B2 JP 2882472B2
Authority
JP
Japan
Prior art keywords
power
commutation
insulated gate
fet
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15565896A
Other languages
Japanese (ja)
Other versions
JPH09294370A (en
Inventor
直樹 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15565896A priority Critical patent/JP2882472B2/en
Publication of JPH09294370A publication Critical patent/JPH09294370A/en
Application granted granted Critical
Publication of JP2882472B2 publication Critical patent/JP2882472B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はパワー絶縁ゲート形
FETを用いた電源回路に関し、特に電圧変換用トラン
スおよびスイッチング素子としてパワーMOSFETを
用いた1石フォワード方式のスイッチング電源における
同期整流回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit using a power insulated gate type FET, and more particularly to a synchronous rectification circuit in a single-switch forward type switching power supply using a voltage conversion transformer and a power MOSFET as a switching element.

【0002】[0002]

【従来の技術】従来、この種のスイッチング電源として
は、DC−DCコンバータに採用されているように、電
圧変換用トランスおよびパワーMOSFETを用い、そ
の出力電圧を安定化させる工夫を施した種々の回路が提
案されている。
2. Description of the Related Art Conventionally, as a switching power supply of this kind, various types of switching power supplies and power MOSFETs, which are employed in DC-DC converters, have been devised to stabilize the output voltage. A circuit has been proposed.

【0003】図5は従来の一例を示すパワーMOSFE
Tを用いた電源回路図である。図5に示すように、この
一石フォワード方式のパワーMOSFETを用いた電源
回路は、一対の入力端子1a,1b間に接続した電解コ
ンデンサ8と、1次巻線および2次巻線を備え且つ1次
巻線の一端を一方の入力端子1aに接続した電圧変換用
トランス4と、この電圧変換用トランス4の1次巻線の
他端および他方の入力端子1b間に接続したスイッチン
グ用パワーMOSFET3と、電圧変換用トランス4の
2次巻線の一端および出力端子2aの間に接続したチョ
ークコイル9と、電圧変換用トランス4の2次巻線の他
端および出力端子2bの間に接続した整流用パワーMO
SFET5と、2次巻線の一端および整流用パワーMO
SFET5のゲート間に接続したコンデンサ11と、整
流用パワーMOSFET5のゲート・ソース間に接続し
た抵抗13と、2次巻線の一端および出力端子2bの間
に並列に接続した転流用パワーMOSFET6および高
速整流ダイオード7と、転流用パワーMOSFET6の
ゲートおよび2次巻線の他端間に接続したコンデンサ1
2と、この転流用パワーMOSFET6のゲート・ソー
ス間に接続した抵抗14と、出力端子2a,2b間に接
続したコンデンサ10と、出力端子2aおよび2次巻線
の他端間の電圧を増幅する誤差増幅部25と、この誤差
増幅部25の出力により駆動されるフォトカプラ16を
介して接続され且つその出力をスイッチング用パワーM
OSFET3のゲートに帰還する帰還制御部15とを備
えている。また、各パワーMOSFET3,5,6のド
レイン(D)・ソース(S)間に接続されているダイオ
ード3′,5′,6′は、それぞれのFETの内部ダイ
オードであり、またコンデンサ11、抵抗13およびコ
ンデンサ12、抵抗14は、それぞれパワーMOSFE
T5,6の立ち上りあるいは立ち下がりの時定数を決め
る素子である。
FIG. 5 shows a conventional power MOSFE.
It is a power supply circuit diagram using T. As shown in FIG. 5, the power supply circuit using the power MOSFET of the monolithic forward system includes an electrolytic capacitor 8 connected between a pair of input terminals 1a and 1b, a primary winding and a secondary winding, and A voltage conversion transformer 4 having one end of the next winding connected to one input terminal 1a; a switching power MOSFET 3 connected between the other end of the primary winding of the voltage conversion transformer 4 and the other input terminal 1b; A choke coil 9 connected between one end of the secondary winding of the voltage converting transformer 4 and the output terminal 2a, and a rectifier connected between the other end of the secondary winding of the voltage converting transformer 4 and the output terminal 2b. Power MO for
SFET5, one end of secondary winding and rectifying power MO
A capacitor 11 connected between the gate of the SFET 5, a resistor 13 connected between the gate and the source of the rectifying power MOSFET 5, a commutation power MOSFET 6 connected in parallel between one end of the secondary winding and the output terminal 2b, and a high-speed Rectifier diode 7 and capacitor 1 connected between the gate of commutation power MOSFET 6 and the other end of the secondary winding
2, a resistor 14 connected between the gate and source of the commutation power MOSFET 6, a capacitor 10 connected between the output terminals 2a and 2b, and a voltage between the output terminal 2a and the other end of the secondary winding. The error amplifier 25 is connected via the photocoupler 16 driven by the output of the error amplifier 25, and the output is connected to the switching power M
And a feedback control unit 15 that feeds back to the gate of the OSFET 3. Diodes 3 ', 5', and 6 'connected between the drains (D) and the sources (S) of the power MOSFETs 3, 5, and 6 are internal diodes of the respective FETs. 13, the capacitor 12 and the resistor 14 are power MOSFEs, respectively.
This element determines the time constant of the rise or fall of T5 and T6.

【0004】なお、ここでは帰還制御部15について
は、簡略化して示しているが、通常この帰還制御部15
は、電源専用の制御ICで形成され、内部には発振回
路、PWMコンパレータ、電源部などを備え、図示して
いない起動抵抗や発振周波数を決定するための抵抗、コ
ンデンサを介して入力端子1a,1b間に接続されると
ともに、フォトカプラ16の出力および前記発振回路の
出力を比較するコンパレータ出力によるスイッチングパ
ワーMOSFET3をオン・オフ制御する機能を有して
いる。すなわち、トランス4の2次側の出力電圧により
上記コンパレータの入力レベルを変えており、例えば出
力電圧が高くなると、パワーMOSFET3のオン幅を
狭くするように制御し、それによって出力電圧を低くな
るように安定化させている。
Although the feedback control unit 15 is shown in a simplified form here, this feedback control unit 15 is normally used.
Is formed by a control IC dedicated to a power supply, and internally includes an oscillation circuit, a PWM comparator, a power supply unit, and the like. The input terminals 1a, 1b, and has a function of controlling on / off of the switching power MOSFET 3 by a comparator output for comparing the output of the photocoupler 16 and the output of the oscillation circuit. That is, the input level of the comparator is changed by the output voltage on the secondary side of the transformer 4. For example, when the output voltage increases, the on-width of the power MOSFET 3 is controlled to be narrowed, thereby decreasing the output voltage. Has been stabilized.

【0005】要するに、スイッチングパワーMOSFE
T3は、そのゲート信号として、連続する矩形波が供給
されることにより、オン・オフ動作を繰返す。
In short, the switching power MOSFE
T3 repeats the on / off operation when a continuous rectangular wave is supplied as its gate signal.

【0006】まず、入力端子1a,1bには、常時直流
電圧(1a側が+、1b側が−)が印加されるが、1次
側のスイッチングパワーMOSFET3がオンすると、
2次側の整流用パワーMOSFET5はそのゲート・ソ
ース電極間が順方向にバイアスされ、オンする。このた
め、電圧変換用トランス4、チョークコイル9、コンデ
ンサ10、整流用パワーMOSFET5からなる閉回路
に電流が流れ、出力端子2a,2bを介して外部に直流
電圧を供給する。
First, a DC voltage (+ on the 1a side,-on the 1b side) is always applied to the input terminals 1a and 1b, but when the switching power MOSFET 3 on the primary side is turned on,
The rectifying power MOSFET 5 on the secondary side is biased in the forward direction between its gate and source electrodes, and is turned on. Therefore, a current flows through a closed circuit including the voltage conversion transformer 4, the choke coil 9, the capacitor 10, and the rectifying power MOSFET 5, and supplies a DC voltage to the outside through the output terminals 2a and 2b.

【0007】次いで、1次側のパワーMOSFET3が
オフすると、2次側の整流用パワーMOSFET5はそ
のゲート・ソース電極間が逆方向にバイアスされるの
で、オフする。このとき、転流用パワーMOSFET6
はそのゲート・ソース電極間が順方向にバイアスされ、
オンする。したがって、整流用パワーMOSFET5の
オン時にチョークコイル9に蓄積されたエネルギーは、
チョークコイル9、コンデンサ10、転流用パワーMO
SFET6からなる閉回路に回生され、出力端子2a,
2bを介して外部に直流電圧を供給する。
Next, when the primary-side power MOSFET 3 is turned off, the secondary-side rectifying power MOSFET 5 is turned off because its gate and source electrodes are biased in opposite directions. At this time, the power MOSFET 6 for commutation
Is forward biased between its gate and source electrodes,
Turn on. Therefore, the energy stored in the choke coil 9 when the rectifying power MOSFET 5 is turned on is
Choke coil 9, capacitor 10, commutation power MO
The output terminal 2a, which is regenerated to a closed circuit composed of the SFET 6,
A DC voltage is supplied to the outside via 2b.

【0008】このように、パワーMOSFET3のオン
・オフの繰り返しにより、外部回路に一定の電力が供給
される。
As described above, a constant power is supplied to the external circuit by repeatedly turning on and off the power MOSFET 3.

【0009】図6(a)、(b)はそれぞれ図5におけ
るパワーMOSFETの電流特性を説明するためのタイ
ミング図およびそのB部分の一部拡大図である。図6
(a)に示すように、これらの電流特性は整流用パワー
MOSFET5および転流用パワーMOSFET6のド
レイン電流特性を示すが、一石フォワード方式のスイッ
チング電源回路において、同期整流回路を構成する2次
側の転流用パワーMOSFET6がオンからオフ状態に
変わる際に、このFET6のドレイン・ソース電極間は
逆バイアス状態にも関わらず、転流用パワーMOSFE
T6のソース・ドレイン間に内蔵される内部ダイオード
6′により、内部ダイオード6′、チョークコイル9、
コンデンサ10の閉回路を形成するので、逆回復期間が
存在する。すなわち、整流用パワーMOSFET5およ
び転流用パワーMOSFET6が同時にオンしてしま
う。このことは、点線枠Bで示すように、FET5のド
レイン電流ID とFET6のドレイン電流ID (互いに
逆方向)が同時に流れることを意味している。
FIGS. 6A and 6B are a timing chart for explaining the current characteristics of the power MOSFET shown in FIG. 5 and a partially enlarged view of a portion B thereof. FIG.
As shown in (a), these current characteristics show the drain current characteristics of the rectifying power MOSFET 5 and the commutating power MOSFET 6, and in the switching power supply circuit of the single-pole forward type, the secondary side of the switching rectifier circuit constitutes the synchronous rectifier circuit. When the diversion power MOSFET 6 changes from the on state to the off state, the commutation power MOSFET is turned on despite the reverse bias state between the drain and source electrodes of the FET 6.
The internal diode 6 ′, the choke coil 9,
Since a closed circuit of the capacitor 10 is formed, there is a reverse recovery period. That is, the rectification power MOSFET 5 and the commutation power MOSFET 6 are turned on at the same time. This, as shown by a dotted line frame B, the drain current I D of the drain current I D and FET6 the FET 5 (opposite directions) is meant to flow simultaneously.

【0010】また、図6(b)に示すように、同時オン
期間BにおけるFET6のソース・ドレイン電流ISD
ソース・ドレイン電圧VSDの関係は、逆回復期間T2が
存在するため、互いに逆の関係にある。またFET5に
ついての電流・電圧特性は省略しているが、FET6と
電流・電圧特性が逆になるだけで同様である。すなわ
ち、FET5,6が同時にオンしているオーバーラップ
期間が長くなることを意味している。
As shown in FIG. 6B, the relationship between the source / drain current I SD and the source / drain voltage V SD of the FET 6 during the simultaneous ON period B is opposite to each other because the reverse recovery period T2 exists. In a relationship. Although the current-voltage characteristics of the FET 5 are omitted, the same is true except that the current-voltage characteristics of the FET 6 are reversed. In other words, it means that the overlap period in which the FETs 5 and 6 are simultaneously turned on becomes longer.

【0011】このために、転流用パワーMOSFET6
は、そのソース・ドレイン間へ、逆回復時T2の損失を
低減するために、順方向に且つ並列に高速整流ダイオー
ド7を接続しているが、この転流用パワーMOSFET
6のオン期間には内部ダイオード6′に電流が流れる。
しかし、その内部ダイオード6′を用いても、逆回復期
間T2が長いため、逆回復期間中の電力損失が増大し、
回路の効率を低下してしまう。このことは、図6(b)
においてソースからドレインに流れる電流ISDとソース
・ドレイン間に加わる電圧VSDのオーバーラップする期
間が長くなることを意味している。
For this purpose, the power MOSFET 6 for commutation is used.
Connects a high-speed rectifier diode 7 between its source and drain in a forward direction and in parallel in order to reduce the loss of T2 at the time of reverse recovery.
During the ON period of 6, a current flows through the internal diode 6 '.
However, even when the internal diode 6 'is used, the power loss during the reverse recovery period increases because the reverse recovery period T2 is long,
The efficiency of the circuit is reduced. This is shown in FIG.
Means that the overlap period of the current I SD flowing from the source to the drain and the voltage V SD applied between the source and the drain becomes longer.

【0012】[0012]

【発明が解決しようとする課題】上述した従来のパワー
MOSFETを用いた電源回路は、図6(b)を参照す
れば明らかなように、電圧変換用トランスの2次側に設
けられる2つの整流用および転流用パワーMOSFET
が同時にオンしている期間が長い。このため、2つのパ
ワーMOSFETを用いた同期整流回路では、電力損失
が増大し、回路の効率が低下するという欠点がある。
The power supply circuit using the conventional power MOSFET described above, as is apparent from FIG. 6B, has two rectifiers provided on the secondary side of the voltage conversion transformer. And commutation power MOSFETs
Is on for a long time. Therefore, a synchronous rectifier circuit using two power MOSFETs has a drawback that power loss increases and circuit efficiency decreases.

【0013】このような問題を解決する公知例として図
7に示す2次側のパワーMOSFET5″および6″と
1次側のパワーMOSFET3″を同時に駆動する制御
回路25″を備えたスイッチングレギュレータが提案さ
れている(特開昭60−59973号公報)。
As a known example for solving such a problem, a switching regulator provided with a control circuit 25 "for simultaneously driving the secondary power MOSFETs 5" and 6 "and the primary power MOSFET 3" shown in FIG. 7 is proposed. (JP-A-60-59973).

【0014】この例では、2次側の整流用及び平滑用パ
ワーMOSFET5″及び6″の同時オン期間を、駆動
回路25″で制御する内容であるが、その制御方法、タ
イミングチャートについては具体化されておらず不明で
ある。
In this example, the simultaneous ON period of the rectifying and smoothing power MOSFETs 5 ″ and 6 ″ on the secondary side is controlled by the drive circuit 25 ″. The control method and timing chart are concretely described. Not known.

【0015】また、公知例ではMOSFETの短絡期間
がほとんどなくなると明記してあるが、実際には内部ダ
イオードの逆回復期間が存在し、この逆回復期間をいか
に短くするかが大きな課題であり、この点の改善策につ
いてはふれられていない。
Further, although it is specified in the known example that the short-circuit period of the MOSFET is almost eliminated, there is actually a reverse recovery period of the internal diode, and how to shorten the reverse recovery period is a major problem. No remedies for this have been mentioned.

【0016】なお、図7において、8″は入力端子1a
及び1b間に接続された平滑用コンデンサ、24″は整
流素子(ダイオード)、26″はパルス幅変調回路、2
7″はパルス幅変調回路26″の繰り返し周期を決める
発振回路である。
In FIG. 7, 8 ″ is an input terminal 1a.
, A rectifying element (diode), 26 ″ a pulse width modulation circuit,
An oscillation circuit 7 "determines the repetition period of the pulse width modulation circuit 26".

【0017】本発明の目的は、電圧変換用トランスの2
次側に設けられる2つのパワー絶縁ゲート形FETの同
時オン期間を短縮し、電力損失の低減および回路の効率
化を実現するパワー絶縁ゲート形FETを用いた電源回
路を提供することにある。
An object of the present invention is to provide a transformer for voltage conversion.
It is an object of the present invention to provide a power supply circuit using a power insulated gate type FET which shortens a simultaneous ON period of two power insulated gate type FETs provided on the next side and reduces power loss and circuit efficiency.

【0018】[0018]

【課題を解決するための手段】本発明によれば、一対の
入力端子間に接続した電解コンデンサと、1次巻線およ
び2次巻線を備え且つ前記1次巻線の一端を前記一対の
入力端子の一方に接続した電圧変換用トランスと、前記
電圧変換用トランスの前記1次巻線の他端および前記一
対の入力端子の他方の間に接続したスイッチング用パワ
ー絶縁ゲート形FETと、前記電圧変換用トランスの前
記2次巻線の一端および一対の出力端子の一方の間に接
続したチョークコイルと、前記電圧変換用トランスの前
記2次巻線の他端および前記一対の出力端子の他方の間
に接続した整流用パワー絶縁ゲート形FETと、前記2
次巻線の前記一端および前記整流用パワー絶縁ゲート形
FETのゲート間に接続した第1のコンデンサと、前記
2次巻線の一端および前記出力端子の他方の間に並列に
接続した転流用パワー絶縁ゲート形FETおよび高速整
流ダイオードと、前記一対の出力端子間に接続した第2
のコンデンサと、前記一対の出力端子の前記一方および
前記2次巻線の他端に接続される誤差増幅部と、前記誤
差増幅部の出力により駆動されるフォトカプラを介して
接続され且つその出力を前記スイッチング用パワー絶縁
ゲート形FETのゲートに帰還する帰還制御部とを備
え、前記出力端子間に一定の電圧を供給するパワー絶縁
ゲート形FETを用いた電源回路において、前記電圧変
換用トランスの前記2次巻線の両端および前記転流用パ
ワー絶縁ゲート形FETのゲート間に、前記2次巻線側
の電圧変化を検出し且つ前記転流用パワー絶縁ゲート形
FETのオン期間を制御するオン期間制御回路を接続し
たことを特徴とするパワー絶縁ゲート形FETを用いた
電源回路が得られる。
According to the present invention, there is provided an electrolytic capacitor connected between a pair of input terminals, a primary winding and a secondary winding, and one end of the primary winding is connected to the pair of input terminals. A voltage conversion transformer connected to one of the input terminals; a switching power insulated gate FET connected between the other end of the primary winding of the voltage conversion transformer and the other of the pair of input terminals; A choke coil connected between one end of the secondary winding of the voltage conversion transformer and one of the pair of output terminals, and the other end of the secondary winding of the voltage conversion transformer and the other of the pair of output terminals A power insulated gate FET for rectification connected between
A first capacitor connected between the one end of the secondary winding and the gate of the rectifying power insulated gate FET; and a commutation power connected in parallel between one end of the secondary winding and the other of the output terminals. A second insulated gate FET and a high-speed rectifier diode connected between the pair of output terminals;
And an error amplifier connected to the one of the pair of output terminals and the other end of the secondary winding, and an output thereof connected via a photocoupler driven by the output of the error amplifier. A feedback control unit that feeds back to the gate of the switching power insulated gate type FET, and a power supply circuit using a power insulated gate type FET that supplies a constant voltage between the output terminals. An on-period for detecting a voltage change on the secondary winding side and controlling an on-period of the commutation power insulated gate FET between both ends of the secondary winding and a gate of the commutation power insulated gate FET. A power supply circuit using a power insulated gate FET, to which a control circuit is connected, is obtained.

【0019】[0019]

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0020】図1は本発明の第1の実施例によるパワー
MOSFETを用いた電源回路を示している。図1に示
すように、このパワーMOSFETを用いた電源回路
は、前述した図5の従来例の電源回路と同様、入力端子
1a,1b間にスイッチング用パワーMOSFET3
と、電圧変換用トランス4の1次巻線と、電解コンデン
サ8とを接続し、2次側には同様に整流用パワーMOS
FET5と、転流用パワーMOSFET6と、高速ダイ
オード7と、コンデンサ10とを接続する。また、出力
を含む2次側からは、誤差増幅器25、フォトカプラ1
6を介し、入力側に設けたスイッチング用パワーMOS
FET3を制御するための帰還制御部15を備えてい
る。なお、これらは、前述した従来例と同様であり、そ
の具体的説明は省略する。
FIG. 1 shows a power supply circuit using a power MOSFET according to a first embodiment of the present invention. As shown in FIG. 1, a power supply circuit using this power MOSFET has a switching power MOSFET 3 between input terminals 1a and 1b, similarly to the above-described conventional power supply circuit of FIG.
And the primary winding of the voltage conversion transformer 4 and the electrolytic capacitor 8, and the rectifying power MOS is similarly connected to the secondary side.
The FET 5, the commutation power MOSFET 6, the high-speed diode 7, and the capacitor 10 are connected. From the secondary side including the output, the error amplifier 25, the photocoupler 1
6, switching power MOS provided on the input side via
A feedback control unit 15 for controlling the FET 3 is provided. Note that these are the same as the above-described conventional example, and a specific description thereof will be omitted.

【0021】本実施例においては、これらに加えて、電
圧変換用トランス4の2次巻線の両端および転流用パワ
ーMOSFET6のゲート間に、2次巻線側の電圧変化
を検出し且つ転流用パワーMOSFET6のオン期間を
制御するオン期間制御回路24を接続したことにある。
このオン期間制御回路24は、主として2次巻線側の電
圧変化を検出する抵抗19,20と、これら抵抗19,
20の接続点の電圧により出力電圧を変化させる転流制
御部18と、これら抵抗19,20および転流制御部1
8の電位を規制する正電源17とから構成され、さらに
時定数調整用の抵抗21,22およびコンデンサ23を
備えている。これら抵抗22、コンデンサ23は転流制
御部18の出力電圧を規定する素子である。また、その
転流制御部18は、出力端子2bの電位を反転するイン
バータINVと、抵抗19,20の結合点の電位および
インバータINVの出力の論理積をとるAND回路と、
このAND回路の出力により転流用パワーMOSFET
6の制御電位を出力するフリップフロップFFとから形
成され、本実施例ではCMOS論理ICが用いられる。
In the present embodiment, in addition to these, a voltage change on the secondary winding side is detected between both ends of the secondary winding of the voltage conversion transformer 4 and the gate of the commutation power MOSFET 6 and the commutation is performed. The ON period control circuit 24 for controlling the ON period of the power MOSFET 6 is connected.
The on-period control circuit 24 mainly includes resistors 19 and 20 for detecting a voltage change on the secondary winding side,
A commutation control unit 18 for changing an output voltage according to a voltage at a connection point of the connection 20; resistors 19 and 20;
And a positive power supply 17 for regulating the potential of the reference numeral 8 and further include resistors 21 and 22 and a capacitor 23 for adjusting a time constant. The resistor 22 and the capacitor 23 are elements that define the output voltage of the commutation control unit 18. Further, the commutation control unit 18 includes an inverter INV that inverts the potential of the output terminal 2b, an AND circuit that takes the logical product of the potential at the junction of the resistors 19 and 20, and the output of the inverter INV,
Commutation power MOSFET by the output of this AND circuit
And a flip-flop FF for outputting a control potential of 6 and a CMOS logic IC is used in this embodiment.

【0022】要するに、本実施例は、転流用パワーMO
SFET6のゲート電極に、前段となる電圧変換用トラ
ンス4の2次側の電圧変化を抵抗分割によって検出する
部品19,20と、転流用パワーMOSFET6のオン
期間を制御する転流制御部18とを接続し、しかもこの
転流制御部18に駆動用の正電源17を接続したことに
ある。
In short, the present embodiment is based on the power MO for commutation.
Components 19 and 20 for detecting, by resistance division, a voltage change on the secondary side of the voltage conversion transformer 4 at the preceding stage, and a commutation control unit 18 for controlling the ON period of the commutation power MOSFET 6 are provided on the gate electrode of the SFET 6. That is, the commutation control unit 18 is connected to the positive driving power supply 17.

【0023】図2(a),(b)はそれぞれ図1におけ
るパワーMOSFETの電流特性と各点の電位を説明す
るためのタイミング図およびA部分の拡大図である。図
2(a)に示すように、これらの特性はパワーMOSF
ET5,6のドレイン電流ID と、抵抗19,20の接
続点の電位VAと、パワーMOSFET6のゲート電位
VBとを表わし、また図2(b)においては、A部分を
拡大し、逆回復期間T1Aと、パワーMOSFET5,
6が同時にオンする同時オン期間を表わしている。
FIGS. 2 (a) and 2 (b) are a timing chart for explaining the current characteristics of the power MOSFET and the potential at each point in FIG. As shown in FIG. 2A, these characteristics are the power MOSF
Represents a drain current I D of ET5,6, the potential VA at the connection point of the resistors 19, 20, and a gate potential VB of the power MOSFET 6, also in FIG. 2 (b), an enlarged portion A, the reverse recovery period T1A and power MOSFET 5,
Reference numeral 6 denotes a simultaneous ON period in which the ON is performed simultaneously.

【0024】また、図2(b)における電流ISDは転流
用パワーMOSFET6のソース・ドレイン電流を、ま
た電圧VSDは転流用パワーMOSFET6のソース・ド
レイン電圧を表わし、転流制御部18を付加すること
で、電流ISDと電圧VSDのオーバーラップする時間を短
縮し、もって同時オン期間を短かくする。
2B, the current I SD represents the source / drain current of the power MOSFET 6 for commutation, and the voltage V SD represents the source / drain voltage of the power MOSFET 6 for commutation. By doing so, the overlap time of the current I SD and the voltage V SD is reduced, and the simultaneous ON period is shortened.

【0025】以下、図1および図2を参照して回路動作
をより具体的に説明する。
Hereinafter, the circuit operation will be described more specifically with reference to FIGS.

【0026】まず、トランス4の1次側に設けたスイッ
チング素子としてのパワーMOSFET3がオンする
と、その2次側に接続される整流用パワーMOSFET
5のゲート・ソース電極間が順方向にバイアスされ、オ
ンする。そのため、電圧変換用トランス4、チョークコ
イル9、コンデンサ10、整流用パワーMOSFET5
からなる閉回路に電流が流れ、出力端子2a,2bを介
して外部回路に電力を供給する。このとき、抵抗19,
20の接続点VAの電位はハイレベルになるが、転流制
御部18の出力(VB)は、AND回路およびフリップ
フロップFFを介しているので、ロウ(0)レベルにな
る。したがって、転流制御部18を備えた駆動回路24
は転流用パワーMOSFET6を駆動しない。
First, when the power MOSFET 3 as a switching element provided on the primary side of the transformer 4 is turned on, a rectifying power MOSFET connected to its secondary side
5 is biased in the forward direction between the gate and source electrodes, and is turned on. Therefore, the voltage conversion transformer 4, the choke coil 9, the capacitor 10, the rectifying power MOSFET 5
A current flows through a closed circuit composed of, and supplies power to an external circuit via output terminals 2a and 2b. At this time, the resistance 19,
Although the potential at the connection point VA at 20 goes high, the output (VB) of the commutation control section 18 goes low (0) because it passes through the AND circuit and the flip-flop FF. Therefore, the drive circuit 24 including the commutation control unit 18
Does not drive the commutation power MOSFET 6.

【0027】次に、1次側のパワーMOSFET3がオ
フすると、2次側の整流用パワーMOSFET5のゲー
ト・ソース電極間は逆方向にバイアスされるので、この
整流用パワーMOSFET5はオフとなり、接続点VA
の電位も0レベルに下がる。すなわち、この時点が転流
制御部18へのトリガポイントとなる。また、整流用パ
ワーMOSFET5とは逆に、転流用パワーMOSFE
T6のゲート・ソース電極間が転流用制御部18の出力
により順方向にバイアスされるため、転流用パワーMO
SFET6はオンする。よって、整流用パワーMOSF
ET5のオン時にチョークコイル9に蓄積されたエネル
ギーは、チョークコイル9、コンデンサ10、転流用パ
ワーMOSFET6からなる閉回路に回生され、出力端
子2a,2bより外部回路に電力供給される。
Next, when the primary-side power MOSFET 3 is turned off, a bias is applied in the reverse direction between the gate and source electrodes of the secondary-side rectifying power MOSFET 5, so that the rectifying power MOSFET 5 is turned off and connected to the connection point. VA
Also drops to the 0 level. That is, this point is a trigger point for the commutation control unit 18. In contrast to the rectifying power MOSFET 5, the commutating power MOSFET is
Since the gate-source electrode of T6 is biased in the forward direction by the output of the commutation control unit 18, the commutation power MO
The SFET 6 turns on. Therefore, rectifying power MOSF
The energy stored in the choke coil 9 when the ET 5 is turned on is regenerated to a closed circuit including the choke coil 9, the capacitor 10, and the power MOSFET 6 for commutation, and the power is supplied to the external circuit from the output terminals 2a and 2b.

【0028】この回生期間において、電圧変換用トラン
ス4の電圧変化を利用し、整流用パワーMOSFET5
がオフしたポイントを電圧変換用トランス4の両端の電
圧より検出する。すなわち、VA点の電位(ロウレベ
ル)を転流制御部18にトリガ信号として入力すること
により、転流用パワーMOSFET6はオンする。この
転流用パワーMOSFET6のオン期間は、このMOS
FET6の「ターンオフ時間」(FET6が完全にオフ
となる時間)<「デッドタイム」になるように、転流制
御部18に接続される抵抗22およびコンデンサ23の
定数を設定し、逆回復期間T1時(すなわち、パワーM
OSFET5,6の同時オン時)には、転流用パワーM
OSFET6がオフ状態になる。したがって、転流用パ
ワーMOSFET6の内部ダイオード6′には電流が流
れず、高速整流ダイオード7を導通させることにより、
この期間の電力損失を低減することができ、回路の効率
向上を図ることができる。
During this regeneration period, the rectifying power MOSFET 5 is used by utilizing the voltage change of the voltage converting transformer 4.
Is detected from the voltage across the voltage conversion transformer 4. That is, by inputting the potential at the VA point (low level) to the commutation control unit 18 as a trigger signal, the commutation power MOSFET 6 is turned on. During the ON period of the commutation power MOSFET 6, this MOS
The constant of the resistor 22 and the capacitor 23 connected to the commutation control unit 18 is set so that the “turn-off time” of the FET 6 (the time when the FET 6 is completely turned off) <“dead time”, and the reverse recovery period T1 Time (ie, power M
When the OSFETs 5 and 6 are simultaneously turned on), the commutation power M
OSFET 6 is turned off. Therefore, no current flows through the internal diode 6 'of the commutation power MOSFET 6, and the high-speed rectifier diode 7 is made conductive,
Power loss during this period can be reduced, and the efficiency of the circuit can be improved.

【0029】図3は本発明の第2の実施例によるパワー
MOSFETを用いた電源回路を示す。図3において、
第1の実施例とは転流用パワーMOSFET6のオン期
間を制御するオン期間制御回路(遅延回路)24を抵抗
20、コンデンサ24′、DIAC(Diode AC
Switch)25′、及びSCR(Silicon
Controlled Rectifier)26で
構成する。
FIG. 3 shows a power supply circuit using a power MOSFET according to a second embodiment of the present invention. In FIG.
The first embodiment differs from the first embodiment in that an on-period control circuit (delay circuit) 24 for controlling the on-period of the commutation power MOSFET 6 includes a resistor 20, a capacitor 24 ', and a DIAC (Diode AC).
Switch) 25 'and SCR (Silicon)
(Controlled Rectifier) 26.

【0030】次に図3の実施例の動作を図4をも参照し
て説明する。
Next, the operation of the embodiment of FIG. 3 will be described with reference to FIG.

【0031】2次側の基本動作は第1の実施例と同じで
あり、オン期間制御回路(遅延回路)24の動作につい
て説明する。
The basic operation on the secondary side is the same as that of the first embodiment, and the operation of the ON period control circuit (delay circuit) 24 will be described.

【0032】整流用パワーMOSFET5がオフ、転流
用パワーMOSFET6がオン状態の回生期間におい
て、電圧変換トランス4の2次側のb点は正の電圧であ
り、抵抗20を通してコンデンサ24′に電荷が蓄積さ
れる。抵抗20とコンデンサ24の中点cの電圧がDI
AC25′のブレークオーバー電圧以上になるとDIA
C25′がオンし、SCR26のゲートにトリガ電流を
供給し、SCR26がオンする。SCR26のアノード
及びカソードは転流用パワーMOSFET6のゲート及
びソースに接続されている。SCR26がオンすると転
流用パワーMOSFET6のゲート・ソース間電圧がほ
ぼ0Vになり、転流用パワーMOSFET6はオフす
る。以上のように転流用パワーMOSFET6のオン期
間は、抵抗20とコンデンサ24′の時定数によって設
定でき、第1の実施例と同じく逆回復時間の短縮化が図
れる。
During the regenerative period in which the rectifying power MOSFET 5 is off and the commutating power MOSFET 6 is on, point b on the secondary side of the voltage conversion transformer 4 has a positive voltage, and charges are accumulated in the capacitor 24 ′ through the resistor 20. Is done. The voltage at the middle point c of the resistor 20 and the capacitor 24 is DI
When the voltage exceeds the breakover voltage of AC25 ', DIA
C25 'is turned on to supply a trigger current to the gate of the SCR 26, and the SCR 26 is turned on. The anode and cathode of the SCR 26 are connected to the gate and source of the power MOSFET 6 for commutation. When the SCR 26 is turned on, the voltage between the gate and the source of the commutation power MOSFET 6 becomes almost 0 V, and the commutation power MOSFET 6 is turned off. As described above, the ON period of the commutation power MOSFET 6 can be set by the time constant of the resistor 20 and the capacitor 24 ', and the reverse recovery time can be shortened as in the first embodiment.

【0033】本実施例では、第1の実施例に対し、抵抗
20、コンデンサ24′、DIAC25′、SCR26
の部品で構成でき、特に第1の実施例のように制御用に
ICを用いていないため三端子レギュレータなどの安定
化電源回路が不要であり、より小型化が図れる。
This embodiment is different from the first embodiment in that a resistor 20, a capacitor 24 ', a DIAC 25', an SCR 26
In particular, since no IC is used for control as in the first embodiment, a stabilizing power supply circuit such as a three-terminal regulator is not required, and the size can be further reduced.

【0034】[0034]

【発明の効果】以上説明したように、本発明のパワーM
OSFETを用いた電源回路は、電圧変換用トランスの
2次側に接続する整流用パワーMOSFETおよび転流
用パワーMOSFETの同時オン期間前に転流用パワー
MOSFETをオフさせ、高速整流ダイオードを導通さ
せる転流制御部を設けることにより、この期間の電力損
失を低減させるとともに、回路の効率向上を実現できる
という効果がある。
As described above, according to the present invention, the power M
A power supply circuit using an OSFET turns off a commutation power MOSFET and turns on a high-speed rectifier diode before a simultaneous ON period of a rectification power MOSFET and a commutation power MOSFET connected to the secondary side of a voltage conversion transformer. Providing the control unit has the effects of reducing power loss during this period and improving circuit efficiency.

【0035】また、オン期間制御回路を抵抗、コンデン
サ、DIAC、SCRで構成した場合、安定化電源回路
が不要であり、より小型化が図れる効果がある。
When the on-period control circuit is composed of a resistor, a capacitor, a DIAC, and an SCR, a stabilizing power supply circuit is not required, and the size can be further reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例によるパワーMOSFE
Tを用いた電源回路のブロック図である。
FIG. 1 shows a power MOSFET according to a first embodiment of the present invention.
It is a block diagram of a power supply circuit using T.

【図2】図1におけるパワーMOSFETの電流特性お
よび各点の電位を説明するためのタイミング図である。
FIG. 2 is a timing chart for explaining current characteristics of the power MOSFET and potentials at respective points in FIG. 1;

【図3】本発明の第2の実施例によるパワーMOSFE
Tを用いた電源回路のブロック図である。
FIG. 3 shows a power MOSFET according to a second embodiment of the present invention;
It is a block diagram of a power supply circuit using T.

【図4】図3の電源回路の動作を説明するためのタイミ
ング図である。
FIG. 4 is a timing chart for explaining the operation of the power supply circuit of FIG. 3;

【図5】従来のパワーMOSFETを用いた電源回路の
ブロック図である。
FIG. 5 is a block diagram of a power supply circuit using a conventional power MOSFET.

【図6】図5におけるパワーMOSFETの電流特性を
説明するためのタイミング図である。
FIG. 6 is a timing chart for explaining current characteristics of the power MOSFET in FIG. 5;

【図7】図7はもう一つの従来例のブロック図である。FIG. 7 is a block diagram of another conventional example.

【符号の説明】[Explanation of symbols]

1a,1b 入力端子 2a,2b 出力端子 3 スイッチング用パワーMOSFET 3′,5′,6′ 内部ダイオード 4 電圧変換用トランス 5 整流用パワーMOSFET 6 転流用パワーMOSFET 7 高速整流ダイオード 8 電解コンデンサ 9 チョークコイル 10,11 コンデンサ 15 帰還制御部 16 フォトカプラ 17 正電源 18 転流制御部 19,20 電圧検出抵抗 24 オン期間制御回路 24′ コンデンサ 25 誤差増幅部 25′ DIAC 26 SCR 1a, 1b Input terminals 2a, 2b Output terminals 3 Switching power MOSFET 3 ', 5', 6 'Internal diode 4 Voltage conversion transformer 5 Rectification power MOSFET 6 Commutation power MOSFET 7 High-speed rectifier diode 8 Electrolytic capacitor 9 Choke coil 10, 11 Capacitor 15 Feedback control unit 16 Photocoupler 17 Positive power supply 18 Commutation control unit 19, 20 Voltage detection resistor 24 ON period control circuit 24 'Capacitor 25 Error amplifier 25' DIAC 26 SCR

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一対の入力端子間に接続した電解コンデ
ンサと、1次巻線および2次巻線を備え且つ前記1次巻
線の一端を前記一対の入力端子の一方に接続した電圧変
換用トランスと、前記電圧変換用トランスの前記1次巻
線の他端および前記一対の入力端子の他方の間に接続し
たスイッチング用パワー絶縁ゲート形FETと、前記電
圧変換用トランスの前記2次巻線の一端および一対の出
力端子の一方の間に接続したチョークコイルと、前記電
圧変換用トランスの前記2次巻線の他端および前記一対
の出力端子の他方の間に接続した整流用パワー絶縁ゲー
ト形FETと、前記2次巻線の前記一端および前記整流
用パワー絶縁ゲート形FETのゲート間に接続した第1
のコンデンサと、前記2次巻線の一端および前記出力端
子の他方の間に並列に接続した転流用パワー絶縁ゲート
形FETおよび高速整流ダイオードと、前記一対の出力
端子間に接続した第2のコンデンサと、前記一対の出力
端子の前記一方および前記2次巻線の他端に接続される
誤差増幅部と、前記誤差増幅部の出力により駆動される
フォトカプラを介して接続され且つその出力を前記スイ
ッチング用パワー絶縁ゲート形FETのゲートに帰還す
る帰還制御部とを備え、前記出力端子間に一定の電圧を
供給するパワー絶縁ゲート形FETを用いた電源回路に
おいて、前記電圧変換用トランスの前記2次巻線の両端
および前記転流用パワー絶縁ゲート形FETのゲート間
に、前記2次巻線側の電圧変化を検出し且つ前記転流用
パワー絶縁ゲート形FETのオン期間を制御するオン期
間制御回路を接続したことを特徴とするパワー絶縁ゲー
ト形FETを用いた電源回路。
An electrolytic capacitor connected between a pair of input terminals, a voltage conversion device having a primary winding and a secondary winding, and one end of the primary winding connected to one of the pair of input terminals. A transformer, a switching power insulated gate FET connected between the other end of the primary winding of the voltage conversion transformer and the other of the pair of input terminals, and the secondary winding of the voltage conversion transformer And a choke coil connected between one end of the output terminal and one of the pair of output terminals, and a rectifying power insulation gate connected between the other end of the secondary winding of the voltage conversion transformer and the other of the pair of output terminals. And a first FET connected between the one end of the secondary winding and the gate of the rectifying power insulated gate FET.
And a high-speed rectifying diode and a power insulated gate FET for commutation connected in parallel between one end of the secondary winding and the other of the output terminals, and a second capacitor connected between the pair of output terminals An error amplifier connected to the one of the pair of output terminals and the other end of the secondary winding, and an output connected to a photocoupler driven by an output of the error amplifier, and A feedback control unit that feeds back to the gate of the switching power insulated gate FET, wherein the power conversion circuit uses a power insulated gate FET that supplies a constant voltage between the output terminals. A voltage change on the secondary winding is detected between both ends of a secondary winding and a gate of the power insulated gate FET for commutation, and the power insulated gate for commutation is detected. Power circuit using a power insulated gate FET, characterized in that connecting the on-period control circuit for controlling the ON period of the FET.
【請求項2】 前記オン期間制御回路は、前記2次巻線
側の電圧変化を検出する抵抗手段と、前記抵抗手段の電
圧により出力電圧を変化させる転流制御部と、前記抵抗
手段および前記転流制御部の電位を規制する正電源とか
ら構成した請求項1記載のパワー絶縁ゲート形FETを
用いた電源回路。
2. The on-period control circuit includes: a resistor for detecting a voltage change on the secondary winding side; a commutation controller for changing an output voltage according to a voltage of the resistor; 2. A power supply circuit using a power insulated gate type FET according to claim 1, comprising a positive power supply for regulating a potential of the commutation control unit.
【請求項3】 前記転流制御部は、前記出力端子の前記
他端の電位を反転するインバータと、前記抵抗手段の結
合電位および前記インバータの出力の論理積をとるAN
D回路と、前記AND回路の出力により前記転流用パワ
ー絶縁ゲート形FETの制御電位を出力するフリップフ
ロップとからなる請求項2記載のパワー絶縁ゲート形F
ETを用いた電源回路。
3. The commutation control unit includes: an inverter that inverts a potential at the other end of the output terminal; and an AND that calculates a logical product of a coupling potential of the resistance unit and an output of the inverter.
3. The power insulated gate type F according to claim 2, comprising: a D circuit; and a flip-flop which outputs a control potential of the power insulated gate type FET for commutation based on an output of the AND circuit.
Power supply circuit using ET.
【請求項4】 前記オン期間制御回路は、前記電圧変換
用トランスの前記2次巻線の両端間に接続された抵抗及
びコンデンサの直列接続回路と、前記抵抗及び前記コン
デンサの接続点に接続された第1の端子と、第2の端子
とを備えると共にブレークオーバー電圧を有し、前記第
1の端子の電圧が前記ブレークオーバー電圧以上になる
と、オンし、前記第2の端子にトリガ電流を出力するD
IACと、前記第2の端子に接続されたゲートと、前記
一対の出力端子の前記他方に接続されたカソードと、前
記転流用パワー絶縁ゲート形FETのゲートに接続され
たアノードとを備え、前記トリガ電流をゲートに供給さ
れると、オンし、前記転流用パワー絶縁ゲート形FET
をオフさせるSCRとを有し、前記転流用パワー絶縁ゲ
ート形FETのオン期間が前記抵抗及びコンデンサの直
列接続回路の時定数によって決定されることを特徴とす
る請求項1に記載のパワー絶縁ゲート形FETを用いた
電源回路。
4. The on-period control circuit is connected to a series connection circuit of a resistor and a capacitor connected between both ends of the secondary winding of the voltage conversion transformer, and to a connection point of the resistor and the capacitor. A first terminal and a second terminal, and have a breakover voltage. When the voltage of the first terminal becomes equal to or higher than the breakover voltage, the first terminal is turned on, and a trigger current is supplied to the second terminal. D to output
An IAC, a gate connected to the second terminal, a cathode connected to the other of the pair of output terminals, and an anode connected to a gate of the power insulated gate FET for commutation; When a trigger current is supplied to the gate, the transistor is turned on, and the power insulated gate FET for commutation is turned on.
2. The power insulated gate according to claim 1, further comprising an SCR for turning off the power supply, and wherein the ON period of the power insulated gate FET for commutation is determined by a time constant of the series connection circuit of the resistor and the capacitor. Power supply circuit using FET.
JP15565896A 1996-02-28 1996-06-17 Power supply circuit using power insulated gate type FET Expired - Fee Related JP2882472B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15565896A JP2882472B2 (en) 1996-02-28 1996-06-17 Power supply circuit using power insulated gate type FET

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-41395 1996-02-28
JP4139596 1996-02-28
JP15565896A JP2882472B2 (en) 1996-02-28 1996-06-17 Power supply circuit using power insulated gate type FET

Publications (2)

Publication Number Publication Date
JPH09294370A JPH09294370A (en) 1997-11-11
JP2882472B2 true JP2882472B2 (en) 1999-04-12

Family

ID=26381000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15565896A Expired - Fee Related JP2882472B2 (en) 1996-02-28 1996-06-17 Power supply circuit using power insulated gate type FET

Country Status (1)

Country Link
JP (1) JP2882472B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237283B2 (en) * 1997-12-26 2009-03-11 株式会社東芝 Switching power supply
WO2014049754A1 (en) * 2012-09-26 2014-04-03 富士通株式会社 Voltage conversion apparatus and synchronous rectifier circuit
JP7255098B2 (en) 2018-06-29 2023-04-11 富士電機株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JPH09294370A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
CA2389298C (en) Externally-driven scheme for synchronous rectification
US5726869A (en) Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device
US6038148A (en) Self-driven synchronous rectification scheme
USRE37510E1 (en) Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter
US7492138B2 (en) Synchronous rectifier circuits and method for utilizing common source inductance of the synchronous FET
US7872879B2 (en) Switched mode power converter and method of operation thereof
US5818704A (en) Synchronizing/driving circuit for a forward synchronous rectifier
US4459539A (en) Charge transfer constant volt-second regulator
US7362598B2 (en) Synchronous rectifier gate drive shutdown circuit
JPH0357713B2 (en)
JPH0357712B2 (en)
JP3097886B2 (en) Step-up chopper type switching power supply
JP3341825B2 (en) Synchronous rectification type DC-DC converter
US7400519B2 (en) Switching power supply
JP4605532B2 (en) Multi-output type switching power supply
JP2882472B2 (en) Power supply circuit using power insulated gate type FET
JPH0993917A (en) Synchronous rectifier circuit
JP3061093B2 (en) Step-down chopper type switching power supply
JPH10136646A (en) Synchronous rectifier
JP2918006B2 (en) Boost type active filter circuit
WO2006106989A1 (en) Rectifying circuit and voltage converting circuit
JP3169873B2 (en) Power supply
GB2313495A (en) Synchronous/driving circuit for a synchronous rectifier
JP3374836B2 (en) Power supply
JP4215408B2 (en) Switching power supply

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990106

LAPS Cancellation because of no payment of annual fees