JP2879016B2 - Variable frequency oscillator - Google Patents

Variable frequency oscillator

Info

Publication number
JP2879016B2
JP2879016B2 JP8222637A JP22263796A JP2879016B2 JP 2879016 B2 JP2879016 B2 JP 2879016B2 JP 8222637 A JP8222637 A JP 8222637A JP 22263796 A JP22263796 A JP 22263796A JP 2879016 B2 JP2879016 B2 JP 2879016B2
Authority
JP
Japan
Prior art keywords
frequency
transistor
circuit
signal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8222637A
Other languages
Japanese (ja)
Other versions
JPH1065563A (en
Inventor
昭夫 山本
恵造 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK
Original Assignee
JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK filed Critical JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK
Priority to JP8222637A priority Critical patent/JP2879016B2/en
Publication of JPH1065563A publication Critical patent/JPH1065563A/en
Priority to JP10295685A priority patent/JPH11196064A/en
Application granted granted Critical
Publication of JP2879016B2 publication Critical patent/JP2879016B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Superheterodyne Receivers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、広帯域受信装置に
用いられる可変周波数発振器と、OFDM(直交分割多
重:Orthogonal Frequency Division Multiplex )信号
を受信復調するOFDM受信装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a variable frequency oscillator used in a wide band receiving apparatus and an OFDM receiving apparatus for receiving and demodulating an OFDM (Orthogonal Frequency Division Multiplex) signal.

【0002】[0002]

【従来の技術】近時、地上デジタル放送方式として、O
FDM方式が欧州、国内で検討されている。このOFD
M方式では、帯域内に多数の互いに直交した搬送波を多
重するため、帯域の位相特性及び振幅特性の平坦度が重
要である。さらに、受信装置で位相雑音が重畳される
と、搬送波間の直交性がくずれ、誤り率が劣化するた
め、受信装置の低位相雑音化が重要な課題である。
2. Description of the Related Art Recently, as a digital terrestrial broadcasting system, O.
The FDM system is being studied in Europe and Japan. This OFD
In the M system, since many orthogonal carriers are multiplexed in a band, the flatness of the phase characteristics and the amplitude characteristics of the band is important. Further, when phase noise is superimposed on the receiving device, orthogonality between the carriers is lost, and the error rate is deteriorated. Therefore, it is important to reduce the phase noise of the receiving device.

【0003】また同様に、受信信号の中心が受信装置の
整合フィルタ(ナイキストフィルタ)の中心周波数から
ずれると、帯域の端に位置する搬送波がフィルタの減衰
域にかかって特性が劣化する。したがって、受信信号の
中心周波数を受信装置の整合フィルタ(ナイキストフィ
ルタ)の中心周波数に一致させるAFC回路も重要な課
題である。
Similarly, when the center of the received signal deviates from the center frequency of the matched filter (Nyquist filter) of the receiving device, the carrier located at the end of the band is applied to the attenuation region of the filter, and the characteristics are deteriorated. Therefore, an AFC circuit that matches the center frequency of the received signal with the center frequency of the matched filter (Nyquist filter) of the receiver is also an important issue.

【0004】図11にOFDM受信装置の基本構成を示
す。このOFDM受信装置は、入力端子1から高周波受
信信号を入力し、チューナ部2で広帯域の受信OFDM
信号から希望信号を選局して中間周波数あるいはベース
バンドに周波数変換する。このチューナ部2からのアナ
ログ信号をA/D(アナログ/デジタル)変換器7でデ
ジタル信号に変換し、整合用のデジタルフィルタ8でO
FDM信号のマルチキャリア帯域成分を抽出し、同期再
生回路9で同期信号を再生し、FFT( 高速フーリエ変
換) 回路10でFFT処理することによりOFDM信号
を復調する。
FIG. 11 shows a basic configuration of an OFDM receiver. In this OFDM receiver, a high-frequency reception signal is input from an input terminal 1, and a broadband reception OFDM is
A desired signal is selected from the signal and frequency-converted to an intermediate frequency or baseband. The analog signal from the tuner unit 2 is converted into a digital signal by an A / D (analog / digital) converter 7, and the digital signal is converted by a matching digital filter 8.
The OFDM signal is demodulated by extracting the multi-carrier band component of the FDM signal, reproducing the synchronizing signal by the synchronizing reproduction circuit 9, and performing FFT processing by the FFT (fast Fourier transform) circuit 10.

【0005】ここで、OFDM受信装置の受信周波数帯
域は、現状の地上放送のVHF,UHF帯域と同一であ
り、約50〜900MHzと広帯域である。この広帯域
信号を安定に受信するために、チューナ部2には帯域特
性の平坦度に優れたダブルコンバージョン方式が用いら
れる。
[0005] The receiving frequency band of the OFDM receiver is the same as the current VHF and UHF bands for terrestrial broadcasting, and is a wide band of about 50 to 900 MHz. In order to stably receive the broadband signal, the tuner unit 2 uses a double conversion method having excellent flatness of band characteristics.

【0006】すなわち、チューナ部2に入力された受信
信号は、ミクサ3と第1局部発振器5で1GHz帯にア
ップコンバートされ、BPF(バンドパスフィルタ)4
で不要波が除去された後、ダウンコンバータ(down con
v.)2で周波数変換され、A/D変換器7に入力され
る。
That is, the received signal input to the tuner unit 2 is up-converted into a 1 GHz band by the mixer 3 and the first local oscillator 5, and a BPF (band-pass filter) 4
After the unnecessary wave is removed by the down converter (down con
v.) The frequency is converted in 2 and input to the A / D converter 7.

【0007】本方式では、選局用の第1局部発振器5は
周波数可変幅で約1.2〜2.2GHzの広帯域可変が
必要であり、第1局部発振器5の広帯域化と低雑音化が
重要である。
In this system, the first local oscillator 5 for tuning needs to have a frequency variable width of about 1.2 to 2.2 GHz in a wide band, so that the first local oscillator 5 has a wide band and low noise. is important.

【0008】一般に、発振回路の位相雑音は、Leesonの
フィードバックモデルから次式で表わされる。
Generally, the phase noise of an oscillation circuit is expressed by the following equation from a Leeson feedback model.

【0009】[0009]

【数1】 (Equation 1)

【0010】ここで、f0 は発振周波数、Δfは発振信
号からの離調周波数、fc は低周波でトランジスタの1
/f雑音のスペクトルが白色雑音と同じ大きさになる周
波数、QL は共振回路の負荷Q、PS は発振出力、Pn
は白色雑音密度を示す。上式より、1/f雑音が小さ
く、共振回路の負荷Qが大きければ発振の位相雑音を低
下させることができる。
Here, f0 is the oscillation frequency, Δf is the detuning frequency from the oscillation signal, fc is the low frequency and 1
The frequency at which the spectrum of the / f noise is the same as the white noise, QL is the load Q of the resonance circuit, PS is the oscillation output, and Pn
Indicates white noise density. From the above equation, if the 1 / f noise is small and the load Q of the resonance circuit is large, the phase noise of oscillation can be reduced.

【0011】この第1局部発振器5としては、図12
(a)に示すようなクラップ(変形コルピッツ)発振回
路が用いられる。このクラップ発振回路は、トランジス
タ14のベースにインダクタンス素子16、容量素子
(可変容量ダイオード)17によるLC直列共振回路を
カップリング接続し、エミッタを抵抗15を介して接地
し、コレクタを容量素子13を介して接地する。そし
て、インダクタンス素子16を介して端子19から入力
される制御電圧を当該トランジスタ14のベースに印加
することで、コレクタが接続された端子12から発振出
力を得る。
As the first local oscillator 5, FIG.
A clap (modified Colpitts) oscillation circuit as shown in FIG. In this clap oscillation circuit, an LC series resonance circuit including an inductance element 16 and a capacitance element (variable capacitance diode) 17 is coupled to a base of a transistor 14, an emitter is grounded via a resistor 15, and a collector is connected to a capacitance element 13. Grounded through. Then, by applying a control voltage input from the terminal 19 via the inductance element 16 to the base of the transistor 14, an oscillation output is obtained from the terminal 12 to which the collector is connected.

【0012】すなわち、この発振回路は、容易に広帯域
の発振が得られるLC直列共振のコレクタ接地あるいは
ベース接地型である。但し、広帯域化のためには、容量
素子17として、最小容量値の小さな可変容量ダイオー
ドを用いる必要がある。しかしながら、最小容量値の小
さな可変容量ダイオードは、直列抵抗が大きいため、全
体として共振回路の無負荷Qが低下する傾向にある。
That is, this oscillation circuit is of the LC series resonant common-collector or common-base type that can easily obtain a wide-band oscillation. However, in order to increase the bandwidth, it is necessary to use a variable capacitance diode having a small minimum capacitance value as the capacitance element 17. However, since a variable capacitance diode having a small minimum capacitance value has a large series resistance, the no-load Q of the resonance circuit tends to decrease as a whole.

【0013】一方、広帯域な可変周波数発振器として
は、図12(b)に示すようなトランジスタのエミッタ
に並列共振回路を接続する発振回路が「“1.5 to 4.5GH
z varactor tuned transistor oscillators ”: Proc.
9th European Conf., Brighton, 1979 」で報告されて
いる。
On the other hand, as a wide-band variable frequency oscillator, an oscillation circuit having a transistor connected to a parallel resonance circuit as shown in FIG.
z varactor tuned transistor oscillators ”: Proc.
9th European Conf., Brighton, 1979.

【0014】この発振回路は、インダクタンス素子53
を介してベース接地されたトランジスタ22のエミッタ
に、インダクタンス素子52を介して、インダクタンス
素子31及び容量素子(可変容量ダイオード)30及び
インダクタンス素子31からなる並列共振回路29を接
続し、そのコレクタを出力端子28Iに接続する。そし
て、端子32から入力される制御電圧をインダクタンス
素子52を介してトランジスタ22のエミッタに印加す
ることで、端子28から発振出力を得る。
This oscillation circuit includes an inductance element 53
A parallel resonance circuit 29 including an inductance element 31, a capacitance element (variable capacitance diode) 30, and an inductance element 31 is connected to an emitter of the transistor 22 whose base is grounded via an inductance element 52, and the collector thereof is output. Connect to terminal 28I. Then, the control voltage input from the terminal 32 is applied to the emitter of the transistor 22 via the inductance element 52, so that an oscillation output is obtained from the terminal.

【0015】すなわち、この発振回路は、エミッタと共
振回路間をインダクタンス52で結合することで広い帯
域の発振を得るものであるが、本構成の発振回路は、位
相雑音特性について議論されていない。
That is, this oscillation circuit obtains oscillation in a wide band by coupling the emitter and the resonance circuit with the inductance 52, but the oscillation circuit of this configuration does not discuss the phase noise characteristics.

【0016】また、受信信号の中心周波数と、受信器の
整合フィルタ(ナイキストフィルタ)の中心周波数のず
れについては、受信チューナ部で発生する周波数ずれに
ついて十分に考慮されておらず、チューナ部へのAFC
については検討されていない。
Also, the difference between the center frequency of the received signal and the center frequency of the matching filter (Nyquist filter) of the receiver is not sufficiently considered with respect to the frequency shift generated in the receiving tuner unit. AFC
Has not been considered.

【0017】図13にOFDM信号の搬送波の状態図を
示す。受信チューナ部で周波数ずれが発生しない場合
は、(a)に示すようにOFDM受信信号の中心搬送波
fc で同期再生が行われるが、受信チューナ部で周波数
ずれdf が発生すると、(b)に示すように同期引き込
み点がずれると共に、OFDM信号の端の搬送波が整合
フィルタの肩にかかってしまい、情報が失われて復調特
性が劣化する。
FIG. 13 shows a state diagram of the carrier of the OFDM signal. If no frequency shift occurs in the receiving tuner, synchronous reproduction is performed on the center carrier fc of the OFDM reception signal as shown in FIG. 7A. However, if a frequency shift df occurs in the receiving tuner, the waveform shown in FIG. As described above, the synchronization pull-in point is shifted, and the carrier at the end of the OFDM signal is applied to the shoulder of the matched filter, so that information is lost and demodulation characteristics are deteriorated.

【0018】[0018]

【発明が解決しようとする課題】以上のように従来のO
FDM方式では、帯域内に多数の互いに直交した搬送波
を多重するため、帯域の位相特性及び振幅特性の平坦度
が重要であると共に、受信器で位相雑音が重畳されると
搬送波間の直交性がくずれ、誤り率が劣化するため、受
信器の低位相雑音化が重要な課題である。特に、広帯域
な可変周波数発振器の低位相雑音化が必要である。
As described above, the conventional O
In the FDM system, since a large number of mutually orthogonal carriers are multiplexed in a band, the flatness of the phase characteristics and amplitude characteristics of the band is important, and when the phase noise is superimposed on the receiver, the orthogonality between the carriers is reduced. Since the distortion and the error rate are degraded, it is important to reduce the phase noise of the receiver. In particular, it is necessary to reduce the phase noise of a wideband variable frequency oscillator.

【0019】また同様に、受信信号の中心周波数が、O
FDM受信装置の整合フィルタ(ナイキストフィルタ)
の中心周波数からずれると、帯域の端に位置する搬送波
がフィルタの減衰域にかかって、特性が劣化する。した
がって、受信信号の中心周波数を、受信装置の整合フィ
ルタ(ナイキストフィルタ)の中心周波数に一致させる
AFC回路の実現も重要な課題である。
Similarly, if the center frequency of the received signal is O
FDM receiver matched filter (Nyquist filter)
Deviates from the center frequency of the filter, the carrier located at the end of the band is applied to the attenuation region of the filter, and the characteristics are deteriorated. Therefore, it is also important to realize an AFC circuit that matches the center frequency of the received signal with the center frequency of the matched filter (Nyquist filter) of the receiver.

【0020】本発明は、上記の課題を解決し、低位相雑
音化を実現した広帯域な可変周波数発振器を提供すると
共に、受信信号の中心周波数を整合フィルタの中心周波
数に一致させ、特性劣化を低減可能なOFDM受信装置
を提供することを目的とする。
The present invention solves the above-mentioned problems, provides a wide-band variable frequency oscillator realizing low phase noise, and makes the center frequency of a received signal coincide with the center frequency of a matched filter to reduce characteristic deterioration. It is an object to provide a possible OFDM receiver.

【0021】[0021]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る可変周波数発振器は、以下のように
構成される。
In order to solve the above problems, a variable frequency oscillator according to the present invention is configured as follows.

【0022】(1)制御電極が接地ラインに接続される
トランジスタ素子と、このトランジスタ素子の一方の被
制御電極と接地ラインとの間に接続され、容量素子及び
誘導素子を並列接続してなる並列共振回路と、前記トラ
ンジスタ素子の一方の被制御電極と前記並列共振回路と
の間に接続される第1の容量素子と、前記トランジスタ
素子の制御電極と接地ラインとの間に接続される第2の
容量素子とを具備し、前記トランジスタ素子の一方の被
制御電極と前記並列共振回路との間に制御電圧を供給す
ることで、前記トランジスタ素子の他方の被制御電極か
ら発振信号を得るようにした。
(1) A transistor element having a control electrode connected to a ground line, and a parallel connection formed by connecting a capacitor element and an inductive element in parallel between the transistor element and one of the controlled electrodes of the transistor element and the ground line. A resonance circuit, a first capacitor connected between one controlled electrode of the transistor element and the parallel resonance circuit, and a second capacitor connected between a control electrode of the transistor element and a ground line. By supplying a control voltage between one controlled electrode of the transistor element and the parallel resonance circuit, an oscillation signal is obtained from the other controlled electrode of the transistor element. did.

【0023】(2)(1)の構成において、さらに、前
記トランジスタ素子の一方の被制御電極と制御電極との
間に接続される第3の容量素子を備えるようにした。
(2) In the configuration of (1), a third capacitor connected between one controlled electrode and the control electrode of the transistor element is further provided.

【0024】(3)それぞれ制御電極が基準電位に接続
され、一方の被制御電極が共に共通の電源ラインに接続
され、他方の被制御電極が接地ラインに接続される第1
及び第2のトランジスタ素子と、前記第1及び第2のト
ランジスタ素子の他方の被制御電極間に接続され、容量
素子及び誘導素子を並列接続してなる並列共振回路と、
前記第1及び第2のトランジスタ素子の制御電極と接地
ラインとの間にそれぞれ接続される第1及び第2の時定
数素子とを具備し、前記並列共振回路を通じて前記第1
及び第2のトランジスタ素子の他方の被制御電極に制御
電圧を供給することで、前記第1及び第2のトランジス
タ素子の一方の被制御電極の少なくともいずれか一方か
ら発振信号を得るようにした。
(3) The first control electrode is connected to a reference potential, one of the controlled electrodes is connected to a common power supply line, and the other is connected to a ground line.
And a second transistor element, and a parallel resonance circuit connected between the other controlled electrodes of the first and second transistor elements and connected in parallel with a capacitive element and an inductive element;
First and second time constant elements respectively connected between a control electrode of the first and second transistor elements and a ground line, and the first and second time constant elements are connected through the parallel resonance circuit.
By supplying a control voltage to the other controlled electrode of the second transistor element, an oscillation signal is obtained from at least one of the one controlled electrode of the first and second transistor elements.

【0025】(4)(3)の構成において、さらに、前
記第1及び第2のトランジスタ素子のそれぞれの一方の
制御電極と制御電圧との間に接続される第3及び第4の
容量素子を備えるようにした。
(4) In the configuration of (3), a third and a fourth capacitor connected between one control electrode of each of the first and second transistor elements and a control voltage are further provided. I prepared for it.

【0026】すなわち、本発明による可変周波数発振器
については、広帯域化に有利なエミッタ共振形発振回路
を用い、共振器の無負荷Qを高めるため、トランジスタ
のエミッタと共振器の接続を容量結合とする。また、電
源電圧変動に対する安定化を図るため、トランジスタの
コレクタとベースとの間に補償用の容量素子を挿入す
る。さらに、1/f雑音に対する影響を小さく抑えるた
め、トランジスタのベースは接地インピーダンスとす
る。また、偶数次高調波による雑音の増加を低減するた
め、2つのトランジスタのエミッタ間に並列共振回路を
挿入する差動型発振回路を用いる。
That is, in the variable frequency oscillator according to the present invention, an emitter resonance type oscillation circuit advantageous for widening the band is used, and the connection between the emitter of the transistor and the resonator is capacitively coupled in order to increase the no-load Q of the resonator. . Further, in order to stabilize the power supply voltage fluctuation, a compensating capacitive element is inserted between the collector and the base of the transistor. Further, in order to suppress the influence on 1 / f noise, the base of the transistor has a ground impedance. Further, in order to reduce an increase in noise due to even-order harmonics, a differential oscillation circuit in which a parallel resonance circuit is inserted between the emitters of two transistors is used.

【0027】一方、本発明に係るOFDM受信装置は、
以下のように構成される。
On the other hand, the OFDM receiver according to the present invention
It is configured as follows.

【0028】(5)局部発振器の発振出力を混合するこ
とで受信した高周波信号からOFDM(Orthogonal Freq
uency Division Multiplex) 信号を抽出し、中間周波数
あるいはベースバンドのOFDM信号に変換する周波数
変換手段と、この周波数変換手段から出力されるOFD
M信号をデジタル信号に変換するアナログ/デジタル変
換回路と、このアナログ/デジタル変換回路の出力信号
からOFDM信号のマルチキャリア帯域成分を抽出する
可変デジタルフィルタと、この可変デジタルフィルタの
出力から同期信号を再生する同期再生回路と、この同期
再生回路から出力されるOFDM信号を高速フーリエ変
換して復調するFFT回路と、このFFT回路の入力さ
れるOFDM信号の中心のキャリア周波数と前記可変デ
ジタルフィルタの中心周波数とのずれを周波数誤差とし
て検出する周波数誤差検出手段と、この周波数誤差検出
手段で得られる周波数誤差信号に基づいて前記局部発振
器の発振周波数を制御することで、前記デジタル/アナ
ログ変換回路から出力される中間周波数あるいはベース
バンドのOFDM信号の中心周波数とデジタルフィルタ
の中心周波数とを一致させる周波数制御手段と、前記周
波数誤差検出手段で周波数誤差が検出されるときは前記
可変デジタルフィルタの通過帯域を広く設定し、周波数
誤差が検出されなくなったときに前記可変デジタルフィ
ルタの帯域を狭く設定する帯域制御手段とを具備するよ
うにした。
(5) OFDM (Orthogonal Freq) is obtained by mixing the oscillation output of the local oscillator and receiving the high frequency signal.
frequency conversion means for extracting a signal and converting it to an intermediate frequency or baseband OFDM signal, and OFD output from the frequency conversion means.
An analog / digital conversion circuit for converting the M signal into a digital signal; a variable digital filter for extracting a multicarrier band component of the OFDM signal from an output signal of the analog / digital conversion circuit; and a synchronization signal from an output of the variable digital filter. A synchronous reproducing circuit for reproducing, an FFT circuit for performing fast Fourier transform on an OFDM signal output from the synchronous reproducing circuit and demodulating the signal, a carrier frequency at the center of the OFDM signal input to the FFT circuit, and a center of the variable digital filter Frequency error detecting means for detecting a deviation from the frequency as a frequency error; and controlling the oscillation frequency of the local oscillator based on a frequency error signal obtained by the frequency error detecting means, thereby providing an output from the digital / analog conversion circuit. Intermediate frequency or baseband OFDM Frequency control means for matching the center frequency of the digital filter with the center frequency of the digital filter, and when the frequency error is detected by the frequency error detection means, the pass band of the variable digital filter is set wide to detect the frequency error. Band control means for setting the band of the variable digital filter to be narrow when the band has disappeared.

【0029】(6)(5)の構成において、前記周波数
誤差検出手段は、前記同期再生回路の基準発振信号とO
FDM信号の中心のキャリア周波数とのずれを検出する
ことで前記周波数誤差を検出するようにした。
(6) In the configuration of (5), the frequency error detecting means includes a reference oscillation signal of the synchronous reproduction circuit and an O.
The frequency error is detected by detecting a deviation from the center carrier frequency of the FDM signal.

【0030】(7)(5)の構成において、さらに、前
記周波数誤差検出手段で得られる周波数誤差信号に基づ
いて前記同期再生回路の基準発振信号を当該同期再生回
路に入力されるOFDM信号の中心のキャリアに位相同
期させる位相制御手段を備えるようにした。
(7) In the configuration of (5), further, based on the frequency error signal obtained by the frequency error detecting means, the reference oscillation signal of the synchronous reproduction circuit is adjusted to the center of the OFDM signal input to the synchronous reproduction circuit. Phase control means for synchronizing the phase with the carrier.

【0031】(8)(5)の構成において、前記局部発
振器に、(1)または(2)のいずれかに記載の可変周
波数発振器を用いるようにした。
(8) In the configuration of (5), the variable frequency oscillator according to any one of (1) and (2) is used as the local oscillator.

【0032】すなわち、上記構成によるOFDM受信装
置では、受信信号の中心周波数と、受信器の整合フィル
タ(ナイキストフィルタ)の中心周波数のずれは、誤差
検出器で周波数ずれを検出してチューナに帰還する構成
を用いる。
That is, in the OFDM receiver having the above configuration, the difference between the center frequency of the received signal and the center frequency of the matched filter (Nyquist filter) of the receiver is detected by the error detector and returned to the tuner. Use the configuration.

【0033】周波数ずれが大きいと、OFDM搬送波が
整合フィルタの肩にかかって情報が失われ、復調特性が
劣化する可能性があるため、周波数ずれがある状態では
フィルタの帯域幅を広く設定して、周波数ずれを補正し
た後にフィルタの帯域幅を整合フィルタとすることで、
周波数ずれがある初期状態においても情報が失われるこ
となく比較的良好な受信特性が得られる。
If the frequency shift is large, the OFDM carrier wave may fall on the shoulder of the matched filter, and information may be lost, and the demodulation characteristics may be degraded. By adjusting the bandwidth of the filter as a matched filter after correcting the frequency shift,
Even in an initial state having a frequency shift, relatively good reception characteristics can be obtained without losing information.

【0034】[0034]

【発明の実施の形態】以下、図1乃至図10を参照して
本発明の実施の形態を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to FIGS.

【0035】図1は本発明に係る可変周波数発振器の第
1の実施形態として、トランジスタ単体を用いた回路構
成を示すものである。
FIG. 1 shows a circuit configuration using a single transistor as a first embodiment of the variable frequency oscillator according to the present invention.

【0036】図1において、トランジスタ22のベース
は容量素子23により高周波的に接地され、トランジス
タ22のエミッタはインダクタンス素子31及び容量素
子30からなる並列共振回路29に容量素子24を介し
て接続され、さらにこの容量素子24を介して制御電圧
入力端子32に接続される。
In FIG. 1, the base of the transistor 22 is grounded at a high frequency by a capacitive element 23, and the emitter of the transistor 22 is connected to a parallel resonance circuit 29 comprising an inductance element 31 and a capacitive element 30 via a capacitive element 24. Furthermore, it is connected to the control voltage input terminal 32 via the capacitive element 24.

【0037】そして、トランジスタ22のコレクタとベ
ース間には容量素子25が接続され、さらにコレクタに
はインダクタンス素子26及び容量素子27からなる整
合回路が接続される。トランジスタ22のコレクタは出
力端子28に接続され、この出力端子28より発振出力
が取り出せる構成となっている。
A capacitor 25 is connected between the collector and the base of the transistor 22, and a matching circuit including an inductance element 26 and a capacitor 27 is connected to the collector. The collector of the transistor 22 is connected to an output terminal 28 so that an oscillation output can be obtained from the output terminal 28.

【0038】本実施形態における発振器の構成では、ト
ランジスタ22のベースを容量素子23を介して接地
し、高周波成分を逃がすようにしているので、トランジ
スタ雑音の低下が図れる。
In the configuration of the oscillator according to the present embodiment, the base of the transistor 22 is grounded via the capacitance element 23 so that high-frequency components are released, so that transistor noise can be reduced.

【0039】また、トランジスタ22のエミッタと並列
共振回路29との接続に容量素子24を介在させるよう
にしているので、並列共振回路29の無負荷Qを向上さ
せることができる。このため、発振の低位相雑音化に効
果がある。
Further, since the capacitive element 24 is interposed in the connection between the emitter of the transistor 22 and the parallel resonance circuit 29, the no-load Q of the parallel resonance circuit 29 can be improved. This is effective in reducing the phase noise of oscillation.

【0040】さらにまた、トランジスタ22のコレクタ
とベース間に容量素子25を接続するようにしているの
で、コレクタとベース間の寄生容量の電源電圧に対する
変動を小さく抑えることができる。このため、発振周波
数の安定化及び低位相雑音化を図ることができる。
Furthermore, since the capacitance element 25 is connected between the collector and the base of the transistor 22, the variation of the parasitic capacitance between the collector and the base with respect to the power supply voltage can be suppressed to a small value. Therefore, the oscillation frequency can be stabilized and the phase noise can be reduced.

【0041】ここで、容量素子30として可変容量ダイ
オードを用いれば、制御電圧Vt を端子32より印加す
ることで容量を制御することができるので、発振周波数
を自由に選択可能となり、可変周波数発振器を実現する
ことができる。
Here, if a variable capacitance diode is used as the capacitance element 30, the capacitance can be controlled by applying the control voltage Vt from the terminal 32, so that the oscillation frequency can be freely selected and the variable frequency oscillator can be used. Can be realized.

【0042】図2に並列共振回路29の無負荷Qについ
て、従来の発振器との比較を行った結果を示す。実線5
5は本発明の発振器で用いる並列共振回路29の無負荷
Qであり、破線56は図8(a)に示したコレクタ接地
発振回路で用いる共振回路の無負荷Qであり、破線57
は図8(b)に示したエミッタ共振型発振回路で発振用
トランジスタと共振器をインダクタンス素子で結合した
従来方式の発振器の共振回路の無負荷Qを示す。同図か
ら明らかなように、本発明の発振器では、共振回路の無
負荷Qが全周波数帯域にわたって高いQを示している。
FIG. 2 shows the result of comparison of the no-load Q of the parallel resonance circuit 29 with a conventional oscillator. Solid line 5
5 is a no-load Q of the parallel resonance circuit 29 used in the oscillator of the present invention, and a broken line 56 is a no-load Q of the resonance circuit used in the common-collector oscillation circuit shown in FIG.
8 shows the no-load Q of the resonance circuit of the conventional oscillator in which the oscillation transistor and the resonator are coupled by an inductance element in the emitter resonance type oscillation circuit shown in FIG. As is clear from the figure, in the oscillator of the present invention, the no-load Q of the resonance circuit shows a high Q over the entire frequency band.

【0043】図3に位相雑音の実測値を各種発振回路に
ついて測定した結果を示す。実線60は本発明による発
振回路の場合であり、破線59はコレクタ接地発振回路
の場合、破線58はエミッタ共振型発振回路の場合で、
発振用トランジスタと共振回路をインダクタンス素子で
結合した従来方式の発振回路の位相雑音特性を示す。本
発明発振回路の位相雑音特性が5〜10dB優れている
ことがわかる。
FIG. 3 shows the results obtained by measuring the measured values of the phase noise for various oscillation circuits. The solid line 60 is the case of the oscillation circuit according to the present invention, the broken line 59 is the case of the grounded collector oscillation circuit, the broken line 58 is the case of the emitter resonance type oscillation circuit,
9 shows phase noise characteristics of a conventional oscillation circuit in which an oscillation transistor and a resonance circuit are coupled by an inductance element. It can be seen that the phase noise characteristic of the oscillation circuit of the present invention is superior by 5 to 10 dB.

【0044】図4は本発明に係る可変周波数発振器の第
2の実施形態の構成を示すものである。この発振器は、
2つのトランジスタ33、34を用いた差動型の発振回
路で構成される。
FIG. 4 shows the configuration of a second embodiment of the variable frequency oscillator according to the present invention. This oscillator
It is composed of a differential oscillation circuit using two transistors 33 and 34.

【0045】図4において、差動対をなすトランジスタ
33、34のベースはそれぞれ容量素子43、42によ
って高周波的に接地される。また、トランジスタ33、
34のエミッタ間には並列共振回路44が接続される。
In FIG. 4, the bases of transistors 33 and 34 forming a differential pair are grounded at high frequencies by capacitive elements 43 and 42, respectively. Also, the transistor 33,
A parallel resonance circuit 44 is connected between the 34 emitters.

【0046】さらに、トランジスタ33、34の各エミ
ッタはそれぞれ抵抗49、50を介して接地される。ま
た、トランジスタ33、34のコレクタとベース間には
それぞれ容量素子38、39が接続される。さらに、ト
ランジスタ33、34のコレクタはそれぞれ負荷35、
36を介して電源端子37に接続される。そして、トラ
ンジスタ33、34のコレクタは出力端子40、41に
接続され、これらの出力端子40、41から差動の発振
出力が取り出せるようになっている。
Further, the emitters of the transistors 33 and 34 are grounded via resistors 49 and 50, respectively. Capacitors 38 and 39 are connected between the collectors and bases of the transistors 33 and 34, respectively. Further, the collectors of the transistors 33 and 34 are connected to the load 35 and
It is connected to a power supply terminal 37 via. The collectors of the transistors 33 and 34 are connected to the output terminals 40 and 41, so that a differential oscillation output can be obtained from the output terminals 40 and 41.

【0047】ここで、上記並列共振回路44は、トラン
ジスタ33、34のエミッタ間にインダクタンス素子4
5を接続し、このインダクタンス素子45の両端をそれ
ぞれ容量素子(可変容量ダイオード)46、47を介し
て制御電圧入力端子51に接続して構成される。
Here, the parallel resonance circuit 44 includes an inductance element 4 between the emitters of the transistors 33 and 34.
5, and both ends of the inductance element 45 are connected to a control voltage input terminal 51 via capacitance elements (variable capacitance diodes) 46 and 47, respectively.

【0048】尚、この並列共振回路44では、インダク
タンス素子45の両端と各容量素子46、47との間に
それぞれコンデンサC1、C2を介在させ、各容量素子
46、47とコンデンサC1、C2との間をそれぞれ抵
抗R1、R2を介して接地しておく。このようにすれ
ば、制御電圧Vt がトランジスタ33、34のエミッタ
電圧より低くなったときでも、エミッタバイアス電圧に
影響しなくなるという効果がある。
In this parallel resonance circuit 44, capacitors C1 and C2 are interposed between both ends of the inductance element 45 and each of the capacitors 46 and 47, respectively, so that the capacitors C1 and C2 are connected to each other. The space between them is grounded via resistors R1 and R2, respectively. In this way, even when the control voltage Vt becomes lower than the emitter voltage of the transistors 33 and 34, there is an effect that the emitter bias voltage is not affected.

【0049】本実施形態では、差動型の発振回路構成と
しているので、偶数次の高調波をキャンセルすることが
できる。このため、偶数次高調波による雑音の発生を抑
えることができ、低位相雑音化に効果がある。
In the present embodiment, since a differential oscillation circuit is used, even harmonics can be canceled. For this reason, generation of noise due to even-order harmonics can be suppressed, which is effective in reducing phase noise.

【0050】また、トランジスタ33、34のベースを
容量素子42、43で接地しているので、トランジスタ
雑音の低下が図れる。このため、発振の低位相雑音化に
効果がある。
Further, since the bases of the transistors 33 and 34 are grounded by the capacitors 42 and 43, the noise of the transistors can be reduced. This is effective in reducing the phase noise of oscillation.

【0051】また、トランジスタ33、34のコレクタ
とベース間に容量素子38、39を接続しているので、
コレクタとベース間の寄生容量の電源電圧に対する変動
を小さく抑えることができる。このため、発振周波数の
安定化及び低位相雑音化を図ることができる。
Since the capacitance elements 38 and 39 are connected between the collectors and bases of the transistors 33 and 34,
Variation of the parasitic capacitance between the collector and the base with respect to the power supply voltage can be reduced. Therefore, the oscillation frequency can be stabilized and the phase noise can be reduced.

【0052】並列共振回路44の容量素子46、47と
しては、それぞれ可変容量ダイオードを用いる。これに
よれば、端子51から入力される制御電圧Vt 各可変
容量ダイオード46、47に印加することで、可変周波
数発振回路を構成することができる。
As the capacitance elements 46 and 47 of the parallel resonance circuit 44, variable capacitance diodes are used. According to this, by applying the control voltage Vt input from the terminal 51 to each of the variable capacitance diodes 46 and 47, a variable frequency oscillation circuit can be configured.

【0053】図5は本発明に係るOFDM受信装置の第
1の実施形態の構成を示すものである。尚、ここでは図
7と同一部分に同一符号を付して示す。
FIG. 5 shows the configuration of the first embodiment of the OFDM receiver according to the present invention. Here, the same parts as those in FIG. 7 are denoted by the same reference numerals.

【0054】この装置では、チューナ部2にダブルコン
バージョン方式を用いている。すなわち、端子1から入
力された多チャンネルの広帯域OFDM信号は、ミクサ
3と広帯域可変発振回路5で第1中間周波信号に変換さ
れ、バンドパスフィルタ4を介してミクサ61と可変発
振回路6で第2中間周波信号に変換される。この第2中
間周波信号は、さらにチューナ部2において他のミクサ
と発振回路を用いて第3中間周波信号あるいはベースバ
ンド信号に変換してもよい。
In this apparatus, the tuner 2 uses a double conversion method. That is, the multi-channel wideband OFDM signal input from the terminal 1 is converted into a first intermediate frequency signal by the mixer 3 and the wideband variable oscillation circuit 5, and is converted by the mixer 61 and the variable oscillation circuit 6 through the bandpass filter 4. It is converted into two intermediate frequency signals. The second intermediate frequency signal may be further converted into a third intermediate frequency signal or a baseband signal in the tuner unit 2 using another mixer and an oscillation circuit.

【0055】チューナ部2からの出力信号は、A/D変
換器7でアナログ信号からデジタル信号に変換され、デ
ジタルフィルタ8(整合フィルタ)を介して同期再生回
路9に入力される。但し、このデジタルフィルタ8には
制御信号により帯域幅を制御できる帯域幅可変の適応フ
ィルタを用いる。
An output signal from the tuner unit 2 is converted from an analog signal to a digital signal by an A / D converter 7 and input to a synchronous reproduction circuit 9 via a digital filter 8 (matched filter). However, an adaptive filter having a variable bandwidth that can control the bandwidth by a control signal is used as the digital filter 8.

【0056】同期再生回路9では、内部で発生される基
準発振信号を入力された多数のOFDM搬送波(f1 〜
fn )の中心搬送波(fc )に同期するように引き込み
処理する。この同期再生回路9の出力はFFT回路10
に入力されてOFDM復調される。
In the synchronous reproduction circuit 9, a number of OFDM carrier waves (f1 to f1) to which the internally generated reference oscillation signal is inputted are inputted.
The pull-in processing is performed so as to synchronize with the center carrier (fc) of the fn). The output of the synchronous reproduction circuit 9 is
And is OFDM demodulated.

【0057】尚、同期再生回路9内の基準発振信号は中
心周波数がデジタルフィルタ8の中心周波数と一致して
おり、微小に周波数、位相制御することができるものと
する。
The center frequency of the reference oscillation signal in the synchronous reproduction circuit 9 coincides with the center frequency of the digital filter 8, and the frequency and phase can be minutely controlled.

【0058】同期再生回路9の出力とFFT回路10の
出力は共に周波数誤差検出器54に供給される。この周
波数誤差検出器54はFFT回路10の入出力関係を監
視し、その劣化の度合いから周波数誤差を検出するもの
で、ここで検出された周波数誤差信号はマイクロコンピ
ュータ(以下、マイコンと称する)63に送られる。
The output of the synchronous reproduction circuit 9 and the output of the FFT circuit 10 are both supplied to a frequency error detector 54. The frequency error detector 54 monitors the input / output relationship of the FFT circuit 10 and detects a frequency error based on the degree of deterioration of the FFT circuit 10. The detected frequency error signal is a microcomputer (hereinafter, referred to as a microcomputer) 63. Sent to

【0059】このマイコン63は、バス64,66,6
7,68を通じてチューナ部2の局部発振器5、6に対
する周波数制御、デジタルフィルタ8に対する帯域制
御、同期再生回路9に対する同期引き込み制御、周波数
誤差検出器54に対する周波数誤差取り込み制御を行
う。
The microcomputer 63 includes buses 64, 66, 6
The frequency control for the local oscillators 5 and 6 of the tuner unit 2, the band control for the digital filter 8, the synchronization control for the synchronous reproduction circuit 9, and the control for taking in the frequency error for the frequency error detector 54 are performed through 7 and 68.

【0060】上記のように、同期再生回路9では、OF
DM搬送波の中心搬送波に内部の基準発振信号を同期引
き込みすることが理想である。しかしながら、チューナ
部2での周波数誤差等により、図6(a)に示すよう
に、OFDM搬送波がデジタルフィルタ8の中心搬送波
よりdf だけずれるため、周波数(fc −1)に同期引
き込みを行ってしまう。これは、上記したように、同期
再生回路9内の基準発振信号がデジタルフィルタ8の中
心周波数と一致していることから、OFDM搬送波の中
心搬送波とデジタルフィルタ8の中心周波数がdf ずれ
ていることに等しい。
As described above, the synchronous reproduction circuit 9
Ideally, the internal reference oscillation signal is synchronized with the center carrier of the DM carrier. However, as shown in FIG. 6A, the OFDM carrier is shifted from the center carrier of the digital filter 8 by df due to a frequency error or the like in the tuner unit 2, so that synchronization is performed to the frequency (fc -1). . This is because, as described above, since the reference oscillation signal in the synchronous reproduction circuit 9 matches the center frequency of the digital filter 8, the center carrier of the OFDM carrier and the center frequency of the digital filter 8 are shifted by df. be equivalent to.

【0061】このとき、従来例の図13(b)に示した
ように、一方の端のfn 近辺の搬送波は、デジタルフィ
ルタ8の通過帯域の肩にかかり、復調特性が劣化する可
能性がある。
At this time, as shown in FIG. 13B of the conventional example, the carrier near one end fn is applied to the shoulder of the pass band of the digital filter 8, and the demodulation characteristics may be degraded. .

【0062】このため、本実施形態では、デジタルフィ
ルタ8をマイコン(マイクロコンピュータ)63からの
制御信号66により帯域幅を制御できる帯域幅可変の適
応フィルタとし、チャンネル選局の初期状態では図6
(a)に破線73で示すように帯域幅を広げた状態に設
定しておく。このように帯域幅を広く設定しておけば、
S/N特性は劣化するものの、一方の端のfn 近辺の搬
送波がデジタルフィルタ8の通過帯域の肩にかかって復
調特性が劣化することはない。
For this reason, in the present embodiment, the digital filter 8 is a variable bandwidth adaptive filter whose bandwidth can be controlled by a control signal 66 from a microcomputer (microcomputer) 63. In the initial state of channel selection, FIG.
(A) is set in a state where the bandwidth is widened as indicated by a broken line 73. If you set a wide bandwidth like this,
Although the S / N characteristic is deteriorated, the carrier wave near fn at one end does not fall on the shoulder of the pass band of the digital filter 8 and the demodulation characteristic is not deteriorated.

【0063】次に、同期再生回路9及びFFT回路10
の出力を共に周波数誤差検出器54に入力して上記した
周波数誤差df を検出し、この誤差信号をマイコン63
を介してチューナ部2の発振回路に帰還することで、図
6(b)に示すようにOFDM搬送波をデジタルフィル
タ8の帯域の中心に移動させることができる。
Next, the synchronous reproduction circuit 9 and the FFT circuit 10
Are input to a frequency error detector 54 to detect the frequency error df described above.
6, the OFDM carrier can be moved to the center of the band of the digital filter 8 as shown in FIG.

【0064】以上の動作を図7のフローチャートを参照
して再度説明する。
The above operation will be described again with reference to the flowchart of FIG.

【0065】まず、チャンネル選局を開始する。つま
り、マイコン63からの制御信号をバス64を介してチ
ューナ部2に送信し、局部発振器5、6等の発振周波数
を制御する。この時点でチューナ部2において周波数誤
差df が発生し、OFDM信号の中心搬送波とデジタル
フィルタ8の中心周波数がdf だけずれた状態となる。
First, channel selection is started. That is, a control signal from the microcomputer 63 is transmitted to the tuner unit 2 via the bus 64 to control the oscillation frequency of the local oscillators 5, 6, and the like. At this point, a frequency error df occurs in the tuner unit 2, and the center carrier of the OFDM signal and the center frequency of the digital filter 8 are shifted by df.

【0066】次に、フィルタ8の帯域幅をマイコン63
からの制御信号66により広い帯域幅73に設定し、周
波数誤差df のままで同期再生回路9で同期引き込みを
完了する。同期再生回路9で同期引き込みを完了したと
きに、マイコン63に同期引き込み完了信号をバス67
を介して送信する。
Next, the bandwidth of the filter 8 is
Is set to a wide bandwidth 73 by the control signal 66 from the controller, and the synchronization pull-in is completed by the synchronous reproduction circuit 9 while keeping the frequency error df. When the synchronization playback circuit 9 completes the synchronization pull-in, the microcomputer 63 sends a synchronization pull-in completion signal to the bus 67.
To send over.

【0067】このとき、同期再生回路9内の基準搬送波
は、図6(a)に示すようにOFDM信号の中心搬送波
からdf だけずれた搬送波に同期している。ここで、周
波数誤差検出器54で周波数誤差df を検出し、検出した
df をバス68によりマイコン63に送信する。
At this time, the reference carrier wave in the synchronous reproduction circuit 9 is synchronized with a carrier wave shifted by df from the center carrier wave of the OFDM signal as shown in FIG. Here, the frequency error df is detected by the frequency error detector 54, and the detected df is transmitted to the microcomputer 63 via the bus 68.

【0068】マイコン63では、同期引き込み完了信号
をバス67を介して受け取った時点でAFC信号をバス
64を通じてチューナ部2に送信する。チューナ部2で
は、このAFC信号により周波数誤差を補正する。
The microcomputer 63 transmits an AFC signal to the tuner unit 2 via the bus 64 when the synchronization pull-in completion signal is received via the bus 67. The tuner unit 2 corrects a frequency error based on the AFC signal.

【0069】この周波数誤差の補正により、周波数誤差
検出器54で周波数誤差df =0となったとき、マイコ
ン63では制御信号66をフィルタ8に送信し、フィル
タ8の帯域幅を図6(b)に示すように狭い帯域幅21
に設定する。ここで、狭い帯域幅21とは、たとえば整
合フィルタの帯域幅(ナイキスト帯域幅)を持つものと
する。
When the frequency error df becomes zero in the frequency error detector 54 due to the correction of the frequency error, the microcomputer 63 transmits a control signal 66 to the filter 8 to change the bandwidth of the filter 8 as shown in FIG. Narrow bandwidth 21 as shown in
Set to. Here, the narrow bandwidth 21 has, for example, the bandwidth of a matched filter (Nyquist bandwidth).

【0070】以上でチャンネル選局が完了したが、同期
再生回路9での同期が完了していない状態では、AFC
制御はかけないものとする。
In the state where the channel selection is completed but the synchronization in the synchronous reproduction circuit 9 is not completed, the AFC
No control is applied.

【0071】本実施形態によれば、同期再生回路9及び
FFT回路10の出力を周波数誤差検出器54に入力し
て上記した周波数誤差df を検出し、この誤差信号をチ
ューナ部2の発振回路に帰還するようにしているので、
図6(b)に示すようにOFDM搬送波をデジタルフィ
ルタ8の帯域の中心に移動させることができ、これによ
って良好な復調特性が得られる。
According to the present embodiment, the outputs of the synchronous reproduction circuit 9 and the FFT circuit 10 are input to the frequency error detector 54 to detect the above-mentioned frequency error df, and this error signal is sent to the oscillation circuit of the tuner 2. Because I am going to return,
As shown in FIG. 6B, the OFDM carrier can be moved to the center of the band of the digital filter 8, whereby a good demodulation characteristic can be obtained.

【0072】また、周波数誤差がある状態ではフィルタ
8の帯域幅を広げておき、周波数誤差がなくなった状態
でフィルタ8の帯域幅を狭くするようにしているので、
周波数誤差があっても良好な復調特性が得られる効果が
ある。
Further, the bandwidth of the filter 8 is widened when there is a frequency error, and the bandwidth of the filter 8 is narrowed when the frequency error has disappeared.
There is an effect that a good demodulation characteristic can be obtained even if there is a frequency error.

【0073】図8は本発明に係るOFDM受信装置の第
2の実施形態の構成を示すものである。尚、ここでは図
5に示した第1の実施形態と同一部分に関しては同一の
符号をつけて説明を省略する。
FIG. 8 shows the configuration of a second embodiment of the OFDM receiver according to the present invention. Here, the same parts as those in the first embodiment shown in FIG.

【0074】図5の実施形態においては、同期再生回路
9及びFFT回路10の出力を周波数誤差検出器54に
入力して上記した周波数誤差df を検出し、この誤差信
号をチューナ部2の発振回路に帰還して図6(b)に示
すようにOFDM搬送波をデジタルフィルタ8の帯域の
中心に移動させる構成となっている。
In the embodiment shown in FIG. 5, the outputs of the synchronous reproduction circuit 9 and the FFT circuit 10 are input to a frequency error detector 54 to detect the above-mentioned frequency error df. And the OFDM carrier is moved to the center of the band of the digital filter 8 as shown in FIG.

【0075】ところが、これだけでは、図9(a)に示
すように同期引き込み点が搬送波fc −1となったまま
である(つまり、同期再生回路9の基準発振信号の同期
引き込み点がOFDMの中心搬送波よりdf だけずれて
いる)。このため、本実施形態では、周波数誤差検出器
54からの誤差信号df を同期再生回路9にも帰還し、
図9(b) に示すように同期引き込み点を搬送波dc に変
える構成とした。
However, only with this, the synchronization pull-in point remains at the carrier fc -1 as shown in FIG. 9A (that is, the synchronization pull-in point of the reference oscillation signal of the synchronous reproduction circuit 9 is the center carrier of the OFDM). Df). For this reason, in the present embodiment, the error signal df from the frequency error detector 54 is also fed back to the synchronous reproduction circuit 9, and
As shown in FIG. 9B, the synchronization pull-in point is changed to the carrier wave dc.

【0076】以上の動作を図10のフローチャートを参
照して再度説明する。
The above operation will be described again with reference to the flowchart of FIG.

【0077】デジタルフィルタ8の帯域幅を狭く再設定
するところまでは、図5の実施形態と同一である。本実
施形態では、このあとに、マイコン63に記憶しておい
た初期の周波数誤差df をもとに、バス72を用いて同
期誤差信号を同期再生回路9に送信し、同期誤差を補正
してチャンネル選局が完了するようにしている。
Up to the point where the bandwidth of the digital filter 8 is reset to be narrow, it is the same as the embodiment of FIG. In the present embodiment, thereafter, based on the initial frequency error df stored in the microcomputer 63, a synchronization error signal is transmitted to the synchronization reproduction circuit 9 using the bus 72, and the synchronization error is corrected. Channel selection is completed.

【0078】本実施形態によれば、同期再生回路9及び
FFT回路10の出力を周波数誤差検出器54に入力し
て上記した周波数誤差df を検出し、この誤差信号をチ
ューナ部2の発振回路に帰還して周波数誤差を補正し、
この後さらに同期再生回路9に帰還して図9(b)に示
すようにOFDM搬送波をデジタルフィルタ8の帯域の
中心に移動させるとともに、同期引き込み点も搬送波の
中心とすることにより、良好な復調特性が得られる。
According to the present embodiment, the outputs of the synchronous reproduction circuit 9 and the FFT circuit 10 are input to the frequency error detector 54 to detect the above-mentioned frequency error df, and this error signal is sent to the oscillation circuit of the tuner 2. Feedback to correct the frequency error,
Thereafter, the signal is further fed back to the synchronous reproduction circuit 9 to shift the OFDM carrier to the center of the band of the digital filter 8 as shown in FIG. Characteristics are obtained.

【0079】尚、上記第1及び第2の実施形態のOFD
M受信装置において、チューナ部5、6に図1または図
4に示した可変周波数発振器を利用すれば、低位相雑音
化、発振周波数の安定化が得られ、いっそう効果的であ
ることはいうまでもない。
Note that the OFD of the first and second embodiments is
In the M receiving apparatus, if the variable frequency oscillator shown in FIG. 1 or FIG. 4 is used for the tuner units 5 and 6, low phase noise and stabilization of the oscillation frequency can be obtained, and it is needless to say that the present invention is more effective. Nor.

【0080】[0080]

【発明の効果】以上のように、本発明に係る可変周波数
発振器によれば、トランジスタ素子の制御電極を容量素
子で接地することでトランジスタ雑音の低下が図れ、共
振回路との接続を容量素子を介して行うことによって、
共振回路の無負荷Qを向上させることができるため、発
振の低位相雑音化に効果がある。
As described above, according to the variable frequency oscillator of the present invention, transistor noise can be reduced by grounding the control electrode of the transistor element with the capacitive element, and the connection with the resonance circuit can be made by connecting the capacitive element. By doing through
Since the no-load Q of the resonance circuit can be improved, it is effective in reducing the phase noise of oscillation.

【0081】また、トランジスタのコレクタとベース間
に容量を接続することで、コレクタとベース間の寄生容
量の電源電圧に対する変動を小さく抑えることができる
ため、発振周波数の安定化及び低位相雑音化を図ること
ができる。
Further, by connecting a capacitance between the collector and the base of the transistor, it is possible to suppress the variation of the parasitic capacitance between the collector and the base with respect to the power supply voltage, thereby stabilizing the oscillation frequency and reducing the phase noise. Can be planned.

【0082】また、差動型の発振回路構成とすること
で、偶数次高調波をキャンセルすることができるため、
偶数次高調波による雑音の発生をおさえることができ、
低位相雑音化に効果がある。
In addition, by employing a differential oscillation circuit configuration, even-order harmonics can be canceled.
The generation of noise due to even harmonics can be suppressed,
This is effective for lowering phase noise.

【0083】一方、本発明に係るOFDM受信装置によ
れば、AFCに関しては、同期再生回路及びFFT回路
の出力を周波数誤差検出器に入力して上記した周波数誤
差を検出し、この誤差信号をチューナ部の発振回路に帰
還してOFDM搬送波をデジタルフィルタの帯域の中心
に移動させることにより、良好な復調特性が得られる。
On the other hand, according to the OFDM receiving apparatus according to the present invention, for the AFC, the outputs of the synchronous reproduction circuit and the FFT circuit are input to the frequency error detector to detect the above-mentioned frequency error, and this error signal is output to the tuner. By returning the OFDM carrier to the center of the band of the digital filter by returning to the oscillation circuit of the section, good demodulation characteristics can be obtained.

【0084】また、周波数誤差がある状態ではフィルタ
の帯域幅を広げておき、周波数誤差がなくなった状態で
フィルタの帯域幅を狭くする構成により、周波数誤差が
あっても良好な復調特性が得られる効果がある。
Further, the configuration is such that the bandwidth of the filter is widened when there is a frequency error, and the bandwidth of the filter is narrowed when the frequency error has disappeared, so that good demodulation characteristics can be obtained even if there is a frequency error. effective.

【0085】さらに 、周波数誤差を補正した後、同期
誤差信号を同期再生回路に帰還してOFDM搬送波をデ
ジタルフィルタの帯域の中心に移動させるとともに、同
期引き込み点も搬送波の中心とすることにより、良好な
復調特性が得られる。
Further, after correcting the frequency error, the synchronization error signal is fed back to the synchronization recovery circuit to move the OFDM carrier to the center of the band of the digital filter, and the synchronization pull-in point is also set to the center of the carrier to improve the frequency. The demodulation characteristics can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る可変周波数発振器の第1の実施形
態の構成を示す回路図。
FIG. 1 is a circuit diagram showing a configuration of a variable frequency oscillator according to a first embodiment of the present invention.

【図2】第1の実施形態の発振器の効果を説明するため
の無負荷Qの周波数特性図。
FIG. 2 is a frequency characteristic diagram of no-load Q for explaining the effect of the oscillator according to the first embodiment.

【図3】第1の実施形態の発振器の効果を説明するため
の1.7GHz時のオフセット周波数と位相雑音との関
係を示す特性図。
FIG. 3 is a characteristic diagram showing a relationship between an offset frequency at 1.7 GHz and phase noise for explaining the effect of the oscillator according to the first embodiment.

【図4】本発明に係る可変周波数発振器の第2の実施形
態の構成を示す回路図。
FIG. 4 is a circuit diagram showing a configuration of a variable frequency oscillator according to a second embodiment of the present invention.

【図5】本発明に係るOFDM受信装置の第1の実施形
態の構成を示すブロック回路図。
FIG. 5 is a block circuit diagram showing a configuration of a first embodiment of the OFDM receiver according to the present invention.

【図6】第1の実施形態のOFDM受信装置のAFC動
作を説明するための周波数特性図。
FIG. 6 is a frequency characteristic diagram for explaining the AFC operation of the OFDM receiver according to the first embodiment.

【図7】第1の実施形態のOFDM受信装置のAFC動
作を説明するためのフローチャート。
FIG. 7 is a flowchart for explaining the AFC operation of the OFDM receiving apparatus according to the first embodiment.

【図8】本発明に係るOFDM受信装置の第2の実施形
態の構成を示すブロック回路図。
FIG. 8 is a block circuit diagram showing a configuration of a second embodiment of the OFDM receiver according to the present invention.

【図9】第2の実施形態のOFDM受信装置のAFC動
作を説明するための周波数特性図。
FIG. 9 is a frequency characteristic diagram for explaining the AFC operation of the OFDM receiver according to the second embodiment.

【図10】第2の実施形態のOFDM受信装置のAFC
動作を説明するためのフローチャート。
FIG. 10 shows the AFC of the OFDM receiver according to the second embodiment.
9 is a flowchart for explaining the operation.

【図11】従来の一般的なOFDM受信装置の構成を示
すブロック回路図。
FIG. 11 is a block circuit diagram showing a configuration of a conventional general OFDM receiver.

【図12】従来の可変周波数発振器に採用される発振回
路の構成を示す回路図。
FIG. 12 is a circuit diagram showing a configuration of an oscillation circuit employed in a conventional variable frequency oscillator.

【図13】従来のOFDM受信装置の周波数誤差、同期
再生に関する問題を説明するための周波数特性図。
FIG. 13 is a frequency characteristic diagram for explaining a frequency error and a problem related to synchronous reproduction of the conventional OFDM receiver.

【符号の説明】[Explanation of symbols]

1…信号入力端子 2…チューナ部 3,61…ミクサ 5,6…局部発振器 7…A/D変換器 8…デジタルフィルタ 9…同期再生回路 10…FFT回路 14,22,33,34…トランジスタ 17,31,46,47…容量素子(可変容量ダイオー
ド) 16,31,53,26,45…インダクタンス素子 12,28,40,41…発振出力端子 19,32,51…制御電圧入力端子 13,23,24,25,27,42,43,38,3
9…容量素子 49,50…抵抗 54…周波数誤差検出器 11…OFDM復調信号出力端子 20…搬送波 21…デジタルフィルタ通過帯域 63…マイコン 64,66,67,68,69,70…バス
DESCRIPTION OF SYMBOLS 1 ... Signal input terminal 2 ... Tuner part 3,61 ... Mixer 5,6 ... Local oscillator 7 ... A / D converter 8 ... Digital filter 9 ... Synchronous reproduction circuit 10 ... FFT circuit 14,22,33,34 ... Transistor 17 , 31, 46, 47 ... Capacitance element (variable capacitance diode) 16, 31, 53, 26, 45 ... Inductance element 12, 28, 40, 41 ... Oscillation output terminal 19, 32, 51 ... Control voltage input terminal 13, 23 , 24, 25, 27, 42, 43, 38, 3
9 Capacitance element 49, 50 Resistor 54 Frequency error detector 11 OFDM demodulation signal output terminal 20 Carrier 21 Digital filter pass band 63 Microcomputer 64, 66, 67, 68, 69, 70 Bus

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04B 1/26 H03J 7/02 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H04B 1/26 H03J 7/02

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ベース電極が接地ラインに接続されるトラ
ンジスタ素子と、 このトランジスタ素子のエミッタ電極と接地ラインとの
間に接続され、可変容量素子及び誘導素子を並列接続し
てなる並列共振回路と、 前記トランジスタ素子のエミッタ電極と前記並列共振回
路との間に接続される第1の容量素子と、 前記トランジスタ素子のベース電極と接地ラインとの間
に接続される第2の容量素子と、 前記トランジスタ素子のベース電極とコレクタ電極との
間に接続される第3の容量素子とを具備し、 前記並列共振回路に印加する制御電圧のレベル調整によ
り前記トランジスタ素子のコレクタから出力される信号
の周波数を変化させるようにしたことを特徴とする可変
周波数発振器。
1. A transistor element having a base electrode connected to a ground line, a parallel resonance circuit connected between an emitter electrode of the transistor element and the ground line, and having a parallel connection of a variable capacitance element and an inductive element. A first capacitor connected between the emitter electrode of the transistor element and the parallel resonance circuit; a second capacitor connected between a base electrode of the transistor element and a ground line; A third capacitor connected between a base electrode and a collector electrode of the transistor element, wherein a frequency of a signal output from the collector of the transistor element by adjusting a level of a control voltage applied to the parallel resonance circuit; A variable frequency oscillator characterized in that the variable frequency oscillator is varied.
【請求項2】それぞれ制御電極が接地ラインに接続さ
れ、一方の被制御電極が共に共通の電源ラインに接続さ
れ、他方の被制御電極が基準電位に接続される第1及び
第2のトランジスタ素子と、 前記第1及び第2のトランジスタ素子の他方の被制御電
極間に接続され、可変容量素子及び誘導素子を並列接続
してなる並列共振回路と、 前記第1及び第2のトランジスタ素子の制御電極と接地
ラインとの間にそれぞれ接続される第1及び第2の時定
数素子とを具備し、 前記並列共振回路を通じて前記第1及び第2のトランジ
スタ素子の他方の被制御電極に制御電圧を供給すること
で、前記第1及び第2のトランジスタ素子の一方の被制
御電極の少なくともいずれか一方から発振信号を得るよ
うにしたことを特徴とする可変周波数発振器。
2. A first and a second transistor element each having a control electrode connected to a ground line, one controlled electrode both connected to a common power supply line, and the other controlled electrode connected to a reference potential. A parallel resonance circuit connected between the other controlled electrodes of the first and second transistor elements and having a variable capacitance element and an inductive element connected in parallel; and controlling the first and second transistor elements. A first and a second time constant element respectively connected between the electrode and a ground line; and a control voltage applied to the other controlled electrodes of the first and second transistor elements through the parallel resonance circuit. A variable frequency oscillator, wherein an oscillation signal is obtained from at least one of the controlled electrodes of the first and second transistor elements by supplying the oscillation signal.
【請求項3】さらに、前記第1及び第2のトランジスタ
素子のそれぞれの一方の制御電極と制御電圧との間に接
続される第3及び第4の容量素子を備えることを特徴と
する請求項2に記載の可変周波数発振器。
3. The semiconductor device according to claim 1, further comprising third and fourth capacitors connected between one control electrode of each of said first and second transistor elements and a control voltage. 3. The variable frequency oscillator according to 2.
JP8222637A 1996-08-23 1996-08-23 Variable frequency oscillator Expired - Lifetime JP2879016B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8222637A JP2879016B2 (en) 1996-08-23 1996-08-23 Variable frequency oscillator
JP10295685A JPH11196064A (en) 1996-08-23 1998-10-16 Ofdm receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8222637A JP2879016B2 (en) 1996-08-23 1996-08-23 Variable frequency oscillator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10295685A Division JPH11196064A (en) 1996-08-23 1998-10-16 Ofdm receiver

Publications (2)

Publication Number Publication Date
JPH1065563A JPH1065563A (en) 1998-03-06
JP2879016B2 true JP2879016B2 (en) 1999-04-05

Family

ID=16785583

Family Applications (2)

Application Number Title Priority Date Filing Date
JP8222637A Expired - Lifetime JP2879016B2 (en) 1996-08-23 1996-08-23 Variable frequency oscillator
JP10295685A Pending JPH11196064A (en) 1996-08-23 1998-10-16 Ofdm receiver

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP10295685A Pending JPH11196064A (en) 1996-08-23 1998-10-16 Ofdm receiver

Country Status (1)

Country Link
JP (2) JP2879016B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10257116A (en) * 1997-03-11 1998-09-25 Nec Corp Orthogonal frequency converter
EP1137178A1 (en) * 2000-03-22 2001-09-26 Infineon Technologies AG Circuit comprising a filter and method for operating a circuit comprising a filter
DE10112773B4 (en) * 2001-03-16 2012-09-20 Rohde & Schwarz Gmbh & Co Kg Method for frequency and time synchronization of an OFDM receiver
US8483189B2 (en) * 2003-03-10 2013-07-09 Panasonic Corporation OFDM signal transmission method, transmission apparatus, and reception apparatus
JP2005323342A (en) * 2004-04-05 2005-11-17 Nippon Hoso Kyokai <Nhk> Transmitting system and receiving apparatus
JP5012271B2 (en) * 2007-07-10 2012-08-29 株式会社Jvcケンウッド Wireless communication device
JP2010068261A (en) * 2008-09-11 2010-03-25 Mitsubishi Electric Corp Cascode circuit
JP5701199B2 (en) * 2011-12-05 2015-04-15 三菱電機株式会社 Wireless communication apparatus and receiving apparatus
CN105450572B (en) * 2014-08-27 2018-12-25 华为技术有限公司 Ofdm system and its centre frequency method of adjustment
JP2016140020A (en) * 2015-01-29 2016-08-04 ラピスセミコンダクタ株式会社 Receiver and reception method thereof

Also Published As

Publication number Publication date
JPH1065563A (en) 1998-03-06
JPH11196064A (en) 1999-07-21

Similar Documents

Publication Publication Date Title
US5600680A (en) High frequency receiving apparatus
KR920002046B1 (en) Receiver
JP2879016B2 (en) Variable frequency oscillator
GB2120886A (en) A resonant circuit and/or oscillator
US4945313A (en) Synchronous demodulator having automatically tuned band-pass filter
US5712596A (en) Tunable crystal oscillator with harmonic output
KR840000112B1 (en) Televizion signal processing system
JP3469851B2 (en) Apparatus for tuning tuning voltage of tuning tuning resonance circuit
EP0660506A1 (en) FM Signal demodulator
JP3529644B2 (en) Tuner circuit of digital broadcast receiver
JP3902383B2 (en) Quadrature signal generation circuit
JP3885580B2 (en) VCO device, tuner and communication system using this VCO device
KR100333789B1 (en) High frequency module
JP3097679U (en) Intermediate frequency circuit
JP2964525B2 (en) FM demodulation circuit for satellite broadcast receiver
JP2644649B2 (en) Phase difference oscillation circuit
JP3430846B2 (en) Satellite receiver
KR100309097B1 (en) Method and apparatus of fine tuning for television receiver and method and apparatus of matching vsb signal
JP2600451Y2 (en) Receive signal mixing circuit
KR200355645Y1 (en) up-converter for digital television signal
JPH0856169A (en) Gain controller for receiver
JPH0362074B2 (en)
JPH118514A (en) Balanced oscillator
JPH0618292B2 (en) FM demodulator
EP1502351A2 (en) Quadrature demodulator using compensation of phase and amplitude imbalances

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110122

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110122

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120122

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 14

EXPY Cancellation because of completion of term