JP2855646B2 - パケット交換方法及び装置 - Google Patents

パケット交換方法及び装置

Info

Publication number
JP2855646B2
JP2855646B2 JP9899989A JP9899989A JP2855646B2 JP 2855646 B2 JP2855646 B2 JP 2855646B2 JP 9899989 A JP9899989 A JP 9899989A JP 9899989 A JP9899989 A JP 9899989A JP 2855646 B2 JP2855646 B2 JP 2855646B2
Authority
JP
Japan
Prior art keywords
packet
input
call
switch
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9899989A
Other languages
English (en)
Other versions
JPH0216837A (ja
Inventor
セルベル ミシェル
キンキ ジャン―ポール
レスパニョール アルベール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FURANSU
Original Assignee
FURANSU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FURANSU filed Critical FURANSU
Publication of JPH0216837A publication Critical patent/JPH0216837A/ja
Application granted granted Critical
Publication of JP2855646B2 publication Critical patent/JP2855646B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 （発明の背景） 本発明はパケット・スイッチングに関係している。特
に、非同期パケット（同期パケットも可能である）の経
路指定やネットワークに関係している。非同期時分割ス
イッチングは、これからの広帯域ISDN（Integrated Ser
vices Digital Network−統合サービス・ディジタル・
ネットワーク）（ISDN−WB）に適用されるさまざまな条
件、特に、適用性、柔軟性および発展性上の条件を満た
すのに一番適した既知のスイッチング技法である。この
技法は、任意のソース（source）出力にネットワークが
従えるようにする自己適合性を可能にするものである。
このことは、広帯域ネットワークに接続されることにな
る、異なる性質や性能を持つ多くのいろいろなソースが
あることを考えれば決定的な利点となる。それにもかか
わらず、同期時分割スイッチングでは、スイッチの性能
の向上、特に、バッファの待ち行列や高速処理のために
ディレー（遅延）を補償する上でスイッチング時間が極
めて短いことが望まれるのである。スイッチング時間を
短くするためには、スイッチはできるだけシンプルに設
計しなければならない。現在の回路組込み技術では、ハ
イ・レベルな「インテリジェンス」を持つネットワーク
に接続できるいろいろな端末を適正な価格で提供するこ
とが可能である。スイッチの動作を簡単にする方法は、
これらのインテリジェントな端末に、ネットワーク内の
パケットの経路を選択するための応答性を付与すること
であろう。そのようにすれば、スイッチの処理アルゴリ
ズムは非常に簡単なものになろう。すでに使用されてい
る大部分のスイッチに内蔵されている変換テーブルをサ
ポートするためのメモリの使用はさけられ、スイッチ内
のコントロール回路は２、３の高速論理統合回路を通じ
て得ることができる。
さらに、広帯域ネットワーク内の端末に接続されるユ
ーザ側の装置（installation）も問題を含んでいる。装
置には、小は加入者の装置から大はローカル・ビジネス
・ネットワークまでさまざまなサイズのものがあるこを
知っておく必要がある。
加入者の装置は、単一の端末の簡単な接続プラグか
ら、端末間の内部通信を可能にする本格的なミニスイッ
チング・ネットワークまで拡張できるのが望ましい。こ
れらのミニネットワークは適正なコストで使用可能でな
ければならないし、使い方が簡単でなければならない。
異なる装置間の均質性は、低コスト、簡単な使用法およ
び拡張性を保証する上で重要な条件である。採用する伝
送媒体、接続プラグおよびスイッチング技法は、異なる
装置の場合でも同じでなければならない。接続プラグは
標準化されているのが望ましい。すなわち、すべてのタ
イプの端末を接続できるのが望ましいのである。そうす
れば、ユーザは装置に変更を加えることなく自分の端末
の位置（location）を変更することができる。分散型バ
スと分散型スイッチ・リングあるいはチェーン・タイプ
のものが上記の装置に適しており、特に必要な配線を最
少限度にする点からその使用が望ましい。
同様に、ローカル・ビジネス・ネットワークは、端末
の拡張性と可搬性を保証しなければならない。同じく、
均質性がこれらの装置に対しても重要な条件である。さ
らに、ローカル・ビジネス・ネットワークは、ネットワ
ークに接続されている任意の端末とそのユーザを特定で
きなければならない。
（発明の目的） 本発明の主な目的はパケット経路指定の方式を提供す
ることである。この方式は、特に非同期パケット時分割
・スイッチング・ネットワークで実現され、このネット
ワークで使用されるスイッチの複雑さを軽減しそれらの
性能を高めるためにパケットの経路の選択のために接続
されている端末を活用する。さらには、ネットワークの
拡張を容易にすることも発明の目的の中に含まれる。
さらに、本発明の目的は、本発明によって具体化さ
れ、将来の広帯域ネットワークの背景内にある加入者の
装置やローカル・ビジネス・ネットワークのために設計
される方式を採用するスイッチング・ネットワークを提
供することである。
（発明の要約） このため、本発明を具体化している方式は、パケット
時分割スイッチング・ネットワークに接続される一番目
と二番目の双方向性接続マルチプレックス間のパケット
の経路指定が行えるように設計されている。このネット
ワークは、いくつかのスイッチと接続チェーン（パケッ
ト伝送のための双方向性幹線路を形成する）を有してい
る。各スイッチは、双方向性接続マルチプレックスを幹
線路につなげる。データ・パケットの送出前に行なうセ
ットアップの段階で、一番目と二番目のマルチプレック
スがそれぞれ一番目と二番目のコール・パケットを幹線
路を通じて送出する。これらのコール・パケットはすべ
ての接続マルチプレックスに送られるが、それは、一番
目と二番目のマルチプレックスを幹線路につなぐスイッ
チの間の最初と二番目の距離を測定するためである。最
初の距離と二番目の距離は、それぞれ、二番目の接続マ
ルチプレックスの到達するために最初のマルチプレック
スが送出するパケットがクロスするスイッチの数、およ
び最初の接続マルチプレックスに到達するために二番目
の接続マルチプレックスが送出するパケットがクロスす
るスイッチの数に相当する。コール・パケットには距離
ワードが含まれている。このワードは、パケット伝送開
始時にゼロに設定されており、その値は相当する距離の
測定のためにパケットがスイッチをクロスたびに１ずつ
増えていく。データ・パケットが伝送される通信段階で
は、測定された最初と二番目の距離に対応する距離ワー
ドが、上記のデータ・パケットの経路指定のために、一
番目の接続マルチプレックスから二番目の接続マルチプ
レックスへ（あるいはこの逆）伝送されるデータ・パケ
ットに含められる。データ・パケットに含められる距離
ワードの値は、パケットがスイッチをクロスするたびに
１だけ減少する。したがって、パケットがパケット・ア
ドレスに対応するスイッチの到達すると、パケットに含
まれている距離ワードの値はゼロになり、そのスイッチ
はパケットがそのスイッチに接続されている接続マルチ
プレックスに切り替えられるという通知を受ける。
この方式は、ツリー構造またはチェーン構造のネット
ワークもしくはネットワークの一部のために特に設計さ
れている。これらの構造では、高速パケット伝送幹線路
または好ましい伝送方向を形成するブランチを有する。
幹線路内のスイッチでは、データ・パケットが好ましい
方向に行くのかそれともブランチ・マルチプレックスの
方に行くのかという２つの可能性が存在する。データ・
パケットは、そのパケットに含まれている距離ワードの
値がゼロに達していなければ好ましい方向に沿って伝送
される。スイッチ上で、距離ワードの値がゼロになって
いれば、そのスイッチは、パケットが方向を変える、し
たがってブランチ・マルチプレックスの方へ送られると
いう通知を受ける。
本発明の方式を実現する、時分割スイッチング・ネッ
トワークの最初の実施例は１個のスイッチを含んでい
る。この場合、１は任意の整数である。これらのスイッ
チはチェーンに接続されて双方向性パケット伝送幹線路
を形成する。各スイッチは、双方向性接続マルチプレッ
クスを幹線路に接続し、以下のものを含んでいる： ・３個の入力マルチプレックスに入力パケットを検出
し、同期をとってそれらのパケットを送出する入力機構 ・入力機構に接続されていて、入力機構が送出したパケ
ットのマルチプレクシングを行なう機構 ・パケットを一時的に格納するバッファ・メモリ・バッ
ファ・メモリに周期的に読み込まれるパケットのデマル
チプレクシングを行い、次いで、それらのパケットを３
個の出力マルチプレックスに送出する機構 ・各入力パケットに含まれている距離ワードを処理し、
パケットに含まれている最初の信号ビットの相関関係で
パケットを切り替え、次いで、以下のことを示す機構：
チェーン幹線路におけるパケットの伝送方向、パケット
のタイプ（つまり、通信のセットアップ段階で送出され
るコール・パケットなのかあるいはデータ・パケットな
のか）、パケットに含まれている距離ワードの値、パケ
ットをあて先に送った送り元からパケットがクロスした
スイッチの数を示している距離ワード。この最初のネッ
トワークが加入者の装置に用いられる。
本発明の方式を実現する時分割スイッチング・ネット
ワークの二番目の実施例は、構造がチェーン・スター式
で、特にローカル・ビジネス・ネットワークに適してい
る。この二番目のネットワークは、Ｊ個のチェーン・サ
ブネットワーク（Ｊは任意の整数）と中央スイッチ（こ
のスイッチに各サブネットワークが双方向性接続マルチ
プレックスによって接続されている）とから構成されて
いる。サブネットワークとは上で定義した最初のネット
ワークのようなものである。最初と二番目のサブネット
ワーク内のスイッチにそれぞれ接続されている、最初と
二番目の接続マルチプレックスが送出するコール・パケ
ットは中央スイッチを通じてすべての接続マルチプレッ
クスに送られる。コール・パケットは、一番目、二番目
および三番目の距離ワードを含んでおり、それぞれ最初
と二番目の距離、および中央スイッチが行なうスイッチ
ングの相対アドレスを表わすために使用される。その距
離とアドレスは、距離ワードの形でデータ・パケットに
含まれており、通信時、中央スイッチにより、最初と二
番目の接続マルチプレックス間のパケットの経路指定に
使われる。
（実施例） 図１に示してある本発明で具体化されるネットワーク
の最初の実施例は、チェーン・タイプの加入者装置１
で、（たとえば非同期パケット時分割スイッチング・タ
イプの）公衆通信ディジタル・ネットワークに接続され
る。
加入者の装置１は、最大128個（Ｉ＝128）の同様の構
成のスイッチング・ノード（N0〜127）から構成されて
おり、双方向性マルチプレックス通信路Ｍによりチェー
ン接続される。装置１の任意のノード、たとえばN0は接
続マルチプレックス通信路Mrにより公衆ネットワークの
アクセス・インタフェース２に接続されている。したが
って、インタフェースＴは、ISDN−Ｗ内の加入者装置の
場合、CENELEC（欧州電子技術規格調整委員会−Europea
n Electronic Standardization Committee）によって標
準化される。残り127個（Ｉ−１＝127）のノードN1〜N1
27は端末を加入者の装置１に接続する。しかし、N1〜N1
27のうち１個またはいくつかのノードを別のチェーンに
接続すればチェーンが２本の加入者側のシステムを構成
することができる。この場合、能力が確実にアップする
ことになる。各端末は、CENELECによって現在標準化さ
れている万能端末接続インタフェースＳなどの適切なイ
ンタフェースを装備している。端末は、それぞれ、接続
マルチプレックス通信路Mrにより加入者の装置１の対応
するノードに接続される。識別番号NIが各端末について
いる。同様に、識別番号NIはアクセス・インタフェース
２にもついている。
それぞれ装置１のノードNpとNqの接続されている、加
入者の装置の２個の端末TdrとTdeとの通信を検討してみ
よう。ここでは、術語「端末」（terminal）は広い意味
で使われており、接続マルチプレックスを介してチェー
ン内のノードに接続されるすべての装置（equipmen
t）、端末自体、公衆ネットワークへアクセスするため
のアクセス・インタフェースあるいは装置の別のチェー
ン内のノードを指す。端末TdrとTdeがデータ・パケット
を送出するという通信に先だって、通信のセットアップ
段階またはコール段階が生成する。この段階のときに、
端末TdrとTdeはお互いにコール・パケットPAを送り合っ
て通信に必要なすべてのデータを決定し交換する（exch
ange）する訳である。
一般的に言って、装置１において、また後で説明する
本発明の二番目の実施例においても、コールPAパケット
またはデータPDパケットを送出する端末が、方向ビット
BSをパケットに置くことによってチェーン内の伝送方向
を決める。
コール段階時、３個のパケットPA1、PA2およびPA3
が、発呼側端末Tdrと被呼側端末Tdeとの間で伝送され
る。パケットPA1とPA3は端末Tdrによって端末Tdeに送ら
れる。パケットPA2は端末Tdrによって端末Tdrに送られ
る。すべてのコール・パケットは、図２に示されている
ように類似の構造を持っている。示されている構造は、
特別に装置１に適用されていない。それは、より一般的
な構造で、より複雑なネットワークにも向いており、特
に後述する二番目の実施例に向いている。図２を参照す
ると、コール・パケットは36個のオクテットから構成さ
れているのがわかる。この場合、最初の６ワードM0〜M5
（各ワードは18ビット）だけが重要である。図２には、
コール・パケットのワードM0〜M5だけが示されている。
ワードM0には、ヘッダとして２個の信号ビットBPAとBS
とが含まれている。空きスロットは装置１には使用され
ず、三番目の信号ビットに使用される。また、ワードM0
では、４ビットと８ビットの領域がそれぞれ一番目と二
番目のフィールドch1とch2になっている。ビットBPA
は、「１」のとき、パケットがコール・パケットである
ことを示す。ワードM0のフィールドch1は装置１には使
用されない。ワードM0の二番目のフィールドch2は仮想
回路番号NCV（後述）を含むように説明されている。ワ
ードM1には、最初と二番目の距離ワードのフィールドch
1とch2がある（各フィールドは８ビット）。ワードM1の
フィールドch2は、パケットPAの送出時「0000000」に初
期設定されている距離Ｄを含むように設計されている。
ワードM1のフィールドch2は装置１には使用されない。
ワードM2には12ビットのフィールドがある。このフィー
ルドには、コール・パケットPAを送出した被呼側端末
（後でソースと呼ばれる端末）の識別番号NIが入る。ワ
ードM3にも12ビットのフィールドがある。このフィール
ドには、あて先端末（後で受け手と呼ばれる）の識別番
号NIが入る。同じように、M4の12ビットのフィールド
は、端末の識別番号NIを含むように設計されている。ワ
ードM5には、４、７および７ビットの領域には、それぞ
れ、一番目、二番目および三番目のフィールドch1、ch2
およびch3がある。一番目と三番目のフィールドch1とch
3は装置１には使用されない。二番目のフィールドch2
は、ソースからあて先までのパケットPAの距離Ｄを含む
ように設計されている。
ワードM1のフィールドch1の内容は、つねに、コール
・パケットPAを送出したソースが接続されるスイッチン
グ・ノードに関係した、チェーン内のコール・パケット
PAの距離を示している。もっと正確に言うと、この内容
は、つねに、ソース・ノードを起点としてコール・パケ
ットPAがクロスしたノードの数（術語「距離」が示すノ
ードの数）を示している。このため、ワードM1のフィー
ルドch1に含まれている、ゼロに初期設定されていた距
離Ｄは、スイッチング・ノードがチェーン内を伝送され
るコール・パケットPAによってクロスされるたびに、１
だけ増えてゆく。したがって、コール・パケットPAがそ
のあて先の到達すると、ワードM1のフィールドch1はコ
ール・パケットPAが伝送されたソースからあて先までの
距離Ｄを示すことになる。
コール段階は、まず、発呼側端末Tdrがコール・パケ
ットPA1を送出することから始まる。コール・パケットP
A1はすべての端末に送られるはずである。
パケットPA1の目的は、被呼側端末Tdeにコールを知ら
せ、同時に端末Tdrから端末Tdeまでの距離Ｄ（dr−de）
を決めることでる。この距離Ｄ（dr−de）は、端末Tdr
から端末Tdeまでのデータ・パケットPDの経路指定に使
われる。端末TdrによるパケットPA1の送出時に、ビット
BPAは「１」に設定され、方向ビットBSは、たとえば、
「０」に設定される。ワードM1とM2は、それぞれ、発呼
側端末Tdrの識別番号NIdrと被呼側端末Tdeの識別番号NI
deを含んでいる。コール・パケットPA1はまずノードNp
によって受理される（図１を参照）。ノードNpは、端末
Tdrの識別番号NIdrを内部レジスタに格納し、ワードM1
のフィールドch1に含まれている距離ｄの値を１だけ増
やし、BS＝９を方向としてノードN(p+1)にパケットPA1
を送出する。ノードN(p+1)はパケットPA1を受け取り、
ワードM1に含まれている距離Ｄの値を１だけ増やし、そ
のノードに接続されている端末へ、また方向がまだBS＝
０になっているノードN(p+2)へパケットPA1を送出す
る。パケットPA1が連続的に伝送されていく、チェーン
内のノードN(p+2)とこれに続くノードはノードN(p+1)の
場合と同じ動作を行なう。したがって、パケットPA1は
漸次すべての端末に送られていき、ワードM1のフィール
ドch1に含まれている距離Ｄの値はパケットPA1がチェー
ンを伝送していくにつれて漸次増えていく。パケットPA
1がチェーン内の伝送を終え、ノードNpに戻ってくる
と、ノードNpはメモリに格納されている番号からそのパ
ケットを識別する（この番号NIdrはパケットPA1がチェ
ーン全体を回ったということを示している）。そのとき
にはパケットPA1はすべての端末に送られており、ノー
ドNpはそのパケットを再びノードN(p+1)に送らずに除去
する。パケットPA1を受け取ったときに、ノードNpに接
続されている端末は、ワードM3に含まれている番号NIde
から自分自身を被呼側端末Tdeと認識する。受理された
パケットPA1は、ワードM1のフィールドch1に距離Ｄ（dr
−de）を含んでいる。たとえばノードNpがノードN(p+4)
であると仮定すれば、距離Ｄ（dr−de）は0000101＝ｑ
−ｐ＋１＝５に等しくなる。受理されたパケットPA1に
応答して、端末Tdeはコール・パケットPA2を送出する。
コール・パケットPA2の目的は、端末Tdeから端末Tdr
までの距離Ｄ（de−dr）を決めることである。コール・
パケットPA2は、「１」に設定されたビットBPAとたとえ
ば「０」に設定された方向ビットBSを含んでいる。端末
TdeによるパケットPA2の送信時、ワードM2とM3は、それ
ぞれ、識別番号NIdeとNIdrを含んでいる。ワードM1のフ
ィールドch1に含まれている距離Ｄの値はゼロに初期設
定される。この値は、パケットPA2がチェーン内を伝送
されていくにしたがい漸次増えていく。ワードM5のフィ
ールドch2は発呼側Tdrに送られる距離Ｄ（dr−de）＝５
を含んでいる。パケットPA2はノードNpによってチェー
ン内を伝送される。ノードNpは、ワードM2に含まれてい
る端末Tdeの番号NIdeをメモリに格納する。パケットPA1
のように、パケットPA2はチェーン全体を回り、すべて
の端末に送られる。端末Tdrは、受理したパケットPA3の
ワードM3に含まれている自分の識別番号NIdrを読み取
り、自分がパケットPA2のあて先であることを認識す
る。次いで、ワードM1とM5のそれぞれのフィールドch1
とch2が読みとられる。ワードM5のch2には距離Ｄ（dr−
de）＝５が入っている。距離Ｄ（dr−de）＝５は端末Td
rによりメモリに格納される。ワードM5のフィールドch1
には距離Ｄ（de−dr）＝Ｉ−（ｑ−ｐ）＋１＝1111101
＝125が入っている。距離Ｄ（de−dr）＝125は端末Tde
に送られる。
コール・パケットPA3の唯一の目的は、距離Ｄ（de−d
r）＝125を端末Tdeに送ることである。パケットPA3はパ
ケットPA1の場合と同じように端末Tdrによって送出さ
れ、すべての端末に送られる。パケットPA3のワードM5
のフィールドch2には、端末Tdeに送られる距離Ｄ（de−
dr）＝125が入っている。必要に応じ、コール・パケッ
トPA3はデータ・パケットPDと取り替えることができ
る。データ・パケットPDは距離Ｄ（dr−de）＝５を含ん
でいるラベル・フィールド、および伝送される距離Ｄ
（de−dr）＝125を含んでいる情報フィールドから構成
されている。
データ・パケットPDの構造を図３に示す。この構造
は、図２に示してあるコール・パケットの構造の場合の
ように、例として示してある。
図３を参照すると、データ・パケットPDは、４オクテ
ットのラベル・フィールドと32オクテットの情報フィー
ルドから構成されているのがわかる。ラベル・フィール
ドは、信号ビットBPAとBS、３つ目の信号ビットのため
の空きスロット、サブフィールドch1、ch2、ch3およびc
h4から構成されている。サブフィールドch1とch2は、コ
ール・パケットPAのワードM0のフィールドch1とch2に類
似している。それらのザブフィールドはそれぞれ４ビッ
ト８ビットである。サブフィールドch1は装置１に使わ
れない。サブフィールドch2は仮想回路番号NCVを含むよ
うに設計されている。ザブフィールドch3とch4は、コー
ル・パケットPAのワードM1のフィールドch1とch2に対応
する。フィールドch1は、コール段階時に決められる距
離Ｄ（２の補数で表わされる負の値は２）を含んでい
る。フィールドch2は使用されない。
データ・パケットPDでは、ビットBPAは０に設定さ
れ、方向ビットBSは、通信の間中、コール段階のときと
同じ設定に保たれる。つまり、ここではBS＝０である。
データ・パケットPDを端末にTdeに伝送するために、
端末Tdrは、ビットBPAとBSを設定し、パケットPDのサブ
フィールドch3に、２の補数である距離Ｄ（dr−de）＝0
000101に等しい距離▲▼２＝1111011
を入れる。パケットPDは端末TdrによりノードNpに送ら
れる。このノードは距離▲▼２を１だ
け増やし、パケットPDをノードN(p+1)に送る。ノードN
(p+1)は同じことを行い、そのパケットをノードN(p+2)
に送る。ノードN(p+2)はそのパケットをノードN(p+3)に
送る。このようにして同じようなことが連続的に続いて
いく。パケットPDはチェーン内をノードからノードへ伝
送されていき、各ノードがクロスされるたびに距離▲
▼２が１だけ増えていく。パケットPDが
ノードNq＝N(p+4)に到達すると、ノードNqでの増加の
後、距離▲▼２の値は0000000にな
り、ノードNqはパケットPDがそれに向けられており、パ
ケットPDを端末Tdeに切り替えなければならないという
ことを検出する。同じようにしてデータ・パケットPDは
端末Tdeから端末Tdrへ伝送される。パケットPDのch3ラ
ベル・サブフィールドに入っている距離▲
▼２＝0000011は各ノードがクロスされるたびに増
えていく。そして、パケットが目的先ノードNpに到達す
ると、ノードNpによる増加の後、距離▲
▼２の値は0000000になる。この値▲
▼２＝0000000を検出すると、ノードNpはパケットPD
を端末Tdrに切り替える。
装置１に接続されている最初の端末と公衆ネットワー
クにも接続されている別の加入者側装置内の二番目の端
末との間で公衆ネットワークを使って通信を行なう場
合、もし公衆ネットワークが同期時分割スイッチング・
タイブのものであれば、最初の端末とアクセス・インタ
フェース２との間で交換される（exchanged）コール・
パケットPAとデータ・パケットPDは仮想回路番号NCVを
含んでいる。番号NCVはラベルで、最初の端末から二番
目の端末へ伝送されるパケットが通過する（公衆ネット
ワーク内にある）仮想回路を示している。番号NCVは、
最初、公衆ネットワークを通って最初の端末に伝送され
るパケットによって運ばれる、最初の端末は、受理した
パケットが含んでいる番号NCVを回収し、その番号をそ
の端末が送出し、インタフェース２と公衆ネットワーク
内にあり番号がNCVである仮想回路とを通じて二番目の
端末に伝送されるコール・パケットPAとデータ・パケッ
トPDに含ませる。
図４を参照すると、スイッチング・ノードNi（ｉは０
とＩ−１＝127とで構成されるインデックス）はできれ
ばパラゴナル変換タイプのスイッチで構成するのが望ま
しい）、入力パケットに対してパラレル／ダイアゴナル
変換（パラゴナル変換）を行い、出力パケットに対して
は逆の変換、つまりダイアゴナル／パラレル変換を行な
うために回転マトリクスを含んでいるのがわかる。N
iは、基本的には、タイム・ベースBTN、同期／調整回路
CSAN、入力回路マトリックスMREN、パケット・バッファ
・メモリMPN、出力回転マトリックスMRSN、および制御
回路CCNから構成されている。
タイム・ベースBTNは、クロックHOR、シーケンス・カ
ウンタCTS、およびデコーダDECから構成されている。ク
ロックHORは、バイト・リズム・クロックＨと周波数が
クロックＨの周波数の２倍であるクロック2Hを生成す
る。クロックＨと2Hはバッファ・メモリMPNに出力さ
れ、バッファ・メモリMPN内のパケットの書込みと読出
しのシーケンスを制御する。
シーケンス・カウンタCTSはクロックＨを受け取り、
バッファ・メモリMPNと制御回路CCNに含まれる黄泉出し
アドレスの待ち行列FL0、FL1およびFL2の入力部とにパ
ケット・書込みアドレスAENを定期的に出力する。カウ
ンタCTSの少なくても２つの出力部が２芯マルチプレク
シングENの選択バスへ接続されている。バスENは、カウ
ンタCTSによって出力され、時間間隔を決め、それぞ
れ、３つの入力マルチプレックスE0、E1およびE2、なら
びに３つの出力マルチプレエックスS0、S1およびS2に付
属する３つのマルチプレックス・アドレス00、01および
10を伝送する。マルチプレックスE0とS0、E1とS2、およ
びS1とE2は、それぞれ、ノードNiを端末にリンクする双
方向性接続マルチプレックスMr、ノードNiをノードN
(i-1)にリンクする双方向性マルチプレックスＭ、およ
びノードNiをノードN(i+1)にリンクする双方向性マルチ
プレックスＭを形成する。
バスENは、デコーダDECの入力部、同期／調整回路CSA
Nおよび回転マトリックスMRENの回転を制御する入力部
に接続されている。デコーダDECが、その入力部で、マ
ルチプレックス00、01および10のアドレスを検出する
と、それぞれ、３つの入力部から、「１」に設定された
信号St0、St1およびSt2を出力する。バスＮは、バスE
Nの場合とは逆の順序で、マルチプレックス10、01およ
び00のアドレスを伝送する。バスＮは、制御回路CCN
に含まれているマルチプレクサMXの制御入力部と出力回
転マトリックスMRSNとに接続されている。
回路CSANの機能は、マルチプレックスE0、E1およびE2
が伝送する入力パケットを受け取り、同期を取り、パケ
ットを並べ、それらを96ビットずつ並列で、バスENが伝
送するマルチプレックスのアドレス00、01および10の制
御の下で、入力回転マトリックスMRENに送出する。入力
マルチプレックスE0、E1およびE2からの、96ビットから
構成されるグループ３つが、それぞれ、回路CSANによ
り、入力回転マトリックスMRENの３つの入力ポートC0、
C1およびC2にt0、t1およびt2のタイム・インターバルで
送出される。
入力回転マトリックスMRENは、１サイクル０→２の円
順列（circular permutation）を行い、パケットをダイ
アゴナル形式で３つの出力ポートD0、D1およびD2を介し
て96呼の並列出力部に送る。コール・パケットの18ビッ
トうち最初の５ワードはすべて単一のタイム・インター
バルでポートD0の最初の90個の出力部に送られる。その
情報は、ポートD0の最後に残った６個の出力部、および
普通に経路指定が行なわれているポートD1とD2によって
もたらされる。36オクテット＝96×３ビットから構成さ
れるデータ・パケットPDは、ダイアゴナル形式でポート
D0〜D2から出力される。パケットPDが入力マルチプレッ
クスE0から出力されたと仮定すれば、パケットPDの最初
のビット・グループはタイム・インターバルt0でポート
D0から、二番目のビット・グループはタイム・インター
バルt1でポートD1から、最後のビット・グループはタイ
ム・インターバルt2でポートD2から出力される。
ポートD0の最初の２つの出力部にあるビットBPAとB
S、および入力コール・パケットPAの場合にポートD0の3
7番目〜48番目にあるソースの識別番号NIは、制御回路C
CNとバッファ・メモリMPNの最初の対応するポートの入
力部に送られる。ポートD0の19番目〜25番目の出力部に
あり、値が増える距離Ｄ、２はもっぱら回路CCNに送
られる。しかし、装置１に対して有効ではないポートD0
の三番目の出力部は回路CCNに接続されている。この三
番目の出力部は、後で述べる本発明の二番目の選好実施
例に対して三番目の信号ビット/Aを出力する。ポート
D0の残っている出力部すべてはバッファ・メモリMPNの
最初の入力ポートの対応する入力部に接続される。制御
回路CCNは、距離Ｄ、２が与えられると、距離Ｄ＋
１、２＋１を出力する。この距離Ｄ＋１、２＋１
は、バッファ・メモリMPNに書き込まれている入力パケ
ットの対応する距離のフィールドに含められることにな
るバッファ・メモリMPNの最初の入力ポートの対応する
入力部に送られる。マトリックスMRENのポートD1とD2
は、それぞれ、バッファ・メモリMPNの二番目と三番目
の入力ポートに接続される。
バッファ・メモリは、96ビットのメモリ・セルから成
る３つのバッファ・サブメモリと読出しアドレス指定回
路（表示されていない）とから構成されている。パケッ
トの３つのビット・グループは、それぞれ、メモリ内の
３つのバッファ・サブメモリに、ダイアゴナル形式で格
納される。最初のグループは最初のバッファ・サブメモ
リのアドレス・セルAENに、二番目のグループは二番目
のバッファ・サブメモリのアドレス・セルAEN＋１に、
三番目のグループは三番目のバッファ・サブメモリのア
ドレス・セルAEN＋２に、それぞれ格納される。読出し
アドレス指定回路の役割は、制御回路CCNが出力した読
出しアドレスALNからアドレスALN＋１とALN＋２とを生
成することである。出力回転マトリックスMRSNに送出さ
れるパケットを読みだすために、アドレスALN、ALN＋１
およびALN＋２は、それぞれ、一番目、二番目および三
番目のバッファ・サブメモリに送られる。
マトリックスMRSNは、１サイクル２→０の円順列を行
なう。これらの円順列は、逆のパラゴナル変換を行い並
列にパケットを送出するために、入力回転マトリックス
MRENが行なった円順列とは逆の方向で行なわれる。出力
パケットは、バッファ・メモリMPNの３つの出力ポート
からそれらに対応するマトリックスMRSNの３つの入力ポ
ートF0、F1およびF2に送られる。３つの出力ポートG0、
G1およびG2は、それぞれ、３つの出力マルチプレックス
S0、S1およびS2にパケットをグループ単位（１グルー
プ:96ビット）で送出する。出力パケットのビットを直
列化するために、パラレル／シリアル・コンバータP/S
0、P/S1およびP/S2は、それぞれ、ポートG0、G1およびG
2、ならびにそれらのポートに対応する出力マルチプレ
ックスS0、S1およびS2の間に挿入される。
制御回路CCNは、読出しアドレス待ち行列回路FLN、距
離値増加回路CID、コール時経路指定制御回路CPA、およ
びセットアップ通信経路指定制御回路CCEから構成され
ている。
読出しアドレス待ち行列回路FLNは、タイプがFIF0で
ある３つの待ち行列FL0〜FL2、各OU0、OU1およびOU2に
２つの入力部があるORタイプの３つの論理ゲート、なら
びにマルチプレクサMXから構成されている。
待ち行列F0〜F2は、それぞれ、出力マルチプレックス
S0〜S2に関連している。各待ち行列は、パケットが到着
した順序で、そのアドレスを、相当する出力マルチプレ
ックスに送られるパケットが格納されている、セルから
構成されるバッファ・メモリMPNに格納する。すべての
待ち行列は、入力時に、タイム・ベースBTNが出すアド
レスAENを受け取る。ゲートOU0〜OU2を通じて、待ち行
列FL0〜FL2は、それぞれ、コール時に回路CPAが出す経
路指定制御信号CA0a〜CA2aを受け取り、通信時に回路CC
Eが出す経路指定信号CA0b〜CA2bを受け取る。「１」に
設定されている経路指定制御信号は、そのデータ入力分
に遅られるアドレスAENの該当する待ち行列へのローデ
ィングを制御する。出力時に、３つの待ち行列は、それ
ぞれ、マルチプレクサMXの３つの入力ポートの接続され
る。出力時に、マルチプレクサMXは多重化され送られて
きた読出しアドレスALNをバッファ・メモリMPNに送る。
距離値増加回路CIDは、Ｉ＝128モジューロ加算器、A
D、および７入力ORゲートOU3から構成されている。加算
器ADは、その最初の並列入力時に、マトリックスMRENの
ポートD0が出した距離Ｄ、２を受け取り、二度目の入
力時に距離Ｄ、２に加えられる＋１増分を受け取る。
加算器ADは、出力時に、距離Ｄ＋１、２＋１を出す。
この距離値はゲートOU3の入力部とバッファ・メモリMPN
の一番目の入力ポートに送られる。ゲートOU3は、距離
Ｄ＋１、２＋１が値0000000に等しくなると検出を行
なう。ゲートOU3は、活動状態「０」の信号▲▼は
コール時経路指定制御回路CPAとセットアップ時通信経
路指定制御回路CCEに送られる。コール時経路指定制御
回路CPAは以下から構成されている：レジスタRG、ワー
ド・コンパレータCP、入力部が３個でタイプがANDの論
理ゲートET0、コール時経路指定論理回路LAA、入力部が
２個でタイプがそれぞれANDの３個の論理ゲートET1〜ET
3、および入力部が３個でタイプがANDの論理ゲート。
レジスタRG、コンパレータCPおよびゲートET0は、コ
ール・パケットPAを送出しその入力コール・パケットが
自分から送出されたパケトでありチェーン内での伝送が
首尾よく完了したかどうかを調べるためにその番号NIを
各入力コール・パケットの識別番号と比較する接続端末
の識別番号をメモリに格納するためのものである。レジ
スタRGは、並列入力時に、入力コール・パケットPAに含
まれるソースの番号NIを受け取る。番号NIはコンパレー
タCPの最初の並列入力部にも印加される。レジスタRG
（このレジスタを通じてメモリに格納されている番号NI
が出力される）の並列入力部はコンパレータCPの二番目
の入力部に接続されている。ゲートET0は、入力コール
・パケットが接続端末から直接出てチェーン内を伝送し
たときにレジスタRG内にある番号NIの格納を制御する。
ゲートET0は、一番目、二番目および三番目の入力時
に、それぞれ、ビットBPA、信号St0および補完的なバイ
ト・リズム信号を受け取り、出力時に、レジスタRGに
ローディング制御信号を出す。「１」に設定されている
ビットBPAと信号St0は、入力パケットが端末に接続され
ているマルチプレックスE0から出たコール・パケットPA
であることを示す。信号はゲートET0が出したローデ
ィング制御の同期を取る。ノードNiに接続されている端
末が送出したコール・パケットPAがチェーン内を一巡り
し、入力マルチプレックスE1あるいはE2によってノード
Niに送られると、このコール・パケットPAは、活動状態
「０」に設定されている信号▲▼を連続的に出すコ
ンパレータCPによって検出される。
ゲートET4は、ゲートET1〜ET3の開閉を制御する。こ
れらのゲートを通じ、コール時経路指定論理回路LAAを
介して、書込みアドレス待ち行列FL0〜FL2に入る制御信
号CA0a〜CA2aが送出される。ゲートET4は、二番目およ
び三番目の入力時に、それぞれ、距離値増加回路CIDが
出す信号BPAおよび▲▼を受け取る。したがって、
▲▼＝０、BPA＝Ｃ、または▲▼＝０の場合、
ゲートET1〜ET3はクローズし、回路CPAは制御信号CA0a
〜CA2aを待ち行列FL0〜FL2に出力しない。チェーンを一
回りしたコール・パケットPA（BPA＝１と▲▼．▲
▼＝０）は除去され、それぞれのアドレスは待ち行
列にロードされない。通信のセットアップが完了する
と、ビットBPAは「０」に設定され、回路CPAは制御信号
CA0a〜CA2aを抑止するゲートET1〜ET3をクローズして非
活動状態になる。
コール時経路指定論理回路CPAは、ビットBSと信号St0
〜St2との相関関係で制御信号CA0a〜CA2aを生成する。
図７に示してあるビット/Aと信号ACは装置１には使用
されない。回路LAAの該当する入力部が切り離される。
論理回路LAAの真理値表は図５に示してある。この表
は、図１〜３を参照した折りに説明したコール・モード
でのノードの動作を表わしている。特に、間違った値が
入力マルチプレックスに対応していない方向ビットBSを
入力パケットが持っているときの動作を表わしている。
セットアップ時通信経路指定制御回路CCEは、ビットB
PAとBSおよび信号ZEとSt0〜St2との相関関係で経路指定
制御信号CA0b〜CA2bを生成する。回路CCEは、入力部が
２個でタイプがANDのゲート６個（ET5〜ET10）、入力部
が２個でタイプがORのゲート３個（OU4〜OU6）および論
理インバータ３個（IN0〜IN2）３個から構成されてい
る。
ビットBPA、インバータIN0を介して、ゲートET5〜ET1
0の最初の入力部に印加される。ビットBSは、ゲートET1
0の二番目の入力部に直接に、インバータINIを介してゲ
ートET9の二番目の入力部に印加される。信号▲▼
はゲートET6とET8の二番目の入力部に直接に、インバー
タを介してゲートET5とET7の二番目の入力部に印加され
る。信号St0はゲートET9とET10の三番目の入力部に、信
号St1はゲートET7とET8の三番目の入力部に、および信
号St2はゲートET5〜ET6の三番目の入力部に印加され
る。ゲートET7、ET9およびET10の出力部は、それぞれ、
ゲートOU4、OU5およびOU6の一番目の入力部に接続され
る。ゲートET5、ET8およびET6の出力部は、それぞれ、
ゲートOU4、OU5およびOU6の二番目の入力部に接続され
る。出力時に、ゲートOU4〜OU6は、それぞれ、信号CA0b
〜CA2bを出力する。待ち行列FL0〜FL2内の書込みアドレ
スAENのローディングを制御するために、信号CA0b〜CA2
bは、それぞれ、回路FLN内のゲートOU0〜OU2の二番目の
入力部に印加される。ビットBPA＝０は、入力パケット
がデータ・パケットPDであることを示す。ビットBPA＝
０は、ゲートET5〜ET10をオープンして回路CCEの動作を
起動する（authorize）。信号▲▼＝０、つまり2
1＝0000000の場合、ゲートET5とET6は、マルチプレック
スE2とノードN(i+1)から端末にリンクしているマルチプ
レックスS0までの入力パケットの経路を、信号▲▼
＝１、つまり２＋１≠0000000の場合、マルチプレッ
クスE2とノードN(i+1)から（ノードN(i-1)にリンクして
いる）マルチプレックスS2までの入力パケットの経路を
制御する。信号▲▼＝０の場合、ゲートET7EとT8
は、マルチプレックスE1とノードN(i-1)からマルチプレ
ックスS0までの入力パケットPDの経路を、信号が▲
▼＝１の場合、マルチプレックスE1とノードN(i-1)から
（ノードN(i+1)にリンクしている）マルチプレックスS1
までの入力パケットPDの経路を制御する。方向ビットBS
＝１の場合、ゲートET9とET10は、マルチプレックスE0
と端末からマルチプレックスS2までの入力パケットPDの
経路を、ビットBS＝０の場合、マルチプレックスE0と端
末からマルチプレックスS1までの入力パケットPDの経路
を制御する。
図６を参照すると、ネットワークの二番目の実施例
は、基本的に、端末A0〜A15を接続する16本（Ｊ＝16）
のチェーン、および２個の中央スイッチCT1とCT2から構
成されているのがわかる。二番目の実施例は、チェーン
・スター型の構造を持ち、特にローカル・ビジネス・ネ
ットワーク向けに設計されている。
チェーンA0〜A15は、図１に示してある装置を形成す
るチェーンに類似している。各チェーンは最大128個の
ノード（N0〜N127）から構成されている。どのチェーン
Aj（ｊは０〜15の整数インデックス）の場合でも、チェ
ーンの任意の２つのノードは、それぞれ、中央スイッチ
CT1とCT2にリンクされる。残ったノードは、端末にリン
クされる。ローカル・ネットワークを公衆ネットワーク
につなぐために、図１に示してあるインタフェース２の
ような、公衆ネットワークへのアクセス・インタフェー
スを１つまたはいくつか提供することができる。図６に
は、中央スイッチCT1とCT2にそれぞれリンクしている２
つのインタフェース21と22を示してある。
中央スイッチCT1とCT2は類似しており、ロード・シェ
アリング・モードで動作する。トラヒックが低い別の実
施例の場合、ネットワークは２個の中央スイッチではな
く１個の中央スイッチを使用する。
装置１の場合のように、発呼側端末Tdrと被呼側端末T
deとの間で行なわれる通信のセットアップに先だって、
これらの端末間では、データ・パケットPDの送出に必要
な距離を決めお互い通信を行なうために３つのコール・
パケットPA1、PA2およびPA3の送受信が行なわれる。
図７に示してあるように、この二番目の実施例は、ビ
ットBPAとBSの他に、ワードM0に含まれる三番目の信号
ビット/Aを含んでいる。ビット/Aは、チェーンAjを
流れるコール・パケットPAを２つのカテゴリに分類する
場合に使用する。「０」に設定されたビット/Aを持つ
コール・パケットPAは、チェーンに接続されているソー
スによって送出され、そのチェーン内を流れる。これら
のパケットPA、/A＝０はまずスイッチCT1とCT2に送ら
れる。すると、それらのスイッチは、それぞれのパケッ
トのビット/Aを１に設定してからAjを含んでいるチェ
ーンすべてにそれらのパケットPA、/Aを送る。チェー
ンAjでは、パケットPA、/A＝１は、接続端末すべてに
送られ、チェーンを一回りした後で除去される。ワード
M0のフィールドch1は、中央スイッチが行なうスイッチ
ングを表わす、４ビットの距離DESを含むように設計さ
れている。ワードM1のフィールドch1とch2は、それぞ
れ、距離DCDとDCA（それぞれ７ビットから構成される）
を含むように設計されている。距離DES、DCDおよびDCA
は、ソースによるパケットの送出時、ゼロに初期設定さ
れている。ソースが接続されている出発チェーン（depa
rture chain）では、距離DCDは、ソースにリングしてい
るノードとパケットPAが切り替えられる中央スイッチに
リンクしているノードとの間の距離を表わす。あて先が
接続されている到着チェーンでは、距離DCAは、中央ス
イッチ（このスイッチによりパケットPAがチェーン内を
流れる）にリンクしているノードとあて先にリンクして
いるノードとの間の距離を表わす。ワードM4は、ワード
M2の場合のように、ソースの識別番号NIを含んでいる。
フィールドch1、ch2およびch3は、それぞれ、前のコー
ル・パケットが決める距離DEC、DCDおよびDCAを含むよ
うに設計されている。
図８のように、ソースが行なう送出時に、データ・パ
ケットPDは、そのラベル・フィールドに２の補数である
距離DES、DCDおよびDCAに対応する距離▲▼２、
▲▼２および▲▼２を含んでいる。
図９には、例として、出発チェーンに接続された発呼
側端末Tdrが、到着チェーンAaに接続された被呼側端末T
deに送出する最初のコール・パケットPA1とデータ・パ
ケットPDに関係するパッチ（patch）を示してある。
ビット/Aがゼロであるコール・パケットPA1は端末T
drにリンクしているノードNDRによってチェーンAdに送
出される。パケットPA1はチェーンを流れ（cover）、ゼ
ロに初期設定されている距離DCDは、各ノードがクロス
されるたびに１だけ増える。パケットPA1は、この段階
では、チェーンに接続されているその他の端末に送られ
ることはない。パケットPA1は、ノードNd1とNd2により
これらのノードにそれぞれリンクしているスイッチCT1
とCT2に送出される。パケットPA1がチェーンAdを一回り
した後ノードNbrに戻ってくると、ノードNdrによって除
去される。このノードは、チェーンAdにパケットPA1を
送出するときに、メモリに格納されているパケットの識
別番号NIを認識し、パケットがチェーンを一回りした後
距離DCD＝0000000も検出する（この場合、チェーンは12
8個のノードを含んでいる）。スイッチCT1とCT2はビッ
ト/Aを１に設定し、ワードM1の距離フィールドch1とc
h2の内容、つまり距離DCDとDCAをインバート（invert）
し、ワードM2のソース番号NIをそのスイッチに属す識別
番号NIに替え、そのパケットPA1、/A＝１、すべての
チェーンA0〜A127に送る。中央スイッチにより送られた
パケットPA1、/A＝１の各々は、スイッチがパケット
に含めたそれぞれの距離DESを含んでいる。
スイッチCT1とCT2がそれぞれ送出する２つのコール・
パケットPA1、/A＝１は、それらのスイッチにリンク
しているチェーンAaのそれぞれのノードNa1とNa2によっ
て受け取られる。ノードNa1とNa2は、それぞれ、受け取
ったパケットに含まれているスイッチの識別番号NIをメ
モリに格納する。次いで、それらのノードNa1とNa2は２
個のパケットPA1をチェーンAaに送出する。その２個の
パケットはチェーンAaを流れ（cover）、接続端末すべ
てに送られる。パケットPA1がノードをクロスすると、
ゼロに初期設定されており、現在ワードM1のフィールド
ch1に含まれている距離DCAは１だけ増える。被呼側端末
Tdeは、コール・パケットPA1を識別するが、このパケッ
トはそれのワードM3に含まれているあて先番号NIから被
呼側端末Tdeに向けられたものである。ノードNa1とNa2
がチェーンAaに送出されたコール・パケットPA1は、ノ
ードNa1とNa2がリンクしているチェーンを一回りした
後、それらのパケットは、ワードM2に含まれ、ノードNa
1とNa2がメモリに格納している、スイッチCT1とCT2の番
号NIから識別される。チェーンが128個のノードから構
成されている場合、コール・パケットPA1がチェーンを
一回りした後でそのパケットに含まれている距離DCA＝0
000000もノードNa1とNa2によって検出される。ノードNa
1とNa2がチェーンAaに送出し、チェーンを一回りした２
個のコール・パケットPA1は、それぞれ、ノードNa1とNa
2によって除去される。２個のコール・パケットPA1のう
ち１個だけが端末Tdeによって保持される。たとえば、
最少の送信時間に対応する最少の距離DCD＋DCAの合計な
どの基準は、保持されるパケットを決める際に端末Tde
によって使用される。次いで、コール・パケットPA2とP
A3が、パケットPA1の場合と同じように端末TdrとTde間
に送出される。コール段階の終わりに、端末TdrとTde
は、データ・パケットPDの送出に必要なそれぞれ値の異
なる距離DES、DCDおよびDCAを持つ。
図９に示されているように、スイッチCT1を介した経
路が、端末Tdrから端末Tdeまでのパケットの伝送経路と
して選択された場合を検討してみよう。端末Tdrが創出
したパケットPDは出発チェーンAdを流れる。パケットPD
に含まれる距離▲▼２は各ノードがクロスされる
たびに１だけ増える。ノードNd1での増加の後、この距
離▲▼２の値は0000000となる。最初距離▲
▼２と▲▼２を含んでいた、パケットPDのラベ
ル・フィールドの（距離の）サブフィールドch3とch4の
内容はインバートされる。距離▲▼２は、スイッ
チCT1が到着チェーンAaのノードNa1にリンクされている
出力マルチプレックスにパケットPDを切り替える際に使
用される。パケットPDはノードNa1によりチェーンAaに
送出される。サブフィールドch3に含まれている距離▲
▼２は各ノードがクロスされると１だけ増える。
ノードNdeでの増加の後、この距離▲▼２の値は0
000000となり、パケットPDは端末Tdeに切り替えられ
る。パケットPDは、同じようにして、端末Tdeから端末T
drに送出される。
もう一度図４を参照すると、この二番目の実施例に含
まれているスイッチング・ノードでは、ビットBSと信号
St0〜St2の他に、/Aと信号ACはコール時経路指定論理
回路LAAの入力部に印加される。中央スイッチCT1とCT2
にリンクしているノードは、コール時に各端末にリンク
しているノードとは異なっている。端末またはインタフ
ェースにリンクしているノードでは、信号ACは０に設定
され、回路LAAは図10のような真理値表を持つ。この真
理値表は、可能な入力信号の組合せに関する経路指定制
御信号CA0a〜CA2aの状態を示している。中央スイッチCT
1とCT2にリンクしているノードでは、信号ACは０に設定
され、回路LAAは図11に示されているような上の真理値
表とは異なる真理値表を持つ。図10と11に示されている
真理値表は、図９を参照した折りに説明したコール時の
スイッチング・ノードの動作を示している。
図12を参照すると、図４に示されているスイッチング
・ノードNiのように、中央スイッチCT1とCT2はなるべく
パラゴナル変換タイプのスイッチから構成されているの
が望ましい。スイッチは、基本的には、タイム・ベース
BTC、同期／調整回路CSAC、入力回転マトリックスMR
EC、パケット・バッファ・メモリMPCと出力回転マトリ
ックスMRSC、制御回路CCC、加算器ADD1、およびマルチ
プレクサMUX1から構成されている。
タイム・ベースBTCは、Ｈと2Hのリズム信号、パケッ
ト書込みアドレスAEC、および16個（Ｊ＝16）のマルチ
プレックス・アドレスAM＝0000〜1111（これらはシーケ
ンス・バスECから供給される）を生成する。
16本（Ｊ＝16）のチェーンA0〜A15からパケットを伝
送するそれぞれの16個（Ｊ＝16）の入力マルチプレック
ス（ME0〜ME15は、同期／調整回路CSACに接続されてい
る。回路CSACは、入力マトリックスMRECの16個（Ｊ＝1
6）の入力ポートC0〜C15にそれぞれ接続されている16本
（Ｊ＝16）の出力バスを通じてパケットをグループ（18
ビット）ごとに伝送する。回路CSACとマトリックスMREC
は、シーケンス・バスECにリンクしている制御入力部を
持っており、16個（Ｊ＝16）の入力マルチプレックスME
0〜ME15および16個（Ｊ＝16）の出力マルチプレックスM
S0〜MS15を選択しながらそれぞれのマルチプレックス・
アドレスAM＝0000〜1111を受け取る。
入力回転マトリックスMRECは、入力パケットのグルー
プ（各グループ18ビット）に関して１サイクル０〜Ｊ−
１＝15の円順列を行い、それぞれが18個の出力部を持つ
16個（Ｊ＝16）のポートD0〜D15により入力パケットを
ダイアゴナル形式で送出する。それぞれが18ビットであ
る６個のワードM0〜M5から構成されるコール・パケット
PA有効（significant）ビットは、出力ポートD0〜D5か
ら送出される。それぞれ16（Ｊ＝16）のグループ（各グ
ループ18ビット）から構成される（つまり、288ビット
の）データ・パケットPDは、出力ポートD0〜D15から送
出される。ポードD0の対応する出力部から送出されるビ
ットBPA、/Aおよび距離DESまたは▲▼２は、制
御回路CCCに送られる。ポートD0の残りの出力部は、パ
ケット・バッファ・メモリMPCのバッファ・サブメモリS
M0の該当するデータ・入力部にリンクされる。ポートD1
〜D5は、それぞれ、バッファ・メモリMPCのバッファ・
サブメモリSM1〜SM15の入力ポートにリンクされる。
バッファ・メモリMPCは、16個（Ｊ＝16）のバッファ
・サブメモリSM0〜SM15、15個（Ｊ−１＝15）のレジス
タ・カウンタADL1・ADL15（カスケード接続）から成る
読出しアドレス指定回路から構成されている。
バッファ・サブメモリSM0〜SM15の各々は、クロック
入力時に信号Ｈを受け取る。そして、書込みアドレス入
力EC時にタイム・ベースBTCが出すアドレスAECを受け取
る。読出しアドレス入力Le時に、バッファサブメモリSM
0は、制御回路CCCに含まれている読出しアドレス待ち行
列回路FLCが出力する読出しアドレスALCを受け取る。ま
た、アドレスALCはレジスタカウンタADL1のデータ入力
時にも出力される。レジスタ・カウンタADL1〜ADL15の
各々はそれぞれの制御入力時に信号2Hを受け取る。レジ
スタ・カウンタアDL1〜ADL15は、それぞれ、サブメモリ
SM1〜SM15の入力部Leに出されるアドレスALC＋１〜ALC
＋15をダイアゴナル形式で出力する。アドレスALC〜ALC
＋15は、サブメモリSM0〜SM15のアドレス・メモリ・セ
ルを読みとる。これらメモリには、チェーンA0〜A15に
それぞれリンクしている16個（Ｊ＝16）の出力マルチプ
レックスMS0〜MS15に送られるパケットがダイアゴナル
形式で格納されている。レジスタ・カウンタADL1とADL2
は、それぞれ、カスケード接続のレジスタR1とR2から構
成されている。レジスタR1とR2は、バッファ・メモリMP
Cの出力パケットのビットBPAを格納するように設計され
ている。レジスタR1とR2の内容（つまりビットBPA）
は、信号2Hの制御の下では、アドレスALCとALC＋１がそ
れぞれアドレスALC＋１とALC＋２に増えるようには増え
ることはない。ビットBPAとアドレスALC＋１とはレジス
タ・カウンタADL2により並列に送信される。レジスタ・
カウンタADL2が出力するビットBPAはマルチプレクサMUX
1の制御入力部に印加される。
マルチプレクサMUX1は、バッファ・サブメモリSM2の
出力部にリンクしている一番目の入力部とスイッチの識
別番号を含んでいるワードM2が（図７を参照）印加され
る二番目の入力部とから構成される。ビットBPA＝０の
とき、バッファ・メモリMPCに読み込まれているパケッ
トはデータ・パケットPDである。マルチプレクサMUX1に
一番目の入力部はビットBPA＝０によって選択され、サ
ブメモリSM2から送出されるパケットPDのデータ・ビッ
トのグループはマルチプレクサMUX1を介して出力回転マ
トリックスMRSCの入力ポートF2に伝送される。ビットBP
A＝１のとき、読み取られるパケットはコール・パケッ
トPAで、サブメモリSM2は、ソースの識別番号Niを含ん
でいるワードM2を伝送する。マルチプレクサMUX1の二番
目の入力部はビットBPA＝１で選択され、スイッチの識
別番号NiはマトリックスのポートF2に送られて、パケッ
トPAのワードM2に含まれているソースの番号Niと置き換
わる。
サブメモリSM1は、出力時に、コール・パケットPAが
読み取られているときには距離DCDとDCA＝0000000を、
データ・パケットPDが読み取られているときには▲
▼２＝0000000と▲▼２を送出する。サブメモ
リSM1の７個の出力部のうち最初のグループは距離DCDと
▲▼２とを送出する。サブメモリSM1の７つの出
力部のうち二番目のグループは距離DCAと▲▼２
とを送出する。サブメモリSM2の出力部のうち一番目と
二番目のグループは、パケットPAまたはPDが読み取られ
ているときに、距離DCDまたは▲▼２がDCAまたは
▲▼２によって前に占められていたフィールドを
占め、DCAまたは▲▼２が距離DCDまたは▲
▼２によって前に示されていたフィールドを占めるよう
な形で、距離DCDとDCAまたは▲▼２と▲▼
２が「クロス」するように、マトリックスMRSCの対応す
る入力ポートF1の入力部の二番目と一番目のグループに
リンクされる。
サブメモリSM3〜SM15は、出力時にそれぞれマトリッ
クスMRSCの入力ポートF3〜F15にリンクされる。サブメ
モリSM0は、出力時に、後で説明する機能を持つ加算器A
DD1を介してマトリックスMRSCの入力ポートF0にリンク
される。
出力回転マトリックスMRSCは逆のパラゴナル変換を行
なう。マトリックスMRSCの回転を制御する入力部は、バ
スECとは逆の順序でマルチプレックス・アドレスAM＝11
11〜0000を伝送するシーケンス・バスＣにリンクして
いる。マトリックスMRSCは１サイクル15→０の円順列を
行なう。パケットは、ダイアゴナル形式で、入力ポート
F0〜F15上で受け取られ、並列形式で、グループごとに
（各グループ18ビット）、16個（Ｊ＝16）の出力ポード
G0〜G15から送出される。出力ポートG0〜G15は、16個
（Ｊ＝16）の出力マルチプレックスMS0〜MS15にそれぞ
れ関係するパラレル／シリアル・コンバータP/S0〜P/S1
5の入力ポートに接続されている。
制御回路CCCは以下から構成されている：タイプがOR
の二重（double）入力ゲートU0、デコーダDCR、タイプ
がORの16個（Ｊ＝16）の二重入力ゲートOU0〜OU15、お
よび読出しアドレス待ち行列回路FLC。
加算器ADD2の最初の入力部は、シーケンス・バスECに
接続され、入力パケットの生成元であるマルチプレック
スのアドレスAMEを受け取る。加算器ADD2の二番目の入
力部は、マトリックスMRECのポートD0に接続され、入力
コール・パケットPAの場合、距離DES＝0000000を、入力
データ・パケットの場合、距離▲▼２を受け取
る。このため、加算器ADD2は、入力パケットPAの場合、
出力アドレスAMEを、入力パケットPDの場合、値▲
▼２＋AMEを送出する。このアドレスAMEまたは値▲
▼２＋AMEは、入力時に、デコーダDCRに与えられ
る。次いで、サブメモリSM0のセル内に格納されている
距離DESまたは▲▼２に対応するフィールド内に
ある。マトリックスMRECのポートD0から送出されるパケ
ットの他のビットと並列にメモリに格納されるようにバ
ッファ・サブメモリSM0の入力部に送出される。
ゲートU0は、一番目と二番目の入力時に、それぞれ、
マトリックスMRECのポートD0から送出されるBPAと/A
を受け取り、入力パケットPAの場合に「１」にあらかじ
め設定されているビット/Aを出力時に送出する。ゲー
トU0から送出されたビットBPAと/Aは、他のパケット
・ビットと並列にメモリに格納されるようにバッファ・
サブメモリSM0の入力部に印加される。
ビットBPAはゲートU00〜U015の最初の入力部にも印加
される。16個の出力部０〜15は、それぞれ、ゲートU00
〜U015に二番目の入力部にリンクされる。デコーダが入
力時に加算器ADD2が送出したアドレスAMEまたは値▲
▼２＋AMEを受け取る。ゲートU00〜U015は、出力時
に、経路指定制御信号CD0〜CD15を出す。
読出しアドレス待ち行列回路FLCは、16個（Ｊ＝16）
読出し待ち行列FL00〜FL15とマルチプレクサMUX2とから
構成されている。待ち行列FL00〜FL15は入力と同時に書
込みアドレスAECとビットBPAを受け取る。ゲートU00〜U
015から送出される信号CD0〜CD15は、それぞれ、待ち行
列FL00〜FL15のロード制御入力部に印加される。待ち行
列FL00〜FL15の出力ポートは、それぞれ、マルチプレク
サMUX2の対応する16個（Ｊ＝16）の入力ポートにリンク
される。マルチプレクサMUX2は、バスＣに接続されて
いる制御入力部と受信マルチプレックス・アドレスAM＝
1111〜0000から構成されている。マルチプレクサMUX2
は、パケット・バッファ・メモリMPCに送られる読出しA
LCとビットBPAとを出力時に出す。
入力パケットがコール・パケットであるとき、ゲート
U00〜U015の最初の入力部に印加されるビットBPA＝１
は、経路指定制御信号CD0〜CD15をあらかじめ活動状態
「１」に設定し、アドレスAECはすべての待ち行列FL00
〜FL15にロードされる。したがって、入力パケットPA
は、メモリにMPCに読み込まれた後、16本（Ｊ＝16）の
チェーンA0〜A15に送出できるように16個（Ｊ＝16）の
マルチプレックスMS0〜MS15に送られる（各マルチプレ
ックスは、入力マルチプレックスのアドレスAMEと出力
マルチプレックスのアドレスAMSとの間の差を表わす距
離DESを有している。この差は、入力マルチプレックスA
MEのアドレスに対する出力マルチプレックスAMSの相対
アドレスである）。
実際、パケットが読み出される場合、バッファメモリ
・サブメモリSM0は、加算器ADD1の最初の入力部へ、パ
ケットPAの書き込み時にサブメモリAMSに格納されたア
ドレスAMEを送出し、二度目の入力時に、２の補数を取
った出力マルチプレックスAMSのアドレス▲▼2 Sを
送出する。２の補数化回路CC2は、バスＣ内にあるア
ドレスAMSの補数化を行なうために用意されている。し
たがって、アドレスADD1は、出力時に、距離DES＝AME＋
▲▼2 S＝AME−AMSを出す。距離DES＝AME−AMSはマ
トリックスMRSCの入力ポートに印加される。
入力パケットがデータ・パケットPAであるとき、デコ
ーダDCRは、出力時に、値▲▼２＋AME＝−（AME
−AMS）＋AME＝AMSを出す。この値は、パケットPAの切
替え先である出力マルチプレックスのアドレスに等し
い。デコーダDCRは、アドレスAMSの値に対応する１つの
出力を１に設定する。ゲートU00〜U015がビットBPA＝０
でオープンされると、デコーダ「１」に設定されている
出力が該当する経路指定制御信号を「１」に設定する。
バッファ・メモリMPC内にあるパケットPDの書込みアド
レスAECは、アドレスAMS値に対応する黄泉出しアドレス
待ち行列にロードされる。バッファ・メモリMPC内のパ
ケットPAの読出し時に、サブメモリSM0は加算器ADD1の
最初の入力部にアドレス▲▼２＋AME＝AMSを印加
する。補数化されたアドレス▲▼2 Sは回路CC2によ
り二番目の出力部へ印加される。次いで、加算器ADD1
は、出力時に、値AMS＋▲▼2 S＝0000を送出する。
この後で、距離▲▼２は、中央スイッチがパケッ
トPDを切り替えた後でゼロに初期設定される。
【図面の簡単な説明】
図１は、加入者のチェーン・タイプ装置の形での時分割
スイッチング・ネットワークの最初の選好実施例を示し
ている。 図２と図３は、それぞれ、図１で示してあるネットワー
ク内を伝送されるコール・パケットとデータ・パケット
を示している。 図４は、図１に示してあるネットワークの基本的なスイ
ッチング部を形成するスイッチング・ノード、および図
６に示してある、ネットワークの二番目の選好実施例に
含まれるチェーン・タイプのサブネットワークの詳細ブ
ロック図である。 図５は、図１に示してあるネットワークのスイッチング
・ノードに含まれる、コール段階の経路指定回路の動作
を示す真理値表である 図６は、構造がチェーン・スター・タイプで、ローカル
・ビジネス・ネットワークの形でのパケット時分割スイ
ッチング・ネットワークに選好実施例である。 図７と図８は、それぞれ、図６に示してあるローカル・
ビジネス・ネットワーク内を流れるコール・パケットと
データ・パケットを示している。 図９は、発呼側端末が送出し、ローカル・ビジネス・ネ
ットワーク内を流れて他の接続端末すべてに到達するコ
ール・パケットの経路を示している。 図10と図11は、コール段階における、最初と二番目の経
路指定回路の動作を示している真理値表で、それぞれ、
ローカル・ビジネス・ネットワークの一番目と二番目の
スイッチング・ノードに含まれる。最初のノードはロー
カル・ネットワーク内の中央スイッチに接続されていな
いが、二番目のノードはその中央スイッチに接続されて
いる。 図12は、ローカル・ビジネス・ネットワークに含まれる
２個の中央スイッチの詳細ブロック図である。
フロントページの続き (56)参考文献 特開 平４−49733（ＪＰ，Ａ) 特開 平４−40138（ＪＰ，Ａ) 特開 平２−111138（ＪＰ，Ａ) 特開 昭64−77249（ＪＰ，Ａ) 特開 昭62−188450（ＪＰ，Ａ) 特開 昭62−154934（ＪＰ，Ａ) 特開 昭61−236244（ＪＰ，Ａ) 特開 昭58−210743（ＪＰ，Ａ) 特開 昭54−148343（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56 ＩＮＳＰＥＣ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ) ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】パケット時分割スイッチングネットワーク
    に接続される第１及び第２の双方向の接続マルチプレッ
    クス通信路（Mr,Tdr;Mr,Tde′）を有し、 ネットワークはチェーン接続のパケット双方向伝送幹線
    を形成する複数のスイッチ（N0〜N127）を有し、各スイ
    ッチは双方向の接続マルチプレックス通信路（Mr）を幹
    線に接続し、前記双方向接続マルチプレックス通信路の
    間でパケットの交換を行う方法において、 データパケットの伝送（PD）の前の通信のセットアップ
    フェーズでは、 第１及び第２のマルチプレックス通信路（Mr,Tdr;Mr,Td
    e′）は幹線に各々第１及び第２のコールパケット（PA
    1,PA2）を呼設定のためのパケットとして送出し、 該コールパケットは全てのマルチプレックス通信路（M
    r）に同報され、第１及び第２のマルチプレックス通信
    路（Mr,Tdr;Mr,Tde）を幹線に接続するスイッチ（Np,
    Nq）を分離せしめる第１及び第２の距離（Ｄ（dr−d
    e′）,D（de′−dr））を測定し、 第１及び第２の距離（（Ｄ（dr−de′）,D（de′−d
    r））は、第１のマルチプレックス通信路（Mr,Tdr）が
    送出するパケット（PD）が第２のマルチプレックス通信
    路（Mr,Tde′）に到着するまでに通過するスイッチ（ｑ
    −ｐ＋１＝５）の数と、第２のマルチプレックス通信路
    （Mr,Tde′）が送出するパケット（PD）が第１のマルチ
    プレックス通信路（Mr,Tdr）に到着するまでに通過する
    スイッチ（Ｉ−（ｑ−ｐ）＋１＝125）の数をあらわ
    し、 コールパケット（PA1,PA2）は、パケットの伝送の初期
    には０でスイッチ（Ni）を通過する毎に１だけ歩進して
    距離（Ｄ（dr−de′）,D（de′−dr））を測定するため
    の距離ワードを有し、 データパケット（PD）が伝送される通信フェーズでは、 第１（Mr,Tdr）から第２（Mr,Tde′）のマルチプレック
    ス通信路又はその逆を伝送するデータパケット（PD）
    は、経路指定のために、測定された第１及び第２の距離
    （Ｄ（dr−de′）,D（de′−dr））をあらわす距離ワー
    ドを有し、 データパケット（PD）の距離ワード（Ｄ）は該データパ
    ケットがスイッチ（Ni）を通過する毎に１だけ減算され
    て、 該データパケット（PD）があて先のスイッチ（Nq）に到
    着したとき前記距離ワード（Ｄ）がヌル値（“000000
    0"）となって、当該スイッチ（Nq）が接続されるマルチ
    プレックス通信路（Mr,Tde′）にパケット（PD）が到着
    したことを表示する、 ことを特徴とするパケット交換方法。
  2. 【請求項２】Ｉ個（Ｉは自然数）のスイッチがチェーン
    接続されてパケット伝送双方向幹線に形成し、各スイッ
    チ（Ni）は双方向マルチプレックス通信路（Mr）を幹線
    に接続する、請求項１の方法を実施するためのパケット
    時分割スイッチ網において、 スイッチ（Ni）は、 ３入力のマルチプレックス通信路（E0,E1,E2）の入力パ
    ケット（PA,PD）を検出しそれらを同期的に送出する入
    力手段（CSAN）と、 入力手段（CSAN）に結合し入力手段から送られるパケッ
    ト（PA,PD）を多重化する手段（MREN）と、 パケット（PA,PD）を一時的に蓄積するバッファメモリ
    （MPN）と、 バッファメモリ（MPN）を循環的に読み出してパケット
    （PA,PD）を復調し３入力マルチプレックス通信路（S0,
    S1,S2）に送出する手段（MRSN）と、 入力パケット（PA,PD）にふくまれる距離ワード（Ｄ）
    を処理し、入力パケットをパケットにふくまれる第１の
    信号ビット（BS）、パケットがコールパケットかデータ
    パケットか、及びパケット（PA,PD）にふくまれる距離
    ワード（Ｄ）の値の関数としてチェーン幹線におけるパ
    ケットの伝送方向を指示する手段（CCN）とを有する、 ことを特徴とするパケット時分割スイッチ網。
  3. 【請求項３】処理及びスイッチングのための手段（C
    CN）は、 入力パケット（PA）がコールパケット（PA）かデータパ
    ケット（PD）かを検出する手段（BPA;ET0,ET4,ET5〜ET1
    0）と、 スイッチ（Ni）に結合するマルチプレックス通信路（M
    r）により幹線を伝送するコールパケット（PA）にふく
    まれる識別番号（NI）を蓄積し、この番号をチェーン幹
    線を通過する入力コールパケット（PA）にふくまれる識
    別番号（NI）と比較して、入力コールパケット（PA）が
    チェーン幹線を１巡したかどうかを検出してYESのとき
    は当該パケットを消去するための手段（ET0,RG,CP,ET
    4）と、 入力コールパケット（PA）にふくまれる距離ワード
    （Ｄ）を１だけ歩進する手段（AD）と、 入力パケットがコールパケット（PA）のときは該パケッ
    トにふくまれる第１の信号ビット（BS）の関数として該
    パケットのスイッチングを制御しパケットがチェーン幹
    線を伝送する方向を指示する第１の制御手段（CPA;LLA,
    図５）と、 入力データパケット（PD）にふくまれる距離ワード
    （Ｄ）を１だけ演算する手段（AD）と、 入力データパケット（PD）の減算された距離ワードがヌ
    ル値（▲▼＝“0"）となったことを検出する手段
    （OU3）と、 入力パケットがデータパケット（PD）のときは、起動さ
    れて（BPA＝“0"）、パケット（PD）にふくまれる第１
    信号ビット（BS）と減算された距離ワードの検出値（Ｄ
    ≠“0000000"又はＤ＝“0000000"）の関数として前記パ
    ケット（PD）のスイッチングを制御する第２の制御手段
    （CCE）と、 パケット（PA,PD）の書き込みアドレス（AEN）を時間順
    に前記第１及び第２の制御手段の制御のもとに前記バッ
    ファメモリ（MPN）に蓄積する、３出力多重通信路（S0,
    S1,S2）に関連する３つの手段（FL0,FL1,FL2）とを有
    し、前記アドレス（AEN）はタイムベース（BTN）の制御
    のもとに周期的に読み出されバッファメモリ（MPN）に
    供給される出力パケット（PA,PD）の読み出しアドレス
    （ALN）を生成することを特徴とする、 請求項２記載のパケット時分割スイッチ網。
  4. 【請求項４】データパケット（PD）にふくまれる距離ワ
    ード（Ｄ）は２の補数（２）の形で通信のセットアッ
    プフェーズで測定した距離をあらわし、 処理及びスイッチ手段（CCN）は、 入力パケットがコールパケット（PA）かデータパケット
    （PD）かを検出する手段（BPA;ET0,ET4,IN0,ET5〜ET1
    0）と、 入力パケット（PA,PD）にふくまれる距離ワード（D,
    ２）を１だけ歩進する手段（AD）と、 入力パケット（PA,PD）の歩進された距離ワード（D,
    ２）がヌル値（▲▼＝“0"）になったことを検出す
    る手段（OU3）と、 入力パケットがコールパケット（PA）かデータパケット
    （PD）かを検出する手段（BPA;ET0,ET4,ET5〜ET10）
    と、 スイッチ（Ni）に接続されたマルチプレックス通信路
    （Mr）により幹線を伝送されるコールパケット（PA）の
    識別番号（NI）を蓄積し、この番号をチェーン幹線を通
    過する入力コールパケットにふくまれる発信元識別番号
    （NI）と比較し、入力パケット（PA）がチェーン幹線を
    １巡したかどうかを検出して１巡したときは当該パケッ
    トを消去するための第１の手段（ET0,RG,CP,ET4）と、 歩進された距離ワードの検出値がヌル（▲▼＝
    “0"）のときチェーン幹線を通過する入力コールパケッ
    トを消去する第２の手段（OU3,ET4）と、 入力パケットがコールパケット（PA）のとき活性化（BP
    A＝“1"）されて、パケット（PA）にふくまれる第１信
    号ビット（BS）により前記パケット（PA）のスイッチン
    グを制御し、パケットがチェーン幹線を通過する方向を
    指示する第１の制御手段（CPA;LAA、図５）と、 入力パケットがデータパケット（PD）のとき活性化（BP
    A＝“0"）されて、パケット（PD）にふくまれる第１信
    号ビット（BS）及び減算された距離ワードの検出値（Ｄ
    ≠“0000000"又はＤ＝“0000000"）の関数として前記パ
    ケット（PD）のスイッチングを制御する第２の制御手段
    （CEE）と、 パケット（PA,PD）の書き込みアドレス（AEN）を時間順
    に前記第１及び第２の制御手段の制御のもとに前記バッ
    ファメモリ（MPN）に蓄積する、３出力多重通信路（S0,
    S1,S2）に関連する３つの手段（FL0,FL1,FL2）とを有
    し、前記アドレス（AEN）はタイムベース（BTN）の制御
    のもとに周期的に読み出されバッファメモリ（MPN）に
    供給される出力パケット（PA,PD）の読み出しアドレス
    （ALN）を生成することを特徴とする、 請求項２記載のパケット時分割スイッチ網。
  5. 【請求項５】Ｊ個（Ｊは自然数）のサブネットワーク
    （A0〜A15）と各サブネットワーク（A0〜A15）と結合す
    る第１中央スイッチ（CT1）とを有するパケット時分割
    スイッチ網において、 各サブネットワーク（A0〜A15）は請求項２〜４に記載
    のもので、第１（Ad）及び第２（Aa）のサブネットワー
    クのスイッチ（Ndr,Nde′）に接続される第１（Mr,Td
    r）及び第２（Mr,Tde）の接続マルチプレックス通信路
    により伝送されるコールパケット（PA1,PA2）は第１中
    央スイッチ（CT1）を介して全ての接続マルチプレック
    ス通信路に同報され、 前記コールパケットは第１（DCD）、第２（DCA）及び第
    ３（DES）の距離ワードを有し、各々、第１サブネット
    ワーク（Ad）、第２サブネットワーク（Aa）で測定され
    る距離（DCD,DCA）及び第１中央スイッチ（CT1）で実行
    されるスイッチングの相対アドレス（DES＝AME−AMS）
    をあらわし、 前記距離（DCD,DCA）及び相対アドレス（DES＝AME−A
    MS）は距離ワード（DCD,DCA,DES）の形でデータパケッ
    ト（PD）にふくまれ、通信フェーズで、データパケット
    （PD）を第１中央スイッチ（CT1）を介して第１及び第
    ２の接続マルチプレックス通信路（Mr,Tdr,Mr,Tde′）
    の間で交換を行う ことを特徴とするパケット時分割スイッチ網。
  6. 【請求項６】サブネットワーク（Aj）のスイッチ（Ni）
    の処理及びスイッチング手段（CCN）は、入力パケット
    がコールパケット（PA）のとき活性化（BPA＝“1"）さ
    れる第１補助手段（CPA;LAA、図10及び図11）を有し、
    前記パケット（PA）を当該パケット（PA）にふくまれる
    第２信号ビット（/A）によりスイッチング制御して、
    パケット（PA,/A＝“0"）を第１中央スイッチ（CT1）
    に送って全サブネットワーク（A0〜A15）に同報させる
    か、第１中央スイッチ（CT1）からのパケット（PA,/A
    ＝“1"）をサブネットワーク（Aj）に結合する接続マル
    チプレックス通信路（Mr）に送るかを決定することを特
    徴とする請求項５記載のパケット時分割スイッチ網。
  7. 【請求項７】前記第１中央スイッチ（CT1）は、 Ｊ個のサブネットワーク（A0〜A15）に結合するＪ個の
    入力マルチプレックス通信路（ME0〜ME15）の入力パケ
    ット（PA,PD）を検出する入力手段（CSAC）と、 入力手段（CSAC）に結合し入力手段（CSAC）により伝送
    されるパケット（PA,PD）を多重化する手段（MREC）
    と、 パケット（PA,PD）を一時的に蓄積するバッファメモリ
    （MPC）と、 バッファメモリ（MPC）を循環的に読み出してパケット
    （PA,PD）を逆多重化し、Ｊ個のサブネットワーク（A0
    〜A15）に結合するＪ個の出力マルチプレックス通信路
    （MS0〜MS15）に送出する手段（MRSC）と、 入力パケット（PA,PD）にふくまれる第２信号ビット
    （/A）と第１中央スイッチ（CT1）に対応する距離ワ
    ードを処理して、コールパケット（PA）かデータパケッ
    ト（PD）のパケットの属性によりパケットを処理して、
    パケットの属性と距離ワード（DES）の値に従ってパケ
    ット（PA,PD）のスイッチングを行うための手段とを有
    する請求項６記載のパケット時分割スイッチ網。
  8. 【請求項８】第１中央スイッチ（CT1）の処理及びスイ
    ッチングのための手段（CCC）は、 入力４パケットがコールパケット（PA）かデータパケッ
    ト（PD）かを検出する手段（BPA;U0,U00−U15）と、 入力コールパケット（PA）の第２信号ビット（/A）を
    所定の状態（/A＝“1"）にセットして、サブネットワ
    ークのスイッチ（Ni）に対しこのコールパケットは第１
    中央スイッチ（CT1）から同報される（PA,/A＝“1"）
    ものであることを指示する手段（U0）と、 入力パケットがコールパケット（PA）のとき活性化され
    て（BPA＝“1"）パケットをＪ個の出力マルチプレック
    ス通信路（MS0〜MS15）にスイッチングし、入力コール
    パケット（PA）からとり出されるＪ個のコールパケット
    をＪ個のサブネットワーク（A0〜A15）に同報させる第
    １制御手段（U0〜U15）と、 入力コールパケット（PA）からとり出され同報されるＪ
    個のコールパケットに距離ワードとして、パケットがス
    イッチングされる出力マルチプレックス通信路の相対ア
    ドレス（AME−AMS）を、入力コールパケット（PA）が発
    生したときの絶対アドレス（AME）に対する相対値とし
    て与える手段（ADD1,CC2;ADD2）と、 入力パケットがデータパケット（PD）のとき活性化（BP
    A＝“0"）されて前記パケット（PD）がスイッチングさ
    れる出力マルチプレックス通信路の絶対アドレス（A
    MS）をパケット（PD）にふくまれ相対アドレス（AME−A
    MS）をあらわす距離ワード（PD）及びパケット（PD）の
    入力マルチプレックス通信路の絶対アドレス（AME）か
    ら演算し、前記パケット（PD）の出力マルチプレックス
    通信路の絶対アドレス（AMS）からのスイッチングを制
    御する第２制御手段（DCR,UO0〜UO15）と、 Ｊ個の出力多重通信路（MS0〜MS15）に対応してもうけ
    られ、パケット（PA,PD）の前記バッファメモリ（MPC）
    への書き込みアドレス（AEC）を前記第１及び第２制御
    手段（DCR,UO0〜UO15）の制御のもとに順に蓄積し、該
    アドレス（AEC）をタイムベース（BTC）の制御のもとに
    循環的に読み出してバッファメモリ（MPC）に供給され
    る出力パケット（PA,PD）の読み出しアドレス（ALC）を
    与えるＪ個の手段（FL00〜FL15）と、 を有する請求項７記載のパケット時分割スイッチ網。
  9. 【請求項９】第１中央スイッチ（CT1）に対応するデー
    タパケット（PD）にふくまれる距離ワード（DES）は２
    の補数（▲▼２）であり、通信のセットアップフ
    ェーズ（AME−AMS）に測定される対応する相対アドレス
    をあらわす、請求項５〜８のひとつに記載のパケット時
    分割スイッチ網。
  10. 【請求項１０】第１中央スイッチ（CT1）は該第１中央
    スイッチに帰属する識別番号（NI）を各コールパケット
    に与えるための手段（MUX1）を有する、請求項５〜９の
    ひとつに記載のパケット時分割スイッチ網。
  11. 【請求項１１】第１中央スイッチ（CT1）と同様の第２
    中央スイッチ（CT2）がもうけられ、Ｊ個のサブネット
    ワーク（A0〜A15）に結合して第１中央スイッチ（CT1）
    と負荷分担してデータパケット（PD）のスイッチングを
    行う、請求項５〜10のひとつに記載のパケット時分割ス
    イッチ網。
JP9899989A 1988-04-20 1989-04-20 パケット交換方法及び装置 Expired - Fee Related JP2855646B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8805236 1988-04-20
FR8805236A FR2630606B1 (fr) 1988-04-20 1988-04-20 Procede d'acheminement et reseaux de commutation de paquets notamment pour reseaux d'entreprise et installations d'usager dans un reseau public a large bande

Publications (2)

Publication Number Publication Date
JPH0216837A JPH0216837A (ja) 1990-01-19
JP2855646B2 true JP2855646B2 (ja) 1999-02-10

Family

ID=9365493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9899989A Expired - Fee Related JP2855646B2 (ja) 1988-04-20 1989-04-20 パケット交換方法及び装置

Country Status (7)

Country Link
US (1) US4939718A (ja)
EP (1) EP0346164B1 (ja)
JP (1) JP2855646B2 (ja)
CA (1) CA1324429C (ja)
DE (1) DE68903689T2 (ja)
ES (1) ES2036356T3 (ja)
FR (1) FR2630606B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1335836C (en) * 1988-07-07 1995-06-06 Ichiro Iida Adaptive routing system
US5247464A (en) * 1989-05-25 1993-09-21 Digital Equipment Corporation Node location by differential time measurements
US5257259A (en) * 1990-06-06 1993-10-26 Yamaha Corporation Ring-type local area network
US5297137A (en) * 1991-01-30 1994-03-22 International Business Machines Corporation Process for routing data packets around a multi-node communications network
US5224099A (en) * 1991-05-17 1993-06-29 Stratacom, Inc. Circuitry and method for fair queuing and servicing cell traffic using hopcounts and traffic classes
ES2048031B1 (es) * 1991-07-15 1996-04-01 Telefonica Nacional Espana Co Equipo de abonado de conexion a red de conmutacion de paquetes.
US5850385A (en) * 1991-09-24 1998-12-15 Kabushiki Kaisha Toshiba Cell loss rate sensitive routing and call admission control method
US5313454A (en) * 1992-04-01 1994-05-17 Stratacom, Inc. Congestion control for cell networks
DE69331182T2 (de) * 1992-12-18 2002-09-12 Alcatel Sa ATM-Vermittlungsstelle und ATM-Vermittlungselement mit Leitweglenkungslogik
US5694546A (en) 1994-05-31 1997-12-02 Reisman; Richard R. System for automatic unattended electronic information transport between a server and a client by a vendor provided transport software with a manifest list
US5535193A (en) * 1995-02-09 1996-07-09 Wandel & Goltermann Technologies, Inc. Multiport analyzing with time stamp synchronizing
US5651000A (en) * 1995-04-27 1997-07-22 International Business Machines Corporation Method and systems for determining the nearest downstream reconfiguration unit in a dual ring communication system
JP3507602B2 (ja) * 1995-11-10 2004-03-15 株式会社東芝 通信システム
JP4010121B2 (ja) * 2001-05-25 2007-11-21 コニカミノルタホールディングス株式会社 定着方法
US20030158942A1 (en) * 2002-02-15 2003-08-21 Exanet, Inc. Real-time reconfiguration of computer networks based on system measurements
US7570584B1 (en) 2002-03-29 2009-08-04 Cisco Technology, Inc. Network-wide congestion control of SPVC signaling messages
US6837832B2 (en) * 2002-04-01 2005-01-04 Hanners Ernest M Orthopedic shoulder weight halter
US6947939B2 (en) * 2002-05-08 2005-09-20 Hitachi, Ltd. System and methods to manage wide storage area network
US8611919B2 (en) 2002-05-23 2013-12-17 Wounder Gmbh., Llc System, method, and computer program product for providing location based services and mobile e-commerce
US10489449B2 (en) 2002-05-23 2019-11-26 Gula Consulting Limited Liability Company Computer accepting voice input and/or generating audible output
US7870311B2 (en) * 2005-02-24 2011-01-11 Wind River Systems, Inc. Preemptive packet flow controller
US20070195905A1 (en) * 2006-02-21 2007-08-23 Adc Telecommunications, Inc. Forward error correction in wideband digital RF transport systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2515904B1 (fr) * 1981-11-02 1988-08-05 Coudreuse Jean Pierre Systeme de transmission et de commutation pour reseau local a structure de distribution en boucle et a mode de transmission par paquets.
JPS59100652A (ja) * 1982-11-30 1984-06-09 Yokogawa Hokushin Electric Corp ル−プ状伝送路の状態検出方法
FR2570237A1 (fr) * 1984-09-10 1986-03-14 Gixi Procede et dispositif de transmission d'informations entre plusieurs stations reliees en serie sur une boucle et application du procede a la transmission de signaux vocaux numerises et/ou de donnees
FR2575881B1 (fr) * 1985-01-08 1994-02-18 Bull Sems Procede d'echange de messages dans un reseau en anneau et dispositif permettant la mise en oeuvre du procede
JPS61236244A (ja) * 1985-04-12 1986-10-21 Matsushita Electric Ind Co Ltd 構内通信システム
US4679189A (en) * 1985-11-27 1987-07-07 American Telephone And Telegraph Company Alternate routing arrangement

Also Published As

Publication number Publication date
EP0346164A1 (fr) 1989-12-13
ES2036356T3 (es) 1993-05-16
EP0346164B1 (fr) 1992-12-02
FR2630606B1 (fr) 1990-07-27
FR2630606A1 (fr) 1989-10-27
US4939718A (en) 1990-07-03
JPH0216837A (ja) 1990-01-19
DE68903689T2 (de) 1993-06-09
CA1324429C (en) 1993-11-16
DE68903689D1 (de) 1993-01-14

Similar Documents

Publication Publication Date Title
JP2855646B2 (ja) パケット交換方法及び装置
CA1335610C (en) Communication switching element
AU613123B2 (en) A packet switching network
US5351043A (en) Queueing protocol
US4933932A (en) Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
US6327244B1 (en) Packet handler
EP0502873A1 (en) BASIC ELEMENT FOR THE CONNECTION NETWORK OF A FAST PACKET SWITCHING NODE.
US4109111A (en) Method and apparatus for establishing conference calls in a time division multiplex pulse code modulation switching system
CA2262202C (en) Switch with flexible link list manager for handling atm and stm traffic
JPH021655A (ja) 多重データスイッチシステム
JP2738762B2 (ja) 高速パケット交換機
US6101184A (en) Data switching method and data switching apparatus for efficiently handling scan data in information communication network
US5712854A (en) Method of routing cells in an asynchronous time-division multiplex switching network and corresponding network input switch and application
JPS6335057A (ja) プログラム可能マルチプレクサ
CA1256540A (en) Methods of establishing and terminating connections in a distributed-control communications system
JPS5854540B2 (ja) 放送能力を具えた会議システム
US6775294B2 (en) Time slot assigner for communication system
US5959977A (en) Apparatus for embodying combined time switching and conference calling functions
US4245339A (en) Telecommunication switching network having a multistage reversed trunking scheme
JPH03132123A (ja) 非同期時分割回路網の非接続モードの相補的通信装置
JP2938294B2 (ja) サブレート制御チャネル交換方式
US6680939B1 (en) Expandable router
JPH04215347A (ja) 非同期時分割多重伝送装置およびスイッチ素子
JPH077520A (ja) ローカルネットワークおよびブリッジ素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees