JP2850814B2

JP2850814B2 - 適応フィルタによる未知システム同定の方法及び装置

Info

Publication number: JP2850814B2
Application number: JP7327671A
Authority: JP
Inventors: 昭彦杉山
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1995-12-15
Filing date: 1995-12-15
Publication date: 1999-01-27
Anticipated expiration: 2015-12-15
Also published as: JPH09167983A; US5867486A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送路や空間音響
結合経路などの未知システムを同定するための方法及び
装置に関する。

【０００２】

【従来の技術】適応フィルタによる未知システム同定の
応用として、エコー・キャンセラ、ノイズ・キャンセ
ラ、ハウリング・キャンセラ、適応等化器などが知られ
ている。ここでは、２線／４線変換回路の４線側におい
て送信側から受信側へ漏れ込むエコーを除去するエコー
・キャンセラを例として、従来技術を説明する。

【０００３】エコー・キャンセラはエコー経路のインパ
ルス応答長より多くのタップ係数を有する適応フィルタ
を用いて、送信信号に対応した疑似エコー（エコー・レ
プリカ）を生成することにより、２線／４線変換回路の
４線側において送信回路から受信回路へ漏れ込むエコー
を抑圧するように動作する。このとき、適応フィルタの
各タップ係数は、エコーと受信信号の混在する混在信号
からエコー・レプリカを差引いて得られる誤差信号と送
信信号との相関をとることにより修正される。このよう
な適応フィルタの係数修正アルゴリズムの代表的なもの
として、「ＬＭＳＡｌｇｏｒｉｔｈｍ」（Ｐｒｏｃｅ
ｅｄｉｎｇｓｏｆＩＥＥＥ６３巻１２号、１９
７５年、１６９２〜１７１６ページ；以下「文献
１」）と「ＬｅａｒｎｉｎｇＩｄｅｎｔｉｆｉｃａｔ
ｉｏｎＭｅｔｈｏｄ；ＬＩＭ」（ＩＥＥＥＴｒａｎ
ｓａｃｔｉｏｎｓｏｎＡｕｔｏｍａｔｉｃＣｏｎ
ｔｒｏｌ１２巻３号、１９６７年、２８２〜２８７ペ
ージ；以下「文献２」）が知られている。

【０００４】実際にエコー・キャンセラの挿入される４
線回線上の地点と２線／４線変換回路のある地点の間に
固定遅延が存在する場合、エコー・キャンセラのタップ
数は想定される最大の固定遅延量と実質的なインパルス
応答の応答波形部分の双方を十分にカバーするだけ必要
である。従って、固定遅延が大きい場合はタップ数は膨
大になり、ハードウェア規模の増大、係数相互干渉によ
る収束時間の増加を引起こす。

【０００５】これらの問題を解決するため、エコー経路
のインパルス応答から固定遅延を除いた波形応答部の位
置を推定し、推定された位置周辺に適応フィルタのタッ
プ係数を配置するように係数配置を適応制御する方法が
提案されている「ＡＦａｓｔＡｄａｐｔｉｖｅＦ
ＩＲＦｉｌｔｅｒＡｌｇｏｒｉｔｈｍｗｉｔｈＲｅ
ｄｕｃｅｄＣｏｍｐｕｔａｔｉｏｎｆｏｒＡｄａ
ｐｔｉｖｅＴａｐ−ＰｏｓｉｔｉｏｎＣｏｎｔｒｏ
ｌ」（ＰｒｏｃｅｅｄｉｎｇｓｏｆＩｎｔｅｒｎａ
ｔｉｏｎａｌＷｏｒｋｓｈｏｐｏｎＩｎｔｅｌｌ
ｉｇｅｎｔＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇａｎ
ｄＣｏｍｍｕｎｉｃａｔｉｏｎＳｙｓｔｅｍｓ１９
９３、ＩＥＥＥ、１９９３年、２０〜２５ページ；以下
「文献３」）。「文献３」に示された方法のポイント
は、まず波形応答部のおおよその位置を推定し、その近
傍に限定してタップ係数の配置を行なうことで、収束時
間を短縮していることである。

【０００６】図４は、「文献３」に提案されたエコー・
キャンセラの構成を示すブロック図である。図４に示さ
れた適応フィルタは、送信信号入力端子１から入力され
た送信信号を遅延させる遅延素子２０₁から遅延素子２
０_N-1までの（Ｎ−１）個の遅延素子を有し、遅延が零
のタップも含め全タップ数がＮの適応フィルタを構成し
ている。一方、適応フィルタのタップ係数を発生するた
めに、Ｌ個の係数発生回路３０₁から３０_Lが備えられ
ており、適応フィルタの全タップ数Ｎと係数発生回路の
数ＬにはＮ＞Ｌの関係がある。すなわち、図４に示され
た適応フィルタは従来の適応フィルタと異なり、固定遅
延部分を除いた実質的な波形応答部を実現できる程度の
タップ係数を備え、そのタップ係数を応答波形部分に適
応的に配置することによってエコー・レプリカを生成す
る。そのため、遅延素子の出力と係数発生回路の間の接
続を切替える経路スイッチ７を有しており、この経路ス
イッチ７の制御のためにタップ制御回路９を有してい
る。経路スイッチ７の各出力である遅延信号は、対応す
る係数発生回路３０₁〜３０_Lと乗算器４０₁〜４０_L
に供給される。乗算器４０₁〜４０_Lは、係数発生回路
３０₁〜３０_Lの出力するタップ係数値と経路スイッチ
７の出力する遅延信号をそれぞれ乗算し、結果を加算回
路８に供給する。加算回路８は、乗算器４０₁〜４０_L
の乗算結果を加算し、エコー・レプリカとして出力す
る。送信信号入力端子１に入力された送信信号は、送信
信号出力端子２から伝送路に送出され、２線／４線変換
回路３において２線側に送られるが、インピーダンス不
整合のため、送信信号の一部がエコーとして受信側に漏
れ込む。受信信号入力端子４より入力されたエコーは、
減算器５に供給される。減算器５は、エコーから加算器
８の出力するエコー・レプリカを減算し、得られた減算
結果を受信信号出力端子６へ伝達する。また、減算結果
は同時に係数更新のための誤差信号として、係数発生回
路４０₁〜４０_Lに供給される。

【０００７】いま、係数更新アルゴリズムとして「文献
１」に示されたＬＭＳアルゴリズムを仮定すれば、係数
発生回路３０_i（ｉ＝１、２、・・・・、Ｌ）の構成を
示すブロック図は図５のように表すことができる。係数
発生回路３０_iに供給された遅延信号と誤差信号は乗算
器３１で乗算され、さらにスイッチ７８から供給される
ステップ・サイズと乗算器３２で乗算される。乗算器３
２の出力は係数の修正量を表し、記憶回路３４に記憶さ
れている係数値と加算器３３で加算され、加算結果が記
憶回路３４に帰還される。記憶回路３４に記憶される値
が、タップ係数値となる。なお、記憶回路３４は、係数
クリア回路７７から係数クリア信号が入力されると、保
持している係数値を強制的に零に設定する機能を有す
る。以上の説明から明らかなように、適応フィルタのタ
ップ係数は経路スイッチ７によって選択された一部の遅
延素子にだけ接続される。以下、タップ係数の接続され
たタップを有効タップ、接続されていないタップを無効
タップと呼ぶ。実際のタップ係数適応配置では、初期値
として実際の総タップ数より少ないタップ係数を、等間
隔で配置する。これらが有効タップに、係数が配置され
ていないタップが無効タップになる。次に、タップ制御
回路９について説明する。

【０００８】図４の適応フィルタでは、「第１の状態」
と「第２の状態」の２つの状態が存在し、「第１の状
態」から「第２の状態」へ遷移する。最大係数検出回路
８１は、係数更新毎に各係数発生回路が出力する係数値
とタップ番号算出回路７６が出力する有効タップ番号を
受けて、絶対値が最大である係数に対応した有効タップ
番号を制御タップ範囲計算回路８５に供給する。最小係
数検出回路７１は、タップ番号算出回路７６の出力する
有効タップ番号と各係数発生回路が出力するタップ係数
を受けて、絶対値が最小である係数に対応した有効タッ
プ番号を合成回路８７及び分配回路７９を経由して記憶
回路７０₁及び７０₂と係数クリア回路７７に供給す
る。係数クリア回路７７は、入力されたタップ番号に対
応する係数発生回路に対して係数クリア信号を出力する
ことによって、該当する絶対値が最小である係数を零に
設定する。記憶回路７０₁及び７０₂は、入力されたタ
ップ番号を待行列の最後尾に格納し、待行列の先頭にあ
るタップ番号を判定回路８２へ伝達する。

【０００９】係数更新を開始してから予め定められた回
数係数更新を完了すると、カウンタ８６が制御信号をス
イッチ７８及び評価回路８０に供給する。記憶回路８３
はμ₁＜μ₂を満足する正定数であるμ₁及びμ₂を記
憶しており、これらをスイッチ７８に供給する。スイッ
チ７８はカウンタ８６で制御され、第１の状態でステッ
プ・サイズとしてμ₁を選択して係数発生回路３０₁、
３０₂、．．．．．３０_Lに供給しているが、カウンタ
８６からの制御信号を受けて第２の状態になった後は、
ステップ・サイズとしてμ₂を選択する。制御タップ範
囲計算回路８５は、最大係数検出回路８１から供給され
た最大絶対値を有する係数に対応したタップ番号Ｉ_max
を受けて（Ｉ_max−Ｌ）と（Ｉ_max＋Ｌ）を算出し、評
価回路８０に供給する。評価回路８０は、最小係数検出
回路７１から合成回路８７を経て供給される、最小絶対
係数値の対応するタップ番号が制御タップ範囲計算回路
８５から供給される制御タップ範囲、すなわちＩ_max±
Ｌに含まれるか否かを評価して、分配回路７９の制御信
号を発生する。ただし、カウンタ８６から供給される制
御信号が前記「第１の状態」であることを示すときは、
無条件に記憶回路７０₁を選択するための制御信号を発
生する。従って、係数更新開始の時点において、全ての
無効タップは記憶回路７０₁に格納されているように構
成する。評価回路８０の制御信号により、分配回路７９
は記憶回路７０₁または７０₂を選択する。合成回路８
７から供給されたタップ番号が制御タップ範囲に含まれ
るときは記憶回路７０₁を選択し、含まれないときは７
０₂を選択し、それぞれ選択した記憶回路にタップ番号
を伝達する。記憶回路７０₁及び７０₂のうち、分配回
路７９で選択された記憶回路は、分配回路７９から供給
されたタップ番号を記憶する。

【００１０】記憶回路７０₁、７０₂はＦＩＦＯ（Ｆｉ
ｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）構造を有し、双方
合わせて（Ｎ−Ｌ）個の無効タップ番号を記憶する。但
し、Ｎは全タップ数、Ｌは有効タップ数である。また、
タップ番号算出回路７６は、全タップ番号から無効タッ
プ記憶回路７０₁及び７０₂の保持する無効タップ番号
を除いたタップ番号、すなわち有効タップ番号を算出
し、算出されたタップ番号をタップ切替制御信号として
経路スイッチ７に供給する。経路スイッチ７は、タップ
番号算出回路７６から受けたＬ個の有効タップ番号に対
応する遅延素子の出力を選択して、係数発生回路に伝達
するように動作する。初期状態における無効タップ番
号、すなわち記憶回路７０₁の初期設定値は、有効タッ
プ番号が全タップ番号に対して等間隔になるように選択
される。たとえば、全タップ数Ｎ＝１３、有効タップ数
Ｌ＝５、無効タップ数Ｎ−Ｌ＝８と設定すると、全タッ
プ番号は、１、２、３、．．．．．、１３となる。この
とき、有効タップ番号が１、４、７、１０、１３と等間
隔になるように、記憶回路７０₁が保持する無効タップ
番号は、２、３、５、６、８、９、１１、１２に初期設
定される。ここで、記憶回路７０₁が保持する無効タッ
プ番号の格納順序に制約はなく、昇順に格納したり、あ
るいはランダムに格納することができる。以上の初期状
態設定後、経路スイッチ７によって選択されたタップ
（＝有効タップ）の係数更新が行なわれる。Ｑ回（Ｑは
正整数）の係数更新毎に、係数配置、すなわち有効タッ
プ位置の更新が行なわれる。

【００１１】判定回路８２は、前記「第１の状態」にお
いて常に記憶回路７０₁を選択し、記憶回路７０₁から
取り出したタップ番号を廃棄する。また、前記「第２の
状態」において判定回路８２は、制御タップ範囲計算回
路８５から供給される制御信号に基づいて、記憶回路７
０₁を選択して取り出したタップ番号を廃棄するか、ま
たは７０₁と７０₂のいづれかを選択して取り出したタ
ップ番号を合成回路８７へ供給するという２種類の状態
を切替える。制御タップ範囲計算回路８５は、最大係数
検出回路８１から供給されるＩ_maxの変動を評価し、判
定回路８２に対する制御信号を発生する。Ｉ_maxが予め
定められたしきい値を越えて変動したときは、判定回路
８２が記憶回路７０₁と７０₂を交互に選択して取り出
したタップ番号を合成回路８７へ帰還するような制御信
号を一定時間発生する。Ｉ_maxの変動が検出されないと
きは、判定回路８２が記憶回路７０₁を選択して取り出
したタップ番号を廃棄するような制御信号を発生する。
Ｉ_maxの変動は、例えば、Ｉ_maxが連続して予め定めた
回数よりも多くそれまでのＩ_maxとは異なる値になるこ
とを検出することによって、評価することができる。判
定回路８２から合成回路８７に供給されたタップ番号
は、分配回路７９で評価回路８０が定めるＩ_ma _xに従っ
た記憶回路７０₁もしくは７０₂に帰還される。以上の
手続きによって、Ｉ_maxが変動したときに、記憶回路７
９₁と７０₂に記憶された無効タップ番号が、相互に別
の記憶回路へ移動することができる。

【００１２】以上の説明からわかるように、係数更新を
開始してから予め定められた回数係数更新を完了する
「第１の状態」においてはすべての無効タップが順に有
効化され、完了後の「第２の状態」においてはＩ_max±
Ｌを満たすタップ番号だけが選択的に有効タップとされ
る。このＩ_max±Ｌに限定したタップ位置制御によっ
て、係数の高速集中配置が可能になる。また、「第１の
状態」においては小さなステップ・サイズで係数の安定
成長を実現し、「第２の状態」に遷移した時点で得られ
た正確な係数値の大小関係によって最大係数検出回路８
１がＩ_maxを決定する。それ以降は通常のステップ・サ
イズを用いて高速収束を達成する。

【００１３】

【発明が解決しようとする課題】これまで説明してきた
従来例においては、入力信号が音声信号などのように強
い非定常性を有するときに、係数発生回路３０₁、３０
₂、．．．．．３０_Lに遅延素子２０₁、２
０₂、．．．．．２０_N-1から供給される入力信号サン
プルの値が相互に大きく異なる。特に、他の係数発生回
路に供給されるよりも小さい入力信号サンプルが供給さ
れた係数発生回路における係数更新はより大きな誤差を
含み、係数値ばかりでなくタップ制御を誤らせる要因と
なる。また、ハードウェアの演算量制約によって１サン
プリング周期内にすべての演算が終了できない場合に
は、タップ位置制御を伴った適応フィルタを実現するこ
とができない。本発明は、ハードウェアの演算量制約が
ある場合にも、強い非定常性を有する入力信号に対して
正確にタップ位置制御を行なうことができる適応フィル
タによる未知システム同定の方法及び装置を提供するこ
とである。

【００１４】

【課題を解決するための手段】第１の発明は、適応フィ
ルタの全タップのうち、積和演算に対応した係数を使用
する一部のタップの番号を有効タップ番号として記憶
し、係数を有効タップにだけ配置し、前記積和演算に使
用しないタップの番号を無効タップ番号として待行列に
記憶し、前記有効タップ番号に対応する係数を予め定め
られた回数更新する度に、前記有効タップ番号のうち、
対応する係数の絶対値が最小であるタップ番号を無効と
して前記待行列の最後尾に格納し、前記待行列の先頭に
ある無効タップ番号を取り出して新たに有効タップ番号
とする有効タップ番号更新によってタップ位置を適応制
御する適応フィルタを用いて未知システムの同定を行な
う際に、適応動作開始から予め定められた有効タップ番
号更新回数までの第１の状態においては第１のステップ
・サイズを用いて係数更新を行ない、前記予め定められ
た有効タップ番号更新回数以降の第２の状態においては
第２のステップ・サイズを用いて係数更新を行ない、さ
らに前記第２の状態においては前記待行列を第１と第２
の２つの待行列から構成し、前記係数の絶対値が最小で
ある有効タップ番号が係数絶対値が最大であると判定さ
れた有効タップ番号の近傍にある場合には前記第１の待
行列の最後尾に格納し、近傍にない場合には前記第２の
待行列の最後尾に格納し、前記第１の待行列の先頭にあ
る無効タップ番号を取り出して新たに有効タップ番号と
する選択格納型有効タップ番号更新を行ない、前記第１
の状態における有効タップ番号更新を予め定められた第
１の定数に等しい回数連続して反復し、前記第２の状態
における有効タップ番号更新を予め定められた第２の定
数に等しい回数連続して反復し、前記係数絶対値の最小
値に対応するタップの入力信号電力が有効タップにおけ
る入力電力総和に対して予め定められた割合より小さい
ときには前記第１の状態における有効タップ番号更新に
おける係数更新回数のカウントを行なわずにタップ位置
を適応制御することを特徴とする。

【００１５】また、第２の発明は、適応フィルタの全タ
ップのうち、積和演算に対応した係数を使用する一部の
タップの番号を有効タップ番号として記憶し、係数を有
効タップにだけ配置し、前記積和演算に使用しないタッ
プの番号を無効タップ番号として待行列に記憶し、前記
有効タップ番号に対応する係数を予め定められた回数更
新する度に、前記有効タップ番号のうち、対応する係数
の絶対値が最小であるタップ番号を無効として前記待行
列の最後尾に格納し、前記待行列の先頭にある無効タッ
プ番号を取り出して新たに有効タップ番号とする有効タ
ップ番号更新によってタップ位置を適応制御する適応フ
ィルタを用いて未知システムの同定を行なう際に、適応
動作開始から未知システム出力抑圧量が予め定められた
値に達するまでの第１の状態においては第１のステップ
・サイズを用いて係数更新を行ない、前記予め定められ
た未知システム出力抑圧量に達した後の第２の状態にお
いては第２のステップ・サイズを用いて係数更新を行な
い、さらに前記第２の状態においては前記待行列を第１
と第２の２つの待行列から構成し、前記係数の絶対値が
最小である有効タップ番号が係数絶対値が最大であると
判定された有効タップ番号の近傍にある場合には前記第
１の待行列の最後尾に格納し、近傍にない場合には前記
第２の待行列の最後尾に格納し、前記第１の待行列の先
頭にある無効タップ番号を取り出して新たに有効タップ
番号とする選択格納型有効タップ番号更新を行ない、前
記第１の状態における有効タップ番号更新を予め定めら
れた第１の定数に等しい回数連続して反復し、前記第２
の状態における有効タップ番号更新を予め定められた第
２の定数に等しい回数連続して反復し、前記係数絶対値
の最小値に対応するタップの入力信号電力が有効タップ
における入力電力総和に対して予め定められた割合より
小さい有効タップ番号更新回数だけ前記第１の状態を長
く維持してから前記第２の状態に遷移させてタップ位置
の適応制御を行なうことを特徴とする。

【００１６】また、第３の発明は、予め定められた未知
システム出力抑圧量に達するまでは係数絶対値が最大の
有効タップ番号を更新しないことを特徴とする。

【００１７】また、第４の発明は、係数絶対値の代りに
係数２乗値を用いることを特徴とする。

【００１８】また、第５の発明は、前記有効タップ番号
更新及び選択格納型有効タップ番号更新のいずれか又は
双方において、有効タップ番号更新を行なうサンプリン
グ周期内では係数更新を行なわないことを特徴とする。

【００１９】本発明におけるタップ位置制御は、有効タ
ップにおける電力総和が予め定められた定数より小さい
場合に入力評価回路が発生する係数更新省略信号によっ
て、係数更新を省略する。

【００２０】また、本発明におけるタップ位置制御は、
有効タップにおける入力電力総和と係数絶対値の最小値
に対応するタップの入力信号電力の比、もしくは有効タ
ップにおける絶対入力電圧総和と係数絶対値の最小値に
対応するタップの絶対入力信号電圧の比を求めてその値
が予め定められた定数より大きい場合に入力評価回路が
発生するカウンタ制御信号によってカウンタの計数を省
略する。

【００２１】また、本発明におけるタップ位置制御は、
有効タップにおける入力電力総和と係数絶対値の最小値
に対応するタップの入力信号電力の比、もしくは有効タ
ップにおける絶対入力電圧総和と係数絶対値の最小値に
対応するタップの絶対入力信号電圧の比を求めてその値
が予め定められた定数より大きい場合に入力評価回路が
発生する未知システム出力抑圧量評価回路制御信号によ
って、未知システム出力抑圧量評価回路が第１の状態か
ら第２の状態へ遷移するために発生する制御信号の発生
時刻を遅延させる。

【００２２】また、本発明におけるタップ位置制御は、
未知システムの出力と誤差信号を受けて未知システム出
力抑圧量を計算し、システム出力抑圧量が予め定められ
た値に達したときに制御信号を発生する未知システム出
力抑圧量評価回路から制御信号を受けるまで、最大係数
検出回路は出力する最大絶対係数値を有する有効タップ
番号を更新しない。

【００２３】さらに、本発明におけるタップ位置制御
は、最小係数検出回路において、絶対値又は２乗値が小
さい係数値に対応したタップ番号を求める際に、係数更
新省略信号を発生する。

【００２４】

【発明の実施の形態】図面を参照して、本発明の実施例
について詳細に説明する。図１は本発明の第１の実施例
を示すブロック図である。図１と従来例のブロック図で
ある図４は、最小係数検出回路８３、入力評価回路７２
及びスイッチ７５を除いて同一であるので、以下、最小
係数検出回路８３、入力評価回路７２及びスイッチ７５
を中心に詳細な動作を説明する。

【００２５】入力評価回路７２は経路スイッチ７から供
給される入力信号の電力総和を求め、この値が予め定め
られた定数より小さい場合に係数更新省略信号を発生す
る。係数更新省略信号はスイッチ７５に伝達される。ス
イッチ７５の入力にはスイッチ７８の出力とゼロが供給
されており、前記係数更新省略信号が供給されたときに
はゼロを選択して、係数発生回路３０₁、３
０₂、．．．．．３０_Lに供給する。このため、係数発
生回路３０₁、３０₂、．．．．３０_Lにおいて係数更
新は行なわれない。スイッチ７５は、前記係数更新省略
信号が供給されないときにはスイッチ７８の出力、すな
わちμ₁又はμ₂を選択して、係数発生回路３０₁、３
０₂、．．．３０_Lに供給する。このため、係数発生回
路３０₁、３０₂、．．．．３０_Lにおいては、スイッ
チ７８で選択されているμ₁又はμ₂をステップ・サイ
ズとして係数更新が行なわれる。スイッチ７５がゼロを
選択して出力するときには有効タップにおける入力信号
の電力が小さく、近似的に入力が無信号状態にあるとみ
なすことができ、更新された係数値は信頼性が低い。こ
れを避けるためにステップ・サイズをスイッチ７５によ
ってゼロに設定し、係数更新を停止する。

【００２６】また、入力評価回路７２は、経路スイッチ
７から供給される入力信号の電力総和と係数絶対値の最
小値を発生する係数発生回路に経路スイッチ７から供給
される信号電力の比を求めて、その値が予め定められた
定数より大きい場合にカウンタの計数を省略するための
カウンタ制御信号を発生する。該カウンタ制御信号はカ
ウンタ８６に供給されており、カウンタ８６は該カウン
タ制御信号を受けたときにはカウント動作を一時停止す
る。このカウント一時停止により、カウンタ８６が発生
する「第１の状態」から「第２の状態」への遷移を行な
うための制御信号の発生タイミングが遅延され、「第１
の状態」が長くなる。経路スイッチ７から供給される入
力信号の電力総和と係数絶対値の最小値を発生する係数
発生回路に経路スイッチ７から供給される信号電力の比
が予め定められた定数より大きいことは、ある特定の有
効タップに供給されている入力信号振幅が他の有効タッ
プに供給されている入力信号振幅に比べて小さいことを
表しており、そのタップを無効にする操作は信頼性が低
い。この信頼性の低さを補償して、より長い「第１の状
態」を作り出すことによって、正しいＩ_maxを決定する
ことができる。

【００２７】一方、最小係数検出回路８３は、実際に最
小値の検出を行なっているときに係数更新省略信号をス
イッチ７５に伝達する点において、従来例である図４に
示される最小係数検出回路７１と異なる。スイッチ７５
は、前記係数更新省略信号が供給されたときにはゼロを
選択して、係数発生回路３０₁、３０₂、．．３０_Lに
供給する。従って、最小係数検出回路８３が実際に最小
値の検出を行なっているときには、係数発生回路３
０₁、３０₂、．．．３０_Lにおいて係数更新が行なわ
れない。

【００２８】図２は、本発明の第２の実施例を示すブロ
ック図である。第１の実施例と第２の実施例の相違点
は、図１のカウンタ８６が図２においてはエコー抑圧量
（ＥＲＬＥ）評価回路８８に置換されていることであ
る。ＥＲＬＥ評価回路８８は、受信信号入力端子４から
供給されるエコーと減算器５の出力として得られる誤差
信号（残留エコー）を用いて、前者を後者で除して得ら
れるＥＲＬＥを計算する。得られたＥＲＬＥと予め定め
られた値との大小比較により、カウンタ８６と同様の制
御信号を発生する。ただし、ＥＲＬＥは増加するので、
カウンタ８６から供給される制御信号が、係数更新を開
始してから予め定められた回数係数更新を完了していな
いことを示すときを、未知システム出力抑圧量が予め定
められた値より小さい場合に対応させる。

【００２９】図３は、本発明の第３の実施例を示すブロ
ック図である。第１の実施例と第３の実施例の相違点
は、図３において受信信号入力端子４から供給されるエ
コーと減算器５の出力として得られる誤差信号（残留エ
コー）を用いて、前者を後者で除して得られるＥＲＬＥ
を計算するエコー抑圧量（ＥＲＬＥ）評価回路８８が付
加されていることである。得られたＥＲＬＥと予め定め
られた値との大小比較により、最大係数検出回路８１に
対する制御信号を発生する。ＥＲＬＥは時間と共に増加
し、ある値に達して飽和するので、ＥＲＬＥ評価回路８
８は未知システム出力抑圧量が予め定められた値より大
きくなったときに、最大係数検出回路８１に対して制御
信号を発生して供給する。「第２の状態」において最大
係数検出回路８１は、ＥＲＬＥ評価回路８８から制御信
号を受けるまで出力する最大絶対係数値を有する有効タ
ップ番号を更新しない。ＥＲＬＥ評価回路８８の働きに
より、ＥＲＬＥが十分大きくなるまでのフィルタ係数収
束初期において最大絶対係数値を有する有効タップ番号
の更新が回避され、安定した係数収束とタップ位置制御
が実現される。

【００３０】図１〜図３において、これまでは最小係数
検出回路８３及び最大係数検出回路８１は係数絶対値に
関して最大値を有する係数に対応する有効タップ番号を
求めて出力すると説明してきたが、係数絶対値の代りに
係数２乗値を用いても各係数値の大小関係は不変であ
る。従って、最小係数検出回路８３及び最大係数検出回
路８１は係数絶対値の代りに係数２乗値に関して最大係
数及び最小係数を検出しても良い。

【００３１】同様に、図１〜図３において、入力評価回
路７２は入力信号電力に基づいて係数更新省略信号及び
カウンタ制御信号を発生すると説明してきたが、入力信
号電力の代りに入力信号振幅を用いても係数更新省略信
号及びカウンタ制御信号の発生原理はそのまま適用でき
る。

【００３２】以上、エコー・キャンセラを例として本発
明の実施例について詳細に説明してきたが、同様の原理
で本発明は、ノイズ・キャンセラ、ハウリング・キャン
セラ、適応等化器等にも適用できる。さらに、タップ係
数更新アルゴリズムに関しても、例として用いたアルゴ
リズム以外の数々のアルゴリズムが適用できる。

【００３３】

【発明の効果】以上説明したように、本発明によって、
ハードウェアの演算量制約がある場合にも、強い非定常
性を有する入力信号に対して正確にタップ位置制御を行
なうことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図。

【図２】本発明の第２の実施例を示すブロック図。

【図３】本発明の第３の実施例を示すブロック図。

【図４】従来例の構成を示すブロック図。

【図５】図４における係数発生回路の構成を示すブロッ
ク図。

【符号の説明】

１送信信号入力端子２送信信号出力端子３２線／４線変換回路４受信信号入力端子５減算器６受信信号出力端子７経路スイッチ８、３３加算器９タップ制御回路２０１〜２０_N-1 遅延素子３０₁〜３０_L 係数発生回路３１、３２、４０₁〜４０_L 乗算器３４、７０₁、７０₂、８３記憶回路７１、８３最小係数検出回路７２入力評価回路７５、７８スイッチ７６タップ番号算出回路７７係数クリア回路７９分配回路８０評価回路８１最大係数検出回路８２判定回路８５制御タップ範囲計算回路８６カウンタ８７合成回路８８ＥＲＬＥ評価回路

Claims

(57)【特許請求の範囲】

【請求項１】適応フィルタの全タップのうち、積和演算
に対応した係数を使用する一部のタップの番号を有効タ
ップ番号として記憶し、係数を有効タップにだけ配置
し、前記積和演算に使用しないタップの番号を無効タッ
プ番号として待行列に記憶し、前記有効タップ番号に対
応する係数を予め定められた回数更新する度に、前記有
効タップ番号のうち、対応する係数の絶対値が最小であ
るタップ番号を無効として前記待行列の最後尾に格納
し、前記待行列の先頭にある無効タップ番号を取り出し
て新たに有効タップ番号とする有効タップ番号更新によ
ってタップ位置を適応制御する適応フィルタを用いて未
知システムの同定を行なう際に、適応動作開始から予め
定められた有効タップ番号更新回数までの第１の状態に
おいては第１のステップ・サイズを用いて係数更新を行
ない、前記予め定められた有効タップ番号更新回数以降
の第２の状態においては第２のステップ・サイズを用い
て係数更新を行ない、さらに前記第２の状態においては
前記待行列を第１と第２の２つの待行列から構成し、前
記係数の絶対値が最小である有効タップ番号が係数絶対
値が最大であると判定された有効タップ番号の近傍にあ
る場合には前記第１の待行列の最後尾に格納し、近傍に
ない場合には前記第２の待行列の最後尾に格納し、前記
第１の待行列の先頭にある無効タップ番号を取り出して
新たに有効タップ番号とする選択格納型有効タップ番号
更新を行ない、前記第１の状態における有効タップ番号
更新を予め定められた第１の定数に等しい回数連続して
反復し、前記第２の状態における有効タップ番号更新を
予め定められた第２の定数に等しい回数連続して反復
し、前記係数絶対値の最小値に対応するタップの入力信
号電力が有効タップにおける入力電力総和に対して予め
定められた割合より小さいときには前記第１の状態にお
ける有効タップ番号更新における係数更新回数のカウン
トを行なわずにタップ位置の適応制御を行なうことを特
徴とする適応フィルタによる未知システム同定の方法。
【請求項２】適応フィルタの全タップのうち、積和演算
に対応した係数を使用する一部のタップの番号を有効タ
ップ番号として記憶し、係数を有効タップにだけ配置
し、前記積和演算に使用しないタップの番号を無効タッ
プ番号として待行列に記憶し、前記有効タップ番号に対
応する係数を予め定められた回数更新する度に、前記有
効タップ番号のうち、対応する係数の絶対値が最小であ
るタップ番号を無効として前記待行列の最後尾に格納
し、前記待行列の先頭にある無効タップ番号を取り出し
て新たに有効タップ番号とする有効タップ番号更新によ
ってタップ位置を適応制御する適応フィルタを用いて未
知システムの同定を行なう際に、適応動作開始から未知
システム出力抑圧量が予め定められた値に達するまでの
第１の状態においては第１のステップ・サイズを用いて
係数更新を行ない、前記予め定められた未知システム出
力抑圧量に達した後の第２の状態においては第２のステ
ップ・サイズを用いて係数更新を行ない、さらに前記第
２の状態においては前記待行列を第１と第２の２つの待
行列から構成し、前記係数の絶対値が最小である有効タ
ップ番号が係数絶対値が最大であると判定された有効タ
ップ番号の近傍にある場合には前記第１の待行列の最後
尾に格納し、近傍にない場合には前記第２の待行列の最
後尾に格納し、前記第１の待行列の先頭にある無効タッ
プ番号を取り出して新たに有効タップ番号とする選択格
納型有効タップ番号更新を行ない、前記第１の状態にお
ける有効タップ番号更新を予め定められた第１の定数に
等しい回数連続して反復し、前記第２の状態における有
効タップ番号更新を予め定められた第２の定数に等しい
回数連続して反復し、前記係数絶対値の最小値に対応す
るタップの入力信号電力が有効タップにおける入力電力
総和に対して予め定められた割合より小さい有効タップ
番号更新回数だけ前記第１の状態を長く維持してから前
記第２の状態に遷移させてタップ位置の適応制御を行な
うことを特徴とする適応フィルタによる未知システム同
定の方法。
【請求項３】有効タップにおける電力総和が予め定めら
れた値よりも小さいときは、係数更新を行なわないこと
を特徴とする請求項１又は２に記載の適応フィルタによ
る未知システム同定の方法。
【請求項４】予め定められた未知システム出力抑圧量に
達するまでは係数絶対値が最大の有効タップ番号を更新
しないことを特徴とする請求項１、２又は３に記載の適
応フィルタによる未知システム同定の方法。
【請求項５】係数絶対値の代りに係数２乗値を用いるこ
とを特徴とする請求項１、２、３又は４に記載の適応フ
ィルタによる未知システム同定の方法。
【請求項６】前記有効タップ番号更新及び選択格納型有
効タップ番号更新のいずれか又は双方において、有効タ
ップ番号更新を行なうサンプリング周期内では係数更新
を行なわないことを特徴とする請求項１、２、３、４又
は５に記載の適応フィルタによる未知システム同定の方
法。
【請求項７】未知システムの出力から適応フィルタの出
力する同定信号を差引いて得られる誤差信号を用いて係
数を更新する適応フィルタを用いて未知システム同定を
行なう装置において、未知システムの入力信号に対して
遅延を与える縦続接続された複数の遅延素子と、該複数
の遅延素子出力である遅延信号の一部を選択して出力す
る経路スイッチと、該経路スイッチの出力信号と前記誤
差信号と係数クリア信号を受けて、タップ係数値を発生
する複数の係数発生回路と、該係数発生回路の出力であ
る各係数値と前記経路スイッチの出力信号をそれぞれ乗
算する複数の乗算器と、該複数の乗算器出力を加算し前
記同定信号を出力する加算器と、前記未知システムの出
力から前記同定信号を減算して前記誤差信号を得る減算
器と、前記係数発生回路の出力する係数値を受けて、前
記経路スイッチの制御信号と前記係数クリア信号を発生
するタップ制御回路を少なくとも具備し、前記係数発生
回路は前記遅延信号と前記誤差信号を乗算する第１の乗
算器と、該第１の乗算器の出力と予め定められた定数を
乗算する第２の乗算器と、該第２の乗算器の出力と帰還
信号を加算する加算器と、該加算器の出力を前記係数値
として保持すると共に、前記加算器へ前記帰還信号とし
て帰還し、前記係数クリア信号によって零に再設定され
る記憶回路から構成され、前記タップ制御回路は、適応
動作開始からカウンタ制御信号によって特別に指示され
た場合を除いて係数更新回数をカウントし、予め定めら
れた回数カウントした後に第１の制御状態から第２の制
御状態に遷移させる制御信号を出力するカウンタと、係
数絶対値が最大であると判定された有効タップ番号の近
傍にある無効タップ番号を記憶する第１の記憶回路と、
前記近傍にない無効タップ番号を記憶する第２の記憶回
路と、前記第１と第２の記憶回路出力を受けて与えられ
た判定条件を満たすものを出力しそれ以外を廃棄する判
定回路と、前記適応フィルタの全タップ番号から前記第
１と第２の記憶回路が保持するタップ番号を除いた残り
のタップ番号を算出し、前記経路スイッチに出力するタ
ップ番号算出回路と、該タップ番号算出回路の出力する
タップ番号と前記複数の係数発生回路が出力する係数値
と前記カウンタ出力とを受けて、第１の制御状態におい
ては第１の定数に等しい個数の絶対値が小さい係数値に
対応したタップ番号を求め、第２の制御状態においては
第２の定数に等しい個数の絶対値が小さい係数値に対応
したタップ番号を求める最小係数検出回路と、前記経路
スイッチ出力信号電力の総和が予め定められた第３の定
数より小さい場合には係数更新省略信号を発生し、前記
経路スイッチ出力信号電力の総和と係数絶対値の最小値
を発生する係数発生回路に前記経路スイッチから供給さ
れる電力の比を求めてその値が予め定められた第４の定
数より大きい場合にはカウンタ制御信号を発生する入力
評価回路と、前記判定回路の出力と前記最小係数検出回
路で得られたタップ番号を合成する合成回路と、前記判
定条件と前記カウンタからの制御信号に応じて前記合成
回路から供給されるタップ番号が前記近傍に属するかど
うかを評価する評価回路と、前記合成回路から供給され
るタップ番号を前記評価回路の評価結果に応じて前記第
１又は第２の記憶回路に分配する分配回路と、前記最小
係数検出回路の出力するタップ番号に対応する係数発生
回路に前記係数クリア信号を供給する係数クリア回路
と、前記タップ番号算出回路の出力するタップ番号と前
記複数の係数発生回路が出力する係数値を受けて、最大
絶対係数値を有する有効タップ番号を出力する最大係数
検出回路と、該最大係数検出回路から受けた有効タップ
番号と予め定められた定数を用いて前記近傍を具体的に
計算する制御タップ範囲計算回路と、第３の記憶回路か
ら第１のステップ・サイズと第２のステップ・サイズを
受けて前記カウンタからの制御信号により第１のステッ
プ・サイズから第２のステップ・サイズに切替えて出力
する第１のスイッチと、該第１のスイッチ出力とゼロを
受けて通常は第１のスイッチ出力を、入力評価回路から
供給される係数更新省略信号によって特別に指示される
ときにはゼロを選択して各係数発生回路に伝達する第２
のスイッチとから構成されることを特徴とする適応フィ
ルタによる未知システム同定の装置。
【請求項８】未知システムの出力から適応フィルタの出
力する同定信号を差引いて得られる誤差信号を用いて係
数を更新する適応フィルタを用いて未知システム同定を
行なう装置において、未知システムの入力信号に対して
遅延を与える縦続接続された複数の遅延素子と、該複数
の遅延素子出力である遅延信号の一部を選択して出力す
る経路スイッチと、該経路スイッチの出力信号と前記誤
差信号と係数クリア信号を受けて、タップ係数値を発生
する複数の係数発生回路と、該係数発生回路の出力であ
る各係数値と前記経路スイッチの出力信号をそれぞれ乗
算する複数の乗算器と、該複数の乗算器出力を加算し前
記同定信号を出力する加算器と、前記未知システムの出
力から前記同定信号を減算して前記誤差信号を得る減算
器と、前記係数発生回路の出力する係数値を受けて、前
記経路スイッチの制御信号と前記係数クリア信号を発生
するタップ制御回路を少なくとも具備し、前記係数発生
回路は前記遅延信号と前記誤差信号を乗算する第１の乗
算器と、該第１の乗算器の出力と予め定められた定数を
乗算する第２の乗算器と、該第２の乗算器の出力と帰還
信号を加算する加算器と、該加算器の出力を前記係数値
として保持すると共に、前記加算器へ前記帰還信号とし
て帰還し、前記係数クリア信号によって零に再設定され
る記憶回路から構成され、前記タップ制御回路は、適応
動作開始から未知システム出力抑圧量評価回路制御信号
によって特別に指示された回数をカウントし、未知シス
テムの出力と誤差信号を受けて未知システム出力抑圧量
を計算し、前記未知システム出力抑圧量が予め定められ
た値に達したときから前記特別に指示された回数のカウ
ント値に等しい係数更新回数だけ遅延して第１の制御状
態から第２の制御状態に遷移させる制御信号を出力する
未知システム出力抑圧量評価回路と、係数絶対値が最大
であると判定された有効タップ番号の近傍にある無効タ
ップ番号を記憶する第１の記憶回路と、前記近傍にない
無効タップ番号を記憶する第２の記憶回路と、前記第１
と第２の記憶回路出力を受けて与えられた判定条件を満
たすものを出力しそれ以外を廃棄する判定回路と、前記
適応フィルタの全タップ番号から前記第１と第２の記憶
回路が保持するタップ番号を除いた残りのタップ番号を
算出し、前記経路スイッチに出力するタップ番号算出回
路と、該タップ番号算出回路の出力するタップ番号と前
記複数の係数発生回路が出力する係数値と前記未知シス
テム出力抑圧量評価回路出力とを受けて、第１の制御状
態においては第１の定数に等しい個数の絶対値が小さい
係数値に対応したタップ番号を求め、第２の制御状態に
おいては第２の定数に等しい個数の絶対値が小さい係数
値に対応したタップ番号を求める最小係数検出回路と、
前記経路スイッチ出力信号電力の総和が予め定められた
第３の定数より小さい場合には係数更新省略信号を発生
し、前記経路スイッチ出力信号電力の総和と係数絶対値
の最小値を発生する係数発生回路に前記経路スイッチか
ら供給される電力の比を求めてその値が予め定められた
第４の定数より大きい場合には未知システム出力抑圧量
評価回路制御信号を発生する入力評価回路と、前記判定
回路の出力と前記最小係数検出回路で得られたタップ番
号を合成する合成回路と、前記判定条件と前記未知シス
テム出力抑圧量評価回路からの制御信号に応じて前記合
成回路から供給されるタップ番号が前記近傍に属するか
どうかを評価する評価回路と、前記合成回路から供給さ
れるタップ番号を前記評価回路の評価結果に応じて前記
第１又は第２の記憶回路に分配する分配回路と、前記最
小係数検出回路の出力するタップ番号に対応する係数発
生回路に前記係数クリア信号を供給する係数クリア回路
と、前記タップ番号算出回路の出力するタップ番号と前
記複数の係数発生回路が出力する係数値を受けて、最大
絶対係数値を有する有効タップ番号を出力する最大係数
検出回路と、該最大係数検出回路から受けた有効タップ
番号と予め定められた定数を用いて前記近傍を具体的に
計算する制御タップ範囲計算回路と、第３の記憶回路か
ら第１のステップ・サイズと第２のステップ・サイズを
受けて前記未知システム出力抑圧量評価回路からの制御
信号により第１のステップ・サイズから第２のステップ
・サイズに切替えて出力する第１のスイッチと、該第１
のスイッチ出力とゼロを受けて通常は第１のスイッチ出
力を、入力評価回路から供給される係数更新省略信号に
よって特別に指示されるときにはゼロを選択して各係数
発生回路に伝達する第２のスイッチとから構成されるこ
とを特徴とする適応フィルタによる未知システム同定の
装置。
【請求項９】未知システムの出力と誤差信号を受けて未
知システム出力抑圧量を計算し、システム出力抑圧量が
予め定められた値に達したときに制御信号を発生する未
知システム出力抑圧量評価回路を具備し、前記タップ番
号算出回路の出力するタップ番号と前記複数の係数発生
回路が出力する係数値を受けて最大絶対係数値を有する
有効タップ番号を出力する最大係数検出回路は、さらに
前記未知システム出力抑圧量評価回路から制御信号を受
けるまで出力する最大絶対係数値を有する有効タップ番
号を更新しないことを特徴とする請求項７に記載の適応
フィルタによる未知システム同定の装置。
【請求項１０】第１の記憶回路は係数２乗値が最大であ
ると判定された有効タップ番号の近傍にある無効タップ
番号を記憶し、最小係数検出回路は第１の制御状態にお
いては第１の定数に等しい個数の２乗値が小さい係数値
に対応したタップ番号を求め、第２の制御状態において
は第２の定数に等しい個数の２乗値が小さい係数値に対
応したタップ番号を求め、前記係数値の２乗値総和が予
め定められた第３の定数より小さい場合には係数更新省
略信号を発生し、前記係数値の２乗値総和と係数２乗値
の最小値の比を求めてその値が予め定められた第４の定
数より大きい場合には未知システム出力抑圧量評価回路
制御信号を発生し、最大係数検出回路は最大２乗係数値
を有する有効タップ番号を出力することを特徴とする請
求項７、８又は９に記載の適応フィルタによる未知シス
テム同定の装置。
【請求項１１】最小係数検出回路において、絶対値又は
２乗値が小さい係数値に対応したタップ番号を求める際
にも、係数更新省略信号を発生してスイッチ７５に供給
することを特徴とする請求項７、８、９又は１０に記載
の適応フィルタによる未知システム同定の装置。