JP2847687B2 - Digital filter for modulator - Google Patents

Digital filter for modulator

Info

Publication number
JP2847687B2
JP2847687B2 JP2296668A JP29666890A JP2847687B2 JP 2847687 B2 JP2847687 B2 JP 2847687B2 JP 2296668 A JP2296668 A JP 2296668A JP 29666890 A JP29666890 A JP 29666890A JP 2847687 B2 JP2847687 B2 JP 2847687B2
Authority
JP
Japan
Prior art keywords
transmission data
complex envelope
envelope waveform
data sequence
outputting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2296668A
Other languages
Japanese (ja)
Other versions
JPH04170128A (en
Inventor
和弘 安道
宏一郎 田中
均 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2296668A priority Critical patent/JP2847687B2/en
Publication of JPH04170128A publication Critical patent/JPH04170128A/en
Application granted granted Critical
Publication of JP2847687B2 publication Critical patent/JP2847687B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル変調器においてディジタルデー
タからなる送信データを入力して複素包絡線波形を出力
する変調器用ディジタルフィルタに関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital filter for a modulator that inputs transmission data composed of digital data and outputs a complex envelope waveform in a digital modulator.

従来の技術 近年、電子機器のディジタル化に伴い、ディジタル変
調器として、送信データをディジタルフィルタに通して
複素包絡線波形を生成し、D/A変換後これをアナログの
直交振幅変調器に入力して変調波形を得る構成がよく用
いられている。
2. Description of the Related Art In recent years, with the digitization of electronic devices, as a digital modulator, a transmission data is passed through a digital filter to generate a complex envelope waveform, and after D / A conversion, this is input to an analog quadrature amplitude modulator. A configuration in which a modulated waveform is obtained by using the same is often used.

従来の変調器用ディジタルフィルタとしては、例えば
第4図に示すπ/4シフトQPSK変調器用ディジタルフィル
タがある。
As a conventional digital filter for a modulator, for example, there is a digital filter for a π / 4 shift QPSK modulator shown in FIG.

このディジタルフィルタには、制御回路404と記憶装
置405とが設けられ、制御回路404内には、シフトレジス
タ401、m値カウンタ402及び分周回路403が設けられ
る。
The digital filter includes a control circuit 404 and a storage device 405. The control circuit 404 includes a shift register 401, an m-value counter 402, and a frequency dividing circuit 403.

上記シフトレジスタ401は、変調前の入力データの1
単位、即ち、1シンボルが2ビットからなる送信データ
406と、単位時間に送ることができるシンボル数、即
ち、シンボルレートに等しい周波数のクロック407とを
入力し、nシンボル(ak+n,ak+n-1,…ak+1)からなる送
信データ系列408を順次出力する。また、カウンタ402
は、上記クロック407のm倍の周波数のクロック409を入
力してカウント値410を出力し、分周回路403は、上記ク
ロック407を入力し、これを2分周してグループ識別情
報411として出力する。
The shift register 401 stores one of the input data before modulation.
Unit, ie, transmission data consisting of 2 bits per symbol
406 and the number of symbols that can be transmitted per unit time, that is, a clock 407 having a frequency equal to the symbol rate, are input, and n symbols (a k + n , a k + n−1 ,... A k + 1 ) are input. Are sequentially output. Also, the counter 402
Receives a clock 409 having a frequency that is m times as high as the clock 407 and outputs a count value 410. The frequency divider 403 receives the clock 407, divides the frequency by two, and outputs the result as group identification information 411. I do.

記憶装置405は、送信データ系列408、グループ識別情
報411及びカウント値410を入力として複素包絡線波形の
標本値の実数成分412と虚数成分413を出力する。
The storage device 405 outputs the real component 412 and the imaginary component 413 of the sample value of the complex envelope waveform by using the transmission data sequence 408, the group identification information 411, and the count value 410 as inputs.

ところで、π/4シフトQPSKの符号点配置を複素平面上
で表すと、第5図に示すように、符号点は2つのグルー
プA、Bに分けられ、隣接するシンボル間では同じグル
ープの符号点を取らず、A、及びBのグループの符号点
が交互に用いられる。そして、シフトレジスタ401が入
力する1シンボルが2ビットからなる送信データ406は
変調方式の符号点に対応している。
By the way, when the code point arrangement of the π / 4 shift QPSK is represented on a complex plane, the code points are divided into two groups A and B, as shown in FIG. , And the code points of the groups A and B are used alternately. Then, the transmission data 406, in which one symbol is composed of two bits, input to the shift register 401, corresponds to the code point of the modulation scheme.

送信データ406(ai,(i=1,2,…))はシフトレジス
タ401に入力され、クロック407に従って、過去n個分の
送信データ406からなる送信データ系列408(ak+1,…,a
k+n,(k=0,1,2,…))が出力される。
The transmission data 406 (a i , (i = 1, 2,...)) Is input to the shift register 401, and in accordance with the clock 407, a transmission data sequence 408 (a k + 1 ,. , a
k + n , (k = 0, 1, 2,...)) are output.

また、m値(m=2b、bは正整数)のカウンタ402は
クロック409に従って、1シンボル長内の時点を指定す
るb個のビットよりなるカウント値410(c,(c=0,1,
…,m−1))を順次出力する。
A counter 402 having an m value (m = 2 b , b is a positive integer) counts 410 bits (c, (c = 0, 1) consisting of b bits specifying a time point within one symbol length according to the clock 409. ,
.., M-1)) are sequentially output.

シフトレジスタ401に入力されるクロック407は同時に
分周回路403に入力され、2分周されてグループ識別情
報411として出力される。
The clock 407 input to the shift register 401 is input to the frequency dividing circuit 403 at the same time, frequency-divided by two, and output as group identification information 411.

送信データ系列408とカウント値410とグループ識別情
報411は記憶装置405のアドレスへ入力される。
The transmission data sequence 408, the count value 410, and the group identification information 411 are input to the address of the storage device 405.

記憶装置405には送信データ系列408及びクループ識別
情報411によって定まる位相変化に対応する複素包絡線
波形の中央の1シンボル長の部分のm個の標本値の実数
成分Y11,…,Y1m、及び虚数成分YQ1,…,YQmが記憶されて
おり、カウント値410に従って順次出力される。
The storage device 405 stores real number components Y 11 ,..., Y 1m of m sample values in the central portion of one symbol length of the complex envelope waveform corresponding to the phase change determined by the transmission data sequence 408 and the group identification information 411. and imaginary component Y Q1, ..., Y Qm is stored, it is sequentially output in accordance with the count value 410.

ここで、送信データ系列408及びグループ識別情報411
と、標本値の実数成分及び虚数成分と、複素包絡線波形
との関係について詳述すれば、以下の通りである。
Here, the transmission data sequence 408 and the group identification information 411
The relationship between the real component and the imaginary component of the sample value and the complex envelope waveform will be described in detail below.

第6図(a)のようなある送信データ系列408に対し
て初期符号点が第5図のA,Bどちらのグループに属する
かにより第6図(a)に示すようにAのグループから始
まる符号点系列と、同図(e)に示すようにBのグルー
プから始まる2通りの符号点系列が考えられる。各符号
点系列に対応する位相変化は第6図(b)あるいは
(f)に示すようになり、これらの位相変化に対応する
複素包絡線波形の実数成分及び虚数成分がそれぞれ第6
図(c)、あるいは(g)のように求められる。
As shown in FIG. 6 (a), starting from the group A as shown in FIG. 6 (a) depending on which of the groups A and B in FIG. 5 the initial code points belong to a certain transmission data sequence 408 as shown in FIG. 6 (a). A code point sequence and two code point sequences starting from the group B as shown in FIG. The phase change corresponding to each code point sequence is as shown in FIG. 6 (b) or (f), and the real component and the imaginary component of the complex envelope waveform corresponding to these phase changes are the sixth component, respectively.
It is obtained as shown in FIG.

この複素包絡線波形の中央の1シンボル長の部分のm
個の標本値の実数成分Y11,…,Y1m、及び虚数成分YQ1,
…,YQmを第6図(d)あるいは(h)に示すようにそれ
ぞれ求め、送信データ系列408、グループ識別情報411及
びカウント値410に対応するアドレスにあらかじめ記憶
させておく。
M at the center of one symbol length of this complex envelope waveform
Real components Y 11 , ..., Y 1m and imaginary components Y Q1 ,
.., Y Qm are obtained as shown in FIG. 6 (d) or (h), and are stored in advance at addresses corresponding to the transmission data sequence 408, the group identification information 411, and the count value 410.

ここで、グループ識別情報411はグループA,Bの判別に
用いられ、グループ識別情報411が0に対応するアドレ
スに第6図(d)の標本値を、グループ識別情報411が
1に対応するアドレスに第6図(h)の標本値を記憶す
る。
Here, the group identification information 411 is used for discriminating the groups A and B, and the sample value of FIG. 6D is assigned to the address where the group identification information 411 corresponds to 0, and the address where the group identification information 411 corresponds to 1 In FIG. 6 (h).

グループ識別情報411は1シンボルごとに0と1の値
を交互に取るので、記憶装置405が出力する複素包絡線
波形の符号点はグループA,Bを交互に取ることになる。
Since the group identification information 411 alternates between 0 and 1 for each symbol, the code points of the complex envelope waveform output from the storage device 405 alternate between groups A and B.

このようにして、送信データに対応した複素包絡線波
形を得る。
In this way, a complex envelope waveform corresponding to the transmission data is obtained.

発明が解決しようとする課題 しかしながら、上記のような構成では、記憶装置405
の読み出しアドレス空間に(2×n+b+1)ビットを
用いているため、2(2n+b+1)個の標本値を記憶する記憶
容量が必要である。例えばロールオフフィルタ等を高精
度で実現する場合、通常n=6,b=3(m=8)程度の
数値となり約6万5千個分の標本値を記憶するための多
量の記憶容量が必要であり、装置の小型化、及び低価格
化を図る上で不利になるという問題点を有していた。
However, in the above configuration, the storage device 405
Since (2 × n + b + 1) bits are used in the read address space of (1), a storage capacity for storing 2 (2n + b + 1) sample values is required. For example, when a roll-off filter or the like is realized with high accuracy, the value is usually n = 6, b = 3 (m = 8), and a large storage capacity for storing about 65,000 sample values is required. This is necessary and disadvantageous in reducing the size and cost of the apparatus.

本発明者は、π/4シフトQPSK変調方式やπ/2シフトBP
SK変調方式等のほとんどの変調方式では、変調方式の1
シンボルの複素包絡線波形と波形整形フィルタとの畳み
込み出力が1シンボル長の中央に対して線対称であり、
1つの符号点系列の複素包絡線波形データを逆方向から
読み出すことによりもう1つ符号点系列の複素包絡線波
形を読み出すことが可能であることが分かった。
The present inventor has proposed a π / 4 shift QPSK modulation scheme and a π / 2 shift BP
Most modulation schemes such as the SK modulation scheme use one of the modulation schemes.
The convolution output of the complex envelope waveform of the symbol and the waveform shaping filter is line-symmetric with respect to the center of one symbol length,
It has been found that by reading out the complex envelope waveform data of one code point sequence in the reverse direction, it is possible to read out the complex envelope waveform of another code point sequence.

本発明は、このような知見に基づき、複素包絡線波形
を記憶するために必要な記憶装置の記憶容量を半減でき
るようにした変調器用ディジタルフィルタを提供するこ
とを目的とするものである。
An object of the present invention is to provide a digital filter for a modulator based on such knowledge, which can reduce the storage capacity of a storage device necessary for storing a complex envelope waveform by half.

課題を解決するための手段 本発明の変調器用ディジタルフィルタは、上記の問題
点を解決するため、一定のシンボルレートで入力される
送信データに対して2種類の異なる位相グループを交互
に用いて位相変調することにより得られる複素包絡線波
形の標本値を出力する変調器用ディジタルフィルタであ
って、入力された最新のn個の送信データの並びである
送信データ系列を並列に出力するシフトレジスタと、1
個の送信データが入力されるごとに前記シンボルレート
のm倍の周波数でゼロからインクリメントされるカウン
ト値を2進数で並列出力するカウンタと、前記シンボル
レートを2分周したクロック信号である時間反転情報を
出力する分周回路と、前記時間反転情報に従って前記シ
フトレジスタから出力された送信データ系列をそのまま
出力する動作とその送信データ系列を構成するn個の送
信データの順序を反転して出力する動作とを交互に行う
順序反転回路と、前記時間反転情報に従って前記カウン
タから出力されたカウント値をそのまま出力する動作と
そのカウント値の各ビットを論理反転して出力する動作
とを交互に行うビット反転回路と、前記順序反転回路及
び前記ビット反転回路から出力された値を読出アドレス
として予め記憶された複素包絡線波形の標本値を出力す
る記憶装置とを設け、上記記憶装置には上記2種類の一
方の位相グループを用いた位相変調から始まる送信デー
タ系列に対応する複素包絡線波形の標本値だけが記憶さ
れていることを特徴とする。
Means for Solving the Problems In order to solve the above problems, the digital filter for a modulator of the present invention uses two different types of phase groups alternately for transmission data input at a fixed symbol rate. A modulator digital filter that outputs a sample value of a complex envelope waveform obtained by modulating, a shift register that outputs, in parallel, a transmission data sequence that is a sequence of the latest n pieces of input transmission data, 1
A counter that outputs a count value that is incremented from zero at a frequency of m times the symbol rate in parallel with a binary number each time transmission data is input, and a time inversion that is a clock signal obtained by dividing the symbol rate by 2 A frequency divider for outputting information, an operation of outputting the transmission data sequence output from the shift register as it is in accordance with the time reversal information, and outputting the n transmission data constituting the transmission data sequence in a reversed order. A sequence inversion circuit that alternately performs an operation, and a bit that alternately performs an operation of outputting the count value output from the counter as it is in accordance with the time inversion information and an operation of logically inverting and outputting each bit of the count value. An inverting circuit, and values output from the order inverting circuit and the bit inverting circuit are stored in advance as read addresses. A storage device for outputting a sample value of the complex envelope waveform, the sample value of the complex envelope waveform corresponding to the transmission data sequence starting from the phase modulation using one of the two types of phase groups. Is stored.

作用 上記の構成において、ある送信データ系列に対して、
その初期符号点の属するグループにより異なる2通りの
複素包絡線波形のうちの一方のグループの複素包絡線波
形を記憶させておき、この一方のグループの複素包絡線
波形を時間的に逆方向から読み出すことによって他方の
グループの複素包絡線波形が得られる。
Operation In the above configuration, for a certain transmission data sequence,
The complex envelope waveform of one group among the two types of complex envelope waveforms different depending on the group to which the initial code point belongs is stored, and the complex envelope waveform of the one group is read out in a temporally reverse direction. As a result, a complex envelope waveform of the other group is obtained.

実 施 例 以下、本発明の一実施例に係る変調器用ディジタルフ
ィルタを第1図ないし第3図に基づき具体的に説明す
る。
Embodiment Hereinafter, a digital filter for a modulator according to an embodiment of the present invention will be specifically described with reference to FIGS. 1 to 3. FIG.

この変調器用ディジタルフィルタはπ/4シフトQPSK変
調器用ディジタルフィルタであって、第1図に示すよう
に、制御回路104と、時間反転回路107と、記憶装置108
とが備えられている。
This digital filter for a modulator is a digital filter for a π / 4 shift QPSK modulator, and as shown in FIG. 1, a control circuit 104, a time inverting circuit 107, and a storage device 108.
And are provided.

制御回路104は、1シンボルが2ビットからなる送信
データ109と、変調方式のシンボルレートに等しい周波
数のクロック110とを入力して、過去n個分の送信デー
タ109からなる送信データ系列111(ak+n,ak+n-1,…,a
k+1)を出力するシフトレジスタ101、上記クロック110
のm倍の周波数のクロック112を入力してカウント値113
(c,(c=1,2,…))を出力するm値のカウンタ102及
び上記クロック110を入力としてこれを2分周して時間
反転情報114として出力する分周回路103とを備える点で
上記従来例の制御回路404と同様に構成されている。
The control circuit 104 inputs the transmission data 109 in which one symbol is composed of 2 bits and the clock 110 having a frequency equal to the symbol rate of the modulation scheme, and transmits a transmission data sequence 111 (a) composed of the past n transmission data 109. k + n , a k + n-1 ,…, a
k + 1 ), the shift register 101, and the clock 110
Input clock 112 of m times frequency and count value 113
(C, (c = 1, 2,...)) And a frequency dividing circuit 103 which receives the clock 110 as an input, divides the frequency by 2 and outputs it as time inversion information 114. The configuration is the same as that of the control circuit 404 of the conventional example.

時間反転回路107は、送信データ系列111と時間反転情
報114を入力して、送信データ系列115を出力する順序反
転回路105と、カウント値113と時間反転情報114を入力
としてカウント値116を出力するビット反転回路106とを
備えている。
The time inversion circuit 107 receives the transmission data sequence 111 and the time inversion information 114 and outputs a transmission data sequence 115. The order inversion circuit 105 outputs the count value 113 and the time inversion information 114, and outputs the count value 116. And a bit inversion circuit 106.

記憶回路108は、順序反転回路105が出力する送信デー
タ系列115とビット反転回路106が出力するカウント値11
6(c′)を入力として複素包絡線波形の標本値の実数
成分117及び虚数成分118を出力するように構成される。
The storage circuit 108 includes a transmission data sequence 115 output from the order inversion circuit 105 and a count value 11 output from the bit inversion circuit 106.
It is configured to output a real component 117 and an imaginary component 118 of the sample value of the complex envelope waveform with 6 (c ′) as an input.

なお、シフトレジスタ101に入力される送信データ109
(ai,(i=1,2,…))は変調方式の符号点に対応して
いる。
The transmission data 109 input to the shift register 101
(A i , (i = 1, 2,...)) Correspond to the code points of the modulation scheme.

上記の構成において、制御回路104に入力された送信
データ109は、シフトレジスタ101に入力され、クロック
110に従って過去n個分の送信データ109からなる送信デ
ータ系列111(ak+1,…,ak+n(k=0,1,2,…))が出力
される。ここで、n個の符号点系列について、初期符号
点の属するグループと最終符号点の属するグループとが
異なるようにするため、nは偶数であることが必要であ
る。
In the above configuration, the transmission data 109 input to the control circuit 104 is input to the shift register 101,
A transmission data sequence 111 (a k + 1 ,..., A k + n (k = 0, 1, 2,...)) Consisting of the past n transmission data 109 is output according to 110. Here, for the n code point sequences, n must be an even number so that the group to which the initial code point belongs and the group to which the final code point belongs are different.

また、m値(m=2b、bは正整数)のカウンタ102は
クロック112に従って、1シンボル長内の時点を指定す
るb個のビットよりなるカウント値113(c,(c=0,1,
…,m−1))を順次出力する。
The counter 102 having an m value (m = 2 b , b is a positive integer) counts 113 bits (c, (c = 0, 1) consisting of b bits designating a time point within one symbol length according to the clock 112. ,
.., M-1)) are sequentially output.

クロック110は分周回路103に入力され、2分周されて
時間反転情報114として出力される。
The clock 110 is input to the frequency dividing circuit 103, frequency-divided by two, and output as time inversion information 114.

制御回路104より出力された送信データ系列111、カウ
ント値113、時間反転情報114は時間反転回路107に入力
される。
The transmission data sequence 111, count value 113, and time inversion information 114 output from the control circuit 104 are input to the time inversion circuit 107.

上記送信データ系列111(ak+1,…,ak+n,(k=0,1,2,
…))と時間反転情報114は順次反転回路105に入力さ
れ、 a′=ai (時間反転情報114が0のとき) a′=an-i+1(時間反転情報114が1のとき) (i=1,2,…,n) の変換で得られる送信データ系列115(a′k+1,…,a′
k+n(k=0,1,2,…))を出力する。
The transmission data sequence 111 (a k + 1 ,..., A k + n , (k = 0, 1, 2,
..)) And the time inversion information 114 are sequentially input to the inversion circuit 105, and a ′ i = a i (when the time inversion information 114 is 0) a ′ i = a n−i + 1 (when the time inversion information 114 is 1) The transmission data sequence 115 (a ′ k + 1 ,..., A ′) obtained by the conversion of (i = 1, 2,..., N)
k + n (k = 0, 1, 2, ...) is output.

カウント値113(c,(c=0,1,…,m−1))と時間反
転情報114はビット反転回路106に入力され、時間反転情
報114が0のときにはカウント値113はそのままビット反
転回路106からカウント値116として出力され、時間反転
情報114が1のときにはカウント値113のビット反転出力
c′(=m−1−c)がカウント値116として出力され
る。
The count value 113 (c, (c = 0, 1,..., M−1)) and the time inversion information 114 are input to the bit inversion circuit 106. When the time inversion information 114 is 0, the count value 113 is used as it is in the bit inversion circuit. When the time inversion information 114 is 1, a bit inversion output c ′ (= m−1−c) of the count value 113 is output as the count value 116 from the 106.

時間反転回路107より出力された送信データ系列115及
びカウント値116は記憶装置108のアドレスに入力され、
これに従って複素包絡線波形の標本値の実数成分117、
及び虚数成分118が出力される。
The transmission data sequence 115 and the count value 116 output from the time inversion circuit 107 are input to the address of the storage device 108,
According to this, the real component 117 of the sample value of the complex envelope waveform,
And the imaginary component 118 are output.

次に、記憶装置108に記憶させる複素包絡線波形の標
本値について、第2図を用いて詳述する。
Next, the sample values of the complex envelope waveform stored in the storage device 108 will be described in detail with reference to FIG.

第2図(a)のようなある送信データ系列に対して初
期符号点が第5図のAグループに属するとして第2図
(b)に示すような位相変化を得る。これに対応して第
2図(c)に示すような複素包絡線波形の実数成分、及
び虚数成分を求める。
Assuming that the initial code point belongs to the group A in FIG. 5 for a certain transmission data sequence as shown in FIG. 2 (a), a phase change as shown in FIG. 2 (b) is obtained. Correspondingly, a real component and an imaginary component of the complex envelope waveform as shown in FIG. 2 (c) are obtained.

この複素包絡線波形の中央の1シンボル長の部分のm
個の標本値の実数成分Y11,…,Y1m、及び虚数成分YQ1,
…,YQmを第2図(d)に示すようにそれぞれ求め、送信
データ系列に対応するアドレスに記憶する。従来例と異
なるのは初期符号点がBグループに属する場合の複素包
絡線波形を記憶しない点である。
M at the center of one symbol length of this complex envelope waveform
Real components Y 11 , ..., Y 1m and imaginary components Y Q1 ,
.., Y Qm are obtained as shown in FIG. 2 (d), and are stored in addresses corresponding to the transmission data series. The difference from the conventional example is that the complex envelope waveform when the initial code point belongs to the B group is not stored.

次に、時間反転回路の動作について第3図を用いて詳
述する。
Next, the operation of the time inversion circuit will be described in detail with reference to FIG.

上述したように、記憶装置108には、アドレスとして
与えられる送信データ系列の初期符号点が第5図の符号
点配置のAグループに属する場合の複素包絡線波形のみ
が記憶されている。
As described above, the storage device 108 stores only the complex envelope waveform when the initial code point of the transmission data sequence given as the address belongs to the group A of the code point arrangement in FIG.

時間反転回路では、時間反転情報114で与えられる初
期符号点の属するグループがAの場合には、送信データ
系列111、及びカウント値113をそのまま記憶装置へ出力
し、グループがBの場合には、所望の波形が得られるよ
うに以下の変換を行って記憶装置へ出力する。
In the time inversion circuit, when the group to which the initial code point given by the time inversion information 114 belongs is A, the transmission data sequence 111 and the count value 113 are output to the storage device as they are, and when the group is B, The following conversion is performed so that a desired waveform is obtained, and output to a storage device.

第3図(a)のように初期符号点が第5図の符号点配
置のBグループに属する符号点系列に対応する複素包絡
線波形を得たい場合、まず、送信データ系列の順序を反
転して第3図(b)のような送信データ系列を記憶装置
108に与える。
When it is desired to obtain a complex envelope waveform whose initial code points correspond to the code point sequence belonging to the B group of the code point arrangement of FIG. 5 as shown in FIG. 3 (a), first, the order of the transmission data sequence is inverted. A transmission data sequence as shown in FIG.
Give to 108.

このとき記憶装置108には第3図(c)の位相変化に
対応して第3図(d)に示すような複素包絡線波形の標
本値の実数成分YI1,…,YIm及び虚数成分YQ1,…,YQmが記
憶されており、これをビット反転したカウント値106で
順次読み出すことにより第3図(e)のような実数成分
YIm,…,YI1及び虚数成分YQm,…,YQ1が出力として得られ
る。これは第3図(a)の符号点系列の複素包絡線波形
に対応している。以上のようにして所望の波形を得る。
At this time, the real components Y I1 ,..., Y Im and the imaginary components of the sample values of the complex envelope waveform as shown in FIG. Y Q1 ,..., Y Qm are stored, and by sequentially reading them out with the bit-reversed count value 106, a real number component as shown in FIG.
Y Im, ..., Y I1 and imaginary components Y Qm, ..., Y Q1 is obtained as the output. This corresponds to the complex envelope waveform of the code point sequence in FIG. A desired waveform is obtained as described above.

このように本実施例では、初期符号点がBグループに
属する場合の波形は、初期符号点がAグループに属する
場合の波形を時間的に逆方向に読み出すことで得てい
る。
As described above, in this embodiment, the waveform when the initial code point belongs to the B group is obtained by reading out the waveform when the initial code point belongs to the A group in a temporally reverse direction.

なお、時間的に逆方向から読み出すことが可能である
ためには、変調方式の1シンボルの複素包絡線波形と波
形整形フィルタとの畳み込み出力が1シンボル長の中央
に対して線対称であることが必要である。ほとんどの変
調方式(π/4シフトQPSKやπ/2シフトBPSKを含む)で
は、この条件は満たされている。
Note that, in order to be able to read out in the reverse direction in terms of time, the convolution output of the complex envelope waveform of one symbol of the modulation method and the waveform shaping filter must be line-symmetric with respect to the center of one symbol length. is necessary. For most modulation schemes (including π / 4 shift QPSK and π / 2 shift BPSK), this condition is satisfied.

また、複素包絡線波形が滑らかに誤差なくつながるた
めに、例えば第2図(d)に示すように、m個の標本点
の位置がn個の符号点系列の中央のシンボル間の境界線
に対して対称であることが望ましい。
In addition, since the complex envelope waveform is smoothly connected without error, for example, as shown in FIG. 2 (d), the positions of the m sample points are shifted to the boundary line between the central symbols of the n code point sequences. Desirably, it is symmetrical.

以上のように本実施例によれば、波形記憶装置108に
はn個の送信データ系列115とbビットからなるカウン
ト値116がアドレスとして入力されるので、アドレス空
間は(2×n+b)ビットとなる。
As described above, according to the present embodiment, since n transmission data sequences 115 and the count value 116 composed of b bits are input to the waveform storage device 108 as addresses, the address space is (2 × n + b) bits. Become.

従って、従来の変調器用ディジタルフィルタに比べて
記憶装置に与えるアドレスを1ビット削減することがで
き、必要な記憶容量を1/2に減らすことができた。
Therefore, the address given to the storage device can be reduced by one bit as compared with the conventional modulator digital filter, and the required storage capacity can be reduced by half.

発明の効果 以上のように本発明は、送信データに従って制御回路
より出力される読み出しアドレスを時間反転回路に入力
し、前記制御回路より出力される時間反転情報に従って
時間反転した読みだしアドレスを記憶装置に入力して複
素包絡線波形を得るという構成を備えたことにより、変
調方式の複素包絡線波形を記憶するために必要な記憶装
置の記憶容量を1/2に削減することができ、低価格で小
型かつ低消費電力の変調器用ディジタルフィルタを構成
することができる。
As described above, according to the present invention, a read address output from a control circuit according to transmission data is input to a time inversion circuit, and a read address time-inverted according to time inversion information output from the control circuit is stored in a storage device. To reduce the storage capacity of the storage device required to store the complex envelope waveform of the modulation method by half. Thus, a compact and low power consumption digital filter for a modulator can be configured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例における変調器用ディジタル
フィルタの構成を示すブロック図、第2図は第1図の記
憶装置に記憶される複素包絡線波形の演算方法を示す説
明図、第3図は第1図の時間反転回路の動作を示す説明
図、第4図は従来の変調器用ディジタルフィルタの構成
を示すブロック図、第5図はπ/4シフトQPSKの符号点配
置図、第6図は第4図の記憶装置に記憶させる複素包絡
線波形の演算方法を示す説明図である。 104……制御回路、107……時間反転回路、108……記憶
装置。
FIG. 1 is a block diagram showing a configuration of a digital filter for a modulator according to an embodiment of the present invention. FIG. 2 is an explanatory diagram showing a method of calculating a complex envelope waveform stored in the storage device of FIG. FIG. 4 is an explanatory diagram showing the operation of the time inverting circuit shown in FIG. 1, FIG. 4 is a block diagram showing the configuration of a conventional digital filter for a modulator, FIG. 5 is a code point arrangement diagram of π / 4 shift QPSK, and FIG. FIG. 7 is an explanatory diagram showing a method of calculating a complex envelope waveform stored in the storage device of FIG. 104 a control circuit, 107 a time reversing circuit, 108 a storage device.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04L 27/00 - 27/38──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 6 , DB name) H04L 27/00-27/38

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一定のシンボルレートで入力される送信デ
ータに対して2種類の異なる位相グループを交互に用い
て位相変調することにより得られる複素包絡線波形の標
本値を出力する変調器用ディジタルフィルタであって、 入力された最新のn個の送信データの並びである送信デ
ータ系列を並列に出力するシフトレジスタと、 1個の送信データが入力されるごとに前記シンボルレー
トのm倍の周波数でゼロからインクリメントされるカウ
ント値を2進数で並列出力するカウンタと、 前記シンボルレートを2分周したクロック信号である時
間反転情報を出力する分周回路と、 前記時間反転情報に従って前記シフトレジスタから出力
された送信データ系列をそのまま出力する動作とその送
信データ系列を構成するn個の送信データの順序を反転
して出力する動作とを交互に行う順序反転回路と、 前記時間反転情報に従って前記カウンタから出力された
カウント値をそのまま出力する動作とそのカウント値の
各ビットを論理反転して出力する動作とを交互に行うビ
ット反転回路と、 前記順序反転回路及び前記ビット反転回路から出力され
た値を読出アドレスとして予め記憶された複素包絡線波
形の標本値を出力する記憶装置とを設け、 上記記憶装置には上記2種類の一方の位相グループを用
いた位相変調から始まる送信データ系列に対応する複素
包絡線波形の標本値だけが記憶されていることを特徴と
する変調器用ディジタルフィルタ。
A digital filter for a modulator for outputting a sample value of a complex envelope waveform obtained by performing phase modulation on transmission data input at a constant symbol rate by using two different types of phase groups alternately. A shift register for outputting in parallel a transmission data sequence which is an arrangement of the latest n pieces of transmission data that have been input, and each time one piece of transmission data is input, at a frequency that is m times the symbol rate. A counter that outputs a count value that is incremented from zero in parallel in a binary number; a frequency divider that outputs time inversion information that is a clock signal obtained by dividing the symbol rate by two; an output from the shift register according to the time inversion information Operation of outputting the transmitted transmission data sequence as it is and inverting the order of n transmission data constituting the transmission data sequence An order inversion circuit that alternately performs an operation of outputting the count value output from the counter according to the time inversion information, and an operation of logically inverting and outputting each bit of the count value according to the time inversion information. A bit inversion circuit that performs the alternation, and a storage device that outputs a sample value of a complex envelope waveform that is stored in advance as a read address using the value output from the order inversion circuit and the bit inversion circuit. Is a digital filter for a modulator, wherein only sample values of a complex envelope waveform corresponding to a transmission data sequence starting from phase modulation using one of the two types of phase groups are stored.
JP2296668A 1990-11-01 1990-11-01 Digital filter for modulator Expired - Fee Related JP2847687B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2296668A JP2847687B2 (en) 1990-11-01 1990-11-01 Digital filter for modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2296668A JP2847687B2 (en) 1990-11-01 1990-11-01 Digital filter for modulator

Publications (2)

Publication Number Publication Date
JPH04170128A JPH04170128A (en) 1992-06-17
JP2847687B2 true JP2847687B2 (en) 1999-01-20

Family

ID=17836534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2296668A Expired - Fee Related JP2847687B2 (en) 1990-11-01 1990-11-01 Digital filter for modulator

Country Status (1)

Country Link
JP (1) JP2847687B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1333633B1 (en) * 1993-06-25 2007-02-21 Matsushita Electric Industrial Co., Ltd. Waveform shaping method and equipment

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8402318A (en) * 1984-07-23 1986-02-17 Philips Nv DEVICE FOR GENERATING AN ANGLE MODULATED CARRIER SIGNAL OF CONSTANT AMPLITUDE RESPONSE TO DATA SIGNALS.

Also Published As

Publication number Publication date
JPH04170128A (en) 1992-06-17

Similar Documents

Publication Publication Date Title
JP2853230B2 (en) Digital filter device
JPH0567101B2 (en)
US4680556A (en) Digital modulation apparatus
US4868827A (en) Digital data processing system
JPS5916456B2 (en) Digital differential phase modulator
JPS5931267B2 (en) Differential phase encoded digital data modulator
JP2847687B2 (en) Digital filter for modulator
CN1045902A (en) Waveform generator
HU176883B (en) Digital signal generator generating periodic signals
US3617941A (en) Table look-up modulator
JP2901169B2 (en) Mapping circuit for π / 4 shift QPSK modulation
SU1675849A1 (en) Digital linear interpolator
JPH05136828A (en) Band limit signal generation circuit
TW462024B (en) Digital modulator lookup table filter for high speed application
SU725580A1 (en) Apparatus for shaping phase-manipulated signals
JPH07225630A (en) Optional waveform generator with sequence function
JP2543241B2 (en) Digital filter for modulator
JP2002319988A (en) Digitized quadrature phase modulator
JPS593759B2 (en) Waveform memory read method
JPH0619797B2 (en) Convolution operation circuit
JP2003142945A (en) Waveform data generating device
SU1697071A1 (en) Orthogonal signal generator
SU813677A1 (en) Digital frequency synthesizer
JPH0813050B2 (en) Digitized quadrature modulator
JPS5811121B2 (en) digital sine wave synthesizer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees