JP2842753B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2842753B2
JP2842753B2 JP5081102A JP8110293A JP2842753B2 JP 2842753 B2 JP2842753 B2 JP 2842753B2 JP 5081102 A JP5081102 A JP 5081102A JP 8110293 A JP8110293 A JP 8110293A JP 2842753 B2 JP2842753 B2 JP 2842753B2
Authority
JP
Japan
Prior art keywords
unit
semiconductor device
semiconductor element
semiconductor
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5081102A
Other languages
Japanese (ja)
Other versions
JPH06275775A (en
Inventor
克正 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5081102A priority Critical patent/JP2842753B2/en
Publication of JPH06275775A publication Critical patent/JPH06275775A/en
Application granted granted Critical
Publication of JP2842753B2 publication Critical patent/JP2842753B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体素子を積層して高
密度大容量化したマルチチップ半導体装置に関し、特に
耐振動性と耐熱性が要求される宇宙搭載機器に適用され
る半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip semiconductor device having a high density and a large capacity by laminating semiconductor elements, and more particularly to a semiconductor device applied to space-borne equipment which requires vibration resistance and heat resistance.

【0002】[0002]

【従来の技術】近年、半導体装置の高密度大容量化を図
るために、複数の半導体素子を厚さ方向に積層した半導
体装置が提案されている。例えば、特開平2−1981
48号公報に記載されたものは、図5に示すように、半
導体素子31をTAB(テープ・オートメイテッド・ボ
ンディング)テープ32に搭載してTAB装置30を形
成するとともに、このTAB装置30と略厚さ寸法が等
しい厚さで方形枠状に形成したコネクタ33内にTAB
装置30を搭載する。そして、このTAB装置30を搭
載した複数個のコネクタ33を積層し、かつ上下のコネ
クタ33の周辺部の表裏面に設けた導電体34を相互的
に接続することで、各半導体素子31間での電気接続を
行い、所要の回路を構築する構成とされている。このよ
うな構成を例えば、マザーボード22に搭載し、接続用
パターン23に導電体34を接続することにより、複数
の半導体素子を実装して半導体装置を構成するマザーボ
ードにおける半導体素子の占有面積を低減し、半導体装
置の高密度化、大容量化を実現することができる。ま
た、コネクタを用いることにより、積層する半導体素子
の相互干渉を防止し、かつ半導体素子間の電気接続を任
意に行うことが可能となる。
2. Description of the Related Art In recent years, in order to increase the density and capacity of a semiconductor device, a semiconductor device in which a plurality of semiconductor elements are stacked in a thickness direction has been proposed. For example, Japanese Patent Application Laid-Open No. 2-1981
As shown in FIG. 5, a semiconductor device 31 is mounted on a TAB (tape automated bonding) tape 32 to form a TAB device 30 as shown in FIG. TAB is inserted in the connector 33 formed in a rectangular frame shape with the same thickness.
The device 30 is mounted. Then, a plurality of connectors 33 each having the TAB device 30 mounted thereon are stacked, and the conductors 34 provided on the front and back surfaces of the peripheral portions of the upper and lower connectors 33 are connected to each other. And make a required circuit. By mounting such a configuration on the motherboard 22, for example, and connecting the conductor 34 to the connection pattern 23, the area occupied by the semiconductor elements on the motherboard that configures the semiconductor device by mounting a plurality of semiconductor elements can be reduced. In addition, the density and capacity of the semiconductor device can be increased. Further, by using the connector, mutual interference between the stacked semiconductor elements can be prevented, and electrical connection between the semiconductor elements can be arbitrarily performed.

【0003】[0003]

【発明が解決しようとする課題】図5に示した半導体装
置では、TAB装置30を搭載した複数のコネクタ33
を積層するとともに、その周辺部の導電体34を接続し
て電気接続を行っているために、積層した複数のコネク
タ33が一体的に構成されることになり、半導体装置の
全体が剛体構造となる。このため、このような半導体装
置を宇宙搭載機器に用いた場合には、機器に加えられる
衝撃がそのままコネクタ33に伝達され、コネクタを相
互に電気接続する導電体34の部分を破損してしまうお
それがある。また、衝撃に伴う振動がコネクタ33を介
してTAB装置30内に伝達され、半導体素子31を損
傷させ、或いは半導体素子31とTABテープ32との
接続部分を損傷させるおそれもある。また、前記半導体
装置では、コネクタ33を枠状に形成し、その枠内にT
AB装置30を搭載しているため、半導体装置の全体高
さを小さくできるものの、積層される半導体素子31が
相互に対向配置されることになり、各半導体素子31で
発生された熱が相互に影響を及ぼし合い、かつその熱が
コネクタ33の内部に籠もって放熱効果が低くなり、半
導体素子の耐熱性を劣化させるおそれもある。本発明の
目的は、耐振動性を改善し、かつ耐熱性を改善して宇宙
搭載機器への採用を可能にした半導体装置を提供するこ
とにある。
In the semiconductor device shown in FIG. 5, a plurality of connectors 33 having a TAB device 30 mounted thereon are provided.
And the electrical connection is made by connecting the conductors 34 at the periphery thereof, so that the plurality of stacked connectors 33 are integrally formed, and the entire semiconductor device has a rigid structure. Become. For this reason, when such a semiconductor device is used for space-borne equipment, the shock applied to the equipment is transmitted to the connector 33 as it is, and the portion of the conductor 34 that electrically connects the connectors may be damaged. There is. In addition, the vibration accompanying the impact is transmitted into the TAB device 30 via the connector 33, and may damage the semiconductor element 31, or may damage the connection between the semiconductor element 31 and the TAB tape 32. Further, in the semiconductor device, the connector 33 is formed in a frame shape, and T
Since the AB device 30 is mounted, the overall height of the semiconductor device can be reduced, but the stacked semiconductor elements 31 are arranged to face each other, and the heat generated by each semiconductor element 31 In addition, the heat may be trapped inside the connector 33 and the heat radiation effect may be reduced, thereby deteriorating the heat resistance of the semiconductor element. An object of the present invention is to provide a semiconductor device having improved vibration resistance and improved heat resistance, which can be adopted for space-borne equipment.

【0004】[0004]

【課題を解決するための手段】本発明は、板状をしたモ
ジュールプレートに半導体素子を搭載し、その表裏面に
半導体素子に接続された接続用パターンを有する単位ユ
ニットと、複数の単位ユニット間に介挿されて各単位ユ
ニットの接続用パターンを相互に電気接続する異方性導
電性の緩衝部材とで構成される。ここで、モジュールプ
レートは矩形の板状に形成され、その周辺部の表裏面に
はスルーホールにより相互に接続された接続用パターン
を有し、かつ中央部には凹部を有し、半導体素子はテー
プに支持されたリードに搭載され、かつモジュールプレ
ートの凹部に内装された状態でリードをその接続用パタ
ーンに接続する。また、異方性導電性の緩衝部材は、異
方性導電性樹脂又は異方性導電性ゴムで構成され、単位
ユニット間での衝撃、振動を吸収する。
According to the present invention, there is provided a unit module having a semiconductor module mounted on a plate-shaped module plate and having a connection pattern connected to the semiconductor element on the front and back surfaces thereof, and a plurality of unit units. And an anisotropic conductive buffer member that is interposed between them and electrically connects the connection patterns of the unit units to each other. Here, the module plate is formed in a rectangular plate shape, has connection patterns mutually connected by through holes on the front and back surfaces of its peripheral portion, and has a concave portion in the center portion, and the semiconductor element is The lead is connected to the connection pattern while being mounted on the lead supported by the tape and housed in the recess of the module plate. Further, the anisotropic conductive buffer member is made of an anisotropic conductive resin or an anisotropic conductive rubber, and absorbs shock and vibration between the unit units.

【0005】[0005]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例にかかる単位ユニットの1
つを示す部分分解斜視図であり、図2はその組立状態の
平面図と断面図である。これらの図において、ここで
は、実装される半導体素子として例えばベアチップ構成
のメモリデバイスが用いられており、この半導体素子1
はTABテープ2に搭載されてTAB装置10として構
成されている。TABテープ2はポリイミド樹脂からな
るフィルムキャリア3に所要パターンのリード4が形成
されており、このリードのインナーリード部に半導体素
子1が接続される。前記リード4はCuで形成され、そ
の表面にNi/Auメッキが施される。或いはCuに半
田メッキを施してある。また、半導体素子1はバンプ5
或いはフリップチップ法によりリード4に接続される。
そして、前記半導体素子1のTABテープ2側の部分は
保護樹脂6により被覆され、かつこの保護樹脂6の周辺
(ここでは対向する二辺)に前記リード4のアウターリ
ード部を突出させている。
Next, the present invention will be described with reference to the drawings. FIG. 1 shows one of the unit units according to an embodiment of the present invention.
FIG. 2 is a plan view and a sectional view of the assembled state. In these figures, here, for example, a memory device having a bare chip configuration is used as a semiconductor element to be mounted.
Are mounted on the TAB tape 2 and configured as a TAB device 10. The TAB tape 2 has a lead 4 of a required pattern formed on a film carrier 3 made of a polyimide resin, and the semiconductor element 1 is connected to an inner lead portion of the lead. The lead 4 is made of Cu, and its surface is plated with Ni / Au. Alternatively, Cu is plated with solder. In addition, the semiconductor element 1 has a bump 5
Alternatively, it is connected to the lead 4 by a flip chip method.
The portion of the semiconductor element 1 on the TAB tape 2 side is covered with a protective resin 6, and the outer lead portion of the lead 4 protrudes around the protective resin 6 (here, two opposing sides).

【0006】また、前記TAB装置10はモジュールプ
レート11に搭載される。モジュールプレート11は前
記TAB装置10よりも若干厚い絶縁性の板材を前記T
AB装置10よりも一回り大きな矩形に形成し、その周
辺部を残した中央部分に凹部12を形成する。また、周
辺部の対向二辺には、その表裏面にそれぞれ導体膜から
なる接続用パターン13,14を形成している。これら
表裏面の各接続用パターン13,14は、モジュールプ
レート11の厚さ方向に形成したスルーホール15によ
り選択的に電気接続が行われる。また、周辺部の表面の
2箇所には、後述するように複数個のモジュールプレー
ト11を重ねる際の位置決めに利用される位置決めマー
ク16が設けられる。なお、モジュールプレート11の
素材は耐熱性が高く、しかも可及的に熱伝導性の良いも
のが使用される。
The TAB device 10 is mounted on a module plate 11. The module plate 11 is made of an insulating plate material that is slightly thicker than the
It is formed in a rectangular shape slightly larger than the AB device 10, and a concave portion 12 is formed in a central portion excluding a peripheral portion thereof. In addition, connection patterns 13 and 14 made of a conductive film are formed on the front and back surfaces of the two opposing sides of the peripheral portion. These connection patterns 13 and 14 on the front and back surfaces are selectively electrically connected by through holes 15 formed in the thickness direction of the module plate 11. In addition, positioning marks 16 used for positioning when a plurality of module plates 11 are stacked are provided at two places on the peripheral surface as described later. The material of the module plate 11 has a high heat resistance and a high thermal conductivity as much as possible.

【0007】そして、前記TAB装置10をモジュール
プレート11に搭載する際には、TAB装置10をモジ
ュールプレート11の凹部12内に位置させた上で、熱
伝導性の高い接着剤17により半導体素子1の背面を凹
部12の内面に接続する。また、TABテープ2の対向
二辺に配列されているリード4のアウターリード部を半
田等によりモジュールプレート11の表面側の接続用パ
ターン13に接続する。これにより、TAB装置10と
モジュールプレート11からなる単位ユニット20が構
成される。
When the TAB device 10 is mounted on the module plate 11, the TAB device 10 is positioned in the concave portion 12 of the module plate 11, and the semiconductor element 1 is bonded with a highly heat-conductive adhesive 17. Is connected to the inner surface of the recess 12. The outer leads of the leads 4 arranged on the two opposite sides of the TAB tape 2 are connected to the connection patterns 13 on the front surface of the module plate 11 by soldering or the like. Thus, a unit unit 20 including the TAB device 10 and the module plate 11 is configured.

【0008】図3は前記した単位ユニット20を複数個
積層して構成した半導体装置の部分分解斜視図であり、
図4はその組立状態の断面図である。これらの図に示す
ように、半導体装置は、複数個の単位ユニット20を、
それぞれの間に矩形枠状をした緩衝部材21を介挿させ
た状態で重ねている。この緩衝部材20は比較的に厚い
異方性導電性樹脂、或いは異方性導電性ゴムで形成さ
れ、横方向には絶縁状態を保ったまま上下方向にのみ電
気を導通させる構成とされている。例えば、シリコン樹
脂を矩形枠状に形成し、このシリコン樹脂に縦縞状にカ
ーボンを混合させて複数の導電部を配列形成した、所謂
ゼブラコネクタを利用することもできる。
FIG. 3 is a partially exploded perspective view of a semiconductor device constructed by stacking a plurality of the unit units 20 described above.
FIG. 4 is a sectional view of the assembled state. As shown in these figures, the semiconductor device includes a plurality of unit units 20,
They are stacked with a rectangular frame-shaped buffer member 21 interposed therebetween. The buffer member 20 is made of a relatively thick anisotropic conductive resin or anisotropic conductive rubber, and is configured to conduct electricity only in the vertical direction while maintaining the insulating state in the horizontal direction. . For example, a so-called zebra connector in which a silicon resin is formed in a rectangular frame shape, and a plurality of conductive portions are arranged and formed by mixing carbon into the silicon resin in a vertical stripe shape may be used.

【0009】これらの緩衝部材21を複数の単位ユニッ
ト20間に介挿した上で、モジュールプレート11の接
続用パターン13,14が存在しない辺領域において接
着剤により上下のモジュールプレート11と緩衝部材2
1とを相互に接着し、機械的な接続を行うとともに、モ
ジュールプレート11の接続用パターン13,14と緩
衝部材21との当接により、緩衝部材21を挟む上下の
単位ユニット20間の電気的な接続を行っている。ま
た、このように組み立てられた半導体装置は、最下段に
配設した単位ユニット20をマザーボード22に接着
し、接続用パターン14をマザーボード22の接続用パ
ターン23に電気接続を行っている。
After these buffer members 21 are interposed between the plurality of unit units 20, the upper and lower module plates 11 and the buffer members 2 are bonded by an adhesive in a side area where the connection patterns 13 and 14 of the module plate 11 do not exist.
1 are bonded to each other to make a mechanical connection, and the contact between the connection patterns 13 and 14 of the module plate 11 and the buffer member 21 causes electrical connection between the upper and lower unit units 20 sandwiching the buffer member 21. Connection. In the semiconductor device assembled in this manner, the unit unit 20 disposed at the lowermost stage is bonded to the motherboard 22, and the connection pattern 14 is electrically connected to the connection pattern 23 of the motherboard 22.

【0010】この構成の半導体装置によれば、複数個の
半導体素子を積層した構成であるため、マザーボート2
2上に占める半導体素子の1つ当たりの占有面積を低減
し、半導体装置の高密度化、大容量化が可能となる。ま
た、各半導体素子1はTAB装置10として構成した上
でモジュールプレート11に搭載して単位ユニット化し
ているため、任意の単位ユニット20を任意の数だけ用
いて積層することで、必要な規模の半導体装置を容易に
構成することができる。
[0010] According to the semiconductor device having this configuration, a plurality of semiconductor elements are stacked, so that the mother boat 2
2, the area occupied by each semiconductor element on the semiconductor device 2 can be reduced, and the density and capacity of the semiconductor device can be increased. In addition, since each semiconductor element 1 is configured as a TAB device 10 and mounted on the module plate 11 to form a unit unit, an arbitrary number of arbitrary unit units 20 may be used and stacked to obtain a required scale. A semiconductor device can be easily configured.

【0011】更に、複数の単位ユニット20を積層する
場合に、モジュールプレート11間に緩衝部材21を介
挿しているため、例えば半導体装置に外部衝撃やこれに
伴う振動が加えられた場合でも、この衝撃や振動を緩衝
部材21の変形により吸収し、モジュールプレート11
及びTAB装置10内の半導体素子1にまで伝達される
ことを緩和させる。これにより、モジュールプレート1
1やTAB装置10における接続部の損傷や半導体素子
自体の損傷を防止し、耐振動性を改善することができ
る。
Further, when a plurality of unit units 20 are stacked, the buffer member 21 is interposed between the module plates 11, so that, for example, even when an external impact or a vibration accompanying the external impact is applied to the semiconductor device, the semiconductor device is subjected to the same. Shock and vibration are absorbed by deformation of the cushioning member 21 and the module plate 11
And transmission to the semiconductor element 1 in the TAB device 10 is reduced. Thereby, the module plate 1
1 and the TAB device 10 can be prevented from being damaged and the semiconductor element itself can be prevented from being damaged, and the vibration resistance can be improved.

【0012】また、各単位ユニット20では、モジュー
ルプレート11の凹部12内に半導体素子1を配設して
いるため、単位ユニット20を積層した場合でも、上下
の半導体素子が直接対向配置されることがなく、その間
には必ずモジュールプレート11の底部が存在されるこ
とになる。このため、各半導体素子1で発生した熱が直
接相互に影響し合うことはなく、また半導体素子1で発
生した熱はモジュールプレート11を介してその側面か
ら放熱されることになり、半導体素子が加熱されて損傷
を受けることを防止し、半導体装置の耐熱性を改善する
ことができる。これにより、この半導体装置を宇宙搭載
機器に用いた場合でも、高寿命で高信頼性の機器を構成
することが可能となる。
In each of the unit units 20, the semiconductor element 1 is provided in the concave portion 12 of the module plate 11. Therefore, even when the unit units 20 are stacked, the upper and lower semiconductor elements are directly opposed to each other. And the bottom of the module plate 11 always exists between them. For this reason, the heat generated in each semiconductor element 1 does not directly affect each other, and the heat generated in the semiconductor element 1 is radiated from the side surface through the module plate 11 and the semiconductor element The semiconductor device can be prevented from being damaged by being heated, and the heat resistance of the semiconductor device can be improved. As a result, even when this semiconductor device is used in space-borne equipment, it is possible to configure a long-life, highly-reliable equipment.

【0013】なお、複数個の単位ユニットと緩衝部材と
を積層してこれらを固定する構成として、マザーボード
と最上の単位ユニットとの間を挟さみ込むクランパを用
いてもよい。このクランパにより、各単位ユニットを機
械的に接続し、かつ上下の単位ユニットと緩衝部材とを
押圧させて電気的に接続する。このクランパを用いれ
ば、接着により一体化する場合に比較して単位ユニット
の交換が容易になり、メンテナンスに有利となる。
In addition, as a configuration in which a plurality of unit units and a buffer member are laminated and fixed, a clamper that sandwiches the mother unit and the uppermost unit unit may be used. With this clamper, each unit unit is mechanically connected, and the upper and lower unit units and the buffer member are pressed to be electrically connected. The use of this clamper facilitates replacement of the unit as compared with the case of integration by bonding, which is advantageous for maintenance.

【0014】[0014]

【発明の効果】以上説明したように本発明は、モジュー
ルプレートに半導体素子を搭載した構成の単位ユニット
を複数ユニット積層し、かつ各単位ユニット間にはそれ
ぞれの接続用パターンを相互に電気接続する異方性導電
性の緩衝部材を介挿した構成としているので、半導体素
子を積層構造に実装して実装密度を高める一方、単位ユ
ニットに加えられる衝撃や振動を緩衝部材によって吸収
し、半導体素子に衝撃や振動が加えられるのを防止し、
半導体装置の耐振動性を改善することができる。また、
単位ユニットを構成するモジュールプレートに凹部を設
け、この凹部内に半導体素子を内装しているため、単位
ユニットを積層した場合でも各半導体素子が直接対向さ
れずに半導体素子相互間の熱の影響が回避されるととも
に、半導体素子で発生した熱をモジュールプレートを通
して放熱することができ、半導体装置の耐熱性を改善す
ることができる。
As described above, according to the present invention, a plurality of unit units each having a structure in which a semiconductor element is mounted on a module plate are laminated, and respective connection patterns are mutually electrically connected between the unit units. Since the configuration is such that a buffer member of anisotropic conductivity is interposed, the semiconductor element is mounted in a laminated structure to increase the mounting density, while shocks and vibrations applied to the unit are absorbed by the buffer member, Prevents shock and vibration from being applied,
The vibration resistance of the semiconductor device can be improved. Also,
A concave portion is provided in the module plate that constitutes the unit unit, and the semiconductor elements are embedded in the concave portion. Therefore, even when the unit units are stacked, each semiconductor element is not directly opposed to each other, and the influence of heat between the semiconductor elements is reduced. In addition, the heat generated in the semiconductor element can be radiated through the module plate, and the heat resistance of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置にかかる単位ユニットの部
分分解斜視図である。
FIG. 1 is a partially exploded perspective view of a unit according to a semiconductor device of the present invention.

【図2】図1の単位ユニットの平面図と断面図である。FIG. 2 is a plan view and a sectional view of the unit unit of FIG. 1;

【図3】複数個の単位ユニットで構成される半導体装置
の部分分解斜視図である。
FIG. 3 is a partially exploded perspective view of a semiconductor device including a plurality of unit units.

【図4】図3の半導体装置の組立状態の断面図である。FIG. 4 is a sectional view of the semiconductor device of FIG. 3 in an assembled state;

【図5】従来の積層構造の半導体装置の一例を示す断面
図である。
FIG. 5 is a cross-sectional view illustrating an example of a conventional semiconductor device having a laminated structure.

【符号の説明】[Explanation of symbols]

1 半導体素子 2 TABテープ 4 リード 10 TAB装置 11 モジュールプレート 12 凹部 13,14 接続用パターン 20 単位ユニット 21 緩衝部材(異方性導電性樹脂又はゴム) 22 マザーボード 23 接続用パターン DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 TAB tape 4 Lead 10 TAB device 11 Module plate 12 Depression 13, 14 Connection pattern 20 Unit unit 21 Buffer member (anisotropic conductive resin or rubber) 22 Motherboard 23 Connection pattern

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 矩形の板状をしたモジュールプレートに
半導体素子を搭載した単位ユニットと、複数の単位ユニ
ット間に介挿され異方性導電性の緩衝部材とを備え
前記モジュールプレートはその周辺部の表裏面にはスル
ーホールにより相互に接続された接続用パターンを有
し、かつ中央部には凹部を有し、半導体素子はテープに
支持されたリードに搭載され、かつ前記凹部に内装され
た状態でリードを前記接続用パターンに接続し、かつ前
記単位ユニットの各接続用パターンは前記異方性導電性
の緩衝部材により相互に電気接続されることを特徴とす
る半導体装置。
A unit plate having a semiconductor element mounted on a rectangular plate-shaped module plate; and an anisotropic conductive buffer member interposed between the plurality of unit units .
The module plate has through holes on its front and back surfaces.
Has connection patterns interconnected by holes
And a concave part in the center, and the semiconductor element is
Mounted on a supported lead and housed in the recess
With the lead connected to the connection pattern
Each connection pattern of the unit unit is anisotropic conductive
A semiconductor device electrically connected to each other by the buffer member .
【請求項2】 異方性導電性の緩衝部材は、異方性導電
性樹脂又は異方性導電性ゴムで構成され、単位ユニット
間での衝撃、振動を吸収する請求項1の半導体装置。
2. The semiconductor device according to claim 1, wherein the anisotropic conductive buffer member is made of an anisotropic conductive resin or an anisotropic conductive rubber, and absorbs shock and vibration between unit units.
JP5081102A 1993-03-17 1993-03-17 Semiconductor device Expired - Lifetime JP2842753B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5081102A JP2842753B2 (en) 1993-03-17 1993-03-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5081102A JP2842753B2 (en) 1993-03-17 1993-03-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH06275775A JPH06275775A (en) 1994-09-30
JP2842753B2 true JP2842753B2 (en) 1999-01-06

Family

ID=13737028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5081102A Expired - Lifetime JP2842753B2 (en) 1993-03-17 1993-03-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2842753B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (en) * 1997-04-17 1998-11-04 Nec Corp Semiconductor device
US6725536B1 (en) 1999-03-10 2004-04-27 Micron Technology, Inc. Methods for the fabrication of electrical connectors
JP2001267492A (en) * 2000-03-14 2001-09-28 Ibiden Co Ltd Manufacturing method for semiconductor module
JP2008073818A (en) * 2006-09-22 2008-04-03 Murata Mfg Co Ltd Electronic component and composite electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361150B2 (en) * 1980-10-04 1988-11-28
JPH0232547A (en) * 1988-07-22 1990-02-02 Matsushita Electric Ind Co Ltd Semiconductor packaging device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361150U (en) * 1986-10-13 1988-04-22

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361150B2 (en) * 1980-10-04 1988-11-28
JPH0232547A (en) * 1988-07-22 1990-02-02 Matsushita Electric Ind Co Ltd Semiconductor packaging device

Also Published As

Publication number Publication date
JPH06275775A (en) 1994-09-30

Similar Documents

Publication Publication Date Title
US6121676A (en) Stacked microelectronic assembly and method therefor
US6774473B1 (en) Semiconductor chip module
JP4703980B2 (en) Stacked ball grid array package and manufacturing method thereof
EP0634890B1 (en) Packaging structure for microwave circuit
JP3876953B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US9312239B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
JP2003133518A (en) Semiconductor module
US20050161793A1 (en) Semiconductor device and stacked semiconductor device that can increase flexibility in designing a stacked semiconductor device
JP2001177051A (en) Semiconductor device and system apparatus
JPH10294423A (en) Semiconductor device
US20120149249A1 (en) Socket and semiconductor device provided with socket
US20060138630A1 (en) Stacked ball grid array packages
US20060286717A1 (en) Stacked microelectronic assemblies having basal compliant layers
JP2001189412A (en) Semiconductor device and mounting method of semiconductor
JPH11145381A (en) Semiconductor multi-chip module
JP2001077294A (en) Semiconductor device
JP4074040B2 (en) Semiconductor module
JP2002217514A (en) Multichip semiconductor device
TW541632B (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP2001085603A (en) Semiconductor device
JP2842753B2 (en) Semiconductor device
JP3549316B2 (en) Wiring board
US6911721B2 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
JP3519924B2 (en) Semiconductor device structure and method of manufacturing the same
JPH1056248A (en) Printed circuit board and electronic device equipped with it