JP2841978B2 - 周波数逓倍・ミキサ回路 - Google Patents
周波数逓倍・ミキサ回路Info
- Publication number
- JP2841978B2 JP2841978B2 JP3311840A JP31184091A JP2841978B2 JP 2841978 B2 JP2841978 B2 JP 2841978B2 JP 3311840 A JP3311840 A JP 3311840A JP 31184091 A JP31184091 A JP 31184091A JP 2841978 B2 JP2841978 B2 JP 2841978B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- circuit
- differential
- equation
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Description
【０００１】
【産業上の利用分野】本発明は、周波数逓倍動作とミキ
シング動作とを１つの回路で行える周波数逓倍・ミキサ
回路に関する。
シング動作とを１つの回路で行える周波数逓倍・ミキサ
回路に関する。
【０００２】
【従来の技術】周知のように、周波数逓倍動作とミキシ
ング動作とを同時に必要とする場合、従来では、例えば
図２に示すように、互いに独立した周波数逓倍回路２１
とミキサ回路２２とを用い、両者間をフィルタ２３で接
続するような回路構成が採られる。
ング動作とを同時に必要とする場合、従来では、例えば
図２に示すように、互いに独立した周波数逓倍回路２１
とミキサ回路２２とを用い、両者間をフィルタ２３で接
続するような回路構成が採られる。
【０００３】
【発明が解決しようとする課題】上述した従来の周波数
逓倍・ミキサ回路では、広帯域化が困難である。また、
両回路を半導体集積回路内に集積する場合、フィルタを
外付けするための端子が必要となるので、半導体集積回
路の端子数が増えるという問題がある。
逓倍・ミキサ回路では、広帯域化が困難である。また、
両回路を半導体集積回路内に集積する場合、フィルタを
外付けするための端子が必要となるので、半導体集積回
路の端子数が増えるという問題がある。
【０００４】本発明の目的は、半導体集積回路化に好適
な構成の周波数逓倍・ミキサ回路を提供することにあ
る。
な構成の周波数逓倍・ミキサ回路を提供することにあ
る。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明の周波数逓倍・ミキサ回路は次の如き構成を
有する。即ち、本発明の周波数逓倍・ミキサ回路は、能
力比がＫ：１（Ｋは１を除く正の実数）である２つの電
界効果トランジスタで構成される差動対の２組からなる
増幅器であって、その２組の差動対トランジスタの相互
間において、能力の等しいトランジスタのドレイン同士
がそれぞれ共通接続されて出力対を構成し、能力の等し
くないトランジスタのゲート同士がそれぞれ共通接続さ
れて被逓倍信号の印加される第１の入力端子対を構成
し、且つ、それぞれの差動対トランジスタはソース同士
が定電流源に接続される２逓倍周波数逓倍回路としての
第１の差動増幅器と； ２つのベースがミキシング信号
の印加される第２の入力端子対を構成する２つのバイポ
ーラトランジスタからなる差動対トランジスタを備える
ミキサ回路としての第２の差動増幅器と； 前記第１の
差動増幅器の出力対間の差電流を形成しその差電流に基
づき前記第２の差動増幅器を駆動するカレントミラー回
路と； を備え、周波数逓倍動作とミキシング動作とを
１つの回路で同時に行うことを可能としたことを特徴と
するものである。
に、本発明の周波数逓倍・ミキサ回路は次の如き構成を
有する。即ち、本発明の周波数逓倍・ミキサ回路は、能
力比がＫ：１（Ｋは１を除く正の実数）である２つの電
界効果トランジスタで構成される差動対の２組からなる
増幅器であって、その２組の差動対トランジスタの相互
間において、能力の等しいトランジスタのドレイン同士
がそれぞれ共通接続されて出力対を構成し、能力の等し
くないトランジスタのゲート同士がそれぞれ共通接続さ
れて被逓倍信号の印加される第１の入力端子対を構成
し、且つ、それぞれの差動対トランジスタはソース同士
が定電流源に接続される２逓倍周波数逓倍回路としての
第１の差動増幅器と； ２つのベースがミキシング信号
の印加される第２の入力端子対を構成する２つのバイポ
ーラトランジスタからなる差動対トランジスタを備える
ミキサ回路としての第２の差動増幅器と； 前記第１の
差動増幅器の出力対間の差電流を形成しその差電流に基
づき前記第２の差動増幅器を駆動するカレントミラー回
路と； を備え、周波数逓倍動作とミキシング動作とを
１つの回路で同時に行うことを可能としたことを特徴と
するものである。
【０００６】
【作用】次に、前記の如く構成される本発明の周波数逓
倍・ミキサ回路の作用を説明する。本発明では、周波数
逓倍回路たる第１の差動増幅器を電界効果トランジスタ
の２乗特性をそのまま利用した２乗回路としてあるの
で、充分なスプリアス特性が得られる。従って、バイポ
ーラトランジスタ対を備えるミキサ回路たる第２の差動
増幅器とはフィルタを用いることなくカレントミラー回
路を介して接続できることになり、周波数逓倍出力の端
子も不要となるので、半導体集積回路化に好適な構成の
周波数逓倍・ミキサ回路を提供できる。なお、電界効果
トランジスタ（ＦＥＴ）の能力比とは、ＭＯＳ形ではゲ
ート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）をいい、接合形で
は最大ドレイン電流ＩＤＳＳ の比をいう。
倍・ミキサ回路の作用を説明する。本発明では、周波数
逓倍回路たる第１の差動増幅器を電界効果トランジスタ
の２乗特性をそのまま利用した２乗回路としてあるの
で、充分なスプリアス特性が得られる。従って、バイポ
ーラトランジスタ対を備えるミキサ回路たる第２の差動
増幅器とはフィルタを用いることなくカレントミラー回
路を介して接続できることになり、周波数逓倍出力の端
子も不要となるので、半導体集積回路化に好適な構成の
周波数逓倍・ミキサ回路を提供できる。なお、電界効果
トランジスタ（ＦＥＴ）の能力比とは、ＭＯＳ形ではゲ
ート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）をいい、接合形で
は最大ドレイン電流ＩＤＳＳ の比をいう。
【０００７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る周波数逓倍・ミ
キサ回路を示す。図１において、トランジスタ（Ｍ１〜
Ｍ４）は電界効果トランジスタ（ＦＥＴ）であって、ソ
ース同士が共通接続される対トランジスタ（Ｍ１、Ｍ
２）、同（Ｍ３、Ｍ４）の２組でもって第１の差動増幅
器を構成する。
する。図１は、本発明の一実施例に係る周波数逓倍・ミ
キサ回路を示す。図１において、トランジスタ（Ｍ１〜
Ｍ４）は電界効果トランジスタ（ＦＥＴ）であって、ソ
ース同士が共通接続される対トランジスタ（Ｍ１、Ｍ
２）、同（Ｍ３、Ｍ４）の２組でもって第１の差動増幅
器を構成する。
【０００８】即ち、この２組の差動対トランジスタは、
能力比が、Ｍ１：Ｍ２＝Ｍ４：Ｍ３＝Ｋ：１（Ｋは１を
除く正の実数）であり、相互間において、能力の等しい
トランジスタ（Ｍ１とＭ４）及び同（Ｍ２とＭ３）のド
レイン同士がそれぞれ共通接続されて出力対を構成し、
能力の等しくないトランジスタ（Ｍ１とＭ３）及び同
（Ｍ２とＭ４）のゲート同士がそれぞれ共通接続されて
被逓倍信号たるローカル信号（電圧ＶLO）の印加される
（第１の）入力端子対（１、２）を構成する。また、そ
れぞれの差動対トランジスタはソース同士が定電流源Ｉ
0 に接続される。
能力比が、Ｍ１：Ｍ２＝Ｍ４：Ｍ３＝Ｋ：１（Ｋは１を
除く正の実数）であり、相互間において、能力の等しい
トランジスタ（Ｍ１とＭ４）及び同（Ｍ２とＭ３）のド
レイン同士がそれぞれ共通接続されて出力対を構成し、
能力の等しくないトランジスタ（Ｍ１とＭ３）及び同
（Ｍ２とＭ４）のゲート同士がそれぞれ共通接続されて
被逓倍信号たるローカル信号（電圧ＶLO）の印加される
（第１の）入力端子対（１、２）を構成する。また、そ
れぞれの差動対トランジスタはソース同士が定電流源Ｉ
0 に接続される。
【０００９】次に、トランジスタ（Ｑ１、Ｑ２）はＮＰ
Ｎ型のバイポーラトランジスタからなる差動対トランジ
スタであって、第２の差動増幅器を構成する。２つのベ
ースはミキシング信号（電圧ＶＲＦ）の印加される第２
の入力端子対（３、４）を構成する。
Ｎ型のバイポーラトランジスタからなる差動対トランジ
スタであって、第２の差動増幅器を構成する。２つのベ
ースはミキシング信号（電圧ＶＲＦ）の印加される第２
の入力端子対（３、４）を構成する。
【００１０】そしてトランジスタ（Ｍ５とＭ６）、同
（Ｍ７とＭ８）、同（Ｍ９とＭ１０）はそれぞれカレン
トミラー回路を構成し、両差動増幅器を直結する。即
ち、第１の差動増幅器の出力対間の差電流を形成しその
差電流で第２の差動増幅器のエミッタ電流を制御する。
なお、図１では、ＦＥＴで構成されるとしてあるが、バ
イポーラトランジスタで構成しても良い。尚、図１にお
いて、トランジスタＱ１，Ｑ２をＰＮＰ型のバイポーラ
トランジスタで構成する場合には、トランジスタＭ９，
Ｍ１０は不要であり、この場合には、トランジスタＭ
９，Ｍ１０と結合しているトランジスタＭ８のドレイン
とバイポーラトランジスタＱ１，Ｑ２の共通エミッタと
を接続し、且つ抵抗Ｒ Ｌ を共通エミッタとアース間に移
設すればよい。
（Ｍ７とＭ８）、同（Ｍ９とＭ１０）はそれぞれカレン
トミラー回路を構成し、両差動増幅器を直結する。即
ち、第１の差動増幅器の出力対間の差電流を形成しその
差電流で第２の差動増幅器のエミッタ電流を制御する。
なお、図１では、ＦＥＴで構成されるとしてあるが、バ
イポーラトランジスタで構成しても良い。尚、図１にお
いて、トランジスタＱ１，Ｑ２をＰＮＰ型のバイポーラ
トランジスタで構成する場合には、トランジスタＭ９，
Ｍ１０は不要であり、この場合には、トランジスタＭ
９，Ｍ１０と結合しているトランジスタＭ８のドレイン
とバイポーラトランジスタＱ１，Ｑ２の共通エミッタと
を接続し、且つ抵抗Ｒ Ｌ を共通エミッタとアース間に移
設すればよい。
【００１１】第２の差動増幅器では、一方のトランジス
タＱ２に負荷抵抗ＲL が設けられ、ミキサ出力（電圧Ｖ
OUT)が出力端子５に取り出される。ＶCCは電源電圧であ
る。
タＱ２に負荷抵抗ＲL が設けられ、ミキサ出力（電圧Ｖ
OUT)が出力端子５に取り出される。ＶCCは電源電圧であ
る。
【００１２】さて、第１の差動増幅器がＭＯＳ−ＦＥＴ
である場合、能力比はゲート幅Ｗとゲート長Ｌとの比
（Ｗ／Ｌ）であるが、μn をモビリティ、ＣOXを単位当
たりのゲート酸化膜容量とすると、βは（１／２）μn
・ＣOX（Ｗ／Ｌ）であるので、Ｖt をスレッショルド電
圧、ＶGSi(ｉ＝１、２、３、４）をゲート・ソース間電
圧とすると、ＦＥＴのドレイン電流Ｉdiは数式１〜同４
となる。
である場合、能力比はゲート幅Ｗとゲート長Ｌとの比
（Ｗ／Ｌ）であるが、μn をモビリティ、ＣOXを単位当
たりのゲート酸化膜容量とすると、βは（１／２）μn
・ＣOX（Ｗ／Ｌ）であるので、Ｖt をスレッショルド電
圧、ＶGSi(ｉ＝１、２、３、４）をゲート・ソース間電
圧とすると、ＦＥＴのドレイン電流Ｉdiは数式１〜同４
となる。
【００１３】
【数１】
【００１４】
【数２】
【００１５】
【数３】
【００１６】
【数４】
【００１７】また、定電流源Ｉ0 は数式５、入力電圧Ｖ
LOは数式６となる。
LOは数式６となる。
【００１８】
【数５】
【００１９】
【数６】
【００２０】従って、ドレイン電流Ｉd1と同Ｉd2の差電
流ΔＩ1 は数式７となり、ドレイン電流Ｉd3と同Ｉd4の
差電流ΔＩ2 は数式８となるので、全体の差電流ΔＩは
数式９と求まる。
流ΔＩ1 は数式７となり、ドレイン電流Ｉd3と同Ｉd4の
差電流ΔＩ2 は数式８となるので、全体の差電流ΔＩは
数式９と求まる。
【００２１】
【数７】
【００２２】
【数８】
【００２３】
【数９】
【００２４】この差電流ΔＩは、トランジスタ（Ｍ５、
Ｍ６）からなるカレントミラー回路及び同（Ｍ７、Ｍ
８）からなるカレントミラー回路で形成され、トランジ
スタＭ８のドレイン電流Ｉd8となり、３つ目のカレント
ミラー回路（Ｍ９、Ｍ１０）のドレイン電流Ｉd9、同Ｉ
d10 となる。即ち、ΔＩ＝Ｉd8＝Ｉd9＝Ｉd10 である。
そして、この３つ目のカレントミラー回路（Ｍ９、Ｍ１
０）は第２の差動増幅器、即ち、バイポーラトランジス
タＱ１と同Ｑ２の差動対を駆動する駆動電流源となって
いる。
Ｍ６）からなるカレントミラー回路及び同（Ｍ７、Ｍ
８）からなるカレントミラー回路で形成され、トランジ
スタＭ８のドレイン電流Ｉd8となり、３つ目のカレント
ミラー回路（Ｍ９、Ｍ１０）のドレイン電流Ｉd9、同Ｉ
d10 となる。即ち、ΔＩ＝Ｉd8＝Ｉd9＝Ｉd10 である。
そして、この３つ目のカレントミラー回路（Ｍ９、Ｍ１
０）は第２の差動増幅器、即ち、バイポーラトランジス
タＱ１と同Ｑ２の差動対を駆動する駆動電流源となって
いる。
【００２５】トランジスタＱ１、同Ｑ２のコレクタ電流
ＩC1、同ＩC2は、バイポーラトランジスタの電流増幅率
をαF とすると、数式１０、同１１となる。
ＩC1、同ＩC2は、バイポーラトランジスタの電流増幅率
をαF とすると、数式１０、同１１となる。
【００２６】
【数１０】
【００２７】
【数１１】
【００２８】また、両コレクタ電流の和は数式１２、差
は数式１３となる。
は数式１３となる。
【００２９】
【数１２】
【００３０】
【数１３】
【００３１】ここに、数式１３において、スレッショル
ド電圧ＶT は、ボルツマン定数ｋ、単位電子電荷ｑ、絶
対温度Ｔを用いて、ＶT ＝（ｋＴ／ｑ）と表せるが、ta
nhｘは、│ｘ│《１であれば、tanhｘ＝ｘ−（１／３）
ｘ3 ……と近似されるので、数式１１は、│ＶRF│《２
ＶT のときに tanhｘ≒ｘと近似すると、数式１４とな
る。
ド電圧ＶT は、ボルツマン定数ｋ、単位電子電荷ｑ、絶
対温度Ｔを用いて、ＶT ＝（ｋＴ／ｑ）と表せるが、ta
nhｘは、│ｘ│《１であれば、tanhｘ＝ｘ−（１／３）
ｘ3 ……と近似されるので、数式１１は、│ＶRF│《２
ＶT のときに tanhｘ≒ｘと近似すると、数式１４とな
る。
【００３２】
【数１４】
【００３３】従って、ミキサ出力電圧ＶOUT は、数式１
５で表せる。
５で表せる。
【００３４】
【数１５】
【００３５】ここで、ＶLO＝│ＶLO│cos ２πｆLOｔ、
ＶRF＝│ＶRF│cos ２πｆRFｔとおくと、数式１５にお
けるＶ2 LO ・ＶRFの項は数式１６となる。
ＶRF＝│ＶRF│cos ２πｆRFｔとおくと、数式１５にお
けるＶ2 LO ・ＶRFの項は数式１６となる。
【００３６】
【数１６】
【００３７】つまり、数式１５におけるＶ2 LO ・ＶRFの
項から、ローカル信号（ＶLO）の２逓倍周波数２ｆLOと
ミキシング信号（ＶRF）の周波数ｆRFの和と差の周波数
成分を含む電圧が得られる。この和と差の何れか希望の
周波数成分を持つ電圧以外をフィルタで除去すれば、周
波数逓倍・ミキサ回路の出力が得られるのである。
項から、ローカル信号（ＶLO）の２逓倍周波数２ｆLOと
ミキシング信号（ＶRF）の周波数ｆRFの和と差の周波数
成分を含む電圧が得られる。この和と差の何れか希望の
周波数成分を持つ電圧以外をフィルタで除去すれば、周
波数逓倍・ミキサ回路の出力が得られるのである。
【００３８】次に、第１の差動増幅器、即ち、トランジ
スタ（Ｍ１〜Ｍ４）が接合形のＦＥＴである場合、能力
比は最大ドレイン電流ＩDSS で規定されるので、前記数
式１は数式１７とおけ、前記数式２は数式１８とおけ、
前記数式５は数式１９とおける。
スタ（Ｍ１〜Ｍ４）が接合形のＦＥＴである場合、能力
比は最大ドレイン電流ＩDSS で規定されるので、前記数
式１は数式１７とおけ、前記数式２は数式１８とおけ、
前記数式５は数式１９とおける。
【００３９】
【数１７】
【００４０】
【数１８】
【００４１】
【数１９】
【００４２】即ち、ＶT をＶP 、βをＩDSS ／Ｖ2 Pと置
き換えただけであるので、上述したのと同様の結果が得
られる。このことは、ＦＥＴがＧａＡｓで構成される場
合にも適用できることを示すものである。
き換えただけであるので、上述したのと同様の結果が得
られる。このことは、ＦＥＴがＧａＡｓで構成される場
合にも適用できることを示すものである。
【００４３】特に、数式９で示されるように、周波数逓
倍回路の出力電流の不要周波数成分は、実際の回路上で
も２ｆLOの成分に対して−４０ｄＢ程度と小さくなり、
フィルタが不要なレベルである。従って、半導体集積回
路として実現する場合に大きな効果を期待できる。
倍回路の出力電流の不要周波数成分は、実際の回路上で
も２ｆLOの成分に対して−４０ｄＢ程度と小さくなり、
フィルタが不要なレベルである。従って、半導体集積回
路として実現する場合に大きな効果を期待できる。
【００４４】
【発明の効果】以上説明したように、本発明の周波数逓
倍・ミキサ回路によれば、周波数逓倍回路たる第１の差
動増幅器を電界効果トランジスタの２乗特性をそのまま
利用した２乗回路としてあるので、充分なスプリアス特
性が得られる。従って、バイポーラトランジスタ対を備
えるミキサ回路たる第２の差動増幅器とはフィルタを用
いることなくカレントミラー回路を介して接続できるこ
とになり、周波数逓倍出力の端子も不要となるので、半
導体集積回路化に好適な構成の周波数逓倍・ミキサ回路
を提供できる。
倍・ミキサ回路によれば、周波数逓倍回路たる第１の差
動増幅器を電界効果トランジスタの２乗特性をそのまま
利用した２乗回路としてあるので、充分なスプリアス特
性が得られる。従って、バイポーラトランジスタ対を備
えるミキサ回路たる第２の差動増幅器とはフィルタを用
いることなくカレントミラー回路を介して接続できるこ
とになり、周波数逓倍出力の端子も不要となるので、半
導体集積回路化に好適な構成の周波数逓倍・ミキサ回路
を提供できる。
【図１】本発明の一実施例に係る周波数逓倍・ミキサ回
路の回路図である。
路の回路図である。
【図２】従来の周波数逓倍・ミキサ回路の回路図であ
る。
る。
１〜２ 入力端子対 ３〜４ 入力端子対 ５ 出力端子 Ｍ１〜Ｍ１０ ＦＥＴ Ｑ１〜Ｑ２ バイポーラトランジスタ Ｉ0 定電流源 ＶLO 入力電圧 ＶRF 入力電圧 ＶOUT 出力電圧 ＶCC 電源電圧
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03B 19/00 - 19/14 H03D 7/14
Claims (1)
- 【請求項１】 能力比がＫ：１（Ｋは１を除く正の実
数）である２つの電界効果トランジスタで構成される差
動対の２組からなる増幅器であって、その２組の差動対
トランジスタの相互間において、能力の等しいトランジ
スタのドレイン同士がそれぞれ共通接続されて出力対を
構成し、能力の等しくないトランジスタのゲート同士が
それぞれ共通接続されて被逓倍信号の印加される第１の
入力端子対を構成し、且つ、それぞれの差動対トランジ
スタはソース同士が定電流源に接続される２逓倍周波数
逓倍回路としての第１の差動増幅器と； ２つのベース
がミキシング信号の印加される第２の入力端子対を構成
する２つのバイポーラトランジスタからなる差動対トラ
ンジスタを備えるミキサ回路としての第２の差動増幅器
と； 前記第１の差動増幅器の出力対間の差電流を形成
しその差電流に基づき前記第２の差動増幅器を駆動する
カレントミラー回路と； を備え、周波数逓倍動作とミ
キシング動作とを１つの回路で同時に行うことを可能と
したことを特徴とする周波数逓倍・ミキサ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311840A JP2841978B2 (ja) | 1991-10-30 | 1991-10-30 | 周波数逓倍・ミキサ回路 |
| GB9222890A GB2261130B (en) | 1991-10-30 | 1992-10-30 | Frequency multiplier & mixer circuit |
| US07/969,331 US5396659A (en) | 1991-10-30 | 1992-10-30 | Direct-coupled FET frequency multiplier and mixer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311840A JP2841978B2 (ja) | 1991-10-30 | 1991-10-30 | 周波数逓倍・ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129836A JPH05129836A (ja) | 1993-05-25 |
| JP2841978B2 true JP2841978B2 (ja) | 1998-12-24 |
Family
ID=18022037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3311840A Expired - Fee Related JP2841978B2 (ja) | 1991-10-30 | 1991-10-30 | 周波数逓倍・ミキサ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5396659A (ja) |
| JP (1) | JP2841978B2 (ja) |
| GB (1) | GB2261130B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064872A (en) * | 1991-03-12 | 2000-05-16 | Watkins-Johnson Company | Totem pole mixer having grounded serially connected stacked FET pair |
| US5721788A (en) | 1992-07-31 | 1998-02-24 | Corbis Corporation | Method and system for digital image signatures |
| US5552734A (en) * | 1993-10-27 | 1996-09-03 | Nec Corporation | Local oscillator frequency multiplier and mixing circuit comprising a squaring circuit |
| GB2322492B (en) * | 1993-10-27 | 1998-10-07 | Nec Corp | Frequency multiplier and mixing circuit |
| JP2885021B2 (ja) * | 1993-10-27 | 1999-04-19 | 日本電気株式会社 | 周波数逓倍・ミキサ回路 |
| GB2284719B (en) * | 1993-12-13 | 1998-03-11 | Nec Corp | Differential circuit capable of accomplishing a desirable characteritic |
| DE4430314C2 (de) * | 1994-08-26 | 1997-01-16 | Telefunken Microelectron | HF-Mischstufe |
| US5498885A (en) * | 1994-09-26 | 1996-03-12 | Northern Telecom Limited | Modulation circuit |
| DE69426650T2 (de) * | 1994-11-07 | 2001-09-06 | Alcatel Sa | Mischer für Sender, mit einem Eingang im Strom-Modus |
| US5570056A (en) * | 1995-06-07 | 1996-10-29 | Pacific Communication Sciences, Inc. | Bipolar analog multipliers for low voltage applications |
| JP3189633B2 (ja) * | 1995-07-25 | 2001-07-16 | 株式会社村田製作所 | ミキサ |
| FI107656B (fi) * | 1998-10-30 | 2001-09-14 | Nokia Mobile Phones Ltd | Alipäästösuodin lähettimessä ja matkaviestin |
| JP3578136B2 (ja) * | 2001-12-25 | 2004-10-20 | ソニー株式会社 | 掛け算器 |
| US7098753B1 (en) | 2003-06-13 | 2006-08-29 | Silicon Clocks, Inc. | Oscillator with variable reference |
| US7324561B1 (en) | 2003-06-13 | 2008-01-29 | Silicon Clocks Inc. | Systems and methods for generating an output oscillation signal with low jitter |
| DE102004002826B4 (de) * | 2004-01-13 | 2008-01-03 | Atmel Germany Gmbh | Schaltung zur Änderung einer Frequenz |
| US6982588B1 (en) * | 2004-06-16 | 2006-01-03 | Texas Instruments Incorporated | Inverse function method for semiconductor mixer linearity enhancement |
| CN100459417C (zh) * | 2005-06-14 | 2009-02-04 | 北京大学 | 低压低功耗高隔离度差分放大器 |
| CN102332865B (zh) * | 2011-07-25 | 2014-12-03 | 复旦大学 | 一种宽带可重构下变频混频器 |
| CN102638227A (zh) * | 2012-04-23 | 2012-08-15 | 中国科学院微电子研究所 | 带有片上有源平衡-不平衡变换器的超宽带混频器电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5519444B2 (ja) * | 1972-12-29 | 1980-05-26 | ||
| JPH0642614B2 (ja) * | 1987-06-11 | 1994-06-01 | 株式会社日立製作所 | ミクサ回路 |
| US5319267A (en) * | 1991-01-24 | 1994-06-07 | Nec Corporation | Frequency doubling and mixing circuit |
| JP2808927B2 (ja) * | 1991-05-31 | 1998-10-08 | 日本電気株式会社 | 周波数ディスクリミネータ |
| US5166645A (en) * | 1992-01-15 | 1992-11-24 | Quartzdyne, Inc. | Differential mixer oscillator |
-
1991
- 1991-10-30 JP JP3311840A patent/JP2841978B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-30 US US07/969,331 patent/US5396659A/en not_active Expired - Fee Related
- 1992-10-30 GB GB9222890A patent/GB2261130B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9222890D0 (en) | 1992-12-16 |
| GB2261130A (en) | 1993-05-05 |
| JPH05129836A (ja) | 1993-05-25 |
| GB2261130B (en) | 1995-08-16 |
| US5396659A (en) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2841978B2 (ja) | 周波数逓倍・ミキサ回路 | |
| US5523717A (en) | Operational transconductance amplifier and Bi-MOS multiplier | |
| EP0608886B1 (en) | Differential amplifier circuit having a driver with square-law characteristic | |
| JP2556293B2 (ja) | Ｍｏｓ ｏｔａ | |
| JP2555990B2 (ja) | マルチプライヤ | |
| JPH088457B2 (ja) | 差動増幅回路 | |
| JP2836452B2 (ja) | 対数増幅回路 | |
| JP2874616B2 (ja) | Ｏｔａ及びマルチプライヤ | |
| JP2778540B2 (ja) | 対数増幅回路 | |
| JPH07109608B2 (ja) | マルチプライヤ | |
| JPH07129697A (ja) | トリプラおよびクァドルプラ | |
| JP2887993B2 (ja) | 周波数ミキサ回路 | |
| JP2884869B2 (ja) | 周波数ミキサ回路 | |
| JPH08330861A (ja) | 低電圧オペレーショナルトランスコンダクタンスアンプ | |
| KR0160361B1 (ko) | 쿼드리테일 회로를 사용하는 승산기 | |
| JPH0730352A (ja) | 対数増幅回路 | |
| US5751183A (en) | Bipolar transistor circuit having a free collector | |
| JPH06162229A (ja) | マルチプライヤ | |
| JP2836358B2 (ja) | 差動増幅回路 | |
| JP2540764B2 (ja) | マルチプライヤ | |
| JP2526805B2 (ja) | マルチプライヤ | |
| JP2904053B2 (ja) | 差動増幅回路 | |
| JPH07240630A (ja) | 周波数逓倍回路及び周波数ミキサ回路 | |
| JP3000698B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JP3030985B2 (ja) | 周波数ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |