JP2841392B2 - 映像信号回路 - Google Patents
映像信号回路Info
- Publication number
- JP2841392B2 JP2841392B2 JP27883788A JP27883788A JP2841392B2 JP 2841392 B2 JP2841392 B2 JP 2841392B2 JP 27883788 A JP27883788 A JP 27883788A JP 27883788 A JP27883788 A JP 27883788A JP 2841392 B2 JP2841392 B2 JP 2841392B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse
- blanking
- vertical blanking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビ受像機用の映像信号回路に関する。
テレビ受像機用の映像信号回路は年々大規模集積化さ
れ、最近ではIF信号回路を有するICとクロマ・ビデオ信
号回路及び偏向回路を有するICによる２チップ構成又
は、IF信号回路とクロマ・ビデオ・偏向回路を同一チッ
プに集積した１チップICも実現している。
れ、最近ではIF信号回路を有するICとクロマ・ビデオ信
号回路及び偏向回路を有するICによる２チップ構成又
は、IF信号回路とクロマ・ビデオ・偏向回路を同一チッ
プに集積した１チップICも実現している。
また、偏向回路はIIL（integrated injection logi
c）素子を使用したディジタル技術が導入され水平同期
周波数fHの2n倍（但しｎは整数）、例えば水平同期周波
数の32倍の周波数をセラミック共振子を用いて発振さ
せ、その発振出力をIIL素子にて分周して水平及び垂直
周期のパルスを作成し水平及び垂直同期をかけることに
より水平及び垂直同期信号の無調整化をはかるものが主
流となっている。
c）素子を使用したディジタル技術が導入され水平同期
周波数fHの2n倍（但しｎは整数）、例えば水平同期周波
数の32倍の周波数をセラミック共振子を用いて発振さ
せ、その発振出力をIIL素子にて分周して水平及び垂直
周期のパルスを作成し水平及び垂直同期をかけることに
より水平及び垂直同期信号の無調整化をはかるものが主
流となっている。
このような偏向回路技術を用いたクロマ・ビデオ・偏
向回路用ICは垂直帰線消去に用いるパルスとして水平同
期周波数の32倍の周波数を分周して作成した水平同期の
クロックをIIL素子のカウンタに入力しパルス幅が約18
〜22H（但しＨは水平走査期間）の垂直ブランキングパ
ルスを作成している。
向回路用ICは垂直帰線消去に用いるパルスとして水平同
期周波数の32倍の周波数を分周して作成した水平同期の
クロックをIIL素子のカウンタに入力しパルス幅が約18
〜22H（但しＨは水平走査期間）の垂直ブランキングパ
ルスを作成している。
この種の映像信号回路は第４図に示すように、入力端
子４に入力されたフライバックパルスは波形整形回路５
により波形整形され水平ブランキングパルスとして水平
・垂直帰線消去回路２に出力される。次に、電圧制御発
振回路（以下VCOと記す）６は水平周波数fHの32倍で発
振しており、発振出力を分周回路７に出力する。分周回
路７は、発振出力を分周して水平同期パルスを作成し垂
直ブランキングパルス発生回路８にクロックを出力す
る。第４図に図示はしていないが、分周回路７は作成し
たパルスをAFC回路に入力し、AFC回路は水平同期信号と
位相比較し、出力をVCO6にフィードバックさせ、水平同
期をかけている。垂直ブランキングパルス発生回路８
は、分周回路７からのクロックパルスをIIL素子による
カウンタに入力し垂直同期信号を基準として約18〜22H
のパルス幅の垂直ブランキングパルスを作成し、水平・
垂直帰線消去回路２に出力する。明るさ・画質・コント
ラスト等の制御が行われた後に入力端子１に入力された
カラー映像信号又は輝度信号が波形整形回路５より入力
した水平ブランキグパルスと垂直ブランキングパルス発
生回路８の出力を入力する帰線消去回路２において帰線
消去され出力端子３に出力され、次段の出力回路を経て
陰極線管を駆動する。
子４に入力されたフライバックパルスは波形整形回路５
により波形整形され水平ブランキングパルスとして水平
・垂直帰線消去回路２に出力される。次に、電圧制御発
振回路（以下VCOと記す）６は水平周波数fHの32倍で発
振しており、発振出力を分周回路７に出力する。分周回
路７は、発振出力を分周して水平同期パルスを作成し垂
直ブランキングパルス発生回路８にクロックを出力す
る。第４図に図示はしていないが、分周回路７は作成し
たパルスをAFC回路に入力し、AFC回路は水平同期信号と
位相比較し、出力をVCO6にフィードバックさせ、水平同
期をかけている。垂直ブランキングパルス発生回路８
は、分周回路７からのクロックパルスをIIL素子による
カウンタに入力し垂直同期信号を基準として約18〜22H
のパルス幅の垂直ブランキングパルスを作成し、水平・
垂直帰線消去回路２に出力する。明るさ・画質・コント
ラスト等の制御が行われた後に入力端子１に入力された
カラー映像信号又は輝度信号が波形整形回路５より入力
した水平ブランキグパルスと垂直ブランキングパルス発
生回路８の出力を入力する帰線消去回路２において帰線
消去され出力端子３に出力され、次段の出力回路を経て
陰極線管を駆動する。
上述した従来の映像信号回路は、水平帰線消去につい
てはフライバックパルスを外部から入力して整形し帰線
消去信号を得ているため、フライバックパルスを入力し
なければ帰線消去を解除できるが、垂直帰線消去につい
ては内部にて垂直ブランキングパルスを作成しているた
め帰線消去を解除できない。
てはフライバックパルスを外部から入力して整形し帰線
消去信号を得ているため、フライバックパルスを入力し
なければ帰線消去を解除できるが、垂直帰線消去につい
ては内部にて垂直ブランキングパルスを作成しているた
め帰線消去を解除できない。
従って、文字放送やパソコン等の外部RGB信号を放送
信号と切りかえて出力するRGBインターフェイスICを後
段に接続する場合、垂直帰線消去が行われているため、
信号振幅が大きいのでRGBインターフェイスICの信号処
理回路のダイナミックレンジが問題となり、回路が複雑
になるとともに、外部RGBと放送信号をきりかえた場合
に黒レベルが変化しない様にペデスタルクランプ回路が
必要であるが、垂直帰線消去されているためクランプで
きないという欠点がある。ゆえにこのような場合帰線消
去を行わない別品種のICを新たに開発し、帰線消去はRG
BインターフェイスICで行っている。
信号と切りかえて出力するRGBインターフェイスICを後
段に接続する場合、垂直帰線消去が行われているため、
信号振幅が大きいのでRGBインターフェイスICの信号処
理回路のダイナミックレンジが問題となり、回路が複雑
になるとともに、外部RGBと放送信号をきりかえた場合
に黒レベルが変化しない様にペデスタルクランプ回路が
必要であるが、垂直帰線消去されているためクランプで
きないという欠点がある。ゆえにこのような場合帰線消
去を行わない別品種のICを新たに開発し、帰線消去はRG
BインターフェイスICで行っている。
また、陰極線管のカットオフ調整及び駆動調整の無調
整化を行う自動白バランス調整回路用ICを接続する場合
偏向ヨークの垂直偏向出力により発生する垂直フライバ
ックパルスの後縁より4H目に基準バイアスを挿入し信号
処理を行うため前述と同様に垂直帰線消去を解除する必
要がある。
整化を行う自動白バランス調整回路用ICを接続する場合
偏向ヨークの垂直偏向出力により発生する垂直フライバ
ックパルスの後縁より4H目に基準バイアスを挿入し信号
処理を行うため前述と同様に垂直帰線消去を解除する必
要がある。
第５図に他の従来例を示し第４図と同一機能を有する
ブロックは読一符号をつけ説明を省略する。
ブロックは読一符号をつけ説明を省略する。
第５図において水平・垂直ブランキングパルス切換回
路12は波形整形回路５から水平ブランキングパルスが、
垂直ブランキングパルス発生回路８から垂直ブランキン
グパルスがそれぞれ入力され、入力端子13からのコント
ロールにより、帰線消去回路２へのブランキングパルス
の出力有無をきりかえる。従って、入力端子13からのコ
ントロールにより通常の場合帰線消去を行い、RGBイン
ターフェイスIC又は自動白バランス調整回路用ICを接続
する場合は帰線消去を解除でき同一のICを使用すること
ができる。しかし、回路が複雑になり、集積化した場合
素子数が増加し端子数がふえるという欠点がある。
路12は波形整形回路５から水平ブランキングパルスが、
垂直ブランキングパルス発生回路８から垂直ブランキン
グパルスがそれぞれ入力され、入力端子13からのコント
ロールにより、帰線消去回路２へのブランキングパルス
の出力有無をきりかえる。従って、入力端子13からのコ
ントロールにより通常の場合帰線消去を行い、RGBイン
ターフェイスIC又は自動白バランス調整回路用ICを接続
する場合は帰線消去を解除でき同一のICを使用すること
ができる。しかし、回路が複雑になり、集積化した場合
素子数が増加し端子数がふえるという欠点がある。
本発明の映像信号回路は、フライバックパルスを入力
し波形整形して水平ブランキングパルスを出力する波形
整波回路と、前記波形整形回路の出力を入力して前記フ
ライバックパルスの有無を検出する検出回路と、電圧制
御発振回路の出力を分周し垂直同期信号に同期した垂直
ブランキングパルスを発生する垂直ブランキングパルス
発生回路と、前記検出回路の出力により前記垂直ブラン
キングパルス発生回路の出力を制御するスイッチ回路
と、映像信号を入力し前記波形整形回路の出力及び前記
スイッチ回路の出力により前記映像信号の帰線消去を行
う帰線消去回路とを備えている。
し波形整形して水平ブランキングパルスを出力する波形
整波回路と、前記波形整形回路の出力を入力して前記フ
ライバックパルスの有無を検出する検出回路と、電圧制
御発振回路の出力を分周し垂直同期信号に同期した垂直
ブランキングパルスを発生する垂直ブランキングパルス
発生回路と、前記検出回路の出力により前記垂直ブラン
キングパルス発生回路の出力を制御するスイッチ回路
と、映像信号を入力し前記波形整形回路の出力及び前記
スイッチ回路の出力により前記映像信号の帰線消去を行
う帰線消去回路とを備えている。
第１図は本発明の一実施例を示すブロック図である。
第４図に示す従来例と同一機能を有するブロックは同一
符号をつけ説明を省略する。
第４図に示す従来例と同一機能を有するブロックは同一
符号をつけ説明を省略する。
第１図に示すように、検出回路９は波形整形回路５の
出力を入力してフライバックパルスの入力の有無を検出
し、検出出力をスイッチ回路10に入力し垂直ブランキン
グパルス発生回路８の出力をフライバックパルスの有無
により制御してフライバックパルスが入力されている場
合、スイッチ回路10より垂直ブランキングパルスを出力
させ、フライバックパルスが入力されていない場合には
スイッチ回路10より垂直ブランキングパルスを出力しな
い。従って、フライバックパルスの有無即ち水平ブラン
キングパルスの有無に従い垂直ブランキングパルスの帰
線消去回路２への入力を切換えることができる。
出力を入力してフライバックパルスの入力の有無を検出
し、検出出力をスイッチ回路10に入力し垂直ブランキン
グパルス発生回路８の出力をフライバックパルスの有無
により制御してフライバックパルスが入力されている場
合、スイッチ回路10より垂直ブランキングパルスを出力
させ、フライバックパルスが入力されていない場合には
スイッチ回路10より垂直ブランキングパルスを出力しな
い。従って、フライバックパルスの有無即ち水平ブラン
キングパルスの有無に従い垂直ブランキングパルスの帰
線消去回路２への入力を切換えることができる。
なお、検出回路９はフライバックパルスが入力されて
いるか、または、いないかを検出するための簡単な回路
で実現でき、たとえばピークホールド回路にてパルスの
ピークを検出すれば良い。
いるか、または、いないかを検出するための簡単な回路
で実現でき、たとえばピークホールド回路にてパルスの
ピークを検出すれば良い。
第２図は本発明に用いられる検出回路の一例を示すブ
ロック図、第３図は第２図の検出回路の入力信号を示す
波形図である。
ロック図、第３図は第２図の検出回路の入力信号を示す
波形図である。
第２図及び第３図に示すように、Ｄタイプフリップフ
ロップ回路11のデータ入力に波形整形回路５の出力即ち
水平ブランキングパルスＡを入力し、クロック入力に分
周回路７で作成したバーストゲートパルスＢを入力す
る。水平ブランキングパルスは帰線期間に“H"レベルと
なり、バーストゲートパルスＢは帰線期間中のバックポ
ーチにあるバースト信号を抜取るために作成しているの
で必ず、バーストゲートパルスＢの“H"レベルは水平ブ
ランキングパルスの“H"レベルの内側に存在する。従っ
て水平ブランキングパルスを入力していれば必ずＤタイ
プフリップフロップの出力は一義的に決定される。
ロップ回路11のデータ入力に波形整形回路５の出力即ち
水平ブランキングパルスＡを入力し、クロック入力に分
周回路７で作成したバーストゲートパルスＢを入力す
る。水平ブランキングパルスは帰線期間に“H"レベルと
なり、バーストゲートパルスＢは帰線期間中のバックポ
ーチにあるバースト信号を抜取るために作成しているの
で必ず、バーストゲートパルスＢの“H"レベルは水平ブ
ランキングパルスの“H"レベルの内側に存在する。従っ
て水平ブランキングパルスを入力していれば必ずＤタイ
プフリップフロップの出力は一義的に決定される。
以上説明したように本発明は、水平ブランキングパル
スに使用するフライバックパルスの入力の有無を検出す
る検出回路を備え、その検出出力により垂直ブランキン
グ発生回路の出力をきりかえフライバックパルスが入力
されている場合、垂直ブランキングパルスを帰線消去回
路に入力し、フライバックパルスが入力されていない場
合には垂直ブランキングパルスを停止させることによ
り、フライバックパルスの有無に従って自動的に水平・
垂直帰線消去を行うか又は解除するかをきりかえること
ができる。
スに使用するフライバックパルスの入力の有無を検出す
る検出回路を備え、その検出出力により垂直ブランキン
グ発生回路の出力をきりかえフライバックパルスが入力
されている場合、垂直ブランキングパルスを帰線消去回
路に入力し、フライバックパルスが入力されていない場
合には垂直ブランキングパルスを停止させることによ
り、フライバックパルスの有無に従って自動的に水平・
垂直帰線消去を行うか又は解除するかをきりかえること
ができる。
従って、IC化した場合、後段にRGBインターフェイスI
Cや自動白バランス調整回路用ICを接続する際、別品種
の開発、内部回路の複雑化、素子数・端子数の増加等を
必要とせず同一ICを使用しフライバックパルスをはずす
だけで接続できるという効果がある。また、本発明を使
用したICを評価・選別する場合帰線消去を簡単にはずせ
るため、出力の直流レベルを測定するのにオシロスコー
プやACテスタを必要とせず、デジタルマルチメーターや
DCテスタを使用して簡単に精度良く測定できるという効
果がある。
Cや自動白バランス調整回路用ICを接続する際、別品種
の開発、内部回路の複雑化、素子数・端子数の増加等を
必要とせず同一ICを使用しフライバックパルスをはずす
だけで接続できるという効果がある。また、本発明を使
用したICを評価・選別する場合帰線消去を簡単にはずせ
るため、出力の直流レベルを測定するのにオシロスコー
プやACテスタを必要とせず、デジタルマルチメーターや
DCテスタを使用して簡単に精度良く測定できるという効
果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明に用いられる検出回路の一例を示すブロック図、
第３図は第２図の検出回路の入力信号を示す波形図、第
４図及び第５図は従来の映像信号回路の第１及び第２の
例を示すブロック図である。 1,4,13……入力端子、２……帰線消去回路、３……出力
端子、５……波形整形回路、６……VCO、７……分周回
路、８……垂直ブランキングパルス発生回路、９……検
出回路、10……スイッチ回路、11……フリップフロップ
回路、12……水平・垂直ブランキングパルス切換回路。
本発明に用いられる検出回路の一例を示すブロック図、
第３図は第２図の検出回路の入力信号を示す波形図、第
４図及び第５図は従来の映像信号回路の第１及び第２の
例を示すブロック図である。 1,4,13……入力端子、２……帰線消去回路、３……出力
端子、５……波形整形回路、６……VCO、７……分周回
路、８……垂直ブランキングパルス発生回路、９……検
出回路、10……スイッチ回路、11……フリップフロップ
回路、12……水平・垂直ブランキングパルス切換回路。
Claims (1)
- 【請求項１】フライバックパルスを入力し波形整形して
水平ブランキングパルスを出力する波形整形回路と、前
記波形整形回路の出力を入力して前記フライバックパル
スの有無を検出する検出回路と、電圧制御発振回路の出
力を分周し垂直同期信号に同期した垂直ブランキングパ
ルスを発生する垂直ブランキングパルス発生回路と、前
記検出回路の出力により前記垂直ブランキングパルス発
生回路の出力を後段回路へ伝達制御するスイッチ回路
と、映像信号を入力し前記波形整形回路の出力及び前記
スイッチ回路の出力により前記映像信号の帰線消去を行
う帰線消去回路とを備え、前記スイッチ回路は、前記検
出回路が前記フライバックパルスを検出したときには、
前記垂直ブランキングパルス発生回路の出力を後段回路
である前記帰線消去回路に伝達し、前記フライバックパ
ルスを検出しないときには、前記垂直ブランキングパル
ス発生回路の出力を前記帰線消去回路に伝達しないよう
に制御することを特徴とする映像信号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27883788A JP2841392B2 (ja) | 1988-11-02 | 1988-11-02 | 映像信号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27883788A JP2841392B2 (ja) | 1988-11-02 | 1988-11-02 | 映像信号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02124682A JPH02124682A (ja) | 1990-05-11 |
| JP2841392B2 true JP2841392B2 (ja) | 1998-12-24 |
Family
ID=17602843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27883788A Expired - Lifetime JP2841392B2 (ja) | 1988-11-02 | 1988-11-02 | 映像信号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841392B2 (ja) |
-
1988
- 1988-11-02 JP JP27883788A patent/JP2841392B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02124682A (ja) | 1990-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3891800A (en) | Line time base in a television receiver | |
| KR840001294B1 (ko) | 합성 키잉 신호 발생장치 | |
| US4769705A (en) | Deflection synchronizing apparatus | |
| JPS5871784A (ja) | 固体カラ−ビデオカメラの同期信号発生回路 | |
| US4623925A (en) | Television receiver having character generator with non-line locked clock oscillator | |
| US3602642A (en) | Beam current stabilization device for a television picture display device | |
| GB2034137A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
| JPS6350911B2 (ja) | ||
| US4316214A (en) | Keying signal generator with input control for false output immunity | |
| JP2841392B2 (ja) | 映像信号回路 | |
| US5181116A (en) | Television receiver with control of writing and reading of video memory | |
| EP0024476B1 (en) | Improvements relating to line scan circuits for cathode ray tube displays | |
| KR890006059A (ko) | 텔레비젼 수상기 | |
| US4337478A (en) | Composite timing signal generator with predictable output level | |
| CA1210855A (en) | Synchronization input for television receiver on- screen alphanumeric display | |
| KR920003713B1 (ko) | 영상표시장치 | |
| JP2944676B2 (ja) | テレビジョン装置 | |
| US5777685A (en) | Deflection signal pulse shaper circuit | |
| US4797771A (en) | Television fault detection and protection apparatus | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPS61228726A (ja) | 発振出力制御回路 | |
| US3866062A (en) | Circuit arrangement for synchronising of the line deflection in a television receiver with a sawtooth signal having constant mean value and slope | |
| JPS60229577A (ja) | 同期信号入力装置 | |
| KR970001901Y1 (ko) | 휘도신호와 색신호의 딜레이타임 자동 조절회로 | |
| JP3199933B2 (ja) | 選局回路 |