JP2839603B2 - Tape running device - Google Patents

Tape running device

Info

Publication number
JP2839603B2
JP2839603B2 JP1341360A JP34136089A JP2839603B2 JP 2839603 B2 JP2839603 B2 JP 2839603B2 JP 1341360 A JP1341360 A JP 1341360A JP 34136089 A JP34136089 A JP 34136089A JP 2839603 B2 JP2839603 B2 JP 2839603B2
Authority
JP
Japan
Prior art keywords
circuit
signal
motor
bias
limiter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1341360A
Other languages
Japanese (ja)
Other versions
JPH03203060A (en
Inventor
圭司 羽毛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1341360A priority Critical patent/JP2839603B2/en
Publication of JPH03203060A publication Critical patent/JPH03203060A/en
Application granted granted Critical
Publication of JP2839603B2 publication Critical patent/JP2839603B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はビデオカセットレコーダ.コンピュータ磁気
テープ装置等におけるテープ走行装置に関し、詳細には
テープ加速時のテープ弛み防止技術を改良したものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a video cassette recorder. More specifically, the present invention relates to a tape running device in a computer magnetic tape device or the like, in which a tape slack prevention technology during tape acceleration is improved.

(従来の技術) ビデオカセットレコーダ.コンピュータ磁気テープ装
置等(以下VTRと呼ぶ)におけるテープ駆動方式は、キ
ャプスタンとピンチローラによりテープを駆動して供給
リールから引き出し、巻取リールで巻取る方式あるい
は、巻取リールによってテープを駆動し、供給リールか
ら引出して巻取リールに巻込む方式が一般的である。こ
のとき供給リールには適当なバックテンションが与えら
れテープの引出し状態が制御される。
(Prior art) Video cassette recorder. In a tape drive system for a computer magnetic tape device (hereinafter referred to as a VTR), a tape is driven by a capstan and a pinch roller, pulled out from a supply reel and wound on a take-up reel, or the tape is driven by a take-up reel. In general, a system is drawn from a supply reel and wound on a take-up reel. At this time, an appropriate back tension is applied to the supply reel, and the state of pulling out the tape is controlled.

このような系において、通常再生から巻戻し再生モー
ドに切換える等のように、テープ速度を低速度から高速
度に急変する場合、急激に加速されたキャプスタン軸と
ピンチローラにより送出されるテープは、巻取リールで
巻取られるまでに、ヘッド及び各種ガイドが負荷として
働き、テープが一瞬、弛みを起こす。このため、テープ
のヘッドタッチが悪化し、ビデオカセットレコーダでは
画面にノイズが生じてしまう。
In such a system, when the tape speed is suddenly changed from a low speed to a high speed, such as when switching from a normal playback to a rewind playback mode, the tape accelerated by a rapidly accelerated capstan shaft and a pinch roller is used. The head and various guides act as loads before being wound by the take-up reel, causing the tape to loosen momentarily. For this reason, the head touch of the tape is deteriorated, and noise is generated on the screen in the video cassette recorder.

また、記録走行から記録ボーズのように、テープが急
激に減速される場合、供給側のリールが慣性で回り続
け、テープ弛みが発生する。
Further, when the tape is rapidly decelerated as in a recording bose from the recording travel, the reel on the supply side continues to rotate due to inertia, and tape slack occurs.

低速→高速時のテープ弛みは、キャプスタンモータの
加速を急激に行うのではなく、供給リールの慣性又はシ
リンダ及び各種テープガイドの負荷に合わせて、徐々に
加速すれば、発生を抑えることができる。これの方法
は、減速時のテープ弛みにも適用することができ、キャ
プスタンモータに徐々にブレーキを掛ける。
Tape slack from low speed to high speed can be suppressed if the capstan motor is not accelerated rapidly but accelerated gradually according to the inertia of the supply reel or the load of the cylinder and various tape guides. . This method can also be applied to tape slack at the time of deceleration, and gradually applies a brake to the capstan motor.

モータの回転速度制御は、電圧駆動形ドライブ回路の
場合、モータのコイルに流れる電流がドライブ回路に印
加する電圧に比例するので、回転速度を徐々に加・減速
する速度制御信号は、速度に合わせた連続波形でよく、
比較的簡単に弛み現象を防止することができる。しか
し、最近低電力化のために、モータのコイルに流れる電
流値そのものを制御する電流制御形ドライブ回路が採用
される傾向にある。電流駆動形モータドライブ回路の場
合、モータのコイルに流れる電流が、負荷とは比例して
も、回転速度にはまったく関係がなくなるため、ドライ
ブ回路の入力端子に加える速度制御信号としては、離散
信号やパルス信号を加えることにより、ステッピングモ
ータのような駆動モードになる。このような制御では、
緩徐の加・減速を行えず、モータは段階的に加・減速さ
れる。このため、モータが変速するたびに、画面に影響
するとともに、機械的な音を生じたりして商品品位を低
下させるものであった。
In the case of a voltage-driven drive circuit, the current flowing through the coil of the motor is proportional to the voltage applied to the drive circuit, so the speed control signal that gradually increases or decreases the rotation speed must be adjusted to the speed. Continuous waveform
The loosening phenomenon can be prevented relatively easily. However, recently, in order to reduce power consumption, a current control type drive circuit for controlling a current value flowing through a coil of a motor itself has been used. In the case of a current drive type motor drive circuit, the current flowing through the coil of the motor is proportional to the load, but has no relation to the rotation speed. Therefore, a discrete signal is used as the speed control signal applied to the input terminal of the drive circuit. By applying a pulse signal or a pulse signal, a driving mode like a stepping motor is set. In such control,
Slow acceleration / deceleration cannot be performed, and the motor is accelerated / decelerated in steps. For this reason, every time the motor changes the speed, it affects the screen and generates a mechanical sound, thereby deteriorating the product quality.

(発明が解決しようとする課題) 以上説明したように、電流制御形のモータドライブ回
路を使用して、キャプスタン制御によるテープ走行を行
う従来の装置は、モータに流れる電流値と負荷とが比例
しないため、キャプスタンモータを加・減速する際、モ
ータドライブ回路の入力端子に加える速度制御信号とし
て、負荷に合わせ、それによる過・減速分を考慮した連
続波形を用いることができない。そこで、ステッピング
モータのような離散信号やパルス信号を用いた制御方式
を採用すると、モータは段階的に加・減速され、変速の
度にテープ走行性能を悪化するという問題があった。
(Problems to be Solved by the Invention) As described above, in a conventional apparatus that performs tape running by capstan control using a current control type motor drive circuit, the current value flowing through the motor is proportional to the load. Therefore, when accelerating or decelerating the capstan motor, a continuous waveform in consideration of the over / deceleration due to the load cannot be used as the speed control signal applied to the input terminal of the motor drive circuit. Therefore, if a control method using a discrete signal or a pulse signal such as a stepping motor is adopted, the motor is accelerated or decelerated in a stepwise manner, and there is a problem that the tape running performance is deteriorated every time the gear is shifted.

この発明は上記問題点を除去し、キャプスタンモータ
の加速特性を巻取リールの巻取性能に合うように補正
し、テープ走行を円滑に行うようにしたテープ走行装置
の提供を目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a tape traveling device which eliminates the above-mentioned problems, corrects the acceleration characteristics of a capstan motor so as to match the winding performance of a take-up reel, and performs tape traveling smoothly.

[発明の構成] (課題を解決するための手段) この発明は、直流モータのコイルに流れる電流を速度
制御信号に応じて制御する電流制御型のモータドライブ
回路と、前記モータの回転を検出して回転検出信号を出
力するモータ回転検出手段と、前記回転検出信号と目標
血とを比較して誤差制御信号を出力する誤差検出回路を
有し、前記モータの起動時又は加速時に前記誤差検出回
路からの信号の上限レベルを制限し、停止又は減速時に
前記誤差検出回路からの信号の下限レベルを制限するリ
ミッタ回路を設け、このリミッタ回路からの出力に基づ
いて前記速度制御信号を形成するようにしたことを特徴
とする。
[Means for Solving the Problems] The present invention relates to a current control type motor drive circuit for controlling a current flowing through a coil of a DC motor according to a speed control signal, and detecting rotation of the motor. A motor rotation detecting means for outputting a rotation detection signal, and an error detection circuit for comparing the rotation detection signal with a target blood and outputting an error control signal, wherein the error detection circuit is used when the motor is started or accelerated. A limiter circuit that limits the lower limit level of the signal from the error detection circuit when stopping or decelerating, and forms the speed control signal based on the output from the limiter circuit. It is characterized by having done.

(作用) ブラシレス・モータのような非同期モータにおけるフ
ィードバック制御系においては、フィードバック信号と
目標値とを比較して形成される速度制御誤差信号を、調
節部で処理して速度制御信号を形成する。この発明の構
成によれば、上記調節部においてモータの起動時又は加
速時及び停止又は減速時に前記速度制御誤差信号のレベ
ルが所定レベルを超過しないように制限するので、キャ
プスタンモータを加・減速する場合、キャプスタン加・
減速性能を落とすことができる。このため、ブラシレス
モータをステッピングモータのように駆動しても、回転
速度の変速的な加・減速は生じず、リール台の巻取り能
力に合わせた回転制御が可能になる。
(Operation) In a feedback control system of an asynchronous motor such as a brushless motor, a speed control error signal formed by comparing a feedback signal with a target value is processed by an adjusting unit to form a speed control signal. According to the configuration of the present invention, the level of the speed control error signal is limited so as not to exceed a predetermined level at the time of starting, accelerating, and stopping or decelerating the motor in the adjusting unit. If you do,
Deceleration performance can be reduced. For this reason, even if the brushless motor is driven like a stepping motor, the rotational speed is not accelerated or decelerated, and the rotation can be controlled in accordance with the reeling capacity of the reel base.

(実施例) 以下、この発明を図示の実施例によって詳細に説明す
る。
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

第1図はこの発明に係るテープ走行装置の一実施例を
示すブロック図であり、第2図は第1図に基づく構成図
である。
FIG. 1 is a block diagram showing one embodiment of a tape running device according to the present invention, and FIG. 2 is a configuration diagram based on FIG.

まず、第2図において、 (1)キャプスタンモータドライブ回路は、半導体にド
ライブ素子によるブリッジ回路41に、電源電圧+Bでな
く、入力信号として端子P1に加える速度制御信号16によ
って、キャプスタンモータ42の各U相,V相,W相コイルに
流れる電流を制御可能な電流駆動形であり、詳細な構成
は以下ようになっている。
First, in FIG. 2, (1) a capstan motor drive circuit, the bridge circuit 4 1 by the drive element in a semiconductor, instead of the power supply voltage + B, the speed control signal 16 added as an input signal to the terminal P 1, capstan each U-phase of the motor 4 2, V-phase, a controllable current-driven current flowing through the W-phase coil, a detailed configuration is as follows.

(a)ブリッジ回路41は、回転磁界の位置を検出するホ
ール素子からのFG信号により各相コイルに流れる電流を
切換える回路を含み、電源電圧+Bで駆動される。
(A) a bridge circuit 4 1 comprises a circuit for switching the current flowing through each phase coil by FG signal from the Hall element for detecting the position of the rotating magnetic field, is driven by the power supply voltage + B.

(b)端子P2には、回転方向制御回路3からの正転/逆
転切換信号3aが印加され、信号3aはブリッジ回路31に入
力してコイルに流れる電流を切換える。
The (b) terminal P 2, forward / reverse rotation switching signal 3a from the rotation direction control circuit 3 is applied, the signal 3a switches the current flowing in the coil is input to the bridge circuit 3 1.

(c)端子P5には電流検出抵抗Rが接続され、抵抗Rの
端子電圧はブリッジ回路41にフィードバックされる。
The (c) terminal P 5 is connected the current detection resistor R, the terminal voltage of the resistor R is fed back to the bridge circuit 4 1.

(d)端子P3には制御系の外部基準バイアス回路5から
の外部基準バイアス電圧が印加され、前記速度制御信号
16は上記外部基準バイアス電圧との差分が、前記電流検
出抵抗Rからのフィードバック信号とともにブリッジ回
路41に入力されている。
(D) external reference bias voltage from an external reference bias circuit 5 of the control system is applied to the terminal P 3, the speed control signal
16 is the difference between the external reference bias voltage is inputted to the bridge circuit 4 1 with a feedback signal from the current detection resistor R.

(c)端子P4は本実施例では空き端子であるが、上記端
子P4には電流リミッタ回路が接続される。
Although the (c) terminal P 4 in this embodiment is an empty terminal, the said terminal P 4 current limiter circuit is connected.

(2)サーボ制御回路1,速度切換回路2及び回転方向切
換回路3は、起動時,加速時,減速時,ブレーキ時,定
常時等のモード毎に決められる制御目標値を演算する回
路である。即ち、 (a)サーボ制御回路1は、記録,再生,早送り,逆転
再生等の各モードを指定するモード信号〜を出力す
る。モード信号は、この発明によるリミッタ値設定回
路9に供給されている。
(2) The servo control circuit 1, the speed switching circuit 2 and the rotation direction switching circuit 3 are circuits for calculating control target values determined for each mode such as start-up, acceleration, deceleration, braking, and steady state. . (A) The servo control circuit 1 outputs a mode signal to designate each mode such as recording, reproduction, fast-forward, and reverse reproduction. The mode signal is supplied to the limiter value setting circuit 9 according to the present invention.

(b)速度切換回路2は、モード信号に応じた速度目
標値2a及び位相目標値2bを演算して出力する。
(B) The speed switching circuit 2 calculates and outputs a speed target value 2a and a phase target value 2b according to the mode signal.

(c)回転方向切換回路3はモード信号に応じて前記
正転/逆転切換信号3aを生成する。
(C) The rotation direction switching circuit 3 generates the forward / reverse switching signal 3a according to the mode signal.

(3)速度検出パルス発生回路24から発生する検出パル
スは、キャプスタンモータ42のホール素子によって検出
されるFG信号から形成される。上記速度検出パルスと位
相検出パルス発生回路(コントロールパルス再生回路)
34からの各検出パルスは、それぞれシュミット回路23,3
3で波形整形されて分周器22,32にフィードバック信号と
して入力される。
(3) detection pulse generated from the speed detection pulse generating circuit 24 is formed from a FG signal detected by the capstan motor 4 second Hall element. Speed detection pulse and phase detection pulse generation circuit (control pulse regeneration circuit)
Each detection pulse from 34 is a Schmitt circuit 23,3
The waveform is shaped in 3 and input to the frequency dividers 22 and 32 as a feedback signal.

(4)分周器22は、上記速度フィードバック信号を速度
目標値の示す比で分周した信号を出力し、分周器32は、
位相フィードバック信号を位相目標値の示す比で分周し
た信号を出力する。
(4) The frequency divider 22 outputs a signal obtained by dividing the speed feedback signal by the ratio indicated by the target speed value.
A signal obtained by dividing the phase feedback signal by the ratio indicated by the phase target value is output.

(5)点線内に示す回路は、キャプスタンモータをアク
チュエータとするフィードバック制御系の調節部を構成
する。調節部は以下の構成となっている。
(5) The circuit shown in the dotted line constitutes an adjustment section of a feedback control system using the capstan motor as an actuator. The adjusting unit has the following configuration.

(a)速度誤差検出回路21,位相誤差検出回路31及びミ
ックス回路10は、上記分周器22,32からの出力により、
各目標値に対する速度及び位相誤差量を検出しこれらを
混合して、速度制御信号16を形成するための速度制御誤
差信号10aを形成する。ミックス回路10からの速度制御
誤差信号10aは、バイアスずれ補正回路12に入力され、
バイアス値がバイアスずれ検出回路11からのバイアス値
に補正される。これはミックス回路10から得られる速度
制御誤差信号10aが、外部基準バイアス回路5により制
御系に設定する基準バイアスレベルとオフセットを生じ
るので、このオフセット量を検出し、後段の内部バイア
ス加算回路13で設定する調整部の内部バイアスを補正す
るのである。
(A) The speed error detection circuit 21, the phase error detection circuit 31, and the mix circuit 10
The speed and phase error amounts for each target value are detected and mixed to form a speed control error signal 10a for forming the speed control signal 16. The speed control error signal 10a from the mix circuit 10 is input to the bias shift correction circuit 12,
The bias value is corrected to the bias value from the bias shift detection circuit 11. This is because the speed control error signal 10a obtained from the mix circuit 10 causes an offset with the reference bias level set in the control system by the external reference bias circuit 5, so that this offset amount is detected and the internal bias addition circuit 13 at the subsequent stage detects the offset amount. The internal bias of the adjustment unit to be set is corrected.

(b)リミッタ値設定回路9は、上記サーボ制御回路1
からのモード信号に応じて、制御系の内部基準バイア
ス加算回路13からの信号を所定レベルで制限するリミッ
ト値を発生する。内部基準バイアス加算回路13からの信
号は、リミッタ回路に7おいて上記リミット値を越えな
いように制限される。リミッタ回路7からは最終速度制
御誤差信号7aが得られる。
(B) The limiter value setting circuit 9 is the servo control circuit 1
A limit value for limiting the signal from the internal reference bias adding circuit 13 of the control system at a predetermined level is generated in accordance with the mode signal from the control system. The signal from the internal reference bias adding circuit 13 is limited in a limiter circuit 7 so as not to exceed the above limit value. From the limiter circuit 7, a final speed control error signal 7a is obtained.

(6)PWM(パルス幅変調)回路14とLPF(ローパスフィ
ルタ)15は、デジタル変換回路及びアナログ変換回路を
構成している。PWM回路14は、上記最終速度制御誤差信
号7aのレベル即ち、目標値との誤差変位量に応じてパル
ス幅の制御されたPWM信号を出力する。LPF15は上記PWM
信号を平滑してアナログ信号形式の速度制御信号16を出
力する。
(6) The PWM (pulse width modulation) circuit 14 and the LPF (low-pass filter) 15 constitute a digital conversion circuit and an analog conversion circuit. The PWM circuit 14 outputs a PWM signal whose pulse width is controlled according to the level of the final speed control error signal 7a, that is, the amount of error displacement from the target value. LPF15 is PWM above
The signal is smoothed and a speed control signal 16 in the form of an analog signal is output.

このような構成により、キャプスタンモータ42の加速
又は起動時(以下加速時と称する)には、速度制御誤差
信号10aのレベルが所定レベルを超過しないように制限
するので、キャプスタン加速性能を落とすことができ
る。
With this configuration, the acceleration or when starting the capstan motor 4 2 (hereinafter referred to as the time of acceleration), the level of the speed error signal 10a is restricted so as not to exceed a predetermined level, the capstan acceleration performance Can be dropped.

上記具体的構成は第1図に示すブロックで表現され
る。
The above specific configuration is represented by blocks shown in FIG.

即ち、第1図において第2図の構成に対応する要素に
は同一の符号を付す。図中、一点鎖線より左側の回路が
調節部である。また、上記調節部とPWM回路14は同一の
チップに集積化されている。バイアスずれ検出回路11
は、遅延素子と加算器とによる出力を係数器で整数
(n)分の1倍して、バイアスずれ量を検出する構成で
ある。バイアスずれ補正回路12は加算器にて構成され
る。
That is, in FIG. 1, the elements corresponding to those in FIG. 2 are denoted by the same reference numerals. In the figure, the circuit on the left side of the alternate long and short dash line is the adjustment unit. Further, the control section and the PWM circuit 14 are integrated on the same chip. Bias shift detection circuit 11
Is a configuration in which the output from the delay element and the adder is multiplied by an integer (n) by a factor of 1 to detect a bias shift amount. The bias shift correction circuit 12 is constituted by an adder.

上記によれば、再生モードから逆戻し再生モードのよ
うに、キャプスタンモータ42の回転速度を上げた場合、
サーボ制御回路1からリミッタ値設定回路9に、逆戻し
再生時に適したリミッタ値を指示するモード信号が入
力される。これにより、リミッタ値設定回路9から、上
記モード信号に基づくリミッタ値が出力され、リミッ
タ回路7に供給されることで、内部基準バイアス回路13
からの信号の上限が、上記リミッタ値のレベルで規制さ
れる。こうして得られる最終速度制御誤差信号7aは、PW
M変調回路14の出力に関するパルス幅変調範囲を、リミ
ッタ値を設定しない場合より狭く制御するようになり、
これに基づく速度制御信号16は、リミッタ値を設定しな
い場合より、モータコイルに流れる電流のピーク値を制
限して、加速割合を落とす。本実施例の場合、上記加速
割合の降下分を、ヘッド,各種テープガイド等の走行負
荷による巻取リールの巻取能力不足分に合わせることに
より、キャプスタンモータ42の加速性能を抑制し、キャ
プスタン加速能力を巻取側となるリール台の巻取能力に
合わせることが可能となる。故に、テープのヘッドタッ
チを悪化することがない。
According to the above, as in the inverse backward reproduction mode from the playback mode, when increasing the rotation speed of the capstan motor 4 2,
A mode signal indicating a limiter value suitable for reverse playback is input from the servo control circuit 1 to the limiter value setting circuit 9. As a result, a limiter value based on the mode signal is output from the limiter value setting circuit 9 and is supplied to the limiter circuit 7, whereby the internal reference bias circuit 13
Is regulated by the level of the limiter value. The final speed control error signal 7a thus obtained is PW
The pulse width modulation range related to the output of the M modulation circuit 14 is controlled to be narrower than when the limiter value is not set,
The speed control signal 16 based on this limits the peak value of the current flowing through the motor coil and reduces the acceleration rate as compared with the case where no limiter value is set. In this embodiment, the drop of the acceleration rate, head, by aligning the winding capacity shortage of the take-up reel by the running load of various tape guides, to suppress the acceleration performance of the capstan motor 4 2, It is possible to match the capstan acceleration ability with the winding ability of the reel base on the winding side. Therefore, the head touch of the tape does not deteriorate.

なお、リミッタ回路7のリミッタ動作期間は、加速時
の一定期間に制限する。
Note that the limiter operation period of the limiter circuit 7 is limited to a certain period during acceleration.

要するに、加速時の立上げ電流を制限した電流リミッ
ト制御を行ったものである。このようなリミッタ値の設
定によれば、第3図に示すように、モータドライブ回路
4の端子P4に、電流リミッタ回路35を接続して、本実施
例と同様にモード信号により、リミッタ値を設定して
行っても良い。しかし、第2図と第3図を比較してわか
るように、第2図では、調節部内に電流リミット機能を
含めることができるので、第3図のように、モータドラ
イブ回路4に電流リミッタ回路35を接続する必要がな
い。なお、第3図において、第2図と同一構成要素には
同一の符号を付してある。但し、第3図の回路は、第2
図で示したような、バイアスずれ補正回路12等は省略し
てある。
In short, current limit control is performed in which the start-up current during acceleration is limited. According to such setting of the limit value, as shown in FIG. 3, the terminal P 4 of the motor drive circuit 4, by connecting a current limiter circuit 35, the same as the mode signal and the embodiment, the limiter value May be set. However, as can be seen by comparing FIG. 2 and FIG. 3, in FIG. 2, the current limit function can be included in the adjustment unit, and therefore, as shown in FIG. No need to connect 35. In FIG. 3, the same components as those in FIG. 2 are denoted by the same reference numerals. However, the circuit of FIG.
The bias shift correction circuit 12 and the like as shown in the figure are omitted.

第4図及び第5図はこの発明の他の実施例を示す構成
図及びブロック図である。
4 and 5 are a configuration diagram and a block diagram showing another embodiment of the present invention.

本実施例の特徴は、この発明による速度制御信号に対
するリミッタ値にも、バイアス補正を行うようにしたも
のである。即ち、リミッタ値設定回路9とリミッタ回路
7の間にバイアスずれ補正回路8を設け、このバイアス
ずれ補正回路8にバイアスずれ検出回路11からの検出出
力11aを利用して、リミッタ値に対するバイアスを補正
するわけである。
The feature of the present embodiment is that the bias correction is also performed on the limiter value for the speed control signal according to the present invention. That is, a bias shift correction circuit 8 is provided between the limiter value setting circuit 9 and the limiter circuit 7, and the bias for the limiter value is corrected by using the detection output 11a from the bias shift detection circuit 11 in the bias shift correction circuit 8. It does.

こうすることで、外部基準バイアス回路5の出力する
バイアス値のばらつきを補正することができる。第2図
の構成は、内部基準バイアス加算回路13で加算する内部
バイアスと実際にモータドライブ回路4に加わっている
内部基準バイアスとが同じであれば問題は無いが、外部
基準バイアス回路5のばらつきがあると、内部基準バイ
アスにも影響する。本実施例のバイアスずれ補正回路8
は、上記外部基準バイアス回路5のばらつきを補正した
ものである。
This makes it possible to correct the variation in the bias value output from the external reference bias circuit 5. 2 has no problem if the internal bias added by the internal reference bias adding circuit 13 and the internal reference bias actually applied to the motor drive circuit 4 are the same. , Also affects the internal reference bias. Bias shift correction circuit 8 of the present embodiment
Is obtained by correcting the variation of the external reference bias circuit 5.

第4図(第5図)の構成にすると、制御系内部の各回
路要素のばらつきに起因するバイアスのばらつき及び外
部回路要素のばらつきに起因する外部基準バイアスのば
らつきに影響されること無く、この発明による加速及び
起動時の電流制限を行うことができる。このような補正
は、外部に電流リミッタ回路5を設けて電流制限を行う
第3図の方式では実現できないメリットである。
With the configuration shown in FIG. 4 (FIG. 5), this configuration can be used without being affected by the variation of the bias caused by the variation of each circuit element in the control system and the variation of the external reference bias caused by the variation of the external circuit element. Acceleration and start-up current limiting according to the invention can be performed. Such a correction is a merit that cannot be realized by the method of FIG. 3 in which the current limiter circuit 5 is provided outside to limit the current.

第6図に示す実施例は、記録→記録ポーズのような停
止時又は減速時(以下減速時と称する)にもこの発明に
よるリミット動作を行うようにしたものである。
In the embodiment shown in FIG. 6, the limit operation according to the present invention is performed even at the time of stop or deceleration (hereinafter referred to as deceleration) such as recording → recording pause.

上記のような減速時には、一般に、モータをフリーラ
ン状態にして、目標値になったらサーボをかけるように
している。しかしこの場合も、テープ走行負荷の軽い場
合は、テープ弛みが発生する虞れがあった。
In general, at the time of deceleration as described above, the motor is set in a free-run state, and servo is applied when the motor reaches a target value. However, also in this case, when the tape running load is light, the tape may be loosened.

本実施例は、第1図の実施例においてリミッタ値を設
定していたのを、上限リミッタ値設定回路9aと下限リミ
ッタ値設定回路9bに分離したものである。上限リミッタ
値設定回路9aは第1図の実施例と同様に、サーボ制御回
路1から供給されるモード信号aにて、加速時におけ
る速度制御誤差信号10aの上限レベルを制限するリミッ
タ値が設定される。下限リミッタ値設定回路9bは、減速
時に、サーボ制御回路1から発生するモード信号bに
て、減速時における速度制御誤差信号10aの下限レベル
を制限するリミッタ値が設定される。
In the present embodiment, the setting of the limiter value in the embodiment of FIG. 1 is separated into an upper limiter value setting circuit 9a and a lower limiter value setting circuit 9b. In the upper limiter value setting circuit 9a, a limiter value for limiting the upper limit level of the speed control error signal 10a during acceleration is set by the mode signal a supplied from the servo control circuit 1, as in the embodiment of FIG. You. In a lower limiter value setting circuit 9b, a limiter value for limiting a lower limit level of the speed control error signal 10a at the time of deceleration is set by a mode signal b generated from the servo control circuit 1 at the time of deceleration.

また、本実施例においては、各上限及び下限リミッタ
値設定回路9a,9bに設定されたリミッタ値は、第4図の
実施例と同等のバイアスずれ補正を行うバイアスずれ補
正回路8a及び8bにより、バイアスずれ検出回路11からの
検出信号11aによってバイアスレベルが補正されて、リ
ミッタ回路7に供給される。
Further, in the present embodiment, the limiter values set in the upper and lower limiter value setting circuits 9a and 9b are adjusted by bias shift correction circuits 8a and 8b which perform the same bias shift correction as the embodiment of FIG. The bias level is corrected by the detection signal 11 a from the bias shift detection circuit 11 and supplied to the limiter circuit 7.

上記のように、減速時に、速度及び位相誤差検出回路
21,31からの誤差出力に基づく速度制御誤差信号10aの信
号レベルを規制することで、モータに流れる電流が一定
値以下にならないように制限される。これにより、モー
タの減速特性は加速時の特性と同様に、緩徐に減速さ
れ、テープ弛みを生ずることがない。また、その時の下
限レベルにおけるバイアスが、制御系に設定される基準
バイアスに合わせて補正されるので、モータドライブ回
路4を直接に電流制限して補正する必要がない。
As described above, at the time of deceleration, the speed and phase error detection circuit
By regulating the signal level of the speed control error signal 10a based on the error outputs from the motors 21 and 31, the current flowing through the motor is limited so as not to be lower than a predetermined value. Thus, the deceleration characteristic of the motor is slowly decelerated similarly to the characteristic at the time of acceleration, and the tape does not loosen. In addition, since the bias at the lower limit level at that time is corrected in accordance with the reference bias set in the control system, it is not necessary to correct the motor drive circuit 4 by directly limiting the current.

この発明を実際にビデオカセットレコーダに採用した
ところ、リミッタ制御が従来に比べて精度良く行うこと
ができ、加速あるいは減速時の応答性を任意に選べ、リ
ミット値もテープスピードに応じて可変することが可能
になり、加・減速時のピーク電流による電源変動を少な
くすることができた。
When the present invention was actually applied to a video cassette recorder, the limiter control could be performed with higher precision than before, the response during acceleration or deceleration could be arbitrarily selected, and the limit value could be changed according to the tape speed. Power supply fluctuations due to peak currents during acceleration / deceleration could be reduced.

[発明の効果] 以上説明したようにこの発明によれば、キャプスタン
モータ加速及び減速時のテープ弛みを無くすことができ
る。
[Effects of the Invention] As described above, according to the present invention, tape slack during acceleration and deceleration of the capstan motor can be eliminated.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明に係るテープ走行装置の一実施例を示
す構成図、第2図は上記実施例のブロック図、第3図は
制御系の外部で電流リミッタ制御を行う場合の構成図、
第4図及び第5図はこの発明の他の実施例を示す構成図
及びブロック図、第6図は更に他の実施例を示すブロッ
ク図である。 1……サーボ制御回路、2……速度切換回路、3……回
転方向切換回路、4……キャプスタンドライブ回路、5
……外部基準バイアス回路、7……リミッタ回路、9…
…リミッタ値設定回路、10……ミックス回路、11……バ
イアスずれ検出回路、12……バイアスずれ補正回路、13
……内部基準バイアス加算回路、14……PWM回路、15…
…ローパスフィルタ、22……分周器、24……速度検出パ
ルス発生回路、32……分周器、34……位相検出パルス発
生回路。
FIG. 1 is a block diagram showing one embodiment of a tape running device according to the present invention, FIG. 2 is a block diagram of the above-described embodiment, FIG. 3 is a block diagram in the case where current limiter control is performed outside a control system,
FIGS. 4 and 5 are a configuration diagram and a block diagram showing another embodiment of the present invention, and FIG. 6 is a block diagram showing still another embodiment. 1 servo control circuit 2 speed switching circuit 3 rotation direction switching circuit 4 capstan drive circuit 5
…… External reference bias circuit, 7 …… Limiter circuit, 9…
... Limiter value setting circuit, 10 ... Mix circuit, 11 ... Bias shift detection circuit, 12 ... Bias shift correction circuit, 13
…… Internal reference bias addition circuit, 14… PWM circuit, 15…
... low-pass filter, 22 ... frequency divider, 24 ... speed detection pulse generation circuit, 32 ... frequency divider, 34 ... phase detection pulse generation circuit.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】直流モータのコイルに流れる電流を速度制
御信号に応じて制御する電流制御型のモータドライブ回
路と、 前記モータの回転を検出して回転検出信号を出力するモ
ータ回転検出手段と、 前記回転検出信号と目標値とを比較して速度制御誤差信
号を出力する誤差検出回路と、 前記モータの起動時又は加速時に前記誤差検出回路から
の信号の上限レベルを制限し、停止時又は減速時に前記
誤差検出回路からの信号の下限レベルを制限するリミッ
タ回路と、 このリミッタ回路からの出力に基づいて前記速度制御信
号を形成し前記モータに流れる電流を制限可能にする駆
動信号処理回路とを具備したことを特徴とするテープ走
行装置。
1. A motor drive circuit of a current control type for controlling a current flowing in a coil of a DC motor in accordance with a speed control signal, a motor rotation detecting means for detecting rotation of the motor and outputting a rotation detection signal, An error detection circuit that compares the rotation detection signal with a target value and outputs a speed control error signal; and, when starting or accelerating the motor, limits an upper limit level of a signal from the error detection circuit, and stops or decelerates. A limiter circuit for limiting a lower limit level of a signal from the error detection circuit, and a drive signal processing circuit for forming the speed control signal based on an output from the limiter circuit and for limiting a current flowing to the motor. A tape running device, comprising:
【請求項2】制御系に設定される基準バイアスレベルと
前記誤差検出回路の出力におけるバイアスレベルとのオ
フセットを検出するバイアスずれ検出回路を設け、前記
リミッタ回路が制限する上限レベル及び下限レベルを前
記バイアスずれ検出回路の検出出力にて補正するように
したことを特徴とする請求項1に記載のテープ走行装
置。
A bias shift detecting circuit for detecting an offset between a reference bias level set in a control system and a bias level at an output of the error detecting circuit, wherein an upper limit level and a lower limit level limited by the limiter circuit are set. 2. The tape running device according to claim 1, wherein the correction is performed based on a detection output of a bias shift detection circuit.
JP1341360A 1989-12-28 1989-12-28 Tape running device Expired - Lifetime JP2839603B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1341360A JP2839603B2 (en) 1989-12-28 1989-12-28 Tape running device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1341360A JP2839603B2 (en) 1989-12-28 1989-12-28 Tape running device

Publications (2)

Publication Number Publication Date
JPH03203060A JPH03203060A (en) 1991-09-04
JP2839603B2 true JP2839603B2 (en) 1998-12-16

Family

ID=18345464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1341360A Expired - Lifetime JP2839603B2 (en) 1989-12-28 1989-12-28 Tape running device

Country Status (1)

Country Link
JP (1) JP2839603B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168231B2 (en) * 1992-10-07 2001-05-21 ファナック株式会社 AC motor control method
JP4517456B2 (en) * 2000-06-08 2010-08-04 ソニー株式会社 Motor control device

Also Published As

Publication number Publication date
JPH03203060A (en) 1991-09-04

Similar Documents

Publication Publication Date Title
JP2839603B2 (en) Tape running device
US5327304A (en) Tape drive controlling device
JPS6161460B2 (en)
JPH0246563A (en) Tape traveling device
JP2648063B2 (en) Tape speed control circuit
JP2786698B2 (en) Tape running device
JP2500385Y2 (en) Reel servo device
JP3468068B2 (en) Tape feeder
US3952932A (en) Transport system for magnetic tape recorder and reproducer sets, particularly for cassette magnetic tape recorders
JP3371656B2 (en) Tape-shaped medium traveling device
JP2854169B2 (en) Motor drive controller
JPH0544901Y2 (en)
JP2869289B2 (en) Magnetic recording / reproducing device
JPH02193350A (en) Tape running device
JP3553896B2 (en) Intermittent slow playback circuit
JP3339084B2 (en) Magnetic recording / reproducing device
JPH0757112B2 (en) Speed control motor drive
JP2771713B2 (en) Tape drive controller
JPH05290450A (en) Tension controller
KR100203258B1 (en) Speed control system of capstan motor
JPH0410134B2 (en)
JPS58139350A (en) Tape running controller
JPH02257456A (en) Motor driving control circuit
JP2916024B2 (en) Tape drive controller
JP2002170301A (en) Device and method for controlling tape running speed