JP2837829B2 - Inspection method for semiconductor device - Google Patents
Inspection method for semiconductor deviceInfo
- Publication number
- JP2837829B2 JP2837829B2 JP7301418A JP30141895A JP2837829B2 JP 2837829 B2 JP2837829 B2 JP 2837829B2 JP 7301418 A JP7301418 A JP 7301418A JP 30141895 A JP30141895 A JP 30141895A JP 2837829 B2 JP2837829 B2 JP 2837829B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor wafer
- contactor
- substrate
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体ウェハ上に
形成された複数の半導体チップの集積回路をウェハ状態
で一括して検査する半導体装置の検査方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting a semiconductor device, wherein an integrated circuit of a plurality of semiconductor chips formed on a semiconductor wafer is inspected collectively in a wafer state.
【０００２】[0002]
【従来の技術】近年、半導体集積回路装置（以後、半導
体装置を称する。）を搭載した電子機器の小型化及び低
価格化の進歩は目ざましく、これに伴って、半導体装置
に対する小型化及び低価格化の要求が強くなっている。2. Description of the Related Art In recent years, there has been remarkable progress in miniaturization and cost reduction of electronic equipment equipped with a semiconductor integrated circuit device (hereinafter, referred to as a semiconductor device). The demand for pricing is increasing.
【０００３】通常、半導体装置は、半導体チップとリー
ドフレームとがボンディングワイヤによって電気的に接
続された後、半導体チップ及びリードフレームが樹脂又
はセラミクスにより封止された状態で供給され、プリン
ト基板に実装される。ところが、電子機器の小型化の要
求から、半導体装置を半導体ウエハから切り出したまま
の状態（以後、この状態の半導体装置をベアチップと称
する。）で回路基板に直接実装する方法が開発され、品
質が保証されたベアチップを低価格で供給することが望
まれている。In general, a semiconductor device is supplied after a semiconductor chip and a lead frame are electrically connected to each other by bonding wires, and then the semiconductor chip and the lead frame are supplied in a state of being sealed with resin or ceramics, and mounted on a printed circuit board. Is done. However, due to the demand for miniaturization of electronic equipment, a method of directly mounting a semiconductor device in a state of being cut out from a semiconductor wafer (hereinafter, the semiconductor device in this state is referred to as a bare chip) on a circuit board has been developed. It is desired to supply guaranteed bare chips at a low price.
【０００４】ベアチップに対して品質保証を行なうため
には、半導体装置に対してウェハ状態でバーンイン等の
検査をする必要がある。ところが、半導体ウェハ上に形
成されている複数のベアチップに対して１個又は数個づ
つ何度にも分けて検査を行なうことは多くの時間を要す
るので、時間的にもコスト的にも現実的ではない。そこ
で、全てのベアチップに対してウェハ状態で一括してバ
ーンイン等の検査を行なうことが要求される。In order to guarantee the quality of bare chips, it is necessary to inspect semiconductor devices such as burn-in in a wafer state. However, since it takes a lot of time to perform one or several separate inspections on a plurality of bare chips formed on a semiconductor wafer many times, it is realistic in terms of time and cost. is not. Therefore, it is required to perform a test such as burn-in on all bare chips in a wafer state.
【０００５】ベアチップに対してウェハ状態で一括して
検査を行なうには、同一の半導体ウェハ上に形成された
複数の半導体チップの各検査用電極に電源電圧や信号を
同時に印加し、該複数の半導体チップを動作させる必要
がある。このためには、各検査用電極にそれぞれ接続さ
れる非常に多く（通常、数千個以上）のプローブ針を持
つプローブカードを用意する必要があるが、このように
するには、従来のニードル型プローブカードではピン数
の点からも価格の点からも対応できない。In order to inspect a bare chip collectively in a wafer state, a power supply voltage or a signal is simultaneously applied to each inspection electrode of a plurality of semiconductor chips formed on the same semiconductor wafer, and the plurality of inspection electrodes are applied. It is necessary to operate the semiconductor chip. For this purpose, it is necessary to prepare a probe card having a very large number (usually thousands or more) of probe needles connected to the respective test electrodes. The type probe card cannot deal with both the number of pins and the price.
【０００６】そこで、フレキシブル基板上にバンプが設
けられた薄膜型のプローブカードよりなるコンタクタが
提案されている（日東技報 Vol.28,No.2(Oct. 1990 PP.
57-62 を参照）。Therefore, a contactor comprising a thin-film type probe card having bumps provided on a flexible substrate has been proposed (Nitto Technical Report Vol. 28, No. 2 (Oct. 1990 PP.
57-62).
【０００７】以下、前記のコンタクタを用いたバーンイ
ンについて説明する。Hereinafter, burn-in using the contactor will be described.
【０００８】図１５（ａ），（ｂ）はコンタクタを用い
たプロービングの状態を示す断面図である。図１５
（ａ），（ｂ）において、１００はカード型のコンタク
タであって、該コンタクタ１００は、ポリイミド基板１
０１と、ポリイミド基板１０１上に形成された配線層１
０２及びプローブ端子としてのバンプ１０３と、配線層
１０２とバンプ１０３とを接続するスルーホール配線１
０４とを有している。FIGS. 15A and 15B are cross-sectional views showing a state of probing using a contactor. FIG.
1A and 1B, reference numeral 100 denotes a card type contactor, and the contactor 100 is a polyimide substrate 1
01 and the wiring layer 1 formed on the polyimide substrate 101
02 and a bump 103 serving as a probe terminal, and a through-hole wiring 1 connecting the wiring layer 102 and the bump 103
04.
【０００９】図１５（ａ）に示すように、コンタクタ１
００を被検査基板である半導体ウェハ１１０に押し付け
て、半導体ウェハ１１０上の検査用電極としてのパッド
１１１とコンタクタ１００のバンプ１０３とを電気的に
接続する。室温状態での検査であれば、この状態で電圧
電源又は信号を配線層１０２を介してバンプ１０３に印
加することにより検査が可能となる。[0009] As shown in FIG.
00 is pressed against a semiconductor wafer 110 which is a substrate to be inspected, and a pad 111 as an inspection electrode on the semiconductor wafer 110 is electrically connected to a bump 103 of the contactor 100. If the inspection is performed at room temperature, the inspection can be performed by applying a voltage power supply or a signal to the bump 103 via the wiring layer 102 in this state.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、バーン
イン等の高温状態の検査においては、温度加速を行なう
ため半導体ウェハ１１０を昇温する必要がある。図１５
（ｂ）は、室温２５℃から１２５℃まで半導体ウェハ１
１０を加熱した際の断面構造を示している。図１５
（ｂ）において、左側部分は半導体ウェハ１１０の中心
部の状態を、右側部分は半導体ウェハ１１０の周縁部の
状態をそれぞれ示している。However, in an inspection in a high temperature state such as burn-in, it is necessary to raise the temperature of the semiconductor wafer 110 in order to perform temperature acceleration. FIG.
(B) Semiconductor wafer 1 from room temperature 25 ° C. to 125 ° C.
10 shows a cross-sectional structure when heating is performed. FIG.
3B, the left part shows the state of the central part of the semiconductor wafer 110, and the right part shows the state of the peripheral part of the semiconductor wafer 110.
【００１１】ポリイミド基板１０１を構成するポリイミ
ドの熱膨張率が半導体ウェハ１１０を構成するシリコン
の熱膨張率に比べて大きいため（シリコンの熱膨張率が
３．５×１０-6／℃であるのに対して、ポリイミドの熱
膨張率は１６×１０-6／℃である。）、半導体ウェハ１
１０の周縁部においてはバンプ１０３とパッド１１１と
の間にズレが生じてしまう。つまり、常温において半導
体ウェハ１１０とコンタクタ１００とをアライメントし
た後、これらを１００℃に昇温すると、６インチの半導
体ウェハ１１０の場合、コンタクタ１００が１６０μｍ
伸びるのに対して半導体ウェハ１１０は３５μｍしか伸
びないので、半導体ウェハ１１０の周縁部においては、
パッド１１１とバンプ１０３とがおよそ１２５μｍずれ
る。このため、半導体ウェハ１１０の周縁部において
は、パッド１１１とバンプ１０３との電気的接続ができ
なくなる。Since the coefficient of thermal expansion of the polyimide constituting the polyimide substrate 101 is larger than the coefficient of thermal expansion of the silicon constituting the semiconductor wafer 110 (the coefficient of thermal expansion of silicon is 3.5 × 10 −6 / ° C.). On the other hand, the coefficient of thermal expansion of polyimide is 16 × 10 −6 / ° C.), and the semiconductor wafer 1
In the peripheral portion of 10, a gap occurs between the bump 103 and the pad 111. In other words, after aligning the semiconductor wafer 110 and the contactor 100 at room temperature and then raising them to 100 ° C., the contactor 100 is 160 μm
Since the semiconductor wafer 110 extends only 35 μm while extending, at the periphery of the semiconductor wafer 110,
The pad 111 and the bump 103 are shifted by about 125 μm. Therefore, electrical connection between the pads 111 and the bumps 103 cannot be made at the periphery of the semiconductor wafer 110.
【００１２】以上、説明したように、従来の半導体装置
の検査方法によると、半導体ウェハが高温状態におかれ
るため、半導体ウェハに接するコンタクタも高温とな
り、半導体ウェハとコンタクタとの熱膨張係数の差によ
り、半導体ウェハの周縁部においては、パッドとバンプ
とがずれてしまい、パッドとバンプとが電気的に接続さ
れないという問題がある。As described above, according to the conventional semiconductor device inspection method, since the semiconductor wafer is in a high temperature state, the temperature of the contactor in contact with the semiconductor wafer becomes high, and the difference in the thermal expansion coefficient between the semiconductor wafer and the contactor becomes large. Accordingly, there is a problem that the pad and the bump are shifted at the peripheral portion of the semiconductor wafer, and the pad and the bump are not electrically connected.
【００１３】前記に鑑み、本発明は、バーンイン等の高
温の検査をウェハ状態で一括して行なう際に、半導体ウ
ェハの周縁部においても、コンタクタのプローブ端子が
半導体ウェハの検査用電極に確実に接触するような半導
体装置の検査方法を提供することを目的とする。In view of the above, according to the present invention, when performing a high-temperature inspection such as burn-in in a wafer state at a time, the probe terminals of the contactor are surely connected to the inspection electrode of the semiconductor wafer even at the peripheral portion of the semiconductor wafer. It is an object of the present invention to provide a method of inspecting a semiconductor device that makes contact with the semiconductor device.
【００１４】[0014]
【課題を解決するための手段】前記の目的を達成するた
め、請求項１の発明は、半導体ウェハを伸縮性を有する
シートに固定した状態で該半導体ウェハに対してダイシ
ングを行なって半導体チップ同士を分離し、半導体チッ
プ同士の間隔をコンタクタの熱膨張に応じて拡げること
により、半導体ウェハを疑似的に膨張させるものであ
る。In order to achieve the above object, according to the first aspect of the present invention, dicing is performed on a semiconductor wafer while the semiconductor wafer is fixed to a sheet having elasticity, and the semiconductor chips are separated from each other. Is separated and the interval between the semiconductor chips is expanded in accordance with the thermal expansion of the contactor, whereby the semiconductor wafer is expanded in a pseudo manner.
【００１５】請求項１の発明が講じた解決手段は、半導
体装置の検査方法を、検査用電極を有する複数の半導体
チップが形成された半導体ウェハを伸縮性を有するシー
トに固定する第１の工程と、前記シートに固定された前
記半導体ウェハに対して前記シートが分離しないように
ダイシングを行なって、前記複数の半導体チップを互い
に分離する第２の工程と、前記半導体チップの検査用電
極に電気信号を供給するコンタクタとダイシングされた
半導体ウェハとをアライメントした後、前記半導体ウェ
ハを前記コンタクタに固定する第３の工程と、前記コン
タクタに固定された前記半導体ウェハを加熱して前記複
数の半導体チップ同士の間隔を前記コンタクタの熱膨張
に応じて拡げ、間隔が拡がった前記複数の半導体チップ
に対して一括してバーンインを行なう第４の工程とを備
えている構成とするものである。According to a first aspect of the present invention, there is provided a semiconductor device inspection method comprising: fixing a semiconductor wafer having a plurality of semiconductor chips each having an inspection electrode to a stretchable sheet. A second step of dicing the semiconductor wafer fixed to the sheet so that the sheet is not separated, and separating the plurality of semiconductor chips from each other; After aligning a contactor for supplying a signal and the diced semiconductor wafer, a third step of fixing the semiconductor wafer to the contactor, and heating the semiconductor wafer fixed to the contactor to form the plurality of semiconductor chips The interval between them is increased in accordance with the thermal expansion of the contactor, and the plurality of semiconductor chips with the increased interval are collectively It is an arrangement and a fourth step of performing N'in.
【００１６】請求項１の構成により、複数の半導体チッ
プが互いに分離されている半導体ウェハを加熱すると、
該半導体ウェハはコンタクタに固定されているため、該
コンタクタの熱膨張に応じて複数の半導体チップ同士の
間隔が拡がり、半導体ウェハは疑似的に膨張するので、
バーンイン時に、半導体ウェハの周縁部においても半導
体チップの検査用電極とコンタクタのプローブ端子とが
位置ずれを起こすことはない。また、シートは伸縮性を
有しているのでコンタクタの熱膨張ひいては半導体チッ
プ同士の間隔の拡がりに応じて伸びる。According to the structure of the first aspect, when a semiconductor wafer in which a plurality of semiconductor chips are separated from each other is heated,
Since the semiconductor wafer is fixed to the contactor, the interval between the plurality of semiconductor chips increases in accordance with the thermal expansion of the contactor, and the semiconductor wafer expands in a pseudo manner.
At the time of burn-in, the position of the inspection electrode of the semiconductor chip and the position of the probe terminal of the contactor do not shift even at the peripheral edge of the semiconductor wafer. In addition, since the sheet has elasticity, the sheet expands in accordance with the thermal expansion of the contactor and the spread of the interval between the semiconductor chips.
【００１７】請求項２の発明は、請求項１の構成に、バ
ーンインが行なわれた前記複数の半導体チップに対して
出荷前の検査を行なう第５の工程をさらに備えている構
成を付加するものである。According to a second aspect of the present invention, the configuration of the first aspect further includes a fifth step of performing a pre-shipment inspection on the plurality of burned-in semiconductor chips. It is.
【００１８】請求項３の発明は、請求項１の構成に、前
記第２の工程と前記第３の工程との間に、前記半導体チ
ップの良否の判定を行ない、不良と判定された前記半導
体チップを前記シートから除去する工程をさらに備えて
いる構成を付加するものである。According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the semiconductor chip is determined to be defective between the second step and the third step, and the semiconductor chip is determined to be defective. A configuration further comprising a step of removing chips from the sheet is added.
【００１９】請求項４の発明は、請求項１の構成に、前
記第１の工程よりも前に、前記シートを加熱して該シー
トを収縮させておく工程をさらに備えている構成を付加
するものである。According to a fourth aspect of the present invention, in addition to the first aspect, a configuration further comprising a step of heating the sheet to shrink the sheet before the first step is added. Things.
【００２０】請求項５の発明は、請求項１の構成に、前
記第１の工程は、前記半導体ウェハが固定された前記シ
ートを前記コンタクタと略同じ熱膨張率を有する基板に
固定する工程を含む構成を付加するものである。According to a fifth aspect of the present invention, in the first aspect, the first step includes a step of fixing the sheet to which the semiconductor wafer is fixed to a substrate having substantially the same coefficient of thermal expansion as the contactor. Including additional configurations.
【００２１】請求項６の発明は、請求項１の構成に、前
記第１の工程は、前記半導体ウェハが固定された前記シ
ートを前記基板に吸引力によって固定する工程を含む構
成を付加するものである。According to a sixth aspect of the present invention, in addition to the first aspect, the first step further includes a step of fixing the sheet to which the semiconductor wafer is fixed to the substrate by a suction force. It is.
【００２２】請求項７の発明は、請求項１の構成に、前
記第１の工程は、前記半導体ウェハが固定された前記シ
ートを前記基板に、該基板における前記半導体チップの
前記検査用電極が形成されていない部位と対応する部位
に形成された吸引孔からの吸引力によって固定する工程
を含む構成を付加するものである。According to a seventh aspect of the present invention, in the configuration of the first aspect, in the first step, the sheet on which the semiconductor wafer is fixed is provided on the substrate, and the inspection electrode of the semiconductor chip on the substrate is provided. A configuration including a step of fixing by a suction force from a suction hole formed in a part corresponding to a part not formed is added.
【００２３】請求項８の発明は、請求項１の構成に、前
記第１の工程よりも前に、前記コンタクタにおける前記
半導体ウェハのスクライブラインと対応する位置に突起
体を設ける工程をさらに備え、前記第３の工程は、前記
コンタクタの突起体を前記複数の半導体チップ同士の間
に挿入する工程を含み、前記第４の工程は、前記コンタ
クタの熱膨張に伴い周辺部側に拡がる前記突起体によっ
て前記複数の半導体チップ同士の間隔を拡げる工程を含
む構成を付加するものである。[0023] The invention of claim 8 is the arrangement of claim 1, further comprising, before the first step, a step of providing a projection at a position corresponding to a scribe line of the semiconductor wafer in the contactor, The third step includes a step of inserting a protrusion of the contactor between the plurality of semiconductor chips, and the fourth step includes a step of expanding the protrusion toward a peripheral portion with thermal expansion of the contactor. Accordingly, a configuration including a step of increasing an interval between the plurality of semiconductor chips is added.
【００２４】請求項９の発明は、請求項１の構成に、前
記第１の工程よりも前に、前記コンタクタにおける前記
半導体チップの検査用電極と対応する位置に該検査用電
極と嵌合する形状のプローブ端子を設ける工程をさらに
備え、前記第３の工程は、前記コンタクタのプローブ端
子を前記半導体チップの検査用電極に嵌合する工程を含
み、前記第４の工程は、前記コンタクタの熱膨張に伴い
周辺部側に拡がる前記プローブ端子によって前記半導体
チップ同士の間隔を拡げる工程を含む構成を付加するも
のである。According to a ninth aspect of the present invention, in the configuration of the first aspect, prior to the first step, the inspection electrode is fitted to a position corresponding to the inspection electrode of the semiconductor chip in the contactor. The method further includes the step of providing a probe terminal having a shape. The third step includes a step of fitting the probe terminal of the contactor to an inspection electrode of the semiconductor chip. A configuration including a step of enlarging the interval between the semiconductor chips by the probe terminals which expand toward the peripheral part with expansion is added.
【００２５】前記の目的を達成するため、請求項１０の
発明は、半導体ウェハをコンタクタの熱膨張率と略等し
い熱膨脹率を有する基板に固定した状態で該半導体ウェ
ハに対してダイシングを行なって半導体チップ同士を分
離し、半導体チップ同士の間隔をコンタクタの熱膨張に
応じて拡げることにより、半導体ウェハを疑似的に膨張
させるものである。In order to achieve the above object, according to a tenth aspect of the present invention, a semiconductor wafer is fixed to a substrate having a coefficient of thermal expansion substantially equal to the coefficient of thermal expansion of a contactor, and the semiconductor wafer is diced. The semiconductor wafer is expanded in a pseudo manner by separating the chips from each other and expanding the interval between the semiconductor chips according to the thermal expansion of the contactor.
【００２６】具体的に請求項１０の発明が講じた解決手
段は、半導体装置の検査方法を、検査用電極を有する複
数の半導体チップが形成された半導体ウェハを、前記半
導体チップの検査用電極に電気信号を供給するプローブ
端子を有するコンタクタの熱膨張率と略等しい熱膨張率
を有する基板に固定する第１の工程と、前記基板に固定
された前記半導体ウェハに対して前記基板が分離しない
ようにダイシングを行なって、前記複数の半導体チップ
を互いに分離する第２の工程と、前記コンタクタとダイ
シングされた前記半導体ウェハとをアライメントした
後、前記半導体チップの検査用電極と前記コンタクタの
プローブ端子とを接触させる第３の工程と、前記基板に
固定された前記半導体ウェハを加熱して前記複数の半導
体チップ同士の間隔を前記基板の熱膨張に応じて拡げ、
間隔が拡がった前記複数の半導体チップに対してバーン
インを行なう第４の工程とを備えている構成とするもの
である。[0026] Specifically, according to a tenth aspect of the present invention, there is provided a method of inspecting a semiconductor device, comprising the steps of: using a semiconductor wafer on which a plurality of semiconductor chips having inspection electrodes are formed as an inspection electrode of the semiconductor chip; A first step of fixing to a substrate having a coefficient of thermal expansion substantially equal to a coefficient of thermal expansion of a contactor having a probe terminal for supplying an electric signal; and a step of preventing the substrate from being separated from the semiconductor wafer fixed to the substrate. A second step of separating the plurality of semiconductor chips from each other, and after aligning the contactor and the diced semiconductor wafer, an inspection electrode of the semiconductor chip and a probe terminal of the contactor. And a step of heating the semiconductor wafer fixed to the substrate and spacing the plurality of semiconductor chips from each other Spread according to the thermal expansion of the substrate,
And a fourth step of performing burn-in on the plurality of semiconductor chips having an increased interval.
【００２７】請求項１０の構成により、複数の半導体チ
ップが互いに分離されている半導体ウェハを加熱する
と、該半導体ウェハは熱膨張率がコンタクタと略等しい
基板に固定されているため、該基板の熱膨張に応じて複
数の半導体チップ同士の間隔が拡がるので、半導体ウェ
ハは疑似的に膨張する。According to the tenth aspect, when a semiconductor wafer in which a plurality of semiconductor chips are separated from each other is heated, the semiconductor wafer is fixed to a substrate having a coefficient of thermal expansion substantially equal to that of the contactor. Since the interval between the plurality of semiconductor chips increases in accordance with the expansion, the semiconductor wafer expands in a pseudo manner.
【００２８】請求項１１の発明は、請求項１０の構成
に、バーンインが行なわれた前記複数の半導体チップに
対して出荷前の検査を行なう第５の工程をさらに備えて
いる構成を付加するものである。According to an eleventh aspect of the present invention, the configuration of the tenth aspect further includes a fifth step of performing a pre-shipment inspection on the plurality of burned-in semiconductor chips. It is.
【００２９】請求項１２の発明は、請求項１０の構成
に、前記第２の工程と前記第３の工程との間に、前記半
導体チップの良否の判定を行ない、不良と判定された前
記半導体チップを前記シートから除去する工程をさらに
備えている構成を付加するものである。According to a twelfth aspect of the present invention, in the configuration of the tenth aspect, a pass / fail judgment of the semiconductor chip is performed between the second step and the third step, and the semiconductor chip determined to be defective is provided. A configuration further comprising a step of removing chips from the sheet is added.
【００３０】請求項１３の発明は、請求項１０の構成
に、前記第１の工程は、前記半導体ウェハを前記基板に
粘着剤によって固定する工程を含む構成を付加するもの
である。According to a thirteenth aspect of the present invention, in addition to the configuration of the tenth aspect, the first step further includes a step of fixing the semiconductor wafer to the substrate with an adhesive.
【００３１】請求項１４の発明は、請求項１０の構成
に、前記第１の工程は、前記半導体ウェハを伸縮性を有
するシートを介して前記基板に固定する工程を含む構成
を付加するものである。According to a fourteenth aspect of the invention, in addition to the configuration of the tenth aspect, the first step includes a step of fixing the semiconductor wafer to the substrate via a stretchable sheet. is there.
【００３２】請求項１５の発明は、請求項１０の構成
に、前記第１の工程は、前記半導体ウェハを前記基板に
吸引力によって固定する工程を含む構成を付加するもの
である。According to a fifteenth aspect of the present invention, in addition to the configuration of the tenth aspect, the first step further includes a step of fixing the semiconductor wafer to the substrate by a suction force.
【００３３】請求項１６の発明は、請求項１５の構成
に、前記第１の工程は、前記シートと前記基板との間に
多孔質シートを介在させる工程を含む構成を付加するも
のである。According to a sixteenth aspect of the invention, in addition to the configuration of the fifteenth aspect, the first step further includes a step of interposing a porous sheet between the sheet and the substrate.
【００３４】請求項１７の発明は、請求項１５の構成
に、前記第１の工程は、前記半導体ウェハを前記基板
に、該基板における前記半導体チップの前記検査用電極
が形成されていない部位と対応する部位に形成された吸
引孔からの吸引力によって固定する工程を含む構成を付
加するものである。According to a seventeenth aspect of the present invention, in the configuration according to the fifteenth aspect, the first step includes the step of: placing the semiconductor wafer on the substrate and a portion of the substrate on which the inspection electrode of the semiconductor chip is not formed. A configuration including a step of fixing by suction force from a suction hole formed in a corresponding portion is added.
【００３５】請求項１８の発明は、請求項１５の構成
に、前記第１の工程よりも前に、前記基板に多数の吸引
孔を設けておくと共に、前記複数の半導体チップと対応
する位置に貫通孔を有するシートを前記半導体ウェハと
前記基板との間に設ける工程をさらに備え、前記第１の
工程は、前記シートの貫通孔及び前記基板の吸引孔から
の吸引力によって前記半導体ウェハを前記基板に固定す
る工程を含む構成を付加するものである。According to an eighteenth aspect of the present invention, in the configuration of the fifteenth aspect, prior to the first step, a large number of suction holes are provided in the substrate, and at a position corresponding to the plurality of semiconductor chips. The method further comprises the step of providing a sheet having a through hole between the semiconductor wafer and the substrate, wherein the first step includes the step of: attaching the semiconductor wafer by a suction force from a through hole of the sheet and a suction hole of the substrate. A configuration including a step of fixing to a substrate is added.
【００３６】[0036]
【発明の実施の形態】以下、図１〜図３を参照しながら
本発明の第１実施形態に係る半導体装置の検査方法につ
いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for testing a semiconductor device according to a first embodiment of the present invention will be described below with reference to FIGS.
【００３７】まず、図１（ａ）に示すように、多数の半
導体チップ１０ａが形成された半導体ウェハ１０を、予
め熱処理が施された伸縮性を有するダイシング用シート
１１にアクリル系又はシリコン系の粘着剤によって固定
する。ダイシング用シート１１としては、例えばポリエ
ステル、ポリイミド、ポリオレフィン又は塩化ビニルよ
りなり厚さが５０μｍ程度のものを用いることができ
る。First, as shown in FIG. 1A, an acrylic or silicon-based semiconductor wafer 10 having a large number of semiconductor chips 10a formed on a stretchable dicing sheet 11 which has been subjected to a heat treatment. Fix with an adhesive. As the dicing sheet 11, a sheet made of, for example, polyester, polyimide, polyolefin or vinyl chloride and having a thickness of about 50 μm can be used.
【００３８】ダイシング用シート１１に施す熱処理条件
としては、ダイシング用シート１１が予め収縮するよう
な条件とし、ポリエステルの場合には、例えば１２０℃
の温度下において１０分程度である。この熱処理によ
り、ダイシング用シート１１はＭＤ方向（ロール加工時
の長手方向）において約０．４％収縮する一方、ＴＤ方
向（ロール加工時の幅方向）において約０．２％膨張す
る。これによって、ロール加工時にダイシング用シート
１１に生じていた内部応力も解放される。The conditions for the heat treatment applied to the dicing sheet 11 are such that the dicing sheet 11 shrinks in advance.
At about 10 minutes. By this heat treatment, the dicing sheet 11 contracts about 0.4% in the MD direction (longitudinal direction during roll processing), and expands about 0.2% in the TD direction (width direction during roll processing). As a result, the internal stress generated in the dicing sheet 11 during the roll processing is also released.
【００３９】半導体ウェハ１０の貼付条件としては、例
えば４０〜６０℃の温度下において２〜３分程度であ
る。ダイシング用シート１１は厚さが薄いので剛性を持
たせるために、ダイシング用シートの周縁部を剛性リン
グ１２に貼着する。以下の説明においては、半導体ウェ
ハ１０がダイシング用１１シートに固定され、ダイシン
グ用シート１１の周縁部が剛性リング１２に貼着された
状態のものを半導体ウェハ搭載シートと称する。The condition for attaching the semiconductor wafer 10 is, for example, about 2 to 3 minutes at a temperature of 40 to 60 ° C. Since the dicing sheet 11 has a small thickness, the periphery of the dicing sheet is attached to the rigid ring 12 so as to have rigidity. In the following description, the semiconductor wafer 10 is fixed to an 11 sheet for dicing, and a state in which the peripheral edge of the sheet 11 for dicing is adhered to a rigid ring 12 is referred to as a semiconductor wafer mounting sheet.
【００４０】次に、図１（ｂ）に示すように、半導体ウ
ェハ１０をスクライブライン１０ｂに沿ってダイシング
を行なって半導体チップ１０ａ同士の間に例えば幅５０
μｍ〜１００μｍの切溝１０ｃを形成する。この場合、
ダイシング用シート１１には例えば２０μｍ程度の切込
みが入る程度にダイシングを行なう。Next, as shown in FIG. 1B, the semiconductor wafer 10 is diced along the scribe lines 10b, for example, to a width of 50 mm between the semiconductor chips 10a.
A kerf 10c of μm to 100 μm is formed. in this case,
Dicing is performed on the dicing sheet 11 so that a cut of, for example, about 20 μm is made.
【００４１】熱処理を施したダイシング用シートと熱処
理を施さないダイシング用シートとを用いて、ダイシン
グを行なう前と後において半導体チップ１０ａ同志の相
対位置を比較した。熱処理を施したダイシング用シート
を用いた場合には、ＭＤ方向で９５．４ｍｍ当たり４μ
ｍ収縮する一方、ＴＤ方向で１２３．９ｍｍ当たり１０
μｍ伸長した。また、熱処理を施さなかったダイシング
用シートを用いた場合には、ＴＤ方向で９５．４ｍｍ当
たり２６μｍ収縮する一方、ＭＤ方向で１２３．９ｍｍ
当たり５５μｍ伸長した。これにより、予め熱処理を施
したダイシング用シートを用いる場合には、ダイシング
後の収縮が小さいことが確認できた。Using the heat-treated dicing sheet and the heat-treated dicing sheet, the relative positions of the semiconductor chips 10a before and after dicing were compared. In the case of using a heat-treated dicing sheet, 4 μm per 95.4 mm in the MD direction.
m while shrinking, 10 per 123.9 mm in the TD direction
Extended by μm. When a dicing sheet that was not subjected to a heat treatment was used, it shrank by 26 μm per 95.4 mm in the TD direction, but 123.9 mm in the MD direction.
Per μm. As a result, it was confirmed that when a dicing sheet that had been heat-treated in advance was used, the shrinkage after dicing was small.
【００４２】次に、予め、半導体テスタ等により半導体
チップの良否の判定を行ない、判定の結果、不良と判断
された半導体チップ１０ａをダイシング用シート１１か
ら除去する。この工程により、電源電流不良又はリーク
不良等が生じている半導体チップ１０ａが除去されるの
で、安定したバーンイン電圧を各半導体チップ１０ａに
印加することができる。Next, the quality of the semiconductor chip is determined in advance by a semiconductor tester or the like, and as a result of the determination, the semiconductor chip 10a determined to be defective is removed from the dicing sheet 11. By this step, the semiconductor chip 10a in which the power supply current defect, the leak defect, or the like has occurred is removed, so that a stable burn-in voltage can be applied to each semiconductor chip 10a.
【００４３】次に、図１（ｃ）に示すように、半導体チ
ップ１０ａの検査用電極と対応する位置にプローブ端子
としてのバンプ１３を有すると共に、スクライブライン
１０ｂと対応する位置にバンプ１３よりも突出量が多い
突起体１４を有するコンタクタ１５を準備する。また、
周端部にシール用のパッキング材１６を有し、周縁部に
リング状の凹状溝１７と該凹状溝１７に連通するコンタ
クタ用吸引孔１８とを有し、中央部に同心円状のウェハ
用吸引孔１９を有するバーンイン用基板２０を準備す
る。バーンイン用基板２０の上にシリコンゴムよりなる
パッキング用シート２１を介して半導体ウェハ１０を載
置し、ウェハ用吸引孔１９から例えば１／４気圧程度の
吸引力によって半導体ウェハ１０をバーンイン用基板２
０に固定する。Next, as shown in FIG. 1C, a bump 13 as a probe terminal is provided at a position corresponding to the inspection electrode of the semiconductor chip 10a, and the bump 13 is provided at a position corresponding to the scribe line 10b. A contactor 15 having a protrusion 14 with a large amount of protrusion is prepared. Also,
It has a sealing packing material 16 at the peripheral end, a ring-shaped concave groove 17 at the peripheral edge and a contactor suction hole 18 communicating with the concave groove 17, and a concentric wafer suction at the center. A burn-in substrate 20 having a hole 19 is prepared. The semiconductor wafer 10 is placed on the burn-in substrate 20 via a packing sheet 21 made of silicon rubber, and the semiconductor wafer 10 is removed from the burn-in substrate 2 by a suction force of, for example, about 1/4 atmosphere from the wafer suction hole 19.
Fix to 0.
【００４４】次に、図２（ａ）に示すように、パッキン
グ材１６の上にコンタクタ１５を載置する。この場合、
半導体ウェハ１０とコンタクタ１５とをアライメントす
ると、図３（ａ）に示すように、半導体チップ１０ａ同
士の間の切溝１０ｃにコンタクタ１５の突起体１４が挿
入されると共に、コンタクタ１５のバンプ１３は半導体
チップ１０ａの検査用電極１０ｄと距離をおいて対向す
る。その後、コンタクタ用吸引孔１８から真空引きをし
て、コンタクタ１５、バーンイン用基板２０およびパッ
キング材１６によって形成される空間を減圧すると、コ
ンタクタ１５とバーンイン用基板２０とが互いに接近す
るので、半導体ウェハ１０はコンタクタ１５に固定さ
れ、コンタクタ１５のバンプ１３は半導体チップ１０ａ
の検査用電極１０ｄと直接に接触し、電気的導通が図ら
れる。Next, as shown in FIG. 2A, the contactor 15 is placed on the packing material 16. in this case,
When the semiconductor wafer 10 and the contactor 15 are aligned, as shown in FIG. 3A, the protrusions 14 of the contactor 15 are inserted into the kerfs 10c between the semiconductor chips 10a, and the bumps 13 of the contactor 15 are It faces the inspection electrode 10d of the semiconductor chip 10a at a distance. Thereafter, when the space formed by the contactor 15, the burn-in substrate 20, and the packing material 16 is depressurized by evacuating from the contactor suction hole 18, the contactor 15 and the burn-in substrate 20 approach each other. 10 is fixed to the contactor 15, and the bump 13 of the contactor 15 is
Directly in contact with the inspection electrode 10d, thereby achieving electrical continuity.
【００４５】次に、半導体ウェハ１０、コンタクタ１５
及びバーンイン用基板２０をオーブンに入れるか、又は
バーンイン用基板２０に設けられたヒーター（図示は省
略している。）に通電することによって、半導体ウェハ
１０を例えば１２５℃に加熱する。このようにすると、
コンタクタ１５も加熱されるので、コンタクタ１５が熱
膨張して、突起体１４は周辺部側に拡がる。これに伴っ
て、図３（ｂ）に示すように、突起体１４が切溝１０ｃ
に深く入り込むと共に、切溝１０ｃの幅が拡がり半導体
チップ１０ａ同士の間隔が拡がるので、半導体ウェハ１
０は疑似的に膨張する。この場合、ダイシング用シート
１１は伸縮性を有しているので、半導体ウェハ１０の膨
張に応じて伸びる。これにより、半導体ウェハ１０の周
縁部においても、コンタクタ１５のバンプ１３と半導体
ウェハ１０の検査用電極１０ｄとは位置ずれしない。こ
の状態で、すべての半導体チップ１０ａに対して例えば
１２５℃の温度下において一括してバーンインを行な
う。Next, the semiconductor wafer 10, the contactor 15
The semiconductor wafer 10 is heated to, for example, 125 ° C. by placing the burn-in substrate 20 in an oven or energizing a heater (not shown) provided on the burn-in substrate 20. This way,
Since the contactor 15 is also heated, the contactor 15 thermally expands, and the protrusion 14 expands to the peripheral side. Accordingly, as shown in FIG.
At the same time, the width of the kerf 10c increases, and the interval between the semiconductor chips 10a increases.
0 simulates expansion. In this case, since the dicing sheet 11 has elasticity, it expands according to the expansion of the semiconductor wafer 10. As a result, the bump 13 of the contactor 15 and the inspection electrode 10d of the semiconductor wafer 10 are not displaced even at the peripheral portion of the semiconductor wafer 10. In this state, burn-in is performed on all the semiconductor chips 10a collectively at a temperature of, for example, 125 ° C.
【００４６】尚、突起体１４の数については、特に限定
されないが、図３（ｃ）に示すように、半導体チップ１
０ａの各側辺に沿って複数個づつ設けると、コンタクタ
１５の熱膨張に応じて半導体チップ１０ａ同士の間隔が
確実に拡がると共に、コンタクタ１５の収縮に伴って半
導体チップ１０ａ同士の間隔が確実に狭くなり半導体ウ
ェハ１０の大きさは元に戻る。Although the number of the projections 14 is not particularly limited, as shown in FIG.
When a plurality of semiconductor chips 10a are provided along each side of Oa, the interval between the semiconductor chips 10a surely increases in accordance with the thermal expansion of the contactor 15, and the interval between the semiconductor chips 10a surely increases with the contraction of the contactor 15. The size of the semiconductor wafer 10 returns to its original size.
【００４７】半導体チップ１０ａに対するバーンインが
完了すると、半導体ウェハ１０を冷却して半導体ウェハ
１０を元の大きさに戻した後、図２（ｂ）に示すよう
に、半導体ウェハ１０をバーンイン用基板２０から離脱
させ、その後、半導体チップ１０ａに対して出荷前の検
査を行なう。When the burn-in for the semiconductor chip 10a is completed, the semiconductor wafer 10 is cooled and the semiconductor wafer 10 is returned to the original size, and as shown in FIG. , And then inspect the semiconductor chip 10a before shipping.
【００４８】次に、半導体ウェハ１０を例えば１６０℃
の温度下において１分間程度保持するか、又は半導体ウ
ェハ１０に対して紫外線等を照射することにより、半導
体ウェハ１０とダイシング用シート１１とを接着してい
る粘着剤の粘着力を除去した後、図２（ｃ）に示すよう
に、突き上げピン２１によって半導体チップ１０ａを突
き上げて半導体チップ１０ａをダイシング用シート１１
から離脱させると共に、離脱した半導体チップ１０ａを
コレッタ２２により所定の場所に移動して保管する。Next, the semiconductor wafer 10 is heated to, for example, 160 ° C.
After holding the semiconductor wafer 10 at a temperature of about 1 minute or irradiating the semiconductor wafer 10 with ultraviolet rays or the like, the adhesive force of the adhesive bonding the semiconductor wafer 10 and the dicing sheet 11 is removed. As shown in FIG. 2C, the semiconductor chip 10a is pushed up by the push-up pins 21 and the semiconductor chip 10a is moved to the dicing sheet 11.
The semiconductor chip 10a is moved to a predetermined place by the colletter 22 and stored.
【００４９】以下、図４を参照しながら本発明の第２実
施形態に係る半導体装置の検査方法について説明する。Hereinafter, a method for inspecting a semiconductor device according to the second embodiment of the present invention will be described with reference to FIG.
【００５０】第２実施形態は、コンタクタ１５の突起体
１４に代えて、コンタクタ１５のバンプ１３により半導
体チップ１０ａ同士の間隔を拡げる方法である。The second embodiment is a method in which the bumps 13 of the contactor 15 are used instead of the protrusions 14 of the contactor 15 to increase the distance between the semiconductor chips 10a.
【００５１】まず、図４（ａ）に示すように、バンプ１
３を円柱状又は角柱状に形成しておくと共に、検査用電
極１０ｄをバンプ１３と嵌合する形状、例えば断面Ｌ字
状の縁部が接触部の周囲に設けられた形状に形成してお
き、半導体ウェハ１０とコンタクタ１５とのアライメン
ト後に半導体ウェハ１０をコンタクタ１５に固定する際
に、バンプ１３と検査用電極１０ｄとを嵌合させる。First, as shown in FIG.
3 is formed in a cylindrical or prismatic shape, and the inspection electrode 10d is formed in a shape to be fitted to the bump 13, for example, a shape in which an L-shaped cross section is provided around the contact portion. When the semiconductor wafer 10 is fixed to the contactor 15 after the alignment of the semiconductor wafer 10 and the contactor 15, the bump 13 and the inspection electrode 10d are fitted.
【００５２】この状態で、半導体ウェハ１０を加熱する
と、バンプ１３がコンタクタ１５の熱膨張に伴って周辺
部側に拡がるので、図４（ｂ）に示すように、半導体チ
ップ１０ａ同士の間の切溝１０ｃの幅が大きくなり、半
導体ウェハ１０は疑似的に膨張する。In this state, when the semiconductor wafer 10 is heated, the bumps 13 spread to the peripheral side with the thermal expansion of the contactor 15, so that the cuts between the semiconductor chips 10a are formed as shown in FIG. The width of the groove 10c increases, and the semiconductor wafer 10 expands in a pseudo manner.
【００５３】図５は、コンタクタ１５のバンプ１３及び
半導体チップ１０ａの検査用電極１０ｄの変形例を示し
ている。すなわち、（ａ）に示すように、バンプ１３を
円柱状又は角柱状に形成すると共に、検査用電極１０ｄ
を有底の円筒状又は角筒状にしてもよいし、（ｂ）に示
すように、バンプ１３を有底の円筒状又は角筒状に形成
すると共に、検査用電極１０ｄを円柱状又は角柱状にし
てもよい。FIG. 5 shows a modification of the bump 13 of the contactor 15 and the inspection electrode 10d of the semiconductor chip 10a. That is, as shown in (a), the bump 13 is formed in a columnar or prismatic shape, and the inspection electrode 10d is formed.
May be formed into a bottomed cylindrical shape or a rectangular cylindrical shape, or as shown in (b), the bump 13 may be formed into a bottomed cylindrical or rectangular cylindrical shape, and the inspection electrode 10d may be formed into a cylindrical shape or a square shape. It may be columnar.
【００５４】以下、図６を参照しながら本発明の第３実
施形態に係る半導体装置の検査方法について説明する。Hereinafter, a method for inspecting a semiconductor device according to the third embodiment of the present invention will be described with reference to FIG.
【００５５】まず、図６（ａ）に示すように、第１実施
形態と同様に、半導体ウェハ１０をダイシング用シート
１１にアクリル系又はシリコン系の粘着剤によって固定
すると共に、ダイシング用シート１１の周縁部を剛性の
リング１２に貼着する。First, as shown in FIG. 6A, similarly to the first embodiment, the semiconductor wafer 10 is fixed to the dicing sheet 11 with an acrylic or silicon-based adhesive, and the dicing sheet 11 The periphery is attached to a rigid ring 12.
【００５６】次に、図６（ｂ）に示すように、第１実施
形態と同様に、半導体ウェハ１０に対してダイシングを
行なうと共に、不良と判断された半導体チップ１０ａの
除去を行なう。Next, as shown in FIG. 6B, as in the first embodiment, dicing is performed on the semiconductor wafer 10, and the semiconductor chips 10a determined to be defective are removed.
【００５７】次に、図６（ｃ）に示すような、半導体チ
ップ１０ａの検査用電極１０ｄと対応する位置にプロー
ブ端子としてのバンプ１３を有すると共に、半導体ウェ
ハ搭載シートを吸引するためのコンタクタ用吸引孔１８
を有するコンタクタ１５を準備する。また、コンタクタ
１５又は半導体ウェハ搭載シートの剛性リング１２にお
ける対向面に、コンタクタ１５と半導体ウェハ搭載シー
トとの間の空間をシールするリング状のパッキング材１
６を設けておく。尚、第３実施形態においては、パッキ
ング材１６は半導体ウェハ搭載シートにおける剛性リン
グ１２と対応する位置に設けられている。Next, as shown in FIG. 6C, bumps 13 as probe terminals are provided at positions corresponding to the test electrodes 10d of the semiconductor chip 10a, and a contactor for sucking the semiconductor wafer mounting sheet is provided. Suction hole 18
Is prepared. In addition, a ring-shaped packing material 1 for sealing a space between the contactor 15 and the semiconductor wafer mounting sheet is provided on the opposed surface of the contactor 15 or the rigid ring 12 of the semiconductor wafer mounting sheet.
6 is provided. In the third embodiment, the packing material 16 is provided at a position corresponding to the rigid ring 12 on the semiconductor wafer mounting sheet.
【００５８】次に、パッキング材１６の上にコンタクタ
１５を載置する。この場合、半導体ウェハ１０とコンタ
クタ１５とをアライメントすると、コンタクタ１５のバ
ンプ１３は半導体チップ１０ａの検査用電極１０ｄと距
離をおいて対向する。尚、この状態の図面は省略してい
る。Next, the contactor 15 is placed on the packing material 16. In this case, when the semiconductor wafer 10 and the contactor 15 are aligned, the bump 13 of the contactor 15 faces the inspection electrode 10d of the semiconductor chip 10a with a distance. The drawing in this state is omitted.
【００５９】次に、コンタクタ用吸引孔１８から真空引
きをして、コンタクタ１５、半導体ウェハ搭載シート及
びパッキング材１６によって形成される空間を減圧する
と、コンタクタ１５と半導体ウェハ搭載シートとが互い
に接近するので、半導体ウェハ１０はコンタクタ１５に
固定される。Next, when the space formed by the contactor 15, the semiconductor wafer mounting sheet, and the packing material 16 is depressurized by evacuating the contactor suction hole 18, the contactor 15 and the semiconductor wafer mounting sheet approach each other. Therefore, the semiconductor wafer 10 is fixed to the contactor 15.
【００６０】以上説明したように、第３実施形態による
と、第１実施形態及び第２実施形態におけるバーンイン
用基板２０を省略することができる。As described above, according to the third embodiment, the burn-in substrate 20 in the first and second embodiments can be omitted.
【００６１】次に、第１実施形態と同様に、バーンイン
及び出荷前の検査を実施する。Next, as in the first embodiment, burn-in and inspection before shipment are performed.
【００６２】以下、図７を参照しながら本発明の第４実
施形態に係る半導体装置の検査方法について説明する。Hereinafter, a method for inspecting a semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIG.
【００６３】まず、第１実施形態と同様に、半導体ウェ
ハ１０をダイシング用シート１１にアクリル系又はシリ
コン系の粘着剤によって固定すると共に、ダイシング用
シート１１の周縁部を剛性のリング１２に貼着する。そ
の後、半導体ウェハ１０に対してダイシングを行なうと
共に、不良と判断された半導体チップ１０ａの除去を行
なう。First, similarly to the first embodiment, the semiconductor wafer 10 is fixed to the dicing sheet 11 with an acrylic or silicon-based adhesive, and the periphery of the dicing sheet 11 is attached to the rigid ring 12. I do. Thereafter, dicing is performed on the semiconductor wafer 10, and the semiconductor chips 10a determined to be defective are removed.
【００６４】次に、図７に示すような、半導体チップ１
０ａの検査用電極１０ｄと対応しない領域毎に吸引孔２
７を有すると共に、該吸引孔２７同士を連通させる空間
部２８を有するウェハ用固定基板３０を準備する。ウェ
ハ用固定基板３０の上に半導体ウェハ用シートを載置し
た後、空間部２８を減圧して、吸引孔２７からの吸引力
によって半導体ウェハ１０をウェハ用固定基板３０に固
定する。半導体ウェハ１０をウェハ用固定基板３０に固
定する理由は次の通りである。すなわち、第３実施形態
において、コンタクタ１５、半導体ウェハ搭載シート及
びパッキング材１６によって形成される空間を減圧する
と、半導体ウェハ１０はコンタクタ１５に固定される。
しかしながら、ダイシング用シート１１が伸縮性を有し
ているため、図８（ａ）〜（ｄ）に示すように、半導体
チップ１０ａの検査用電極１０ｄと接触するコンタクタ
１５のバンプ１３が支点となるような状態で半導体チッ
プ１０ａに反りが生じてしまう場合がある。この半導体
チップ１０ａに生じる反りをなくすために、半導体ウェ
ハ１０をウェハ用固定基板３０に固定しておくのであ
る。Next, as shown in FIG.
Suction holes 2 for each region not corresponding to the test electrode 10d
7, and a wafer fixed substrate 30 having a space 28 that allows the suction holes 27 to communicate with each other is prepared. After placing the semiconductor wafer sheet on the fixed wafer substrate 30, the space 28 is depressurized, and the semiconductor wafer 10 is fixed to the fixed wafer substrate 30 by the suction force from the suction holes 27. The reason for fixing the semiconductor wafer 10 to the wafer fixing substrate 30 is as follows. That is, in the third embodiment, when the space formed by the contactor 15, the semiconductor wafer mounting sheet, and the packing material 16 is depressurized, the semiconductor wafer 10 is fixed to the contactor 15.
However, since the dicing sheet 11 has elasticity, as shown in FIGS. 8A to 8D, the bump 13 of the contactor 15 that comes into contact with the inspection electrode 10d of the semiconductor chip 10a becomes a fulcrum. In such a state, the semiconductor chip 10a may be warped. In order to eliminate the warpage of the semiconductor chip 10a, the semiconductor wafer 10 is fixed to the wafer fixing substrate 30.
【００６５】次に、第３の実施形態と同様に、コンタク
タ１５の上にパッキング材１６を載置した後、半導体ウ
ェハ１０とコンタクタ１５とをアライメントし、その
後、コンタクタ１５、半導体ウェハ搭載シート及びパッ
キング材１６によって形成される空間を減圧する。この
ようにすると、コンタクタ１５と半導体ウェハ搭載シー
トとが互いに接近するので、半導体ウェハ１０はコンタ
クタ１５に固定される。この場合、コンタクタ１５のコ
ンタクタ用吸引孔１８からの吸引力と、ウェハ用固定基
板３０の吸引孔２７からの吸引力とを略等しくしておく
と、半導体チップ１０ａに反りが生じることを防止でき
る。Next, as in the third embodiment, after the packing material 16 is placed on the contactor 15, the semiconductor wafer 10 and the contactor 15 are aligned. Thereafter, the contactor 15, the semiconductor wafer mounting sheet, The space formed by the packing material 16 is depressurized. By doing so, the contactor 15 and the semiconductor wafer mounting sheet approach each other, so that the semiconductor wafer 10 is fixed to the contactor 15. In this case, if the suction force of the contactor 15 from the contactor suction hole 18 and the suction force of the wafer fixed substrate 30 from the suction hole 27 are made substantially equal, it is possible to prevent the semiconductor chip 10a from warping. .
【００６６】次に、第１実施形態と同様に、バーンイン
及び出荷前の検査を実施する。Next, as in the first embodiment, burn-in and inspection before shipment are performed.
【００６７】以下、図９を参照しながら本発明の第５実
施形態に係る半導体装置の検査方法について説明する。Hereinafter, a method for testing a semiconductor device according to the fifth embodiment of the present invention will be described with reference to FIG.
【００６８】まず、図９（ａ）に示すように、第１実施
形態と同様に、半導体ウェハ１０をダイシング用シート
１１にアクリル系又はシリコン系の粘着剤によって固定
すると共に、ダイシング用シート１１の周縁部を剛性の
リング１２に貼着する。First, as shown in FIG. 9A, similarly to the first embodiment, the semiconductor wafer 10 is fixed to the dicing sheet 11 with an acrylic or silicon-based adhesive, and the dicing sheet 11 The periphery is attached to a rigid ring 12.
【００６９】次に、図９（ｂ）に示すように、ダイシン
グ用シート１１における半導体ウェハ１０が貼着されて
いない方の面に、前記のコンタクタと略同じ熱膨張率を
有する材料よりなる剛性基板２５を貼着することによ
り、ダイシングシート１１と剛性基板２５とを固定す
る。尚、ダイシングシート１１と剛性基板２５とを貼着
する変わりに、第１の実施形態と同様に、剛性基板２５
に吸引孔を設け、例えば１／４気圧程度の吸引力によっ
てダイシングシート１１と剛性基板２５とを固定しても
よい。Next, as shown in FIG. 9B, the surface of the dicing sheet 11 on which the semiconductor wafer 10 is not adhered is made of a rigid material made of a material having substantially the same coefficient of thermal expansion as the contactor. By attaching the substrate 25, the dicing sheet 11 and the rigid substrate 25 are fixed. In addition, instead of attaching the dicing sheet 11 and the rigid substrate 25, similarly to the first embodiment, the rigid substrate 25
The dicing sheet 11 and the rigid substrate 25 may be fixed by a suction force of, for example, about 1/4 atmosphere.
【００７０】次に、半導体ウェハ１０をスクライブライ
ン１０ｂに沿ってダイシングを行なって半導体チップ１
０ａ同士の間に切溝１０ｃを形成する。この場合、ダイ
シング用シート１１には例えば２０μｍ程度の切込みが
入る程度にダイシングを行なう。このようにすると、ダ
イシング用の切断刃が剛性基板２５に接触して破損する
事態を回避できる。Next, the semiconductor wafer 10 is diced along the scribe line 10b to form the semiconductor chip 1
A kerf 10c is formed between 0a. In this case, the dicing is performed so that the dicing sheet 11 is cut into, for example, about 20 μm. By doing so, it is possible to avoid a situation where the cutting blade for dicing comes into contact with the rigid substrate 25 and is broken.
【００７１】この状態で、半導体ウェハ１０及びコンタ
クタ１５をオーブンに入れて、半導体ウェハ１０を例え
ば１２５℃に加熱する。このようにすると、剛性基板２
５がコンタクタ１５と同程度に膨張するので、図９
（ｃ）に示すように、半導体ウェハ１０の切溝１０ｃの
幅が拡がり、半導体チップ１０ａ同士の間隔も拡がるの
で、半導体ウェハ１０は疑似的に膨張する。この場合、
ダイシング用シート１１は伸縮性を有しているので、剛
性基板２５の膨張に応じて伸びる。これによって、半導
体ウェハ１０の周縁部においても、コンタクタ１５のバ
ンプ１３と半導体ウェハ１０の検査用電極１０ｄと位置
ずれしない。この状態で、すべての半導体チップ１０ａ
に対して例えば１２５℃の温度下において一括してバー
ンインを行なう。In this state, the semiconductor wafer 10 and the contactor 15 are put in an oven, and the semiconductor wafer 10 is heated to, for example, 125 ° C. By doing so, the rigid substrate 2
9 expands to the same extent as the contactor 15, FIG.
As shown in (c), the width of the cut groove 10c of the semiconductor wafer 10 is increased and the interval between the semiconductor chips 10a is also increased, so that the semiconductor wafer 10 expands in a pseudo manner. in this case,
Since the dicing sheet 11 has elasticity, it expands in accordance with the expansion of the rigid substrate 25. As a result, even at the peripheral portion of the semiconductor wafer 10, the bump 13 of the contactor 15 does not displace from the inspection electrode 10 d of the semiconductor wafer 10. In this state, all the semiconductor chips 10a
For example, burn-in is performed collectively at a temperature of 125 ° C.
【００７２】半導体チップ１０ａに対するバーンインが
完了すると、半導体ウェハ１０を冷却して半導体ウェハ
１０を元の大きさに戻した後、半導体チップ１０ａに対
して出荷前の検査を行なう。When the burn-in for the semiconductor chip 10a is completed, the semiconductor wafer 10 is cooled to return the semiconductor wafer 10 to its original size, and then the semiconductor chip 10a is inspected before shipment.
【００７３】尚、第５実施形態における剛性基板２５の
形状は、板状であってもよいし、ダイシング用シート１
１の周縁部を保持するリング状であってもよい。The rigid substrate 25 in the fifth embodiment may have a plate shape, or the dicing sheet 1
It may be ring-shaped to hold the periphery of the first.
【００７４】以下、図１０を参照しながら本発明の第６
実施形態に係る半導体装置の検査方法について説明す
る。Hereinafter, a sixth embodiment of the present invention will be described with reference to FIG.
An inspection method of the semiconductor device according to the embodiment will be described.
【００７５】まず、図１０（ａ），（ｂ）に示すよう
に、半導体ウェハ１０を粘着性シート２６を介して、前
記のコンタクタと略同じ熱膨張率を有する材料よりなる
剛性基板２５に貼着する。すなわち、第５実施形態は、
第４実施形態におけるダイシング用シート１１を省略す
る方法である。フレキシブルなダイシング用シート１１
を用いないので、剛性のリング１２は不要である。その
後、半導体ウェハ１０をスクライブライン１０ｂに沿っ
てダイシングを行なって半導体チップ１０ａ同士の間に
切溝１０ｃを形成する。この場合、粘着性シート２６に
は例えば２０μｍ程度の切込みが入る程度にダイシング
を行なう。このようにすると、ダイシング用の切断刃が
剛性基板２５に接触して破損する事態を回避できる。First, as shown in FIGS. 10A and 10B, the semiconductor wafer 10 is bonded via an adhesive sheet 26 to a rigid substrate 25 made of a material having substantially the same coefficient of thermal expansion as the contactor. To wear. That is, in the fifth embodiment,
This is a method of omitting the dicing sheet 11 in the fourth embodiment. Flexible dicing sheet 11
, The rigid ring 12 is not required. Thereafter, the semiconductor wafer 10 is diced along the scribe lines 10b to form kerfs 10c between the semiconductor chips 10a. In this case, dicing is performed to such an extent that a cut of, for example, about 20 μm is made in the adhesive sheet 26. By doing so, it is possible to avoid a situation where the cutting blade for dicing comes into contact with the rigid substrate 25 and is broken.
【００７６】この状態で、半導体ウェハ１０及びコンタ
クタ１５をオーブンに入れて、半導体ウェハ１０を例え
ば１２５℃に加熱する。このようにすると、剛性基板２
５がコンタクタ１５と同程度に膨張するので、図１０
（ｃ）に示すように、半導体ウェハ１０の切溝１０ｃの
幅が拡がり、半導体チップ１０ａ同士の間隔も拡がるの
で、半導体ウェハ１０は疑似的に膨張する。これによっ
て、半導体ウェハ１０の周縁部においても、コンタクタ
１５のバンプ１３と半導体ウェハ１０の検査用電極１０
ｄと位置ずれしない。この状態で、すべての半導体チッ
プ１０ａに対して例えば１２５℃の温度下において一括
してバーンインを行なう。In this state, the semiconductor wafer 10 and the contactor 15 are placed in an oven, and the semiconductor wafer 10 is heated to, for example, 125 ° C. By doing so, the rigid substrate 2
5 expands to the same extent as the contactor 15, so that FIG.
As shown in (c), the width of the cut groove 10c of the semiconductor wafer 10 is increased and the interval between the semiconductor chips 10a is also increased, so that the semiconductor wafer 10 expands in a pseudo manner. As a result, the bump 13 of the contactor 15 and the inspection electrode 10 of the semiconductor wafer 10 are also provided at the peripheral portion of the semiconductor wafer 10.
Does not deviate from d. In this state, burn-in is performed on all the semiconductor chips 10a collectively at a temperature of, for example, 125 ° C.
【００７７】半導体チップ１０ａに対するバーンインが
完了すると、半導体ウェハ１０を冷却して半導体ウェハ
１０を元の大きさに戻した後、半導体チップ１０ａに対
して出荷前の検査を行なう。When the burn-in for the semiconductor chip 10a is completed, the semiconductor wafer 10 is cooled and the semiconductor wafer 10 is returned to the original size, and then the semiconductor chip 10a is inspected before shipment.
【００７８】以下、図１１及び図１２を参照しながら本
発明の第７実施形態に係る半導体装置の検査方法につい
て説明する。Hereinafter, a method for inspecting a semiconductor device according to the seventh embodiment of the present invention will be described with reference to FIGS.
【００７９】まず、図１１（ａ）及び図１２に示すよう
に、前記のコンタクタと略同じ熱膨張率を有する材料よ
りなり、半導体ウェハ１０よりも一回り大きい形状に形
成され、半導体チップ１０ａと対応する位置に吸引孔２
７を有すると共に内部に吸引孔２７と連通する空間部２
８を有するウェハ固定用基板３０を準備する。尚、ウェ
ハ固定用基板３０の周縁部には空間部２８と連通し、該
空間部２８を減圧するための吸引口３１が設けられてい
る。その後、ウェハ固定用基板３０の上に伸縮性を有す
る通気性シート３２を介して半導体ウェハ１０を載置す
る。First, as shown in FIGS. 11A and 12, the contactor is made of a material having substantially the same coefficient of thermal expansion as that of the contactor and is formed in a shape slightly larger than the semiconductor wafer 10. Suction hole 2 at corresponding position
7 having a space 7 and communicating with a suction hole 27 therein.
8 is prepared. In addition, a suction port 31 communicating with the space 28 and depressurizing the space 28 is provided in a peripheral portion of the wafer fixing substrate 30. After that, the semiconductor wafer 10 is placed on the wafer fixing substrate 30 via a stretchable permeable sheet 32.
【００８０】次に、図１１（ｂ）に示すように、吸気口
３１から空間部２８を減圧して吸引孔２７からの吸引力
によって半導体ウェハ１０をウェハ固定用基板３０に固
定する。その後、半導体ウェハ１０をスクライブライン
１０ｂに沿ってダイシングを行なって半導体チップ１０
ａ同士の間に切溝１０ｃを形成する。この場合、通気性
シート３２には例えば２０μｍ程度の切込みが入る程度
にダイシングを行なう。このようにすると、ダイシング
用の切断刃がウェハ固定用基板３０に接触して破損する
事態を回避できる。Next, as shown in FIG. 11B, the pressure in the space 28 is reduced from the suction port 31 and the semiconductor wafer 10 is fixed to the wafer fixing substrate 30 by the suction force from the suction hole 27. Thereafter, the semiconductor wafer 10 is diced along the scribe lines 10b to form the semiconductor chips 10
A kerf 10c is formed between a. In this case, dicing is performed so that a cut of, for example, about 20 μm is made in the permeable sheet 32. By doing so, it is possible to avoid a situation in which the cutting blade for dicing comes into contact with the wafer fixing substrate 30 and is damaged.
【００８１】この状態で、半導体ウェハ１０及びウェハ
固定用基板３０をオーブンに入れて、半導体ウェハ１０
を例えば１２５℃に加熱する。このようにすると、ウェ
ハ固定用基板３０がコンタクタ１５と同程度に膨張する
ので、図１１（ｃ）に示すように、半導体ウェハ１０の
切溝１０ｃの幅が拡がり、半導体チップ１０ａ同士の間
隔も拡がるので、半導体ウェハ１０は疑似的に膨張す
る。この状態で、すべての半導体チップ１０ａに対して
例えば１２５℃の温度下において一括してバーンインを
行なう。In this state, the semiconductor wafer 10 and the wafer fixing substrate 30 are placed in an oven, and the semiconductor wafer 10
Is heated to, for example, 125 ° C. By doing so, the wafer fixing substrate 30 expands to the same extent as the contactor 15, and as shown in FIG. 11C, the width of the cut groove 10c of the semiconductor wafer 10 increases, and the interval between the semiconductor chips 10a also increases. Because of the expansion, the semiconductor wafer 10 expands in a pseudo manner. In this state, burn-in is performed on all the semiconductor chips 10a collectively at a temperature of, for example, 125 ° C.
【００８２】半導体チップ１０ａに対するバーンインが
完了すると、半導体ウェハ１０を冷却して半導体ウェハ
１０を元の大きさに戻した後、半導体チップ１０ａに対
して１個づつ出荷前の検査を行なう。When the burn-in for the semiconductor chip 10a is completed, the semiconductor wafer 10 is cooled and the semiconductor wafer 10 is returned to the original size, and then the semiconductor chips 10a are inspected one by one before shipping.
【００８３】以下、図１３を参照しながら本発明の第８
実施形態に係る半導体装置の検査方法について説明す
る。Hereinafter, an eighth embodiment of the present invention will be described with reference to FIG.
An inspection method of the semiconductor device according to the embodiment will be described.
【００８４】第８実施形態が第７実施形態と異なるの
は、ウェハ固定用基板３０に、半導体チップ１０ａの大
きさ及び位置とは無関係に碁盤の目状に多数の吸引孔２
７が設けられている点と、半導体ウェハ１０とウェハ固
定用基板３０との間に、半導体チップ１０ａと対応する
位置に比較的大きな径の貫通孔３４を有する連通用シー
ト３５を介在させた点とである。ウェハ固定用基板３０
に多数の吸引孔２７が設けられていると共に連通用シー
ト３５に比較的大きな径の貫通孔３４が設けられている
ので、貫通孔３４はいずれかの吸引孔２７と連通する。
これにより、半導体ウェハ１０は、ウェハ固定用基板３
０の吸引孔２７及び連通用シート３５の貫通孔３４から
の吸引力によってウェハ固定用基板３０に固定される。
第８実施形態においては、半導体ウェハ１０に対するバ
ーンインは第７実施形態と同様であるので、説明は省略
する。The eighth embodiment is different from the seventh embodiment in that a large number of suction holes 2 are formed on a wafer fixing substrate 30 in a grid pattern irrespective of the size and position of the semiconductor chip 10a.
7 and the point that a communication sheet 35 having a relatively large through-hole 34 at a position corresponding to the semiconductor chip 10a is interposed between the semiconductor wafer 10 and the wafer fixing substrate 30. And Wafer fixing substrate 30
Are provided with a large number of suction holes 27, and the communication sheet 35 is provided with a through hole 34 having a relatively large diameter, so that the through hole 34 communicates with any one of the suction holes 27.
As a result, the semiconductor wafer 10 is
It is fixed to the wafer fixing substrate 30 by the suction force from the zero suction hole 27 and the through hole 34 of the communication sheet 35.
In the eighth embodiment, the burn-in for the semiconductor wafer 10 is the same as in the seventh embodiment, and a description thereof will be omitted.
【００８５】第８実施形態によると、連通用シート３５
を半導体ウェハ１０に対応して設けるだけでよく、ウェ
ハ固定用基板３０に汎用性を持たせることができるの
で、コストの低減を図ることができる。According to the eighth embodiment, the communication sheet 35
Need only be provided corresponding to the semiconductor wafer 10, and the wafer fixing substrate 30 can be made versatile, so that the cost can be reduced.
【００８６】以下、図１３を参照しながら本発明の第９
実施形態に係る半導体装置の検査方法について説明す
る。Hereinafter, a ninth embodiment of the present invention will be described with reference to FIG.
An inspection method of the semiconductor device according to the embodiment will be described.
【００８７】第９実施形態が第８実施形態と異なるの
は、連通用シート３５とウェハ固定用基板３０との間に
多孔性シート３６が介在している点である。これによ
り、連通用シート３５の連通孔３４は対向する吸引孔２
７以外の他の吸引孔２７とも多孔性シート３６を介して
連通するので、ウェハ固定用基板３０に対する吸引力が
大きくなるので、半導体ウェハ１０ａのウェハ固定用基
板３０に対する固定が確実になる。第９実施形態におい
ても、半導体ウェハ１０に対するバーンインは第７実施
形態と同様であるので、説明は省略する。The ninth embodiment is different from the eighth embodiment in that a porous sheet 36 is interposed between the communication sheet 35 and the wafer fixing substrate 30. As a result, the communication hole 34 of the communication sheet 35 is
Since the suction holes 27 other than 7 are communicated with each other via the porous sheet 36, the suction force on the wafer fixing substrate 30 is increased, so that the semiconductor wafer 10a is securely fixed on the wafer fixing substrate 30. Also in the ninth embodiment, the burn-in for the semiconductor wafer 10 is the same as that in the seventh embodiment, and the description is omitted.
【００８８】[0088]
【発明の効果】請求項１の発明に係る半導体装置の検査
方法によると、コンタクタの熱膨張に応じて複数の半導
体チップ同士の間隔が拡がり、半導体ウェハは疑似的に
膨張するため、バーンイン時に、半導体ウェハの周縁部
においても半導体チップの検査用電極とコンタクタのプ
ローブ端子とが位置ずれを起こさないので、半導体ウェ
ハの周縁部においても半導体チップの検査用電極とコン
タクタのプローブ端子とが位置ずれを起こすことなくウ
ェハ状態で一括してバーンインを行なうことができる。According to the method for inspecting a semiconductor device according to the first aspect of the present invention, the interval between the plurality of semiconductor chips is increased in accordance with the thermal expansion of the contactor, and the semiconductor wafer expands in a pseudo manner. Even at the peripheral edge of the semiconductor wafer, there is no displacement between the inspection electrode of the semiconductor chip and the probe terminal of the contactor, so that the inspection electrode of the semiconductor chip and the probe terminal of the contactor also have a displacement at the peripheral edge of the semiconductor wafer. Burn-in can be performed in a lump in a wafer state without raising.
【００８９】また、従来はバーンイン後にダイシングを
行なっていたため、ダイシング工程において発生する静
電気によって不良の半導体チップが発生することがあ
り、ダイシング後にも検査を行なう必要があったが、本
発明によると、ダイシング後にバーンインを行なうた
め、ダイシング工程において発生した不良の半導体チッ
プはバーンインスクリーニング工程において除去される
ので、検査の回数を低減できる。Conventionally, dicing is performed after burn-in, so that a defective semiconductor chip may be generated due to static electricity generated in the dicing process. Inspection has to be performed after dicing. Since burn-in is performed after dicing, defective semiconductor chips generated in the dicing process are removed in the burn-in screening process, so that the number of inspections can be reduced.
【００９０】また、ダイシングされた半導体ウェハをコ
ンタクタに固定するので、コンタクタのプローブ端子に
高低差があっても、各半導体チップがプローブ端子に馴
染むので、コンタクタのプローブ端子と半導体チップの
検査用電極との接触が確実になる。Further, since the diced semiconductor wafer is fixed to the contactor, even if the probe terminal of the contactor has a height difference, each semiconductor chip is adapted to the probe terminal. The contact with is ensured.
【００９１】また、バーンイン時の加熱によって半導体
ウェハを疑似的に膨張させることができるため、工程数
の増加を招くことがないと共に、高価なコンタクタに対
する制約が減少しコンタクタの設計の自由度が増すので
コスト低減を図ることができる。Further, since the semiconductor wafer can be pseudo-expanded by heating at the time of burn-in, the number of steps is not increased, and the restriction on the expensive contactor is reduced, and the degree of freedom in designing the contactor is increased. Therefore, cost can be reduced.
【００９２】請求項２の発明に係る半導体装置の検査方
法によると、バーンインが行なわれた複数の半導体チッ
プに対して出荷前の検査を行なうので、検査が行なわれ
たベアチップを出荷することができる。According to the semiconductor device inspection method of the present invention, since a plurality of burned-in semiconductor chips are inspected before shipment, the inspected bare chips can be shipped. .
【００９３】請求項３の発明に係る半導体装置の検査方
法によると、不良と判定された半導体チップをシートか
ら除去した後に、半導体チップに対してバーンインを行
なうため、電源電流不良又はリーク不良等が生じている
と判定された半導体チップをシートから除去した後に、
良品と判定された複数の半導体チップに対してバーンイ
ン電圧を安定して印加できるので、複数の半導体チップ
に対して一括して行なうバーンイン工程を効率良く行な
うことができる。According to the method of inspecting a semiconductor device according to the third aspect of the present invention, the burn-in is performed on the semiconductor chip after the semiconductor chip determined to be defective is removed from the sheet. After removing the semiconductor chip determined to have occurred from the sheet,
Since a burn-in voltage can be stably applied to a plurality of semiconductor chips determined to be non-defective, a burn-in step performed collectively for a plurality of semiconductor chips can be efficiently performed.
【００９４】請求項４の発明に係る半導体装置の検査方
法によると、半導体ウェハが固定されるシートは予め収
縮しているので、半導体ウェハに対してダイシングを行
なっても、ダイシング後にシートが収縮し難いので、ダ
イシング後の半導体チップ同士の位置ずれを抑制するこ
とができる。According to the semiconductor device inspection method of the present invention, since the sheet to which the semiconductor wafer is fixed has contracted in advance, even if the semiconductor wafer is diced, the sheet shrinks after dicing. Since it is difficult, misalignment between semiconductor chips after dicing can be suppressed.
【００９５】請求項５の発明に係る半導体装置の検査方
法によると、コンタクタに固定された半導体ウェハを加
熱すると、半導体ウェハは伸縮性を有するシートを介し
てコンタクタと略同じ熱膨張率を有する基板に固定され
た状態で加熱されるため、半導体ウェハはコンタクトと
同程度に膨張するので、半導体チップの検査用電極とコ
ンタクタのプローブ端子との位置ずれを抑制することが
できる。According to the semiconductor device inspection method of the present invention, when the semiconductor wafer fixed to the contactor is heated, the semiconductor wafer has the same thermal expansion coefficient as the contactor through the elastic sheet. Since the semiconductor wafer is heated while being fixed to the contact, the semiconductor wafer expands to the same extent as the contact, so that the displacement of the inspection electrode of the semiconductor chip and the probe terminal of the contactor can be suppressed.
【００９６】請求項６の発明に係る半導体装置の検査方
法によると、吸引力によって半導体ウェハを伸縮性を有
するシートを介して基板に確実に固定することができ
る。According to the method of inspecting a semiconductor device according to the sixth aspect of the present invention, the semiconductor wafer can be securely fixed to the substrate via the elastic sheet by the attraction force.
【００９７】請求項７の構成により、半導体チップは検
査用電極が形成されていない部位において基板に吸引さ
れるため、半導体チップにおける検査用電極が形成され
ていない部位がコンタクタの方に湾曲する事態を防止で
きるので、半導体チップに反りを生じさせることなく、
バーンインを行なうことができる。According to the seventh aspect of the present invention, since the semiconductor chip is attracted to the substrate at the portion where the test electrode is not formed, the portion of the semiconductor chip where the test electrode is not formed is curved toward the contactor. So that the semiconductor chip does not warp,
Burn-in can be performed.
【００９８】請求項８の発明に係る半導体装置の検査方
法によると、コンタクタにおける半導体ウェハのスクラ
イブラインと対応する位置に設けられた突起体を複数の
半導体チップ同士の間に挿入した状態で半導体ウェハを
加熱すると、コンタクタの熱膨張に応じて突起体が周辺
部側に拡がり、これに伴って、複数の半導体チップ同士
の間隔が拡がるので、半導体ウェハの周縁部における半
導体チップの検査用電極とコンタクタのプローブ端子と
の位置ずれを確実に防止できる。According to the semiconductor device inspection method of the present invention, the semiconductor wafer is inserted into the contactor at a position corresponding to the scribe line of the semiconductor wafer between the plurality of semiconductor chips. When the substrate is heated, the protrusions expand toward the peripheral side in accordance with the thermal expansion of the contactor, and accordingly, the interval between the plurality of semiconductor chips expands. Misalignment with the probe terminal can be reliably prevented.
【００９９】また、半導体ウェハに対する加熱が終了
し、コンタクタが冷却されると、コンタクタの突起体が
中心部側に戻るので、これに伴って、複数の半導体チッ
プ同士の間隔が縮まる。When the heating of the semiconductor wafer is completed and the contactor is cooled, the protrusion of the contactor returns to the center portion, and accordingly, the interval between the plurality of semiconductor chips is reduced.
【０１００】請求項９の発明に係る半導体装置の検査方
法によると、コンタクタにおける半導体チップの検査用
電極と対応する位置に設けられたプローブ端子を半導体
チップの検査用電極に嵌合した状態で半導体ウェハを加
熱すると、コンタクタの熱膨張に応じてプローブ端子が
周辺部側に拡がり、これに伴って、複数の半導体チップ
同士の間隔が拡がるので、半導体ウェハの周縁部におけ
る半導体チップの検査用電極とコンタクタのプローブ端
子との位置ずれを確実に防止できる。According to the method for inspecting a semiconductor device according to the ninth aspect of the present invention, the probe terminal provided at a position corresponding to the inspection electrode of the semiconductor chip in the contactor is fitted to the inspection electrode of the semiconductor chip. When the wafer is heated, the probe terminals expand toward the peripheral portion in accordance with the thermal expansion of the contactor, and accordingly, the interval between the plurality of semiconductor chips increases. The displacement of the contactor from the probe terminal can be reliably prevented.
【０１０１】また、半導体ウェハに対する加熱を終了
し、コンタクタが冷却されると、コンタクタのプローブ
端子が中心部側に戻るので、これに伴って、複数の半導
体チップ同士の間隔が縮まる。When the heating of the semiconductor wafer is completed and the contactor is cooled, the probe terminal of the contactor returns to the center portion, and accordingly, the interval between the plurality of semiconductor chips is reduced.
【０１０２】請求項１０の発明に係る半導体装置の検査
方法によると、基板の熱膨張に応じて複数の半導体チッ
プ同士の間隔が拡がり、半導体ウェハは疑似的に膨張す
るため、請求項１の発明と同様に、半導体ウェハの周縁
部においても半導体チップの検査用電極とコンタクタの
プローブ端子とが位置ずれを起こすことなくウェハ状態
で一括してバーンインを行なうことができる。According to the semiconductor device inspection method of the tenth aspect of the present invention, the interval between the plurality of semiconductor chips is increased in accordance with the thermal expansion of the substrate, and the semiconductor wafer expands in a pseudo manner. Similarly, at the peripheral portion of the semiconductor wafer, burn-in can be performed collectively in the wafer state without causing positional displacement between the inspection electrode of the semiconductor chip and the probe terminal of the contactor.
【０１０３】また、請求項１の発明と同様、ダイシング
工程において発生した不良の半導体チップはバーンイン
スクリーニング工程において除去されるため、検査の回
数を低減できる。また、バーンイン時の加熱によって半
導体ウェハを疑似的に膨張させるため、工程数の増加を
招くことがないと共に、高価なコンタクタに対する制約
が減少しコンタクタの設計の自由度が増すので、コスト
低減を図ることができる。Further, similarly to the first aspect of the present invention, defective semiconductor chips generated in the dicing step are removed in the burn-in screening step, so that the number of inspections can be reduced. Further, since the semiconductor wafer is pseudo-expanded by heating at the time of burn-in, the number of steps is not increased, and the restriction on the expensive contactor is reduced, and the degree of freedom in designing the contactor is increased, so that the cost is reduced. be able to.
【０１０４】請求項１１の発明に係る半導体装置の検査
方法によると、バーンインが行なわれた複数の半導体チ
ップに対して出荷前の検査を行なうので、検査が行なわ
れたベアチップを出荷することができる。According to the semiconductor device inspection method of the present invention, since a plurality of burned-in semiconductor chips are inspected before shipment, the inspected bare chips can be shipped. .
【０１０５】請求項１２の構成により、不良と判定され
た半導体チップをシートから除去した後に、半導体チッ
プに対してバーンインを行なうため、電源電流不良又は
リーク不良等が生じていると判定された半導体チップを
シートから除去した後に、良品と判定された複数の半導
体チップに対してバーンイン電圧を安定して印加できる
ので、複数の半導体チップに対して一括して行なうバー
ンイン工程を効率良く行なうことができる。According to the twelfth aspect of the present invention, the semiconductor chip determined to be defective is removed from the sheet, and then burn-in is performed on the semiconductor chip. After the chips are removed from the sheet, the burn-in voltage can be stably applied to the plurality of semiconductor chips determined to be non-defective, so that the burn-in process performed collectively on the plurality of semiconductor chips can be efficiently performed. .
【０１０６】請求項１３の発明に係る半導体装置の検査
方法によると、半導体ウェハは基板に粘着剤によって固
定されているため、複数の半導体チップ同士の間隔が基
板の熱膨張に応じて確実に拡がるので、半導体ウェハの
周縁部において半導体チップの検査用電極とコンタクタ
のプローブ端子とが位置ずれを起こすことなくウェハ状
態で一括してバーンインを行なうことができる。According to the method for inspecting a semiconductor device according to the thirteenth aspect of the present invention, since the semiconductor wafer is fixed to the substrate by the adhesive, the interval between the plurality of semiconductor chips is surely expanded according to the thermal expansion of the substrate. Therefore, the burn-in can be performed in a lump in the wafer state without causing a displacement between the inspection electrode of the semiconductor chip and the probe terminal of the contactor at the peripheral portion of the semiconductor wafer.
【０１０７】請求項１４の発明に係る半導体装置の検査
方法によると、半導体ウェハは伸縮性を有するシートを
介して基板に固定されているため、シートには切込みが
できるが基板には切込みができないように半導体ウェハ
に対するダイシングを行なうことができるので、ダイシ
ング用の切断刃の損傷を招くことなく、半導体チップ同
士を分離することができる。また、シートは伸縮性を有
しているおり、コンタクタの熱膨張に応じて伸びるの
で、半導体ウェハと基板との間にシートが介在していて
も、複数の半導体チップ同士の間隔は基板の熱膨張に応
じて確実に拡がるので、支障はない。According to the semiconductor device inspection method of the present invention, since the semiconductor wafer is fixed to the substrate via the elastic sheet, the sheet can be cut but the substrate cannot be cut. Since the semiconductor wafer can be diced as described above, the semiconductor chips can be separated from each other without damaging the dicing blade. Further, since the sheet has elasticity and expands according to the thermal expansion of the contactor, even if the sheet is interposed between the semiconductor wafer and the substrate, the interval between the plurality of semiconductor chips is limited by the heat of the substrate. There is no hindrance because it expands reliably according to the expansion.
【０１０８】請求項１５の発明に係る半導体装置の検査
方法によると、半導体ウェハは基板に吸引力によって固
定されているため、複数の半導体チップ同士の間隔は基
板の熱膨張に応じて確実に拡がると共に、半導体ウェハ
に対する吸引を終了すると、半導体ウェハは基板から解
放されるので、スムーズに次工程に移行することができ
る。According to the method of inspecting a semiconductor device according to the fifteenth aspect, since the semiconductor wafer is fixed to the substrate by the attraction force, the interval between the plurality of semiconductor chips surely expands according to the thermal expansion of the substrate. At the same time, when the suction for the semiconductor wafer is completed, the semiconductor wafer is released from the substrate, so that the process can smoothly proceed to the next step.
【０１０９】請求項１６の発明に係る半導体装置の製造
方法によると、シートと基板との間に多孔質シートが介
在しているため、シートの貫通孔と基板の吸引孔とが多
孔質シートを介して連通するので、半導体チップをシー
トの貫通孔及び基板の吸引孔からの吸引力によって基板
に確実に固定することができる。According to the semiconductor device manufacturing method of the sixteenth aspect of the present invention, since the porous sheet is interposed between the sheet and the substrate, the through hole of the sheet and the suction hole of the substrate form the porous sheet. As a result, the semiconductor chip can be reliably fixed to the substrate by the suction force from the through hole of the sheet and the suction hole of the substrate.
【０１１０】請求項１７の発明に係る半導体装置の検査
方法によると、半導体チップは検査用電極が形成されて
いない部位において基板に吸引されるため、半導体チッ
プにおける検査用電極が形成されていない部位がコンタ
クタの方に湾曲する事態を防止できるので、半導体チッ
プに反りを生じさせることなく、バーンインを行なうこ
とができる。According to the method of testing a semiconductor device according to the seventeenth aspect of the present invention, the semiconductor chip is attracted to the substrate at a portion where the test electrode is not formed, and therefore, the portion of the semiconductor chip where the test electrode is not formed. Can be prevented from bending toward the contactor, so that burn-in can be performed without causing warpage of the semiconductor chip.
【０１１１】請求項１８の発明に係る半導体装置の検査
方法によると、各半導体チップをシートの貫通孔及び基
板の吸引孔からの吸引力によって基板に固定できるの
で、コンタクタひいては基板の熱膨張に応じて複数の半
導体チップ同士の間隔を拡げることができる。また、貫
通孔を有するシートを半導体ウェハに対応して設ける一
方、基板に汎用性を持たせることができるので、検査の
コストを低減することができる。According to the semiconductor device inspection method of the eighteenth aspect, each semiconductor chip can be fixed to the substrate by the suction force from the through hole of the sheet and the suction hole of the substrate, so that the semiconductor chip can respond to the thermal expansion of the contactor and the substrate. Thus, the interval between the plurality of semiconductor chips can be increased. In addition, since a sheet having a through-hole is provided corresponding to the semiconductor wafer, the substrate can be made versatile, so that the cost of inspection can be reduced.
【図１】（ａ）〜（ｃ）は本発明の第１実施形態に係る
半導体装置の検査方法の各工程を示す断面図である。FIGS. 1A to 1C are cross-sectional views showing respective steps of a semiconductor device inspection method according to a first embodiment of the present invention.
【図２】（ａ）〜（ｃ）は前記第１実施形態に係る半導
体装置の検査方法の各工程を示す断面図である。FIGS. 2A to 2C are cross-sectional views illustrating respective steps of an inspection method of the semiconductor device according to the first embodiment.
【図３】（ａ）〜（ｃ）は前記第１実施形態に係る半導
体装置の検査方法の各工程を示す断面図である。FIGS. 3A to 3C are cross-sectional views illustrating respective steps of a method for inspecting a semiconductor device according to the first embodiment.
【図４】（ａ）及び（ｂ）は本発明の第２実施形態に係
る半導体装置の検査方法の各工程を示す断面図である。FIGS. 4A and 4B are cross-sectional views showing each step of a semiconductor device inspection method according to a second embodiment of the present invention.
【図５】（ａ），（ｂ）は前記第２実施形態に係る半導
体装置の検査方法におけるコンタクタのパッド及び半導
体チップの検査用電極の変形例を示す断面図である。FIGS. 5A and 5B are cross-sectional views showing modified examples of a contactor pad and a semiconductor chip inspection electrode in the semiconductor device inspection method according to the second embodiment.
【図６】（ａ）〜（ｃ）は本発明の第３実施形態に係る
半導体装置の検査方法の各工程を示す断面図である。FIGS. 6A to 6C are cross-sectional views illustrating each step of a semiconductor device inspection method according to a third embodiment of the present invention.
【図７】本発明の第４実施形態に係る半導体装置の検査
方法の工程を示す断面図である。FIG. 7 is a cross-sectional view illustrating a step of a method for inspecting a semiconductor device according to a fourth embodiment of the present invention.
【図８】（ａ）〜（ｄ）は前記第３の実施形態に係る半
導体装置の検査方法における問題点を説明する断面図で
ある。FIGS. 8A to 8D are cross-sectional views illustrating problems in the semiconductor device inspection method according to the third embodiment.
【図９】（ａ）〜（ｃ）は本発明の第５実施形態に係る
半導体装置の検査方法の各工程を示す断面図である。FIGS. 9A to 9C are cross-sectional views showing each step of a semiconductor device inspection method according to a fifth embodiment of the present invention.
【図１０】（ａ）〜（ｃ）は本発明の第６実施形態に係
る半導体装置の検査方法の各工程を示す断面図である。FIGS. 10A to 10C are cross-sectional views illustrating respective steps of a semiconductor device inspection method according to a sixth embodiment of the present invention.
【図１１】（ａ）〜（ｃ）は本発明の第７実施形態に係
る半導体装置の検査方法の各工程を示す断面図である。FIGS. 11A to 11C are cross-sectional views showing each step of a semiconductor device inspection method according to a seventh embodiment of the present invention.
【図１２】前記第７実施形態に係る半導体装置の検査方
法におけるウェハ固定用基板の平面図である。FIG. 12 is a plan view of a wafer fixing substrate in the semiconductor device inspection method according to the seventh embodiment.
【図１３】本発明の第８実施形態に係る半導体装置の検
査方法の工程を示す断面図である。FIG. 13 is a cross-sectional view showing a step of the semiconductor device inspection method according to the eighth embodiment of the present invention.
【図１４】本発明の第９実施形態に係る半導体装置の検
査方法の工程を示す断面図である。FIG. 14 is a cross-sectional view showing a step of the semiconductor device inspection method according to the ninth embodiment of the present invention.
【図１５】（ａ），（ｂ）は従来の半導体装置の検査方
法及びその問題点を説明する断面図である。15A and 15B are cross-sectional views illustrating a conventional semiconductor device inspection method and its problems.
１０ 半導体ウェハ １０ａ 半導体チップ １０ｂ スクライブライン １０ｃ 切溝 １０ｄ 検査用電極 １１ ダイシング用シート １２ 剛性のリング １３ バンプ １４ 突起体 １５ コンタクタ １６ パッキング材 １７ 凹状溝 １８ コンタクタ用吸引孔 １９ ウェハ用吸引孔 ２０ バーンイン用基板 ２１ 突き上げ用ピン ２２ コレッタ ２５ 剛性基板 ２６ 粘着性シート ２７ 吸引孔 ２８ 空間部 ３０ ウェハ固定用基板 ３２ 通気性シート ３４ 貫通孔 ３５ 連通用シート ３６ 多孔性シート DESCRIPTION OF SYMBOLS 10 Semiconductor wafer 10a Semiconductor chip 10b Scribe line 10c Cut groove 10d Inspection electrode 11 Dicing sheet 12 Rigid ring 13 Bump 14 Projection 15 Contactor 16 Packing material 17 Concave groove 18 Contactor suction hole 19 Wafer suction hole 20 Burn-in Substrate 21 Push-up pin 22 Colletta 25 Rigid substrate 26 Adhesive sheet 27 Suction hole 28 Space 30 Wafer fixing substrate 32 Air permeable sheet 34 Through hole 35 Communication sheet 36 Porous sheet
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０１Ｒ 31/28 Ｇ０１Ｒ 31/28 Ｖ (56)参考文献 特開 平８−5664（ＪＰ，Ａ) 特開 昭51−71782（ＪＰ，Ａ) 特開 平８−167637（ＪＰ，Ａ) 特開 平４−326540（ＪＰ，Ａ) 特開 平７−161788（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01R 1/06 G01R 1/073 G01R 31/26 G01R 31/28────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification symbol FI G01R 31/28 G01R 31/28 V JP, A) JP-A-8-167637 (JP, A) JP-A-4-326540 (JP, A) JP-A-7-161788 (JP, A) (58) Fields investigated (Int. Cl. 6 , (DB name) H01L 21/66 G01R 1/06 G01R 1/073 G01R 31/26 G01R 31/28
Claims (18)
が形成された半導体ウェハを伸縮性を有するシートに固
定する第１の工程と、 前記シートに固定された前記半導体ウェハに対して前記
シートが分離しないようにダイシングを行なって、前記
複数の半導体チップを互いに分離する第２の工程と、 前記半導体チップの検査用電極に電気信号を供給するコ
ンタクタとダイシングされた半導体ウェハとをアライメ
ントした後、前記半導体ウェハを前記コンタクタに固定
する第３の工程と、 前記コンタクタに固定された前記半導体ウェハを加熱し
て前記複数の半導体チップ同士の間隔を前記コンタクタ
の熱膨張に応じて拡げ、間隔が拡がった前記複数の半導
体チップに対して一括してバーンインを行なう第４の工
程とを備えていることを特徴とする半導体装置の検査方
法。A first step of fixing a semiconductor wafer, on which a plurality of semiconductor chips having inspection electrodes are formed, to a sheet having elasticity; and a step of fixing the sheet to the semiconductor wafer fixed to the sheet. Dicing so as not to be separated, a second step of separating the plurality of semiconductor chips from each other, and after aligning a diced semiconductor wafer with a contactor that supplies an electric signal to an inspection electrode of the semiconductor chip, A third step of fixing the semiconductor wafer to the contactor; heating the semiconductor wafer fixed to the contactor to expand the interval between the plurality of semiconductor chips in accordance with the thermal expansion of the contactor; And a fourth step of performing burn-in on the plurality of semiconductor chips collectively. Semiconductor device inspection method.
体チップに対して出荷前の検査を行なう第５の工程をさ
らに備えていることを特徴とする請求項１に記載の半導
体装置の検査方法。2. The semiconductor device inspection method according to claim 1, further comprising a fifth step of performing a pre-shipment inspection on the plurality of burned-in semiconductor chips.
に、前記半導体チップの良否の判定を行ない、不良と判
定された前記半導体チップを前記シートから除去する工
程をさらに備えていることを特徴とする請求項１に記載
の半導体装置の検査方法。3. The method according to claim 1, further comprising a step of determining whether the semiconductor chip is good or not, and removing the semiconductor chip determined to be defective from the sheet between the second step and the third step. 2. The method for testing a semiconductor device according to claim 1, wherein:
を加熱して該シートを収縮させておく工程をさらに備え
ていることを特徴とする請求項１に記載の半導体装置の
検査方法。4. The method according to claim 1, further comprising, before the first step, a step of heating the sheet to shrink the sheet. .
固定された前記シートを前記コンタクタと略同じ熱膨張
率を有する基板に固定する工程を含むことを特徴とする
請求項１に記載の半導体装置の検査方法。5. The method according to claim 1, wherein the first step includes a step of fixing the sheet on which the semiconductor wafer is fixed to a substrate having substantially the same coefficient of thermal expansion as the contactor. An inspection method for a semiconductor device.
固定された前記シートを前記基板に吸引力によって固定
する工程を含むことを特徴とする請求項５に記載の半導
体装置の検査方法。6. The method according to claim 5, wherein the first step includes a step of fixing the sheet, to which the semiconductor wafer is fixed, to the substrate by a suction force.
固定された前記シートを前記基板に、該基板における前
記半導体チップの前記検査用電極が形成されていない部
位と対応する部位に形成された吸引孔からの吸引力によ
って固定する工程を含むことを特徴とする請求項６に記
載の半導体装置の検査方法。7. The first step includes forming the sheet on which the semiconductor wafer is fixed on the substrate and forming the sheet on the substrate at a portion corresponding to a portion of the semiconductor chip where the inspection electrode is not formed. 7. The method for inspecting a semiconductor device according to claim 6, further comprising a step of fixing by a suction force from the suction hole.
クタにおける前記半導体ウェハのスクライブラインと対
応する位置に突起体を設ける工程をさらに備え、 前記第３の工程は、前記コンタクタの突起体を前記複数
の半導体チップ同士の間に挿入する工程を含み、 前記第４の工程は、前記コンタクタの熱膨張に伴い周辺
部側に拡がる前記突起体によって前記複数の半導体チッ
プ同士の間隔を拡げる工程を含むことを特徴とする請求
項１に記載の半導体装置の検査方法。8. The method according to claim 8, further comprising: before the first step, a step of providing a projection at a position corresponding to a scribe line of the semiconductor wafer in the contactor; And a step of expanding the interval between the plurality of semiconductor chips by the protrusions that expand toward the peripheral portion with the thermal expansion of the contactor. 2. The method for testing a semiconductor device according to claim 1, comprising:
クタにおける前記半導体チップの検査用電極と対応する
位置に該検査用電極と嵌合する形状のプローブ端子を設
ける工程をさらに備え、 前記第３の工程は、前記コンタクタのプローブ端子を前
記半導体チップの検査用電極に嵌合する工程を含み、 前記第４の工程は、前記コンタクタの熱膨張に伴い周辺
部側に拡がる前記プローブ端子によって前記半導体チッ
プ同士の間隔を拡げる工程を含むことを特徴とする請求
項１に記載の半導体装置の検査方法。9. The method according to claim 9, further comprising, before the first step, a step of providing a probe terminal in a shape corresponding to the test electrode on the contactor at a position corresponding to the test electrode on the semiconductor chip; The third step includes a step of fitting a probe terminal of the contactor to an inspection electrode of the semiconductor chip, and the fourth step is performed by the probe terminal that expands to a peripheral portion side due to thermal expansion of the contactor. 2. The method according to claim 1, further comprising a step of increasing an interval between the semiconductor chips.
プが形成された半導体ウェハを、前記半導体チップの検
査用電極に電気信号を供給するプローブ端子を有するコ
ンタクタの熱膨張率と略等しい熱膨張率を有する基板に
固定する第１の工程と、 前記基板に固定された前記半導体ウェハに対して前記基
板が分離しないようにダイシングを行なって、前記複数
の半導体チップを互いに分離する第２の工程と、 前記コンタクタとダイシングされた前記半導体ウェハと
をアライメントした後、前記半導体チップの検査用電極
と前記コンタクタのプローブ端子とを接触させる第３の
工程と、 前記基板に固定された前記半導体ウェハを加熱して前記
複数の半導体チップ同士の間隔を前記基板の熱膨張に応
じて拡げ、間隔が拡がった前記複数の半導体チップに対
してバーンインを行なう第４の工程とを備えていること
を特徴とする半導体装置の検査方法。10. A thermal expansion coefficient of a semiconductor wafer having a plurality of semiconductor chips having test electrodes formed thereon, the thermal expansion coefficient being substantially equal to that of a contactor having a probe terminal for supplying an electric signal to the test electrodes of the semiconductor chip. A first step of fixing the plurality of semiconductor chips to each other by performing dicing on the semiconductor wafer fixed to the substrate so as not to separate the plurality of semiconductor chips from each other; After aligning the contactor and the diced semiconductor wafer, a third step of bringing an inspection electrode of the semiconductor chip into contact with a probe terminal of the contactor; and heating the semiconductor wafer fixed to the substrate. Then, the interval between the plurality of semiconductor chips is increased in accordance with the thermal expansion of the substrate, and the plurality of semiconductor chips having the increased interval are extended. And a fourth step of performing burn-in on the chip.
導体チップに対して出荷前の検査を行なう第５の工程を
さらに備えていることを特徴とする請求項１０に記載の
半導体装置の検査方法。11. The method according to claim 10, further comprising a fifth step of performing a pre-shipment inspection on the plurality of burned-in semiconductor chips.
間に、前記半導体チップの良否の判定を行ない、不良と
判定された前記半導体チップを前記シートから除去する
工程をさらに備えていることを特徴とする請求項１０に
記載の半導体装置の検査方法。12. The method according to claim 12, further comprising a step of determining whether the semiconductor chip is good or not and removing the semiconductor chip determined to be defective from the sheet between the second step and the third step. The method for inspecting a semiconductor device according to claim 10, wherein:
を前記基板に粘着剤によって固定する工程を含むことを
特徴とする請求項１０に記載の半導体装置の検査方法。13. The method according to claim 10, wherein the first step includes a step of fixing the semiconductor wafer to the substrate with an adhesive.
を伸縮性を有するシートを介して前記基板に固定する工
程を含むことを特徴とする請求項１０に記載の半導体装
置の検査方法。14. The method according to claim 10, wherein the first step includes a step of fixing the semiconductor wafer to the substrate via an elastic sheet.
を前記基板に吸引力によって固定する工程を含むことを
特徴とする請求項１０に記載の半導体装置の検査方法。15. The method according to claim 10, wherein the first step includes a step of fixing the semiconductor wafer to the substrate by a suction force.
基板との間に多孔質シートを介在させる工程を含むこと
を特徴とする請求項１５に記載の半導体装置の検査方
法。16. The method according to claim 15, wherein the first step includes a step of interposing a porous sheet between the sheet and the substrate.
を前記基板に、該基板における前記半導体チップの前記
検査用電極が形成されていない部位と対応する部位に形
成された吸引孔からの吸引力によって固定する工程を含
むことを特徴とする請求項１５に記載の半導体装置の検
査方法。17. The method according to claim 17, wherein the first step is a step of suctioning the semiconductor wafer from the suction hole formed in a portion of the substrate corresponding to a portion of the substrate on which the inspection electrode is not formed. The method for inspecting a semiconductor device according to claim 15, further comprising a step of fixing by a force.
に多数の吸引孔を設けておくと共に、前記複数の半導体
チップと対応する位置に貫通孔を有するシートを前記半
導体ウェハと前記基板との間に設ける工程をさらに備
え、 前記第１の工程は、前記シートの貫通孔及び前記基板の
吸引孔からの吸引力によって前記半導体ウェハを前記基
板に固定する工程を含むことを特徴とする請求項１５に
記載の半導体装置の検査方法。18. The method according to claim 18, wherein a plurality of suction holes are provided in the substrate before the first step, and a sheet having a through hole at a position corresponding to the plurality of semiconductor chips is provided on the semiconductor wafer and the substrate. Wherein the first step includes fixing the semiconductor wafer to the substrate by a suction force from a through hole of the sheet and a suction hole of the substrate. A method for inspecting a semiconductor device according to claim 15.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7301418A JP2837829B2 (en) | 1995-03-31 | 1995-11-20 | Inspection method for semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-76071 | 1995-03-31 | ||
| JP7607195 | 1995-03-31 | ||
| JP7301418A JP2837829B2 (en) | 1995-03-31 | 1995-11-20 | Inspection method for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330372A JPH08330372A (en) | 1996-12-13 |
| JP2837829B2 true JP2837829B2 (en) | 1998-12-16 |
Family
ID=26417228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7301418A Expired - Fee Related JP2837829B2 (en) | 1995-03-31 | 1995-11-20 | Inspection method for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2837829B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100854801B1 (en) * | 2004-09-06 | 2008-08-27 | 도쿄엘렉트론가부시키가이샤 | Wafer chuck |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0989997A (en) * | 1995-09-20 | 1997-04-04 | Hioki Ee Corp | Suction type board fixture for base board inspecting device |
| JP3535728B2 (en) * | 1998-02-23 | 2004-06-07 | 松下電器産業株式会社 | Inspection equipment for semiconductor integrated circuits |
| JP4570896B2 (en) * | 2004-04-06 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| JP5189726B2 (en) * | 2005-03-18 | 2013-04-24 | ソマール株式会社 | Method for processing adherend and pressure-sensitive adhesive sheet used therefor |
| US7519328B2 (en) | 2006-01-19 | 2009-04-14 | Murata Manufacturing Co., Ltd. | Wireless IC device and component for wireless IC device |
| JP4998463B2 (en) | 2006-04-10 | 2012-08-15 | 株式会社村田製作所 | Wireless IC device |
| WO2007119310A1 (en) | 2006-04-14 | 2007-10-25 | Murata Manufacturing Co., Ltd. | Antenna |
| WO2007119304A1 (en) | 2006-04-14 | 2007-10-25 | Murata Manufacturing Co., Ltd. | Wireless ic device |
| US9064198B2 (en) | 2006-04-26 | 2015-06-23 | Murata Manufacturing Co., Ltd. | Electromagnetic-coupling-module-attached article |
| EP2012388B1 (en) | 2006-04-26 | 2011-12-28 | Murata Manufacturing Co. Ltd. | Article provided with feed circuit board |
| CN101454992B (en) | 2006-05-26 | 2015-07-15 | 株式会社村田制作所 | Data coupler |
| CN101460964B (en) | 2006-06-01 | 2011-09-21 | 株式会社村田制作所 | Wireless IC device and wireless IC device composite component |
| JP4983794B2 (en) | 2006-06-12 | 2012-07-25 | 株式会社村田製作所 | Electromagnetic coupling module, wireless IC device inspection system, electromagnetic coupling module using the same, and method of manufacturing wireless IC device |
| WO2008001561A1 (en) | 2006-06-30 | 2008-01-03 | Murata Manufacturing Co., Ltd. | Optical disc |
| JP4957724B2 (en) | 2006-07-11 | 2012-06-20 | 株式会社村田製作所 | Antenna and wireless IC device |
| JP4310589B2 (en) | 2006-08-24 | 2009-08-12 | 株式会社村田製作所 | Wireless IC device inspection system and wireless IC device manufacturing method using the same |
| WO2008090943A1 (en) | 2007-01-26 | 2008-07-31 | Murata Manufacturing Co., Ltd. | Container with electromagnetically coupling module |
| US8009101B2 (en) | 2007-04-06 | 2011-08-30 | Murata Manufacturing Co., Ltd. | Wireless IC device |
| US8235299B2 (en) | 2007-07-04 | 2012-08-07 | Murata Manufacturing Co., Ltd. | Wireless IC device and component for wireless IC device |
| US7762472B2 (en) | 2007-07-04 | 2010-07-27 | Murata Manufacturing Co., Ltd | Wireless IC device |
| KR101023582B1 (en) | 2007-07-09 | 2011-03-21 | 가부시키가이샤 무라타 세이사쿠쇼 | Wireless ic device |
| US7830311B2 (en) | 2007-07-18 | 2010-11-09 | Murata Manufacturing Co., Ltd. | Wireless IC device and electronic device |
| CN101682113B (en) | 2007-07-18 | 2013-02-13 | 株式会社村田制作所 | Wireless ic device |
| EP2096709B1 (en) | 2007-12-20 | 2012-04-25 | Murata Manufacturing Co., Ltd. | Radio ic device |
| CN103500875B (en) | 2007-12-26 | 2015-12-02 | 株式会社村田制作所 | Antenna assembly and Wireless IC device |
| JP4907513B2 (en) * | 2007-12-28 | 2012-03-28 | パナソニック株式会社 | Wafer cassette device |
| JP5613982B2 (en) * | 2008-04-11 | 2014-10-29 | 日立化成株式会社 | Semiconductor chip manufacturing method and dicing tape |
| CN102037605B (en) | 2008-05-21 | 2014-01-22 | 株式会社村田制作所 | Wireless IC device |
| WO2009145007A1 (en) | 2008-05-26 | 2009-12-03 | 株式会社村田製作所 | Wireless ic device system and method for authenticating wireless ic device |
| JP4557186B2 (en) | 2008-06-25 | 2010-10-06 | 株式会社村田製作所 | Wireless IC device and manufacturing method thereof |
| EP2306586B1 (en) | 2008-07-04 | 2014-04-02 | Murata Manufacturing Co. Ltd. | Wireless ic device |
| WO2010021217A1 (en) | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | Wireless ic device and method for manufacturing same |
| WO2010047214A1 (en) | 2008-10-24 | 2010-04-29 | 株式会社村田製作所 | Radio ic device |
| CN104362424B (en) | 2008-11-17 | 2018-09-21 | 株式会社村田制作所 | Wireless telecom equipment |
| JP5473316B2 (en) * | 2008-11-27 | 2014-04-16 | 信越ポリマー株式会社 | Substrate holder and semiconductor wafer processing method |
| EP2385580B1 (en) | 2009-01-30 | 2014-04-09 | Murata Manufacturing Co., Ltd. | Antenna and wireless ic device |
| JP5510450B2 (en) | 2009-04-14 | 2014-06-04 | 株式会社村田製作所 | Wireless IC device |
| JP4646271B1 (en) * | 2009-04-14 | 2011-03-09 | パイオニア株式会社 | Semiconductor measuring apparatus and method |
| EP2568534A3 (en) | 2009-04-21 | 2014-05-14 | Murata Manufacturing Co., Ltd. | Antenna devie and method of setting resonant frequency of antenna device |
| CN102474009B (en) | 2009-07-03 | 2015-01-07 | 株式会社村田制作所 | Antenna and antenna module |
| CN102577646B (en) | 2009-09-30 | 2015-03-04 | 株式会社村田制作所 | Circuit substrate and method of manufacture thereof |
| JP5304580B2 (en) | 2009-10-02 | 2013-10-02 | 株式会社村田製作所 | Wireless IC device |
| CN102576939B (en) | 2009-10-16 | 2015-11-25 | 株式会社村田制作所 | Antenna and wireless ic device |
| JP5418600B2 (en) | 2009-10-27 | 2014-02-19 | 株式会社村田製作所 | Transceiver and RFID tag reader |
| WO2011055702A1 (en) | 2009-11-04 | 2011-05-12 | 株式会社村田製作所 | Wireless ic tag, reader/writer, and information processing system |
| WO2011055703A1 (en) | 2009-11-04 | 2011-05-12 | 株式会社村田製作所 | Communication terminal and information processing system |
| CN108063314A (en) | 2009-11-04 | 2018-05-22 | 株式会社村田制作所 | Communication terminal and information processing system |
| WO2011108340A1 (en) | 2010-03-03 | 2011-09-09 | 株式会社村田製作所 | Wireless communication module and wireless communication device |
| JP5370581B2 (en) | 2010-03-24 | 2013-12-18 | 株式会社村田製作所 | RFID system |
| WO2011122163A1 (en) | 2010-03-31 | 2011-10-06 | 株式会社村田製作所 | Antenna and wireless communication device |
| JP5299351B2 (en) | 2010-05-14 | 2013-09-25 | 株式会社村田製作所 | Wireless IC device |
| JP5170156B2 (en) | 2010-05-14 | 2013-03-27 | 株式会社村田製作所 | Wireless IC device |
| JP5630503B2 (en) | 2010-07-28 | 2014-11-26 | 株式会社村田製作所 | Antenna device and communication terminal device |
| WO2012020748A1 (en) | 2010-08-10 | 2012-02-16 | 株式会社村田製作所 | Printed wire board and wireless communication system |
| WO2012043432A1 (en) | 2010-09-30 | 2012-04-05 | 株式会社村田製作所 | Wireless ic device |
| CN105206919B (en) | 2010-10-12 | 2018-11-02 | 株式会社村田制作所 | Antenna assembly and terminal installation |
| GB2501385B (en) | 2010-10-21 | 2015-05-27 | Murata Manufacturing Co | Communication terminal device |
| JP5613034B2 (en) * | 2010-12-08 | 2014-10-22 | ラピスセミコンダクタ株式会社 | Semiconductor chip characteristic measuring system and chip characteristic measuring method |
| JP5510560B2 (en) | 2011-01-05 | 2014-06-04 | 株式会社村田製作所 | Wireless communication device |
| CN103299325B (en) | 2011-01-14 | 2016-03-02 | 株式会社村田制作所 | RFID chip package and RFID label tag |
| CN104899639B (en) | 2011-02-28 | 2018-08-07 | 株式会社村田制作所 | Wireless communication devices |
| CN103081221B (en) | 2011-04-05 | 2016-06-08 | 株式会社村田制作所 | Wireless communication devices |
| JP5569648B2 (en) | 2011-05-16 | 2014-08-13 | 株式会社村田製作所 | Wireless IC device |
| US8547122B2 (en) * | 2011-07-11 | 2013-10-01 | Microchip Technology Incorporated | Temperature measurement of active device under test on strip tester |
| EP2683031B1 (en) | 2011-07-14 | 2016-04-27 | Murata Manufacturing Co., Ltd. | Wireless communication device |
| JP5781864B2 (en) | 2011-08-25 | 2015-09-24 | 株式会社日本マイクロニクス | Light-emitting element inspection apparatus and inspection method |
| WO2013035821A1 (en) | 2011-09-09 | 2013-03-14 | 株式会社村田製作所 | Antenna device and wireless device |
| CN103380432B (en) | 2011-12-01 | 2016-10-19 | 株式会社村田制作所 | Wireless IC device and manufacture method thereof |
| JP5464307B2 (en) | 2012-02-24 | 2014-04-09 | 株式会社村田製作所 | ANTENNA DEVICE AND WIRELESS COMMUNICATION DEVICE |
| WO2013153697A1 (en) | 2012-04-13 | 2013-10-17 | 株式会社村田製作所 | Rfid tag inspection method, and inspection device |
| JP6626254B2 (en) * | 2015-02-03 | 2019-12-25 | 株式会社テセック | Semiconductor device measurement method |
| JP6979037B2 (en) | 2017-01-30 | 2021-12-08 | 三井化学東セロ株式会社 | Parts manufacturing film, parts manufacturing tools and parts manufacturing method |
| TW201901847A (en) | 2017-05-11 | 2019-01-01 | 日商三井化學東賽璐股份有限公司 | Parts manufacturing tool and part manufacturing method |
| CN114002464B (en) * | 2021-11-06 | 2022-12-23 | 深圳市欣同达科技有限公司 | Test probe for chip detection burning seat |
-
1995
- 1995-11-20 JP JP7301418A patent/JP2837829B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100854801B1 (en) * | 2004-09-06 | 2008-08-27 | 도쿄엘렉트론가부시키가이샤 | Wafer chuck |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330372A (en) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837829B2 (en) | Inspection method for semiconductor device | |
| KR0174773B1 (en) | Inspecting method for semiconductor device | |
| KR100779329B1 (en) | Segmented contactor | |
| US5905382A (en) | Universal wafer carrier for wafer level die burn-in | |
| TWI430378B (en) | Apparatus for holding devices to be tested | |
| US5123850A (en) | Non-destructive burn-in test socket for integrated circuit die | |
| JPH07115113A (en) | Semiconductor wafer testing device and testing method | |
| JP2002110751A (en) | Apparatus for inspecting semiconductor integrated circuit device, and its manufacturing method | |
| JPH0817198B2 (en) | Method and apparatus for making a connection between a circuit chip and a temporary carrier for burn-in testing | |
| KR950013605B1 (en) | Holding device of burn-in test chip | |
| JPH08148533A (en) | Method and equipment for testing semiconductor wafer | |
| US7511520B2 (en) | Universal wafer carrier for wafer level die burn-in | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JP3196173B2 (en) | Contactor and semiconductor device inspection method | |
| JP2000269278A (en) | Burn-in device and semiconductor wafer | |
| JPH08306747A (en) | Inspection method for semiconductor device and probe card being employed in inspection | |
| JP2003149270A (en) | Method for manufacturing semiconductor-inspecting apparatus and semiconductor device | |
| JP2001153920A (en) | Sheet for inspecting semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |