JP2835723B2 - Capacitor and method of manufacturing capacitor - Google Patents
Capacitor and method of manufacturing capacitorInfo
- Publication number
- JP2835723B2 JP2835723B2 JP63041948A JP4194888A JP2835723B2 JP 2835723 B2 JP2835723 B2 JP 2835723B2 JP 63041948 A JP63041948 A JP 63041948A JP 4194888 A JP4194888 A JP 4194888A JP 2835723 B2 JP2835723 B2 JP 2835723B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- amorphous silicon
- silicon layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 キャパシタとその製造方法の改良に関し、 表面が平滑な導電体層が使用されており、その結果、
電界強度の集中がなく、絶縁耐力の大きなキャパシタと
その製造方法とを提供することを目的とし、 熱CVD法を使用して基板上に形成されたアモルファス
シリコン層よりなる表面の平滑な導電体層を一方の電極
とするキャパシタと、熱CVD法を使用して基板上にアモ
ルファスシリコン層を形成してなる表面の平滑な導電体
層を形成し、これを一方の電極とするキャパシタの製造
方法とにより構成される。DETAILED DESCRIPTION OF THE INVENTION [Summary] Regarding the improvement of a capacitor and a method of manufacturing the same, a conductor layer having a smooth surface is used.
A conductor having a smooth surface made of an amorphous silicon layer formed on a substrate by using a thermal CVD method with the object of providing a capacitor having a high dielectric strength and a method of manufacturing the same without concentration of electric field strength. And a method of manufacturing a capacitor having a smooth conductor layer formed by forming an amorphous silicon layer on a substrate using a thermal CVD method, and using this as one electrode. It consists of.
本発明は、キャパシタとその製造方法との改良に関す
る。特に、基板上に形成された表面の平滑な導電体層を
使用するキャパシタとその製造方法の改良に関する。The present invention relates to improvements in capacitors and methods for manufacturing the same. In particular, the present invention relates to a capacitor using a conductor layer having a smooth surface formed on a substrate and an improvement in a method of manufacturing the capacitor.
導電体層と絶縁体層と導電体層との三重層からなるキ
ャパシタを形成する場合、従来は、導電体層として多結
晶シリコン層が用いられている。When forming a capacitor composed of a triple layer of a conductor layer, an insulator layer, and a conductor layer, conventionally, a polycrystalline silicon layer is used as the conductor layer.
多結晶シリコン中には、結晶粒が分布しているため、
多結晶シリコン層の表面は平滑とならず、凹凸が存在す
る。凹凸を有する多結晶シリコンよりなる導電体層上に
絶縁層を形成すると、絶縁層の厚さが一様に形成され
ず、多結晶シリコン層よりなる導電体層の凸部に対応す
る領域で薄く形成される。小さい面積で大きな静電容量
を有するキャパシタを形成するには、絶縁層を極力薄く
形成することが望ましいが、この場合、多結晶シリコン
層よりなる導電体層の凸部に対応し絶縁層が特に薄い領
域に電界強度が集中し、この領域において絶縁破壊が起
きやすく、この絶縁耐力によってキャパシタ全体の絶縁
耐力が支配される。Since crystal grains are distributed in polycrystalline silicon,
The surface of the polycrystalline silicon layer is not smooth and has irregularities. When an insulating layer is formed over a conductive layer made of polycrystalline silicon having irregularities, the thickness of the insulating layer is not uniform, and the insulating layer is thinner in a region corresponding to a convex portion of the conductive layer made of a polycrystalline silicon layer. It is formed. In order to form a capacitor having a large capacitance with a small area, it is desirable to form the insulating layer as thin as possible. In this case, the insulating layer is particularly The electric field strength concentrates in the thin region, and dielectric breakdown easily occurs in this region, and the dielectric strength controls the dielectric strength of the entire capacitor.
本発明の目的は、この欠点を解消することにあり、表
面が平滑な導電体層が使用されて電界強度の集中がな
く、そのため、絶縁耐力が大きなキャパシタとその製造
方法とを提供することにある。An object of the present invention is to eliminate this drawback, and to provide a capacitor having a large dielectric strength and a method of manufacturing the same, using a conductor layer having a smooth surface and no concentration of electric field strength. is there.
上記の目的は、（イ）熱CVD法を使用して基板上に形
成されたアモルファスシリコン層よりなる表面が平滑な
導電体層を一方の電極とするキャパシタと、（ロ）熱CV
D法を使用して基板上にアモルファスシリコン層を形成
してなる表面が平滑な導電体層を形成し、これを一方の
電極とするキャパシタの製造方法とによって達成され
る。The purpose of the above is to (a) use a thermal CVD method to form an amorphous silicon layer formed on a substrate and use a conductor layer having a smooth surface as one electrode, and (b) a thermal CV
This is achieved by a method for manufacturing a capacitor in which an amorphous silicon layer is formed on a substrate by using a method D to form a conductor layer having a smooth surface, and this is used as one electrode.
特に、前記のアモルファスシリコン層は、ジシランを
400〜500℃において分解するか、トリシランを350〜450
℃において分解するかして形成するとよく、また、前記
のアモルファスシリコン層は、テトラシランを300〜400
℃において分解して形成するとよい。In particular, the amorphous silicon layer is made of disilane.
Decompose at 400-500 ° C or trisilane at 350-450
° C., may be formed by decomposing, the amorphous silicon layer, tetrasilane 300 ~ 400
It is good to be formed by decomposition at ℃.
アモルファスシリコンは、結晶粒を含まないので、ア
モルファスシリコン層の表面は平滑となる。したがっ
て、アモルファスシリコン層上に絶縁層を形成し、その
上に導電体層を形成してキャパシタを形成すれば、絶縁
層の厚さが一様に形成されるため、電界強度の局部的集
中がなく、高い絶縁耐力がえられる。Since amorphous silicon does not include crystal grains, the surface of the amorphous silicon layer becomes smooth. Therefore, if an insulating layer is formed on an amorphous silicon layer and a conductor layer is formed on the insulating layer to form a capacitor, the thickness of the insulating layer is uniform, and the local concentration of the electric field intensity is reduced. And high dielectric strength can be obtained.
気相成長法を使用してシリコン層を形成する場合、反
応温度が580〜620℃以上の場合は、多結晶シリコン層が
形成されるが、580〜620℃以下の場合は、アモルファス
シリコン層が形成される。したがって、ジシラン、トリ
シラン、テトラシランをアモルファスシリコンが成長す
る500℃程度以下の低温において気相成長することによ
って、良質のアモルファスシリコン層を形成することが
できる。なお、アモルファスシリコン層は熱処理工程に
おいて、剥離や気泡等を生ずることがなく、また、表面
の平滑性も変化しない。When a silicon layer is formed using a vapor deposition method, a polycrystalline silicon layer is formed when the reaction temperature is 580 to 620 ° C. or higher, but an amorphous silicon layer is formed when the reaction temperature is 580 to 620 ° C. or lower. It is formed. Therefore, a high quality amorphous silicon layer can be formed by vapor-phase growing disilane, trisilane, and tetrasilane at a low temperature of about 500 ° C. or less at which amorphous silicon grows. Note that the amorphous silicon layer does not peel off or generate bubbles in the heat treatment step, and the surface smoothness does not change.
ジシラン、トリシラン、または、テトラシランと酸素
との混合ガスを反応ガスとし、ジシランの場合は400〜5
00℃に加熱し、トリシランの場合は350℃〜450℃に加熱
し、テトラシランの場合は300〜400℃に加熱して気相成
長をなし、基板上に良質のアモルファスシリコン層より
なる表面の平滑な導電体層を形成する。Disilane, trisilane, or a mixed gas of tetrasilane and oxygen is used as a reaction gas, and 400 to 5 in the case of disilane.
Heat to 00 ° C, heat to 350 to 450 ° C for trisilane, and heat to 300 to 400 ° C for tetrasilane to perform vapor phase growth, smooth surface of good quality amorphous silicon layer on substrate A conductive layer is formed.
第１図に、MOS電界効果トランジスタ上に形成された
キャパシタの断面を示す。素子分離用絶縁層１、ゲート
電極２、ソース３、ドレイン４、ゲート電極絶縁膜５が
形成されてなるMOS電界効果トランジスタ上に、本発明
に係るアモルファスシリコン層６を前記製造方法を用い
て気相成長し、例えば第１図に示すように、ドレイン４
に接する領域以外から除去し、次に、気相成長法等を使
用して、二酸化シリコン層、窒化シリコン層、酸化タル
タン層、酸化ジルコニウム層、酸化チタン層、酸化アル
ミニウム層、窒素酸化シリコン層またはこれらの複合層
等からなる絶縁層７を形成した後、前記アモルファスシ
リコン層６上の領域以外から除去し、次に気相成長法等
を使用して、多結晶シリコン層等の導電体層８を形成し
た後、前記絶縁層７上の領域以外から除去し、アモルフ
ァスシリコン層６と絶縁層７と導電体層８とからなるキ
ャパシタを形成する。FIG. 1 shows a cross section of a capacitor formed on a MOS field effect transistor. The amorphous silicon layer 6 according to the present invention is formed on the MOS field-effect transistor having the element isolation insulating layer 1, the gate electrode 2, the source 3, the drain 4, and the gate electrode insulating film 5 formed thereon by using the above-mentioned manufacturing method. Phase growth, for example, as shown in FIG.
Then, the silicon dioxide layer, the silicon nitride layer, the tartan oxide layer, the zirconium oxide layer, the titanium oxide layer, the aluminum oxide layer, the nitrogen oxide silicon layer, or the like is removed using a vapor deposition method or the like. After forming the insulating layer 7 composed of these composite layers and the like, the insulating layer 7 is removed from regions other than the region on the amorphous silicon layer 6 and then the conductor layer 8 such as a polycrystalline silicon layer is formed by using a vapor growth method or the like. After the formation, a portion other than the region on the insulating layer 7 is removed to form a capacitor including the amorphous silicon layer 6, the insulating layer 7, and the conductor layer 8.
以上説明せるとおり、本発明に係るキャパシタは熱CV
D法を使用して基板上に形成されたアモルファスシリコ
ン層よりなる表面が平滑な導電体層を一方の電極とする
キャパシタであり、また、本発明に係るキャパシタの製
造方法は熱CVD法を使用して基板上にアモルファスシリ
コン層を形成してなる表面が平滑な導電体層を形成し、
これを一方の電極とするキャパシタの製造方法であるの
で、そのキャパシタの導電体層は結晶粒を含まないアモ
ルファスシリコンにより構成されることになり、表面が
平滑となり、絶縁層の厚さが一様となり、局部的に電界
強度が集中することがなく、絶縁耐力が大きいキャパシ
タとなるという顕著な効果がある。特に、ジシランを40
0〜500℃において分解するかトリシランを350〜450℃に
おいて分解するかしてアモルファスシリコン層を形成し
たり、テトラシランを300〜400℃において分解してアモ
ルファスシリコン層を形成すると、その効果はさらに顕
著である。As described above, the capacitor according to the present invention has a thermal CV
A capacitor having an amorphous silicon layer formed on a substrate using a D method and having a smooth conductor layer as one electrode, and a method for manufacturing a capacitor according to the present invention uses a thermal CVD method. Forming an amorphous silicon layer on the substrate to form a smooth conductor layer,
Since this is a method for manufacturing a capacitor using one of the electrodes, the conductive layer of the capacitor is made of amorphous silicon containing no crystal grains, the surface is smooth, and the thickness of the insulating layer is uniform. This has a remarkable effect that the electric field strength is not locally concentrated and the capacitor has a large dielectric strength. In particular, disilane 40
If the amorphous silicon layer is formed by decomposing at 0 to 500 ° C. or trisilane at 350 to 450 ° C., or the amorphous silicon layer is formed by decomposing tetrasilane at 300 to 400 ° C., the effect is more remarkable. It is.
第１図は、本発明の一実施例に係る表面が平滑な導電体
層を使用してMOS電界効果トランジスタ上に形成された
キャパシタの断面図である。 １……素子分離用絶縁層、 ２……ゲート、 ３……ソース、 ４……ドレイン、 ５……ゲート電極絶縁膜、 ６……アモルファスシリコン層、 ７……絶縁層、 ８……導電体層。FIG. 1 is a cross-sectional view of a capacitor formed on a MOS field-effect transistor using a conductor layer having a smooth surface according to one embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 ... Insulating layer for element isolation, 2 ... Gate, 3 ... Source, 4 ... Drain, 5 ... Gate electrode insulating film, 6 ... Amorphous silicon layer, 7 ... Insulating layer, 8 ... Conductor layer.
Claims (5)
モルファスシリコン層よりなる表面の平滑な導電体層を
一方の電極とするキャパシタ。1. A capacitor having, as one electrode, a conductor layer having a smooth surface made of an amorphous silicon layer formed on a substrate by a thermal CVD method.
シリコン層を形成してなる表面の平滑な導電体層を形成
し、これを一方の電極とするキャパシタの製造方法。2. A method of manufacturing a capacitor, comprising forming an amorphous silicon layer on a substrate by using a thermal CVD method to form a smooth conductor layer on the surface, and using this as one electrode.
を400〜500℃において分解してなることを特徴とする請
求項第２項記載のキャパシタの製造方法。3. The method according to claim 2, wherein said amorphous silicon layer is formed by decomposing disilane at 400 to 500 ° C.
ンを350〜450℃において分解してなることを特徴とする
請求項第２項記載のキャパシタの製造方法。4. The method according to claim 2, wherein said amorphous silicon layer is formed by decomposing trisilane at 350 to 450 ° C.
ランを300〜400℃において分解してなることを特徴とす
る請求項第２項記載のキャパシタの製造方法。5. The method according to claim 2, wherein said amorphous silicon layer is formed by decomposing tetrasilane at 300 to 400 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041948A JP2835723B2 (en) | 1988-02-26 | 1988-02-26 | Capacitor and method of manufacturing capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041948A JP2835723B2 (en) | 1988-02-26 | 1988-02-26 | Capacitor and method of manufacturing capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01217956A JPH01217956A (en) | 1989-08-31 |
| JP2835723B2 true JP2835723B2 (en) | 1998-12-14 |
Family
ID=12622432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041948A Expired - Fee Related JP2835723B2 (en) | 1988-02-26 | 1988-02-26 | Capacitor and method of manufacturing capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2835723B2 (en) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69118771T2 (en) * | 1990-07-31 | 1996-10-31 | Nec Corp | Charge storage electrode of a capacitor and method for its production |
| JP2699625B2 (en) * | 1990-08-20 | 1998-01-19 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| DE69230156T2 (en) * | 1991-07-25 | 2000-05-25 | Fujitsu Ltd | Manufacturing process for capacitor with stacked fin structure and with reduced fin thickness |
| US7026219B2 (en) | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| WO2002080244A2 (en) | 2001-02-12 | 2002-10-10 | Asm America, Inc. | Improved process for deposition of semiconductor films |
| US6815007B1 (en) | 2002-03-04 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film |
| US7297641B2 (en) | 2002-07-19 | 2007-11-20 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
| US7294582B2 (en) | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US7092287B2 (en) | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
| US7629270B2 (en) | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
| US7253084B2 (en) | 2004-09-03 | 2007-08-07 | Asm America, Inc. | Deposition from liquid sources |
| US7966969B2 (en) | 2004-09-22 | 2011-06-28 | Asm International N.V. | Deposition of TiN films in a batch reactor |
| US7427571B2 (en) | 2004-10-15 | 2008-09-23 | Asm International, N.V. | Reactor design for reduced particulate generation |
| US7674726B2 (en) | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
| WO2007075369A1 (en) | 2005-12-16 | 2007-07-05 | Asm International N.V. | Low temperature doped silicon layer formation |
| US7553516B2 (en) | 2005-12-16 | 2009-06-30 | Asm International N.V. | System and method of reducing particle contamination of semiconductor substrates |
| US7851307B2 (en) | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| JP4967066B2 (en) | 2010-04-27 | 2012-07-04 | 東京エレクトロン株式会社 | Method and apparatus for forming amorphous silicon film |
| JP5514162B2 (en) | 2011-07-22 | 2014-06-04 | 東京エレクトロン株式会社 | Method and apparatus for forming amorphous silicon film |
| JP5947710B2 (en) | 2012-12-27 | 2016-07-06 | 東京エレクトロン株式会社 | Seed layer forming method, silicon film forming method and film forming apparatus |
| JP5925673B2 (en) | 2012-12-27 | 2016-05-25 | 東京エレクトロン株式会社 | Silicon film forming method and film forming apparatus |
| JP6082712B2 (en) | 2013-07-31 | 2017-02-15 | 東京エレクトロン株式会社 | Silicon film forming method and thin film forming method |
| JP6640596B2 (en) | 2016-02-22 | 2020-02-05 | 東京エレクトロン株式会社 | Film formation method |
| JP6902958B2 (en) | 2017-08-02 | 2021-07-14 | 東京エレクトロン株式会社 | Silicon film forming method and forming device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4363828A (en) * | 1979-12-12 | 1982-12-14 | International Business Machines Corp. | Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas |
-
1988
- 1988-02-26 JP JP63041948A patent/JP2835723B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01217956A (en) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835723B2 (en) | Capacitor and method of manufacturing capacitor | |
| US6821835B2 (en) | Chemical vapor deposition of silicate high dielectric constant materials | |
| US5600153A (en) | Conductive polysilicon lines and thin film transistors | |
| JPS6239070A (en) | Manufacture of transistor | |
| JPS59208783A (en) | Thin film transistor | |
| JPH07297406A (en) | Vertical thin film semiconductor device | |
| JPH10247723A (en) | Manufacture of semiconductor device capacitor | |
| KR950007123A (en) | Method for manufacturing semiconductor device with memory capacitor | |
| JPH046835A (en) | Compound semiconductor device | |
| JP2000150908A (en) | Semiconductor device and its manufacture | |
| KR20030074108A (en) | Semiconductor device and method of manufactuing the same | |
| KR920020758A (en) | MOS transistor manufacturing method | |
| KR970011502B1 (en) | Thin film transistor manufacturing method | |
| JP2945023B2 (en) | Method for manufacturing thin film transistor | |
| KR950010877B1 (en) | Titanium oxide capacitor manufacturing method | |
| JPH04326576A (en) | Manufacture of semiconductor device | |
| JPH0336313B2 (en) | ||
| JPH0281421A (en) | Forming method for polycrystalline silicon film | |
| JP2776109B2 (en) | Method for manufacturing semiconductor device | |
| JPS61290765A (en) | Semiconductor device and manufacture thereof | |
| JP3133861B2 (en) | Method for manufacturing semiconductor device | |
| JP2797361B2 (en) | Semiconductor device | |
| KR0127316B1 (en) | Oxydation method of poly-silicon | |
| JPH01283871A (en) | Mis type semiconductor device | |
| JPS5914673A (en) | Manufacture of thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |