JP2831718B2 - Voltage follower circuit - Google Patents
Voltage follower circuitInfo
- Publication number
- JP2831718B2 JP2831718B2 JP1232939A JP23293989A JP2831718B2 JP 2831718 B2 JP2831718 B2 JP 2831718B2 JP 1232939 A JP1232939 A JP 1232939A JP 23293989 A JP23293989 A JP 23293989A JP 2831718 B2 JP2831718 B2 JP 2831718B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- voltage follower
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は電子機器などに用いられるリニア集積回路に
おけるボルテージフォロワ回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a voltage follower circuit in a linear integrated circuit used for electronic equipment and the like.
(従来の技術) 第3図は従来この種のボルテージフォロワ回路の一例
を示した回路図である。トランジスタQ1とQ2は差動増幅
回路を構成し、これらトランジスタQ1、Q2の共通エミッ
タはトランジスタQ3及び抵抗R1からなる定電流源を介し
て接地されている。又、トランジスタQ2のコレクタ側は
トランジスタQ4及び抵抗R3からなる定電流源を介して電
圧源Vccに接続されている。更にトランジスタQ2のベー
スはトランジスタQ6及び抵抗R2からなる定電流源を介し
て接地されると共に、トランジスタQ5を介して電圧源Vc
cに接続されている。このトランジスタQ5のベースはト
ランジスタQ2のコレクタに接続されている。トランジス
タQ1のベースには第4図(A)に示すような2Vp-pのビ
デオ信号が入力され、そのコレクタは直接電圧源Vccに
接続されている。尚、第4図(C)に示すような出力ビ
デオ信号はトランジスタQ2のベースから取り出される。(Prior Art) FIG. 3 is a circuit diagram showing an example of a conventional voltage follower circuit of this type. The transistors Q1 and Q2 form a differential amplifier circuit, and the common emitter of the transistors Q1 and Q2 is grounded via a constant current source including the transistor Q3 and the resistor R1. The collector of the transistor Q2 is connected to a voltage source Vcc via a constant current source including a transistor Q4 and a resistor R3. Further, the base of the transistor Q2 is grounded via a constant current source consisting of the transistor Q6 and the resistor R2, and the voltage source Vc is connected via the transistor Q5.
Connected to c. The base of the transistor Q5 is connected to the collector of the transistor Q2. A video signal of 2 V pp as shown in FIG. 4A is input to the base of the transistor Q1, and its collector is directly connected to the voltage source Vcc. An output video signal as shown in FIG. 4C is taken out from the base of the transistor Q2.
上記回路にてVcc=5V、VB2=0.9V、VB3=4.1Vとし、
トランジスタQ1のベースに入力されるビデオ信号のシン
クチップは2.0Vにクランプされているものとする。従っ
て、100%白は4.0Vになる。この場合、上記したボルテ
ージフォロワ回路が正常に動作していると仮定すると、
トランジスタQ2のベースからはシンクチップ2.0V、100
%白4.0Vのビデオ信号が出力される。しかし、トランジ
スタQ2のコレクタでは、第4図(B)に示す如く、シン
クチップ及び100%白の電圧がほぼ2.7V及び4.7Vになっ
てしまうため、トランジスタQ4が飽和してしまい、ボル
テージフォロワ回路として正常な動作を行うことができ
なくなってしまう。すなわち、第3図に示したボルテー
ジフォロワ回路ではトランジスタQ2のダイナミックレン
ジが小さいため、入力されたビデオ信号が正常な形で出
力されないという欠点があった。そこで、トランジスタ
Q1のベースに入力されるビデオ信号のクランプ電圧を若
干(約0.3V程)下げて、この分トランジスタQ2のダイナ
ミックレンジを大きくすることができるが、これでもま
だ不十分であった。And in the circuit Vcc = 5V, V B2 = 0.9V , and V B3 = 4.1 V,
It is assumed that the sync tip of the video signal input to the base of the transistor Q1 is clamped at 2.0V. Therefore, 100% white becomes 4.0V. In this case, assuming that the voltage follower circuit described above is operating normally,
From the base of transistor Q2, sink tip 2.0V, 100
A video signal of 4.0% is output. However, at the collector of the transistor Q2, as shown in FIG. 4 (B), the voltage of the sink tip and the 100% white voltage become almost 2.7V and 4.7V, so that the transistor Q4 is saturated and the voltage follower circuit As a result, normal operation cannot be performed. That is, the voltage follower circuit shown in FIG. 3 has a drawback that the input video signal is not output in a normal form because the dynamic range of the transistor Q2 is small. So the transistor
Although the clamp voltage of the video signal input to the base of Q1 can be reduced slightly (about 0.3V) to increase the dynamic range of the transistor Q2, this is still insufficient.
第5図は本来はレベルシフト回路であるが入力信号が
ほぼ出力信号と同じになるため、ボルテージフォロワ回
路としても使用できる回路例を示した図である。トラン
ジスタQ1、Q2は差動対を構成し、その共通エミッタはト
ランジスタQ3及び抵抗R1から成る定電流源を介して接地
されている。トランジスタQ1のコレクタには電圧Vccが
印加され、ベースには第6図(A)に示すようなビデオ
信号が入力されるようになっている。トランジスタQ2の
コレクタはトランジスタQ4及び抵抗R2から成る定電流源
を介して電圧Vccに接続されている。更に、トランジス
タQ2のコレクタとベースは共通化され、ここから第6図
(B)に示すようなビデオ信号が取り出される。この回
路ではVcc=5Vにて十分なダイナミックレンジを確保で
き、ボルテージフォロワ回路として正常な動作を行わせ
ることが可能である。しかし、この回路の出力側に負荷
として抵抗R3が接続された時には、トランジスタQ1のエ
ミッタ抵抗及びトランジスタQ2のエミッタ抵抗がトラン
ジスタQ1のベースに入力されたビデオ信号のDCレベルと
共に変動するため、トランジスタQ2のベースおよびコレ
クタから出力されるビデオ信号のリニアリティが劣化し
て歪みが生じてしまう不都合があった。そこでこのリニ
アリティを改善するためには、電流i1、i2を大きくする
か、もしくは抵抗R3を大きくしなければならない。しか
し、抵抗R3は他の回路との関連で一義的に決まることが
多く、結局、電流i1、i2を大きくするため、消費電力が
増大してしまうという欠点があった。FIG. 5 is a diagram showing an example of a circuit which can be used as a voltage follower circuit because the input signal is almost the same as the output signal, although it is originally a level shift circuit. The transistors Q1 and Q2 form a differential pair, and the common emitter is grounded via a constant current source including the transistor Q3 and the resistor R1. The voltage Vcc is applied to the collector of the transistor Q1, and a video signal as shown in FIG. 6A is input to the base. The collector of the transistor Q2 is connected to the voltage Vcc via a constant current source consisting of the transistor Q4 and the resistor R2. Further, the collector and the base of the transistor Q2 are shared, from which a video signal as shown in FIG. 6 (B) is extracted. In this circuit, a sufficient dynamic range can be secured at Vcc = 5V, and normal operation as a voltage follower circuit can be performed. However, when the resistor R3 is connected as a load to the output side of this circuit, the emitter resistance of the transistor Q1 and the emitter resistance of the transistor Q2 fluctuate with the DC level of the video signal input to the base of the transistor Q1, so that the transistor Q2 However, there is a disadvantage that the linearity of the video signal output from the base and the collector deteriorates and distortion occurs. Therefore, in order to improve the linearity, the currents i 1 and i 2 must be increased or the resistance R3 must be increased. However, the resistance R3 is often uniquely determined in relation to other circuits, and as a result, the currents i 1 and i 2 are increased, so that there is a disadvantage that power consumption increases.
(発明が解決しようとする課題) 上記の如く従来のボルテージフォロワ回路ではダイナ
ミックレンジが不足して、正常なボルテージフォロワ回
路としての動作ができないという欠点があった。そこ
で、ダイナミックレンジを確保できるレベルシフト回路
をボルテージフォロワ回路として使用することができる
が、この回路は負荷として抵抗が接続された場合に、出
力信号のリニアリティが劣化してしまうという欠点があ
った。(Problems to be Solved by the Invention) As described above, the conventional voltage follower circuit has a shortcoming in that the dynamic range is insufficient and the normal voltage follower circuit cannot operate. Therefore, a level shift circuit that can secure a dynamic range can be used as a voltage follower circuit, but this circuit has a drawback that when a resistor is connected as a load, the linearity of an output signal is degraded.
そこで本発明は上記の欠点を除去するもので、十分な
ダイナミックレンジを確保でき且つ良好なリニアリティ
を有するボルテージフォロワ回路を提供することを目的
としている。Therefore, an object of the present invention is to eliminate the above-mentioned disadvantages and to provide a voltage follower circuit that can secure a sufficient dynamic range and has good linearity.
(課題を解決するための手段) 本発明のボルテージフォロワ回路は、差動対を構成す
る第1、第2のトランジスタと、これら第1、第2のト
ランジスタの共通エミッタに接続された第1の定電流源
と、前記第1のトランジスタのコレクタに接続された動
作電圧源と、コレクタが前記動作電圧源に接続され、ベ
ースが前記第2のトランジスタのコレクタに接続された
第3のトランジスタと、この第3のトランジスタのエミ
ッタにカソードが接続され前記第2のトランジスタのベ
ースにアノードが接続されたダイオードと、前記第2の
トランジスタのコレクタに接続された第2の定電流源
と、前記第3のトランジスタのエミッタに接続された第
3の定電流源と、前記第2のトランジスタのベースに接
続された第4の定電流源と、前記第1のトランジスタの
ベースに接続された入力端と、前記第2のトランジスタ
のベースに接続された出力端とを具備した構成を有す
る。(Means for Solving the Problems) A voltage follower circuit according to the present invention comprises a first and a second transistor forming a differential pair, and a first and a second transistor connected to a common emitter of the first and the second transistors. A constant current source; an operating voltage source connected to the collector of the first transistor; a third transistor having a collector connected to the operating voltage source and a base connected to the collector of the second transistor; A diode having a cathode connected to the emitter of the third transistor, and an anode connected to the base of the second transistor; a second constant current source connected to the collector of the second transistor; A third constant current source connected to the emitter of the first transistor, a fourth constant current source connected to the base of the second transistor, and the first transistor It has a configuration having an input terminal connected to the base of the transistor and an output terminal connected to the base of the second transistor.
(作用) 本発明のボルテージフォロワ回路において、第1のト
ランジスタのベースから入力された信号は第2のトラン
ジスタのベースに現れるが、この時、第3のトランジス
タのエミッタから第2のトランジスタのベースにダイオ
ードを介して帰還がかけられているため、第2のトラン
ジスタが飽和することがない。しかも、前記第2のトラ
ンジスタのベースに負荷として抵抗が接続された場合で
も、前記ベースは帰還端子として動作するため、この抵
抗の影響による信号のリニアリティの劣化がない。(Operation) In the voltage follower circuit of the present invention, a signal input from the base of the first transistor appears at the base of the second transistor. At this time, the signal from the emitter of the third transistor to the base of the second transistor. Since the feedback is performed via the diode, the second transistor does not saturate. In addition, even when a resistor is connected as a load to the base of the second transistor, the base operates as a feedback terminal, so that there is no deterioration in signal linearity due to the influence of the resistor.
(実施例) 以下、本発明の一実施例を図面を参照して説明する。
第1図は本発明のボルテージフォロワ回路の一実施例を
示した回路図である。トランジスタQ1、Q2は差動対を構
成し、その共通エミッタはトランジスタQ3及び抵抗R1か
らなる第1定電流源を介して接地されている。トランジ
スタQ1のコレクタは電圧源Vccに接続され、トランジス
タQ2のコレクタはトランジスタQ4および抵抗R3からなる
第2定電流源を介して電圧源Vccに接続されている。ト
ランジスタQ2のコレクタはトランジスタQ5のベースに接
続され、このトランジスタQ5のコレクタは電圧源Vccに
接続され、更にエミッタはトランジスタQ6および抵抗R2
からなる第3定電流源を介して接地されている。トラン
ジスタQ5のエミッタは帰還用のトランジスタQ7(ダイオ
ードとして動作する)を介してトランジスタQ2のベース
に接続されている。又、トランジスタQ2のベースはトラ
ンジスタQ8及び抵抗R4からなる第4定電流源を介して電
圧源Vccに接続されている。尚、トランジスタQ1のベー
スが信号の入力端で、トランジスタQ2のベースが信号の
出力端となっている。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing one embodiment of the voltage follower circuit of the present invention. The transistors Q1 and Q2 form a differential pair, and their common emitter is grounded via a first constant current source including a transistor Q3 and a resistor R1. The collector of the transistor Q1 is connected to the voltage source Vcc, and the collector of the transistor Q2 is connected to the voltage source Vcc via a second constant current source including the transistor Q4 and the resistor R3. The collector of transistor Q2 is connected to the base of transistor Q5, the collector of transistor Q5 is connected to voltage source Vcc, and the emitter is transistor Q6 and resistor R2.
And is grounded via a third constant current source. The emitter of the transistor Q5 is connected to the base of the transistor Q2 via a feedback transistor Q7 (operating as a diode). The base of the transistor Q2 is connected to a voltage source Vcc via a fourth constant current source including a transistor Q8 and a resistor R4. The base of the transistor Q1 is a signal input terminal, and the base of the transistor Q2 is a signal output terminal.
第2図は第1図に示した回路の各部の電位波形例を示
した図である。(A)はトランジスタQ1のベースの電位
を示し、(B)はトランジスタQ2のコレクタの電位を、
(C)はトランジスタQ7のエミッタの電位を、(D)は
トランジスタQ2のベースの電位を示している。FIG. 2 is a diagram showing an example of a potential waveform of each part of the circuit shown in FIG. (A) shows the potential of the base of the transistor Q1, (B) shows the potential of the collector of the transistor Q2,
(C) shows the potential of the emitter of the transistor Q7, and (D) shows the potential of the base of the transistor Q2.
次に本実施例の動作について説明する。上記回路は第
3図に示した従来のボルテージフォロワ回路の構成に加
えて、トランジスタQ5のエミッタからトランジスタQ7を
介してトランジスタQ2のベースに帰還をかけるように構
成されている。即、トランジスタQ5のエミッタに第3定
電流源を接続すると共に、トランジスタQ2のベースに第
4定電流源を接続し、更にトランジスタQ7を介して直流
的にレベルシフトをして電位を上げこのレベルシフト端
からトランジスタQ2のベースに帰還がかけられている。Next, the operation of this embodiment will be described. The above-described circuit is configured to apply feedback from the emitter of the transistor Q5 to the base of the transistor Q2 via the transistor Q7 in addition to the configuration of the conventional voltage follower circuit shown in FIG. Immediately, the third constant current source is connected to the emitter of the transistor Q5, the fourth constant current source is connected to the base of the transistor Q2, and the potential is increased by DC level shift via the transistor Q7 to raise the potential. Feedback is applied to the base of the transistor Q2 from the shift end.
従って、トランジスタQ1のベースに第2図(A)に示
すような2Vp-pのビデオ信号が入力されたときに、従来
の回路ではダイナミックレンジが不足したトランジスタ
Q2のコレクタ端の電位が、第2図(B)に示すようにシ
ンクチップ時2.0Vで、100%白時4.0Vとなって、十分な
ダイナミックレンジが確保される。このため、Vcc=5V
においても、第2図(A)に示したビデオ信号を十分取
り扱うことができる。又、トランジスタQ5とトランジス
タQ7のベースエミッタ電圧VBEが等しければ、トランジ
スタQ2のベースとコレクタは常に同電位となるため、ト
ランジスタQ2の飽和がおこらない。しかも、出力端子に
負荷として抵抗R5が接続されても、この出力端子は帰還
端子であるため、トランジスタQ8のコレクタ電流i1>Vo
ut/R5が成立し、ボルテージフォロワ回路として動作し
ているかぎり、トランジスタQ7による出力信号のリニア
リティの劣化は生じない。Therefore, when a video signal of 2 V pp as shown in FIG. 2A is input to the base of the transistor Q1, the transistor whose dynamic range is insufficient in the conventional circuit is used.
As shown in FIG. 2 (B), the potential at the collector end of Q2 is 2.0V at the time of the sync tip and 4.0V at the time of 100% white, so that a sufficient dynamic range is secured. Therefore, Vcc = 5V
Can handle the video signal shown in FIG. 2A sufficiently. If the base-emitter voltage V BE of the transistor Q5 is equal to the base-emitter voltage V BE of the transistor Q7, the base and the collector of the transistor Q2 always have the same potential, so that the transistor Q2 does not saturate. Moreover, even if a resistor R5 is connected as a load to the output terminal, since this output terminal is a feedback terminal, the collector current i 1 of the transistor Q8> Vo
As long as ut / R5 is satisfied and the circuit operates as a voltage follower circuit, the deterioration of the linearity of the output signal by the transistor Q7 does not occur.
本実施例によれば,ボルテージフォロワ回路の出力側
を直流レベルシフト回路として構成し、そのレベルシフ
ト端からトランジスタQ2のベースに帰還をかけてボルテ
ージフォロワ回路を構成しているため、2Vp-pのビデオ
信号に対しても十分なダイナミックレンジを確保するこ
とができ、正常なボルテージフォロワ回路動作を行うこ
とができる。又、出力端子は帰還端子であるため、出力
信号のリニアリティの劣化もなく、品質の良いビデオ信
号を得ることができる。尚、上記回路の入力されるビデ
オ信号としてはシンクチップから100%白まで2Vp-pのビ
デオ信号を想定しているが、実際には120%白を有する
ビデオ信号が入力される場合もあるため、実際には2.4V
p-pのビデオ信号に対しても前記ダイナミックレンジの
確保が必要となるが、上記回路はこのレベルのビデオ信
号に対しても十分な対応を行うことができる。According to the present embodiment, it constitutes the output side of the voltage follower circuit as a direct current level shift circuit, because it constitutes a voltage follower circuit over the feedback from that level shift end to the base of the transistor Q2, 2V pp Video A sufficient dynamic range can be secured for signals, and a normal voltage follower circuit operation can be performed. Further, since the output terminal is a feedback terminal, a high-quality video signal can be obtained without deteriorating the linearity of the output signal. It is assumed that the video signal input to the circuit is a video signal of 2 V pp from the sync chip to 100% white, but a video signal having 120% white may be actually input. Actually 2.4V
Although it is necessary to secure the dynamic range for the pp video signal, the above circuit can sufficiently cope with the video signal of this level.
以上記述した如く本発明のボルテージフォロワ回路に
よれば、十分なダイナミックレンジを確保でき且つ出力
信号のリニアリティを確保することができる。As described above, according to the voltage follower circuit of the present invention, a sufficient dynamic range can be secured and the linearity of the output signal can be secured.
第1図は本発明のボルテージフォロワ回路の一実施例を
示した回路図、第2図は第1図に示した回路の各部にお
ける電位波形図、第3図は従来のボルテージフォロワ回
路の一例を示した回路図、第4図は第3図に示した回路
の各部における電位波形図、第5図は従来のボルテージ
フォロワ回路の他の例を示した回路図、第6図は第5図
に示した回路の各部における電位波形図である。 Q1〜Q7……トランジスタ R1〜R5……抵抗FIG. 1 is a circuit diagram showing an embodiment of the voltage follower circuit of the present invention, FIG. 2 is a potential waveform diagram of each part of the circuit shown in FIG. 1, and FIG. 3 is an example of a conventional voltage follower circuit. 4 is a circuit diagram showing another example of a conventional voltage follower circuit, and FIG. 6 is a circuit diagram showing another example of a conventional voltage follower circuit. FIG. 6 is a circuit diagram showing another example of the conventional voltage follower circuit. FIG. 4 is a potential waveform diagram at each part of the circuit shown. Q1-Q7: Transistors R1-R5: Resistance
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03F 3/45 H03F 3/50 - 3/52──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03F 3/45 H03F 3/50-3/52
Claims (1)
タと、 これら第1、第2のトランジスタの共通エミッタに接続
された第1の定電流源と、 前記第1のトランジスタのコレクタに接続された動作電
圧源と、 コレクタが前記動作電圧源に接続され、ベースが前記第
2のトランジスタのコレクタに接続された第3のトラン
ジスタと、 この第3のトランジスタのエミッタにカソードが接続さ
れ、前記第2のトランジスタのベースにアノードが接続
されたダイオードと、 前記第2のトランジスタのコレクタに接続された第2の
定電流源と、 前記第3のトランジスタのエミッタに接続された第3の
定電流源と、 前記第2のトランジスタのベースに接続された第4の定
電流源と、 前記第1のトランジスタのベースに接続された入力端
と、 前記第2のトランジスタのベースに接続された出力端と を具備したことを特徴とするボルテージフォロワ回路。1. A first and a second transistor forming a differential pair, a first constant current source connected to a common emitter of the first and second transistors, and a collector of the first transistor. A third transistor having a collector connected to the operating voltage source, a base connected to the collector of the second transistor, and a cathode connected to the emitter of the third transistor. A diode having an anode connected to the base of the second transistor, a second constant current source connected to the collector of the second transistor, and a third diode connected to the emitter of the third transistor. A constant current source; a fourth constant current source connected to the base of the second transistor; an input terminal connected to the base of the first transistor; Voltage follower circuit, characterized in that of comprising a base connected to an output terminal of the transistor.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1232939A JP2831718B2 (en) | 1989-09-11 | 1989-09-11 | Voltage follower circuit |
KR1019900014248A KR940000928B1 (en) | 1989-09-11 | 1990-09-10 | Voltage follower circuit |
US07/965,693 USRE34771E (en) | 1989-09-11 | 1992-10-23 | Voltage follower circuit having improved dynamic range |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1232939A JP2831718B2 (en) | 1989-09-11 | 1989-09-11 | Voltage follower circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0397305A JPH0397305A (en) | 1991-04-23 |
JP2831718B2 true JP2831718B2 (en) | 1998-12-02 |
Family
ID=16947219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1232939A Expired - Lifetime JP2831718B2 (en) | 1989-09-11 | 1989-09-11 | Voltage follower circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2831718B2 (en) |
KR (1) | KR940000928B1 (en) |
-
1989
- 1989-09-11 JP JP1232939A patent/JP2831718B2/en not_active Expired - Lifetime
-
1990
- 1990-09-10 KR KR1019900014248A patent/KR940000928B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910007243A (en) | 1991-04-30 |
KR940000928B1 (en) | 1994-02-04 |
JPH0397305A (en) | 1991-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4249136A (en) | PWM Signal power amplifier | |
JP2831718B2 (en) | Voltage follower circuit | |
US4167708A (en) | Transistor amplifier | |
JPH0618300B2 (en) | Darlington transistor device | |
USRE30572E (en) | Low distortion signal amplifier arrangement | |
US4132907A (en) | Full wave rectifier circuit | |
JPH06120747A (en) | Differential amplifier | |
JPH0527282B2 (en) | ||
JPH0450700Y2 (en) | ||
JP3107590B2 (en) | Current polarity conversion circuit | |
JP2902277B2 (en) | Emitter follower output current limiting circuit | |
JP2675742B2 (en) | Clamp circuit with peak detection function | |
JPS6029222Y2 (en) | amplifier | |
JPS641785Y2 (en) | ||
KR800001108B1 (en) | Amplifier | |
JPS6115619Y2 (en) | ||
JP2505236B2 (en) | Amplifier circuit | |
JPH0241931Y2 (en) | ||
JPH0517695Y2 (en) | ||
JPH04119005A (en) | Operational amplifier circuit | |
KR910005774Y1 (en) | Amplification circuit for control signal | |
JPS6253962B2 (en) | ||
KR940002234Y1 (en) | Dynamic deemphasis circuit | |
JPH0529858A (en) | Signal processor | |
KR880002753Y1 (en) | Impedance conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070925 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |