JP2808964B2 - 符号化データ受信回路 - Google Patents
符号化データ受信回路Info
- Publication number
- JP2808964B2 JP2808964B2 JP4018087A JP1808792A JP2808964B2 JP 2808964 B2 JP2808964 B2 JP 2808964B2 JP 4018087 A JP4018087 A JP 4018087A JP 1808792 A JP1808792 A JP 1808792A JP 2808964 B2 JP2808964 B2 JP 2808964B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- synchronization detection
- memory
- unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、所定数のデータを単位
に符号化されたデータを受信する回路に関するものであ
る。
に符号化されたデータを受信する回路に関するものであ
る。
【０００２】
【従来の技術】従来、送信データが所定数のデータを単
位に符号化され、受信側ではデータを符号化単位で扱う
必要がある場合、送信側はデータを単位データ数ごとに
分割して送信していた。
位に符号化され、受信側ではデータを符号化単位で扱う
必要がある場合、送信側はデータを単位データ数ごとに
分割して送信していた。
【０００３】
【発明が解決しようとする課題】しかし、送信の単位デ
ータ数を符号化の単位データ数に一致させた場合には、
符号化の単位データ数が可変のとき、送信の単位データ
数も変化することになり、送信データを通信網に設定さ
れるデータの単位に分割する際に、毎回通信のデータ単
位に満たない端数のデータが発生して通信効率の点で不
利となる。一方、送信の単位データ数を通信効率の良い
一定のデータ数とした場合には、受信側で符号化データ
を複合化する際、復号化処理速度よりも通信速度が明ら
かに早い場合以外は、通信状態によりデータの到達が遅
れて復号中にデータが途切れる場合が生じ、符号化単位
を連続して受け取って復号する装置では、データの復号
が不可能となる。
ータ数を符号化の単位データ数に一致させた場合には、
符号化の単位データ数が可変のとき、送信の単位データ
数も変化することになり、送信データを通信網に設定さ
れるデータの単位に分割する際に、毎回通信のデータ単
位に満たない端数のデータが発生して通信効率の点で不
利となる。一方、送信の単位データ数を通信効率の良い
一定のデータ数とした場合には、受信側で符号化データ
を複合化する際、復号化処理速度よりも通信速度が明ら
かに早い場合以外は、通信状態によりデータの到達が遅
れて復号中にデータが途切れる場合が生じ、符号化単位
を連続して受け取って復号する装置では、データの復号
が不可能となる。
【０００４】本発明の目的は、このような問題を解決す
るため、データを分割して送信する必要のない符号化デ
ータ受信回路を提供することにある。
るため、データを分割して送信する必要のない符号化デ
ータ受信回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、符号化単位ご
とに、その先頭であることを示す同期検出データが付加
された符号化データを受信するデータ受信回路におい
て、受信データより前記同期検出データを検出する同期
検出回路と、この同期検出回路が検出した連続する２つ
の前記同期検出データの間のデータ数を計数するカウン
タと、このカウンタが計数した前記データ数を記憶する
メモリと、前記受信データを蓄積するデータバッファ
と、前記メモリが記憶する前記データ数を単位データ数
とし、各単位データ数のデータを、各単位データ数のデ
ータごとに連続して前記データバッファより読み出す読
み出し制御回路とを備えたことを特徴とする。
とに、その先頭であることを示す同期検出データが付加
された符号化データを受信するデータ受信回路におい
て、受信データより前記同期検出データを検出する同期
検出回路と、この同期検出回路が検出した連続する２つ
の前記同期検出データの間のデータ数を計数するカウン
タと、このカウンタが計数した前記データ数を記憶する
メモリと、前記受信データを蓄積するデータバッファ
と、前記メモリが記憶する前記データ数を単位データ数
とし、各単位データ数のデータを、各単位データ数のデ
ータごとに連続して前記データバッファより読み出す読
み出し制御回路とを備えたことを特徴とする。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明による符号化データ受信回路の
一例を示す。この受信回路には、符号化データの符号化
単位ごとに、その先頭であることを示す同期検出データ
が付加された符号化データが入力される。通信制御回路
１は、通信回線７よりそのようなデータを受信し、受信
データ８、受信クロック９、ならびにデータ終了信号１
０を出力する。データバッファ４は、受信データ８を受
信クロック９によってサンプリングし、内部メモリに蓄
積する。同期検出回路２は、受信データ８に含まれる同
期検出データを監視し、同期検出データを検出した場合
には同期検出信号１１を出力する。データ数カウンタ３
は、同期検出信号１１が入力されたとき、受信クロック
９にもとづいてデータ数の計数を開始し、次に同期検出
信号１１が入力されたとき、それまでの計数値をカウン
トデータ１２として出力する。そして、同時に計数値を
クリアして、データ数の計数を再開する。データ数メモ
リ５はＦＩＦＯ（FirstIn First Out）の構成となって
おり、カウントデータ１２を入力された順番に記憶す
る。読み出し制御回路６は同期検出信号１１を監視し、
同期検出信号１１が２回以上入力された場合、１符号化
単位以上の数のデータがデータバッファ４に蓄積されて
いると判断してデータ数メモリ５から最初の計数値、す
なわち符号化単位のデータ数をデータ長情報１３として
読み込み、内部の読み出しカウンタにセットする。そし
て、１符号化単位分のデータを連続して読み出すための
読み出しクロック１５をデータバッファ４に出力し、デ
ータバッファ４よりデータを読み出す。
説明する。図１に本発明による符号化データ受信回路の
一例を示す。この受信回路には、符号化データの符号化
単位ごとに、その先頭であることを示す同期検出データ
が付加された符号化データが入力される。通信制御回路
１は、通信回線７よりそのようなデータを受信し、受信
データ８、受信クロック９、ならびにデータ終了信号１
０を出力する。データバッファ４は、受信データ８を受
信クロック９によってサンプリングし、内部メモリに蓄
積する。同期検出回路２は、受信データ８に含まれる同
期検出データを監視し、同期検出データを検出した場合
には同期検出信号１１を出力する。データ数カウンタ３
は、同期検出信号１１が入力されたとき、受信クロック
９にもとづいてデータ数の計数を開始し、次に同期検出
信号１１が入力されたとき、それまでの計数値をカウン
トデータ１２として出力する。そして、同時に計数値を
クリアして、データ数の計数を再開する。データ数メモ
リ５はＦＩＦＯ（FirstIn First Out）の構成となって
おり、カウントデータ１２を入力された順番に記憶す
る。読み出し制御回路６は同期検出信号１１を監視し、
同期検出信号１１が２回以上入力された場合、１符号化
単位以上の数のデータがデータバッファ４に蓄積されて
いると判断してデータ数メモリ５から最初の計数値、す
なわち符号化単位のデータ数をデータ長情報１３として
読み込み、内部の読み出しカウンタにセットする。そし
て、１符号化単位分のデータを連続して読み出すための
読み出しクロック１５をデータバッファ４に出力し、デ
ータバッファ４よりデータを読み出す。
【０００７】次に動作を説明する。通信制御回路１は、
通信回線７よりデータを受信し、受信データ８および受
信クロック９を出力する。データバッファ４は、通信制
御回路１からの受信データ８を受信クロック９によって
サンプリングし、内部メモリに蓄積する。
通信回線７よりデータを受信し、受信データ８および受
信クロック９を出力する。データバッファ４は、通信制
御回路１からの受信データ８を受信クロック９によって
サンプリングし、内部メモリに蓄積する。
【０００８】一方、同期検出回路２は、通信制御回路１
からの受信データ８に含まれる同期検出データを監視
し、同期検出データを検出した場合には同期検出信号１
１を出力する。そして、データ数カウンタ３は、同期検
出信号１１が入力されたとき、受信クロック９にもとづ
いてデータ数の計数を開始し、次に同期検出信号１１が
入力されたとき、それまでの計数値をカウントデータ１
２として出力する。そして、同時に計数値をクリアし
て、データ数の計数を再開する。データ数メモリ５は、
データ数カウンタ３からのカウントデータ１２を入力さ
れた順番に記憶する。
からの受信データ８に含まれる同期検出データを監視
し、同期検出データを検出した場合には同期検出信号１
１を出力する。そして、データ数カウンタ３は、同期検
出信号１１が入力されたとき、受信クロック９にもとづ
いてデータ数の計数を開始し、次に同期検出信号１１が
入力されたとき、それまでの計数値をカウントデータ１
２として出力する。そして、同時に計数値をクリアし
て、データ数の計数を再開する。データ数メモリ５は、
データ数カウンタ３からのカウントデータ１２を入力さ
れた順番に記憶する。
【０００９】読み出し制御回路６は同期検出信号１１を
監視し、同期検出信号１１が２回以上入力された場合、
１符号化単位以上の数のデータがデータバッファ４に蓄
積されていると判断してデータ数メモリ５から最初の符
号化単位のデータ数をデータ長情報１３として読み込
み、内部の読み出しカウンタにセットする。そして、１
符号化単位分のデータを連続して読み出すための読み出
しクロック１５をデータバッファ４に出力し、データバ
ッファ４より１符号化単位分のデータを読み出す。な
お、制御回路６はクロック１５を一つ出力するごとに上
記内部カウンタの値を１ずつディクリメントし、カウン
タの値が０となったとき、１符号化単位分のデータの読
み出しを終了する。データバッファ４は、制御回路６よ
り読み出しクロック１５が入力されるごとに、その内部
メモリからデータを読み出し、読み出しデータ１４とし
て出力する。以降、読み出し制御回路６は、同期検出回
路２からの同期検出信号１１の数と、データバッファ４
から読み出した符号化単位のデータ群の数とを比較し、
前者が後者より大きい間は、上述のようにしてデータ長
情報１３をメモリ５より順次、読み出し、その情報が表
す数の１符号化単位分のデータをデータバッファ４より
次々に読み出す。
監視し、同期検出信号１１が２回以上入力された場合、
１符号化単位以上の数のデータがデータバッファ４に蓄
積されていると判断してデータ数メモリ５から最初の符
号化単位のデータ数をデータ長情報１３として読み込
み、内部の読み出しカウンタにセットする。そして、１
符号化単位分のデータを連続して読み出すための読み出
しクロック１５をデータバッファ４に出力し、データバ
ッファ４より１符号化単位分のデータを読み出す。な
お、制御回路６はクロック１５を一つ出力するごとに上
記内部カウンタの値を１ずつディクリメントし、カウン
タの値が０となったとき、１符号化単位分のデータの読
み出しを終了する。データバッファ４は、制御回路６よ
り読み出しクロック１５が入力されるごとに、その内部
メモリからデータを読み出し、読み出しデータ１４とし
て出力する。以降、読み出し制御回路６は、同期検出回
路２からの同期検出信号１１の数と、データバッファ４
から読み出した符号化単位のデータ群の数とを比較し、
前者が後者より大きい間は、上述のようにしてデータ長
情報１３をメモリ５より順次、読み出し、その情報が表
す数の１符号化単位分のデータをデータバッファ４より
次々に読み出す。
【００１０】通信制御回路１は、通信回線７からのデー
タ受信を終了したことを、通信手順によって確認した場
合には、データ終了信号１０を同期検出回路２と制御回
路６とに出力する。その結果、同期検出回路２は最後の
符号化単位のデータ数の計数を終了するための同期検出
信号１１をデータ数カウンタ３に出力し、一方、制御回
路６はデータ数メモリ５が空になるまでデータバッファ
４からデータを読み出し、そして、データの読み出し制
御を終了する。
タ受信を終了したことを、通信手順によって確認した場
合には、データ終了信号１０を同期検出回路２と制御回
路６とに出力する。その結果、同期検出回路２は最後の
符号化単位のデータ数の計数を終了するための同期検出
信号１１をデータ数カウンタ３に出力し、一方、制御回
路６はデータ数メモリ５が空になるまでデータバッファ
４からデータを読み出し、そして、データの読み出し制
御を終了する。
【００１１】
【発明の効果】以上説明したように本発明は、符号化デ
ータの符号化単位ごとに、その先頭であることを示す同
期検出データが付加された符号化データを受信するデー
タ受信回路において、受信データより同期検出データを
検出する同期検出回路と、この同期検出回路が検出した
連続する２つの同期検出データの間のデータ数を計数す
るカウンタと、このカウンタが計数したデータ数を記憶
するメモリと、受信データを蓄積するデータバッファ
と、メモリが記憶するデータ数を単位データ数とし、各
単位データ数のデータを、各単位データ数のデータごと
に連続してデータバッファより読み出す読み出し制御回
路とを備えたことを特徴とする。従って、本発明の符号
化データ受信回路では、受信データより同期検出データ
を検出し、検出した２つの連続する同期検出データの間
のデータ数を計数して、その計数値にもとづいて符号化
単位ごとに符号化データを連続して出力することができ
る。そのため、送信側はデータを分割して送信する必要
がなく、高い通信効率を実現でき、さらに復号部に符号
化単位のデータを連続して供給することができる。
ータの符号化単位ごとに、その先頭であることを示す同
期検出データが付加された符号化データを受信するデー
タ受信回路において、受信データより同期検出データを
検出する同期検出回路と、この同期検出回路が検出した
連続する２つの同期検出データの間のデータ数を計数す
るカウンタと、このカウンタが計数したデータ数を記憶
するメモリと、受信データを蓄積するデータバッファ
と、メモリが記憶するデータ数を単位データ数とし、各
単位データ数のデータを、各単位データ数のデータごと
に連続してデータバッファより読み出す読み出し制御回
路とを備えたことを特徴とする。従って、本発明の符号
化データ受信回路では、受信データより同期検出データ
を検出し、検出した２つの連続する同期検出データの間
のデータ数を計数して、その計数値にもとづいて符号化
単位ごとに符号化データを連続して出力することができ
る。そのため、送信側はデータを分割して送信する必要
がなく、高い通信効率を実現でき、さらに復号部に符号
化単位のデータを連続して供給することができる。
【図１】本発明による符号化データ受信回路の一例を示
すブロック図である。
すブロック図である。
１ 通信制御回路 ２ 同期検出回路 ３ データ数カウンタ ４ データバッファ ５ データ数メモリ ６ 読み出し制御回路
Claims (2)
- 【請求項１】符号化単位ごとに、その先頭であることを
示す同期検出データが付加された符号化データを受信す
るデータ受信回路において、 受信データより前記同期検出データを検出する同期検出
回路と、 この同期検出回路が検出した連続する２つの前記同期検
出データの間のデータ数を計数するカウンタと、 このカウンタが計数した前記データ数を記憶するメモリ
と、 前記受信データを蓄積するデータバッファと、 前記メモリが記憶する前記データ数を単位データ数と
し、各単位データ数のデータを、各単位データ数のデー
タごとに連続して前記データバッファより読み出す読み
出し制御回路とを備えたことを特徴とする符号化データ
受信回路。 - 【請求項２】前記メモリはＦＩＦＯ構成のメモリである
ことを特徴とする請求項１に記載の符号化データ受信回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4018087A JP2808964B2 (ja) | 1992-02-04 | 1992-02-04 | 符号化データ受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4018087A JP2808964B2 (ja) | 1992-02-04 | 1992-02-04 | 符号化データ受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05219133A JPH05219133A (ja) | 1993-08-27 |
| JP2808964B2 true JP2808964B2 (ja) | 1998-10-08 |
Family
ID=11961866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4018087A Expired - Lifetime JP2808964B2 (ja) | 1992-02-04 | 1992-02-04 | 符号化データ受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808964B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4481329B2 (ja) * | 2007-12-19 | 2010-06-16 | ローランド株式会社 | 音声データ送受信装置 |
| TWI423007B (zh) * | 2009-12-31 | 2014-01-11 | Via Tech Inc | 串列匯流排裝置以及其時脈差補償方法 |
-
1992
- 1992-02-04 JP JP4018087A patent/JP2808964B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05219133A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774587A (en) | Still video transceiver processor | |
| EP1152573A2 (en) | Method and apparatus for preventing underflow and overflow across an asynchronous channel | |
| KR960006311A (ko) | 가변장디코딩장치의 동기 복원방법 및 장치 | |
| US4027100A (en) | Code transmission system having buffers of approximately equal capacities on both transmitting and receiving sides | |
| JPH09102802A (ja) | ハードウェアパケットルータの転送先アドレス検出装置 | |
| JP2808964B2 (ja) | 符号化データ受信回路 | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| EP0498081B1 (en) | Video coder/decoder with shift prevention for correctly decoded signal blocks | |
| JPS6326588B2 (ja) | ||
| EP1027781B1 (en) | Apparatus and method for depacketizing and aligning packetized input data | |
| JPS5730448A (en) | Packet transmission system | |
| JP2523874B2 (ja) | 非同期式シリアルデ―タ伝送装置 | |
| JPS61164377A (ja) | 符号，復号方式 | |
| EP0285335A2 (en) | Data communication system and method | |
| JPS5926691Y2 (ja) | ファクシミリ信号の伝送装置 | |
| JP2689901B2 (ja) | 画信号通信システム | |
| JP2522910B2 (ja) | ラインバツフア切替方式 | |
| JPS63234454A (ja) | 複号化用標本化クロツク再生方式 | |
| JP2553687B2 (ja) | 遠隔制御受信回路 | |
| US5870437A (en) | Apparatus and method for detecting end of serial bit stream | |
| JP2575036B2 (ja) | 着呼転送データ処理装置 | |
| KR200170149Y1 (ko) | 데이터 송수신 장치 | |
| JPH0152955B2 (ja) | ||
| JPH04258084A (ja) | 符号則変換装置 | |
| JP3423004B2 (ja) | インタフェース回路 |