JP2798562B2 - Signal correction circuit - Google Patents

Signal correction circuit

Info

Publication number
JP2798562B2
JP2798562B2 JP4209894A JP20989492A JP2798562B2 JP 2798562 B2 JP2798562 B2 JP 2798562B2 JP 4209894 A JP4209894 A JP 4209894A JP 20989492 A JP20989492 A JP 20989492A JP 2798562 B2 JP2798562 B2 JP 2798562B2
Authority
JP
Japan
Prior art keywords
signal
input
circuit
output
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4209894A
Other languages
Japanese (ja)
Other versions
JPH0660540A (en
Inventor
久司 森
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP4209894A priority Critical patent/JP2798562B2/en
Publication of JPH0660540A publication Critical patent/JPH0660540A/en
Application granted granted Critical
Publication of JP2798562B2 publication Critical patent/JP2798562B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は信号補正回路に関し、特
にVTRにおける映像信号の補正回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal correction circuit, and more particularly, to a video signal correction circuit in a VTR.

【0002】[0002]

【従来の技術】従来、映像信号の補正回路として非常に
近いものに、フィールドまたはフレーム相関を利用した
ものであり、図3はその一例を示すブロック図であり、
フィールド相関を利用したものである。
2. Description of the Related Art Conventionally, a video signal correction circuit which uses a field or frame correlation is very similar to that of a video signal correction circuit, and FIG. 3 is a block diagram showing an example thereof.
It uses field correlation.

【0003】図3において、映像信号入力10は減算回
路12のプラス側入力と減算回路13のプラス側入力と
に接続され、減算回路12の出力は記憶回路15に接続
され、記憶回路15の出力は減算回路13のマイナス側
入力に接続され、減算回路13の出力は増幅回路14に
接続され、増幅回路14の出力は減算回路12のマイナ
ス側入力に接続され、減算回路12の出力を映像信号出
力11としている。
In FIG. 3, a video signal input 10 is connected to a plus side input of a subtraction circuit 12 and a plus side input of a subtraction circuit 13, and an output of the subtraction circuit 12 is connected to a storage circuit 15. Is connected to the minus input of the subtraction circuit 13, the output of the subtraction circuit 13 is connected to the amplification circuit 14, the output of the amplification circuit 14 is connected to the minus input of the subtraction circuit 12, and the output of the subtraction circuit 12 is connected to the video signal. The output is 11.

【0004】次に、この従来例の動作について説明をす
る。減算回路13は、プラス側入力に映像信号入力10
を入力し、マイナス側入力に減算回路12の出力を記憶
回路15により1フィールド遅延させた映像信号を入力
する。減算回路12はプラス側入力に映像信号入力10
を入力し、マイナス側入力に減算回路13の出力を増幅
回路14によりK倍にした映像信号を入力する。映像信
号出力11は減算回路12より得られる。これより以下
の関係式となる。
Next, the operation of this conventional example will be described. The subtraction circuit 13 has a video signal input 10
, And the video signal obtained by delaying the output of the subtraction circuit 12 by one field by the storage circuit 15 is input to the minus side input. The subtraction circuit 12 supplies the video signal input 10 to the plus side input.
, And a video signal whose output from the subtraction circuit 13 is multiplied by K by the amplifier circuit 14 is input to the minus side input. The video signal output 11 is obtained from the subtraction circuit 12. Thus, the following relational expression is obtained.

【0005】 出力11=入力10−(入力10−出力11′)K =入力10(1−K)+出力11′K ただし、入力11′は1フィールド遅延させた値。入力
10は現在の映像信号であり、出力11′は1フィール
ド前の映像信号であることから、1フィールド前と現在
との映像信号の相関のある信号成分は強調され相関のな
い映像信号が減衰される。
Output 11 = input 10− (input 10−output 11 ′) K = input 10 (1-K) + output 11′K where input 11 ′ is a value delayed by one field. Since the input 10 is the current video signal and the output 11 'is the video signal of one field before, the correlated signal component of the video signal of one field before and the current is emphasized and the uncorrelated video signal is attenuated. Is done.

【0006】[0006]

【発明が解決しようとする課題】前述したように、従来
の場合には、現時点の映像信号のレベルと直前の映像
信号のレベルとの相関を考慮しているだけなので、映像
信号レベルに急激な変化がない部分にエラー信号が紛れ
込んだ場合にはエラー信号を補正することができるが、
例えば、輪郭線を挟んでコントラストなどが大きくステ
ップ状に変化する正常な映像信号の場合にも、直前の信
号レベルとの相関度が小さいので、誤って信号補正さ
れ、本来の正常な信号レベルが減衰され、映像の輪郭線
近辺のにじみやぼやけの原因になるという欠点があっ
た。
As described above, in the case of the conventional example , the current video signal level and the immediately preceding video signal level are used.
Since only the correlation with the signal level is considered,
Error signal is lost in areas where there is no sudden change in signal level
Error signal can be corrected if
For example, a large contrast or other
Even in the case of a normal video signal that changes in a
Signal level is low, so signal
The original normal signal level is attenuated,
It has the disadvantage of causing blurring and blurring in the vicinity.
Was.

【0007】本発明の目的は、前述した欠点を解決する
信号補正回路を提供することある。
An object of the present invention is to provide a <br/> signal correction circuit for solving the disadvantages mentioned above.

【0008】[0008]

【課題を解決するための手段】本発明の信号補正回路の
構成は、N+1時点の信号入力が入力される入力端子
と、前記入力端子に接続されN時点に前記入力端子に入
力された信号を保持する第1の保持回路と、N−1時点
に前記入力端子に入力された信号を保持する第2の保持
回路と、N時点の入力信号とN−1時点の入力信号との
信号を検出出力する第1の差信号検出回路と、N時点
入力信号とN+1時点の入力信号との差信号を検出
する第2の差信号検出回路と、前記第1の差信号検出
回路の差信号出力レベルが、外部から入力される所定の
基準信号入力レベルより大きいか否かを示す第1の比較
信号を出力する第1の比較回路と、前記第2の差信号
出回路の差信号出力レベルが、前記外部から入力される
所定の基準信号入力レベルより大きいか否かを示す第2
比較信号を出力する第2の比較回路と、前記第1及び
第2の比較信号出力を受けて、前記第1及び第2の比較
信号出力が共に、基準信号入力レベルより大きいことを
示す前記第1及び第2の比較回路の信号出力レベルであ
ときに、補正が必要であると判定して、N時点の入力
信号を、N−1時点の入力信号で置き換えるように指示
する制御信号を出力する判定回路と、前記第1の保持回
に保持された前記N時点の入力信号か、前記第2の保
持回路に保持された前記N−1時点の入力信号のいずれ
かを、前記判定回路の制御信号により切り換えて前記第
2の保持回路に入力するようにする切り換えスイッチと
を備え、前記第2の保持回路の保持信号出力を補正され
信号として出力するようにしている。
According to the present invention, there is provided a signal correction circuit comprising: an input terminal to which a signal input at an N + 1 time point is input;
Is connected to the input terminal and enters the input terminal at the time point N.
A first holding circuit for holding the input signal;
Wherein a second holding circuit for holding a signal inputted to the input terminal, a first differential signal detection circuit for detecting an output a difference signal between the input signal and the N-1 time point of the input signal N times to, N out detecting a difference signal between the input signal and the (N + 1) time of the input signal at the time
A second difference signal detection circuit for force, the difference signal output level of said first difference signal detection circuit, first indicates whether larger than a predetermined <br/> reference signal input level inputted from the outside 1 comparison of
A first comparison circuit that outputs a signal and a difference signal output level of the second difference signal detection circuit are input from the outside.
A second indicating whether or not it is greater than a predetermined reference signal input level;
A second comparison circuit for outputting a comparison signal, receiving said first and <br/> second comparison signal output, comparison of the first and second
Check that both signal outputs are higher than the reference signal input level.
Signal output levels of the first and second comparison circuits shown in FIG.
When that, it is determined that correction is necessary, the input of N times
Instruction signal, so replace with the input signal of N-1 time
A determination circuit that outputs a control signal to be performed, and an input signal at the N time held in the first holding circuit or an input signal at the N-1 time held in the second holding circuit.
Or, the switching by the control signal of the decision circuit first
And a changeover switch for inputting the signal to the second holding circuit, wherein the holding signal output of the second holding circuit is corrected.
It is output as the signal.

【0009】[0009]

【実施例】図1は本発明の一実施例の信号補正回路を示
すブロック図である。図1において、本実施例では、映
像信号入力10をレジスタ1に接続し、レジスタ1の出
力を切換えスイッチ9の一方に接続し、切換えスイッチ
9の出力はレジスタ2に接続し、レジスタ2の出力は切
換えスイッチ9の他方に接続し、差検出回路3の入力の
一方にレジスタ1の出力を他方に映像信号入力10を接
続し、差検出回路4の入力の一方にレジスタ2の出力を
他方にレジスタ1の出力を接続し、比較回路5の一方に
差検出回路3の出力を他方に基準レベル信号7を接続
し、比較回路6の一方に差検出回路4の出力を他方に基
準レベル信号7を接続し、判定回路8には比較回路5の
出力と比較回路6の出力を接続し、判定回路8の出力は
切換えスイッチ9の制御入力に接続、レジスタ2の出力
を映像信号出力11としている。
FIG. 1 is a block diagram showing a signal correction circuit according to an embodiment of the present invention. In FIG. 1, in this embodiment, the video signal input 10 is connected to the register 1, the output of the register 1 is connected to one of the changeover switches 9, the output of the changeover switch 9 is connected to the register 2, and the output of the register 2 Is connected to the other end of the changeover switch 9, the output of the register 1 is connected to one of the inputs of the difference detection circuit 3, the video signal input 10 is connected to the other, and the output of the register 2 is connected to one of the inputs of the difference detection circuit 4 to the other. The output of the register 1 is connected, the output of the difference detection circuit 3 is connected to one of the comparison circuits 5 and the reference level signal 7 is connected to the other, and the output of the difference detection circuit 4 is connected to one of the comparison circuits 6 and the reference level signal 7 is connected to the other. The output of the comparison circuit 5 and the output of the comparison circuit 6 are connected to the judgment circuit 8, the output of the judgment circuit 8 is connected to the control input of the changeover switch 9, and the output of the register 2 is used as the video signal output 11. .

【0010】次に、図1の実施例の動作について説明す
る。レジスタ1は、映像信号入力10を入力し、レジス
タ1の出力を切換えスイッチ9の一方に入力する。レジ
スタ2は切換えスイッチ9の出力を入力し、同じ切換え
スイッチ9の他方の入力に出力する。切換えスイッチ9
は、これによりレジスタ2のデータを更新するか、保持
するかを選択する。差検出回路3は一方にレジスタ1の
出力を他方に映像信号入力10を入力し、レジスタ1の
データ量と映像信号入力10のデータ量との差を検出し
出力する。差検出回路4は一方にレジスタ2の出力を他
方にレジスタ1の出力を入力しレジスタ2のデータ量と
レジスタ1のデータ量との差を検出し出力する。
Next, the operation of the embodiment of FIG. 1 will be described. The register 1 receives the video signal input 10 and inputs the output of the register 1 to one of the changeover switches 9. The register 2 receives the output of the changeover switch 9 and outputs it to the other input of the same changeover switch 9. Changeover switch 9
Selects whether to update or hold the data in the register 2 by this. The difference detection circuit 3 receives the output of the register 1 on one side and the video signal input 10 on the other side, detects the difference between the data amount of the register 1 and the data amount of the video signal input 10, and outputs the difference. The difference detection circuit 4 receives the output of the register 2 on one side and the output of the register 1 on the other side, and detects and outputs the difference between the data amount of the register 2 and the data amount of the register 1.

【0011】比較回路5は、差検出回路3で得られたデ
ータ量が基準レベル信号7のデータ量より大きいか小さ
いかを比較し出力する。また、比較回路6は差検出回路
4で得られたデータ量が基準レベル信号7のデータ量よ
り大きいか小さいかを比較し出力する。
The comparison circuit 5 compares whether the data amount obtained by the difference detection circuit 3 is larger or smaller than the data amount of the reference level signal 7 and outputs the result. Further, the comparison circuit 6 compares and outputs whether the data amount obtained by the difference detection circuit 4 is larger or smaller than the data amount of the reference level signal 7.

【0012】判定回路8は比較回路5と比較回路6の出
力が差検出回路3と差検出回路4で得られたデータ量が
両方とも基準レベル信号7のデータ量を超えている場合
制御信号を出力し、切換えスイッチ9によりレジスタ2
の出力側に切り換えてデータを保持する。もし、差検出
回路3と差検出回路4で得られたデータ量が一方だけま
たは両方とも基準レベル信号7のデータ量を超えていな
い場合、制御信号を出力し、切換えスイッチ9によりレ
ジスタ1の出力側に切り換えてレジスタ2のデータを更
新する。
The judgment circuit 8 outputs a control signal when the outputs of the comparison circuits 5 and 6 both exceed the data amount of the reference level signal 7 when the data amount obtained by the difference detection circuit 3 and the difference detection circuit 4 both exceed the data amount. The register 2 is output by the changeover switch 9
Switch to the output side to hold the data. If the data amount obtained by the difference detection circuit 3 and the difference detection circuit 4 does not exceed one or both of the data amounts of the reference level signal 7, a control signal is output, and the output of the register 1 is Side to update the data in the register 2.

【0013】図2を参照して本実施例を具体的に説明す
る。基準信号入力のレベルをVRとしたとき、図中波
形jの映像信号入力10においてA点、B点、C点
信号レベルが、VRに対して次のような関係になってい
る場合、|B点の信号レベルA点の信号レベ
VR、かつ、C点の信号レベルB点
信号レベルVR。
This embodiment will be described in detail with reference to FIG. When the level of the reference signal input 7 was VR, in the video signal input 10 of figure waveform j, A point, B point, the point C
Signal level, if it is the following relationship with respect to VR, | (signal level at the point B) - (signal at the point A level <br/> Le) |> VR and,, | (C point Signal level )( signal level at point B ) | > VR.

【0014】両方ともデータ量が基準レベル信号7を超
えていることになり、判定回路8の出力は図中波形mの
ごとくハイレベルが出力され、切り換えスイッチ9をレ
ジスタ2側に切り換えて図中波形kのレジスタ1の出力
に対し、レジスタ2に保持されているA点のデータを再
びレジスタ2に出力することで図中波形lのレジスタ2
の出力のごとくA点を2度繰り返して出力する。従っ
て、映像信号出力11は図中波形nのようにB点がない
波形となる。
In both cases, the data amount exceeds the reference level signal 7, and the output of the determination circuit 8 is output at a high level as shown by a waveform m in the figure. In response to the output of the register 1 of the waveform k, the data at the point A held in the register 2 is output to the register 2 again.
The point A is output twice as shown in the output of (1). Accordingly, the video signal output 11 has a waveform having no point B as shown by a waveform n in the figure.

【0015】次に、D点、E点、F点が次のような関係
となっている場合、|(E点の信号レベル(D点の
信号レベルVR、かつ、|(F点の信号レベル
(E点の信号レベルVR。
[0015] Next, point D, point E, if the point F is in the following relation, | (signal level at the point E) - (point D
Signal level ) | > VR and | ( signal level at point F )
( Signal level at point E ) | < VR.

【0016】これは、差検出回路4で得られたデータ量
が基準レベル信号7のデータ量を超えているだけなの
で、判定回路8の出力は図中波形mのロウレベルのまま
であり、レジスタ2はレジスタ1の出力をそのまま入力
レジスタ2の出力は図中波形lのごとくD,E,Fと連
続した出力となる。このときの映像信号出力11は図中
波形nのD,E,Fとなり入力と同じ出力となる。
This is because the data amount obtained by the difference detection circuit 4 exceeds the data amount of the reference level signal 7, so that the output of the judgment circuit 8 remains at the low level of the waveform m in FIG. Is the output of the register 1 as it is, and the output of the input register 2 is a continuous output of D, E, and F as shown by the waveform l in the figure. The video signal output 11 at this time becomes D, E, F of the waveform n in the figure, and becomes the same output as the input.

【0017】本発明の実施例では、レジスタへのデータ
取り込みを4fsc(副搬送波の4倍)等にすれば画面
の横方向との相関で信号補正可能であり、1ライン分の
レジスタにすることにより画面の縦方向との相関で信号
補正可能となる。
In the embodiment of the present invention, if data is taken into the register at 4 fsc (four times the subcarrier), the signal can be corrected by correlation with the horizontal direction of the screen. Thus, the signal can be corrected based on the correlation with the vertical direction of the screen.

【0018】また、画面の横方向との相関での信号補正
はアナログの映像信号入力によることも、本発明の他の
実施例となりえるもので、その実施例を図4に示す。図
4において、本実施例では、保持回路としてのサンプル
ホールド回路16,17,差検出回路3,4にオペアン
プ、比較回路5,6にコンパレータを用いることにより
実現が可能であり、基準レベル信号入力もアナログ入力
となる。その他の部分は、図1と同様である。
The signal correction based on the correlation with the horizontal direction of the screen can be another embodiment of the present invention in which an analog video signal is input. This embodiment is shown in FIG. In FIG. 4, this embodiment can be realized by using operational amplifiers for the sample and hold circuits 16 and 17 as the holding circuits, the difference detection circuits 3 and 4, and the comparators for the comparison circuits 5 and 6, and inputting the reference level signal. Also becomes an analog input. Other parts are the same as those in FIG.

【0019】[0019]

【発明の効果】以上説明したように、本発明は、現在の
映像信号に対し前後の信号の差を比較することで、信号
の流れに対し異常なパルスを検出し除去するようにした
ものであり、そのため異常信号が完全に除去でき視覚画
質が上がり見やすくなり、また異常信号以外のデータは
そのまま出力されるので画像の再現性が良いという効果
がある。
As described above, according to the present invention, an abnormal pulse in a signal flow is detected and removed by comparing a difference between a current signal and a previous signal. There is an effect that the abnormal signal can be completely removed, the visual image quality can be improved and the image can be easily viewed, and since the data other than the abnormal signal is output as it is, the reproducibility of the image is good.

【0020】なお、図1,図4の基準レベル信号7で外
部より信号補正できるレベルを設定できるため、組み込
まれるシステムに応じた効果が得られるという利点も持
つ。
Since the level at which the signal can be corrected from the outside can be set by the reference level signal 7 shown in FIGS. 1 and 4, there is an advantage that an effect corresponding to the system to be incorporated can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の信号補正回路を示すブロッ
ク図である。
FIG. 1 is a block diagram showing a signal correction circuit according to one embodiment of the present invention.

【図2】図1の信号補正回路を示すタイミング図であ
る。
FIG. 2 is a timing chart illustrating the signal correction circuit of FIG. 1;

【図3】従来の信号補正回路を示すブロック図である。FIG. 3 is a block diagram showing a conventional signal correction circuit.

【図4】本発明の他の実施例の信号補正回路を示すブロ
ック図である。
FIG. 4 is a block diagram showing a signal correction circuit according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,2 シフトレジスタ 3,4 差検出回路 5,6 比較回路 7 基準レベル信号 8 判定回路 9 切り換えスイッチ 10 映像信号入力 11 映像信号出力 12,13 減算回路 14 増幅回路 15 記憶回路 16,17 サンプルホールド回路 1, 2 shift register 3, 4 difference detection circuit 5, 6 comparison circuit 7 reference level signal 8 determination circuit 9 changeover switch 10 video signal input 11 video signal output 12, 13 subtraction circuit 14 amplification circuit 15 storage circuit 16, 17 sample hold circuit

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G11B 20/02 G11B 20/24 H04N 5/21 H04N 5/93Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) G11B 20/02 G11B 20/24 H04N 5/21 H04N 5/93

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 N+1時点の信号入力入力される入力
端子と、前記入力端子に接続されN時点に前記入力端子
に入力された信号を保持する第1の保持回路と、N−1
時点に前記入力端子に入力された信号を保持する第2の
保持回路と、前記N時点に前記入力端子に入力された
号と前記N−1時点に前記入力端子に入力された信号と
の差信号を検出出力する第1の差信号検出回路と、前記
N時点に前記入力端子に入力された信号と前記N+1時
に前記入力端子に入力された信号との差信号を検出
する第2の差信号検出回路と、前記第1の差信号検出
回路の差信号出力レベルが、外部から入力される所定の
基準信号入力レベルより大きいか否かを示す第1の比較
信号を出力する第1の比較回路と、前記第2の差信号
出回路の差信号出力レベルが、前記外部から入力される
所定の基準信号入力レベルより大きいか否かを示す第2
比較信号を出力する第2の比較回路と、前記第1及び
第2の比較信号出力を受けて、前記第1及び第2の比較
信号出力が共に、基準信号入力レベルより大きいことを
示す前記第1及び第2の比較回路の信号出力レベルであ
ときに、補正が必要であると判定して、前記N時点
前記入力端子から入力された信号を、前記N−1時点に
前記入力端子に入力された信号で置き換えるように指示
する制御信号を出力する判定回路と、前記第1の保持回
に保持された前記N時点の入力信号か、前記第2の保
持回路に保持された前記N−1時点の入力信号のいずれ
かを、前記判定回路の制御信号により切り換えて前記第
2の保持回路に入力するようにする切り換えスイッチと
を備え、前記第2の保持回路の保持信号出力を補正され
信号として出力するようにしたことを特徴とする信号
補正回路。
1. A input terminal of N + 1 time signal input is input, the input terminal connected to N times said input terminal
, A first holding circuit for holding a signal input to
A second holding circuit for holding a signal input to the input terminal at a time; a signal input to the input terminal at the time N and a signal input to the input terminal at the time N-1; signal and the first difference signal detection circuit for detecting an output a difference signal, detecting a difference signal between said signal input to the input terminal to the N time N + 1 when the signal input to the input terminal Out
A second difference signal detection circuit for force, the difference signal output level of said first difference signal detection circuit, first indicates whether larger than a predetermined <br/> reference signal input level inputted from the outside 1 comparison
A first comparison circuit that outputs a signal and a difference signal output level of the second difference signal detection circuit are input from the outside.
A second indicating whether or not it is greater than a predetermined reference signal input level;
A second comparison circuit for outputting a comparison signal, receiving said first and <br/> second comparison signal output, comparison of the first and second
Check that both signal outputs are higher than the reference signal input level.
Signal output levels of the first and second comparison circuits shown in FIG.
When that, it is determined that correction is necessary, the N time
The signal input from the input terminal is converted to the N-1 time point.
Instructed to replace at the signal inputted to the input terminal
A determination circuit that outputs a control signal to be performed, and an input signal at the N time held in the first holding circuit or an input signal at the N-1 time held in the second holding circuit.
Or, the switching by the control signal of the decision circuit first
And a changeover switch for inputting the signal to the second holding circuit, wherein the holding signal output of the second holding circuit is corrected.
Signal correction circuit, characterized in that the output as a signal.
【請求項2】 第1,第2の保持回路が、いずれもレジ
スタからなる請求項1に記載の信号補正回路。
2. The signal correction circuit according to claim 1, wherein each of the first and second holding circuits comprises a register.
【請求項3】 第1,第2の保持回路が、いずれもサン
プルホールド回路であり、第1,第2の差検出回路がい
ずれもオペレーションアンプであり、第1,第2の比較
回路がいずれもコンパレータである請求項1に記載の信
号補正回路。
3. The first and second holding circuits are both sample and hold circuits, the first and second difference detection circuits are both operation amplifiers, and the first and second comparison circuits are both. 2. The signal correction circuit according to claim 1, wherein the signal correction circuit is a comparator.
JP4209894A 1992-08-06 1992-08-06 Signal correction circuit Expired - Fee Related JP2798562B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4209894A JP2798562B2 (en) 1992-08-06 1992-08-06 Signal correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4209894A JP2798562B2 (en) 1992-08-06 1992-08-06 Signal correction circuit

Publications (2)

Publication Number Publication Date
JPH0660540A JPH0660540A (en) 1994-03-04
JP2798562B2 true JP2798562B2 (en) 1998-09-17

Family

ID=16580412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4209894A Expired - Fee Related JP2798562B2 (en) 1992-08-06 1992-08-06 Signal correction circuit

Country Status (1)

Country Link
JP (1) JP2798562B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3434717B2 (en) 1998-11-12 2003-08-11 株式会社村上開明堂 Drive device for EC panel for rearview mirror
JP3720653B2 (en) 1999-10-06 2005-11-30 株式会社村上開明堂 Automatic anti-glare mirror

Also Published As

Publication number Publication date
JPH0660540A (en) 1994-03-04

Similar Documents

Publication Publication Date Title
US5400083A (en) Noise reduction apparatus for video signal
JPH04271669A (en) Gradation corrector
KR910013858A (en) Contour correction circuit and method
JPS63157574A (en) Noise reducing circuit
KR930003177B1 (en) Digital domb filter
JP2798562B2 (en) Signal correction circuit
JP2938090B2 (en) Motion adaptive processor
JP2937339B2 (en) Motion adaptive processor
JP2812271B2 (en) Video non-additive mixing device
JPH06197244A (en) Image noise correcting method
JPH06311392A (en) Method and device for correcting picture
JP2862700B2 (en) Motion detection device
JP3040251B2 (en) Motion detection circuit
KR0162587B1 (en) Device for diminishing noise of brightness signal using correlationship of color signal
KR100225582B1 (en) Tv signal peaking circuit
EP0492462A2 (en) Waveform detecting circuit
JPS58123284A (en) Compensating circuit for still picture signal
JPH02306776A (en) Commercial power supply frequency flicker elimination circuit in image pickup device
JP2940264B2 (en) Television receiver
JP3077163B2 (en) Circuit for removing waveform distortion components
JP2523676B2 (en) Noise reduction device
JPH0712195B2 (en) Contour correction device
JPH06303465A (en) Image flicker correcting circuit
JPH07222037A (en) Video signal processing circuit
JPH02165780A (en) Contour enhancing circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980609

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070703

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080703

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090703

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees