JP2794964B2 - 制御信号発生回路 - Google Patents
制御信号発生回路Info
- Publication number
- JP2794964B2 JP2794964B2 JP3031263A JP3126391A JP2794964B2 JP 2794964 B2 JP2794964 B2 JP 2794964B2 JP 3031263 A JP3031263 A JP 3031263A JP 3126391 A JP3126391 A JP 3126391A JP 2794964 B2 JP2794964 B2 JP 2794964B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- area
- control signal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 15
- 239000013256 coordination polymer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3809—Amplitude regulation arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
し、特に2の(2n+3)乗QAMディジタル直交振幅
変調波(nは自然数)を復調装置により復調した後に、
受信レベル変動等により生ずるアナログベースバンド信
号のレベル変動を制御する自動利得制御回路の制御信号
発生回路に関する。
る通信においては、受信レベルの変動等による復調後の
アナログベースバンド信号のレベルの変動を除去するた
めに、自動利得制御回路を用いている。
ープ系はPチャネル,Qチャネルそれぞれについて、図
3(a)のブロック図に示すように、自動利得制御回路
24,A/D変換器25,後述する判定信号DIと誤差
信号EIとを入力してループを形成する制御信号CIを
出力する制御信号発生回路27から構成される。この制
御信号発生回路27の構成を図3(b)に示すがこの構
成の説明を後述する図4の説明図も併用して説明する。
今128QAM(2 (2n+3) のn=3に相当する変調の信
号点配置図4でPチャネル軸に投影される信号点および
Qチャネル軸に投影される各信号点はそれぞれDP1〜
DP4の4値と誤差信号EPおよびそれぞれDQ1〜D
Q4の4値と誤差信号EQで表現される。このDP1〜
DP4およびEPを入力して後述する、図4のA領域
(最も外側の8個の信号点ライン)の外側にあるかB領
域(最も内側の12個の信号点ライン)のさらに内側に
あるかを判定する判定信号と誤差信号とを出力する同相
制御信号発生回路14と前述と同じ作用でDQ1〜DQ
4の4値とEQを入力して判定信号と誤差信号を出力す
る直交制御信号発生回路17を備えている。さらにAN
D回路18,19はこの判定信号の”1”とクロック信
号”1”,”0”の繰返し周期信号とを入力し両者が”
1””1”の場合にすなわちクロックの信号周期信号が
出力される。フリップフロップ回路20,21は誤差信
号ERとAND18,19とを入力して最終的に自動利
得制御(AGC)ループを接とするか断とするかを制御
している。ここでPチャネル軸とQチャネル軸とは独立
に(無関係に)AGCループの接または断を制御してい
た。
2の復調後のアナログベースバンド信号SIは、自動利
得制御回路24により、レベルの変動を除去された後
に、A/D変換器25に入力され標本量子化される。こ
のA/D変換器25の出力信号は、識別器26に入力さ
れて識別される。識別器26より出力される識別後のデ
ータ信号に含まれる信号点のレベルを示す識別信号DI
及び誤差信号EIを用いて制御信号発生回路27により
制御信号CIが生成され、このCIにより自動利得制御
回路24の出力レベルが制御される。
AMでPチャネルの場合を例にとると、制御信号発生回
路27は識別器26により出力される識別信号DI1〜
DI4及び各信号点の誤差信号EIを用いて例えば図4
のAライン上の最外側の8個およびBライン上の最内側
の12個の信号点が実際に図4の領域A,B,Cのどの
領域にあるかを判定している。ここで領域A,B,Cは
図4のPチャネル軸に投影される信号点の場合に最も外
側の複数の基準信号点よりさらに外側にある領域A、お
よび最も内側の複数の基準信号点よりさらに内側にある
領域B、および領域AとBとの中間の領域Cとに分けて
いる。信号点が領域A内ならば制御信号CIとして”
1”レベル、領域B内ならば制御信号CIとして”0”
レベルを出力し、領域C内ならば1タイムスロット前の
CIの値をそのまま保持する。制御信号CIが”1”レ
ベルとなる割合が多い時には、自動利得制御回路24の
利得を下げ、逆にCIが”0”レベルとなる割合が多い
時には利得を上げるという操作を行い基準信号点に収束
するように制御する。一方、図4に示すようにB領域の
ライン上のPチャネルに投影される信号点は12個であ
り、A領域のライン上のPチャネルに投影される信号点
は8個であるような場合には、制御信号CIのA領域に
ある場合の”1”レベルとB領域にある場合の”0”レ
ベルとの割合を同じ割合とすると、8対12の比の割合
で自動利得レベルが確率的にずれる可能性がある。
準信号点と最も内側の基準信号点の個数がほぼ同じであ
るとして、制御系の発散状態からの引き込み特性を良く
するために最も外側の基準信号点よりさらに外側の領域
A内及び最も内側の基準信号点よりさらに内側の領域B
内に来る信号点の情報のみを用いていた。
り、隣同士の信号点において、外側の基準信号点と内側
の基準信号点のどちらからずれて来た信号であるか不確
かな領域C内の信号点の情報は用いていない。
ルと同様に図4の横軸のQチャネルを領域A,B,Cに
分割して最も外側のA領域と最も内側のB領域にある情
報が同じ割合になるように引き込み動作を行っていた。
号発生回路においては、最も外側の信号点と最も内側の
信号点との制御信号が従来例のように例えば12対8に
なるように制御しているので、最も外側の基準信号点と
最も内側の基準信号点の数が異なるような直交振幅変調
方式の自動利得制御においては、引き込み動作が不安定
となる欠点を有する。したがって自動利得制御系が発散
して制御信号がランダムな状態から引き込む際に動作が
不安定となる欠点があった。
(nは自然数)方式の場合においても、アナログベース
バンド信号の自動利得制御回路の安定した制御を行うこ
とができる制御信号発生回路を提供することにある。
路は、2の(2n+3)乗のQAMディジタル信号(n
は自然数)を復調して得られる同相成分のPチャネルア
ナログベースバンド信号と直交成分のQチャネルアナロ
グベースバンド信号のそれぞれのレベルを入力し各基準
信号点に合致するように、この入力レベル変動を除去す
る自動利得制御ループ内に構成された制御信号発生回路
において、前記QAMディジタル信号の信号点のうちP
(又はQ)チャネル軸に投影される最も外側のM(Mは
自然数)個の基準信号点配列よりさらに外側にある領域
A、P(又はQ)チャネル軸に投影される最も内側の基
準信号点よりさらに内側にある領域B、前記領域Aと領
域Bとの間に位置する領域Cに分け、最も外側の信号点
および最も内側の信号点が前記領域A,Bに属している
場合に第1の判定信号を出力する同相側制御信号発生回
路と、前記QAMディジタル信号の基準信号点をQ(又
はP)チャネル軸に投影して得られる信号点のうち前記
領域Aに接する(最も外側の)M個の信号点を投影して
得られる信号を含む領域Dと前記D領域以外の領域Eと
に分け、信号点が前記領域Dに属している場合に第2の
判定信号を出力する直交側有効領域判定回路と、前記第
1および第2の判定信号およびクロックを入力して前記
第1および第2の判定信号がともに有効である場合にク
ロックを出力する論理積回路とを有する。
Aに接する基準信号点の数と内側の領域Bに接する基準
信号点の数が異なるような信号点配置において、例えば
Pチャネル側の制御信号を生成する場合に、直交するQ
チャネル側のデータ信号及び誤差信号を用いて、直交す
るQチャネル側のデータ信号及び誤差信号を用いて、領
域D内の信号点の情報のみを有効とするように制限する
ことにより、制御が収束した時の制御信号の出力を”
1”と”0”の割合が等しくなるようにすることができ
る。これによって2の(2n+3)乗QAM(nは自然
数)のような信号点配置の変調方式においても自動利得
制御回路の安定した制御を行うことができる。
る。
2は本実施例の信号点配置と領域との関係を示す説明図
である。図1において、1,2,3,4,5はPチャネ
ルデータ信号DP1,DP2,DP3,DP4及びPチ
ャネル誤差信号EPの入力端子、6,7,8,9,10
はQチャネルデータ信号DQ1,DQ2,DQ3,DQ
4及びQチャネル誤差信号EQの入力端子、11はクロ
ック入力端子、12はPチャネル制御信号CPの出力端
子、13はQチャネル制御信号CQの出力端子である。
また、14,15はそれぞれPチャネル側またはQチャ
ネル側のデータ信号と誤差信号とを用いて同相側の制御
信号及び同相側誤差信号を発生する同相側制御信号発生
回路、16,17はPチャネルまたはQチャネルのデー
タ信号と誤差信号とを用いて、直交側有効領域判定信号
を発生する直交側有効領域判定回路、18,19は論理
積回路、20,21はフリップフロップ回路である。
御信号発生回路14は、入力されたPチャネル信号DP
1〜DP4及び、Pチャネル誤差信号EPにより、その
信号点が図2の領域A,B,Cのいずれの領域にあるか
を判定し、同相側の有効領域である領域A内及びB内の
場合に同相側有効領域判定信号DRとして“1”レベル
を出力し、領域C内の場合に同相側有効領域判定信号D
Rとして“0”レベルを出力する。同時に、領域A内の
場合に同相側の誤差信号ERとして“1”レベルを出力
し領域B内の場合に同相側誤差信号として“0”レベル
を出力する。
号点について図2の横軸であるQチャネルに投影される
信号点の領域についても判定を行っている。ここで横軸
のQチャネルの領域は、Pチャネルの最も外側の信号点
数8個と同じ信号点数8個の領域Dと、領域Dの外側の
領域Eとの2種類に分割している。直交側有効領域判定
回路17は、入力されたQチャネルデータ信号DQ1〜
DQ4及びQチャネル誤差信号EQにより、その信号点
が図2の横軸の領域を指定する領域D,Eのいずれの領
域にあるかを判定し、直交側の有効領域である領域D内
の場合に直交側有効領域判定信号として”1”レベルを
出力し、領域内の場合に直交側領域判定信号として”
0”レベルを出力する。従って信号点が領域Aと領域D
の両方に属する場合、(A,Dの積集合)及び領域Bと
領域Dの両方に属する場合(B,Dの積集合)に論理積
回路18よりクロックが出力され、フリップフロップ回
路20より同相側の制御信号が、Pチャネル制御信号C
Pとして出力される。すなわち、信号点が領域Aと領域
Dに有る場合に、CPは”1”レベルとなり、領域Bと
領域D内にある場合にCPは”0”レベルとなる。ま
た、領域A,Dの積集合、B,Dの積集合のいずれにも
含まれない場合には、CPは1タイムスロット前の状態
を保持する。なお、信号点が領域C内に来た場合に、同
相側制御信号発生回路14より出力される同相側の制御
信号はフリップフロップ回路20より出力されないた
め、任意の値を取り得るので、例えば”0”を出力して
おく。ここで図2を見ればわかるように、領域A,Dの
積集合及び領域B,Dの積集合及び領域B,Dの積集合
に接する基準信号点の数は、領域BについてQ軸に投影
する信号点を領域Dに制限しているので8個となる。こ
の場合にE領域の左側2個と右側2個は領域外として制
御されないように見えるが、P軸に投影する信号点につ
いても同様に領域Dに制限して8個の信号点を対象とし
ているので、このP軸に投影する信号点の領域の方に前
述したE領域の左側2個と右側2個が含まれることにな
り、結果的にP軸に投影される信号点数とQ軸に投影さ
れる信号点数の両方を積集合することにより全信号点を
カバーできるのみならず、従来例のような外側の8個と
内側の12個のアンバランスな信号点配置の場合にも、
ともに16個(8+8)であり、制御が収束した時に出
力されるCPの値は”1”と”0”の割合が等しくな
る。同様にしてQチャネル側の制御信号についても同相
側及び直交側のデータ信号、誤差信号により信号点の含
まれる領域を判定し、有効領域内に来た信号点の情報の
みを用いてCQを生成する。したがって制御が収束した
時に出力されるCQの値は”1”と”0”の割合が等し
くなる。
て、本実施例では信号点列の中心を対称とする内側の8
個の信号点を含む領域を領域Dとし、それ以外を領域E
としているが、領域Dとして、例えば両側から4個ずつ
合計8個の信号点を含むような領域であるとか、あるい
は、とびとびの領域で領域内に合計8個の信号点を含む
ような領域と定め、その領域D以外を領域Eとしても本
実施例と同様の効果が得られる。
生回路によれば、Pチャネル側の領域A又はBとQチャ
ネル側の領域Dの積集合となる領域を有効領域としてこ
の有効領域内に来る信号の情報のみを用いて制御信号を
生成することにより、2の(2n+3)乗QAM(nは
自然数)のような信号点配置の変調方式においても、制
御信号の“1”と“0”レベルの割合が等しくなるよう
にすることができる。したがって制御が発散して制御信
号がランダムな状態から収束する際に安定な制御を行う
制御信号発生回路を提供できる効果がある。
ロック図である。
Claims (2)
- 【請求項1】 2の(2n+3)乗のQAMディジタル
信号(nは自然数)を復調して得られる同相成分のPチ
ャネルアナログベースバンド信号と直交成分のQチャネ
ルアナログベースバンド信号のそれぞれのレベルを入力
し各基準信号点に合致するように、この入力レベル変動
を除去する自動利得制御ループ内に構成された制御信号
発生回路において、前記QAMディジタル信号の信号点
のうちP(又はQ)チャネル軸に投影される最も外側の
M(Mは自然数)個の基準信号点配列よりさらに外側に
ある領域A、P(又はQ)チャネル軸に投影される最も
内側の基準信号点よりさらに内側にある領域B、前記領
域Aと領域Bとの間に位置する領域Cに分け、最も外側
の信号点および最も内側の信号点が前記領域A,Bに属
している場合に第1の判定信号を出力する同相側制御信
号発生回路と、前記QAMディジタル信号の基準信号点
をQ(又はP)チャネル軸に投影して得られる信号点の
うち前記領域Aに接する(最も外側の)M個の信号点を
投影して得られる信号を含む領域Dと前記D領域以外の
領域Eとに分け、信号点が前記領域Dに属している場合
に第2の判定信号を出力する直交側有効領域判定回路
と、前記第1および第2の判定信号およびクロックを入
力して前記第1および第2の判定信号がともに有効であ
る場合にクロックを出力する論理積回路とを有すること
を特徴とする制御信号発生回路。 - 【請求項2】 Pチャネル用およびQチャネル用の前記
同相側制御信号発生回路の出力する各信号点の誤差信号
と前記Pチャネル用およびQチャネル用の論理積回路の
出力クロックとをそれぞれ入力してPチャネル用および
Qチャネル用の自動利得制御信号をそれぞれ出力するフ
リップフロップを有することを特徴とする請求項1記載
の制御信号発生回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3031263A JP2794964B2 (ja) | 1991-02-27 | 1991-02-27 | 制御信号発生回路 |
EP92103263A EP0501448B1 (en) | 1991-02-27 | 1992-02-26 | Gain control circuitry and method for QAM demodulator |
US07/841,820 US5347569A (en) | 1991-02-27 | 1992-02-26 | Gain control circuitry for QAM demodulator |
DE69233056T DE69233056T2 (de) | 1991-02-27 | 1992-02-26 | Schaltung und Verfahren zur Verstärkungsreglung für QAM-Demodulator |
CA002061928A CA2061928C (en) | 1991-02-27 | 1992-02-26 | Gain control circuitry for quadrature amplitude modulation demodulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3031263A JP2794964B2 (ja) | 1991-02-27 | 1991-02-27 | 制御信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04271551A JPH04271551A (ja) | 1992-09-28 |
JP2794964B2 true JP2794964B2 (ja) | 1998-09-10 |
Family
ID=12326460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3031263A Expired - Lifetime JP2794964B2 (ja) | 1991-02-27 | 1991-02-27 | 制御信号発生回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5347569A (ja) |
EP (1) | EP0501448B1 (ja) |
JP (1) | JP2794964B2 (ja) |
CA (1) | CA2061928C (ja) |
DE (1) | DE69233056T2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2911773B2 (ja) * | 1994-03-18 | 1999-06-23 | 富士通株式会社 | ディジタル多重無線受信装置 |
KR0129577B1 (ko) * | 1994-04-30 | 1998-04-10 | 배순훈 | 32-직각진폭변조방식을 이용하는 영상수신시스템에서 개선된 메트릭 계산방법 |
ZA965340B (en) | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
AUPN455695A0 (en) * | 1995-08-01 | 1995-08-24 | Canon Kabushiki Kaisha | Qam spread spectrum demodulation system |
US5898737A (en) * | 1995-10-16 | 1999-04-27 | Lockheed Martin Corporation | Adaptive digital symbol recovery for amplitude phased keyed digital communication systems |
US6154503A (en) * | 1996-06-07 | 2000-11-28 | Sharp Kk Corporation | Automatic gain control system that responds to baseband signal distortion |
DE19920999B4 (de) * | 1998-05-09 | 2005-06-30 | Lg Electronics Inc. | Verfahren und Vorrichtung zum Empfangen eines digitalen Videosignals |
JPH11331291A (ja) * | 1998-05-20 | 1999-11-30 | Nec Corp | 自動利得制御方法および自動利得制御を備えた復調装置 |
KR100504525B1 (ko) * | 1998-05-21 | 2005-09-26 | 엘지전자 주식회사 | 직교 주파수 분할 다중 시스템의 채널 상태 정보 발생 회로 |
US7106810B2 (en) | 1999-10-07 | 2006-09-12 | Matthew James Collins | Method and apparatus for a demodulator circuit |
US7149259B1 (en) | 1999-11-23 | 2006-12-12 | Thomson Licensing | Center of gravity control for hierarchical QAM transmission systems |
IT1317976B1 (it) * | 2000-06-16 | 2003-07-21 | Siemens Inf & Comm Networks | Metodo e sistema di trasmissione e ricezione alle microonde di segnaliad ampia dinamica di livello nell'inviluppo di modulazione |
MX2007011602A (es) * | 2005-03-24 | 2007-11-22 | Thomson Licensing | Deteccion de distorsion de senal no lineal con el uso de multiples fuentes de medicion de la tasa senal a ruido. |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4703282A (en) * | 1985-06-29 | 1987-10-27 | Nec Corporation | Digital demodulation system |
US4683578A (en) * | 1985-07-05 | 1987-07-28 | Paradyne Corporation | Automatic gain control using the extreme points of a constellation |
NL190886C (nl) * | 1986-05-19 | 1994-10-03 | Nippon Telegraph & Telephone | Digitaal signaaldemodulatiesysteem. |
JPH084245B2 (ja) * | 1986-11-07 | 1996-01-17 | 日本電信電話株式会社 | 多値識別方式 |
CA1278610C (en) * | 1987-09-21 | 1991-01-02 | Eisaku Sasaki | Stepped square-qam demodulator utilizing all signal points to generate control signals |
JPH0693706B2 (ja) * | 1987-10-14 | 1994-11-16 | 日本電気株式会社 | アナログ−ディジタル変換器 |
-
1991
- 1991-02-27 JP JP3031263A patent/JP2794964B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-26 US US07/841,820 patent/US5347569A/en not_active Expired - Lifetime
- 1992-02-26 CA CA002061928A patent/CA2061928C/en not_active Expired - Lifetime
- 1992-02-26 DE DE69233056T patent/DE69233056T2/de not_active Expired - Lifetime
- 1992-02-26 EP EP92103263A patent/EP0501448B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5347569A (en) | 1994-09-13 |
EP0501448A2 (en) | 1992-09-02 |
DE69233056D1 (de) | 2003-06-18 |
EP0501448A3 (en) | 1993-04-14 |
JPH04271551A (ja) | 1992-09-28 |
CA2061928A1 (en) | 1992-08-28 |
EP0501448B1 (en) | 2003-05-14 |
CA2061928C (en) | 1997-03-18 |
DE69233056T2 (de) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2794964B2 (ja) | 制御信号発生回路 | |
US4687999A (en) | Circuit for recovering the carrier wave in digital transmission systems | |
JP3455934B2 (ja) | 変調器 | |
JPH1188456A (ja) | 複素信号を処理する方法、および処理するための装置 | |
JPH02131031A (ja) | 復調装置 | |
JPS59169256A (ja) | 自動利得制御回路 | |
EP0118119A2 (en) | Timing synchronizing circuit | |
JPH08265143A (ja) | キャリア再生回路 | |
US4455663A (en) | Full duplex modems and synchronizing methods and apparatus therefor | |
JPH0136745B2 (ja) | ||
JPH0621992A (ja) | 復調器 | |
US5515400A (en) | Method for arranging signal points in a quadrature amplitude modulation/demodulation system | |
US4757266A (en) | Demodulation system capable of establishing synchronization in a transient state | |
JP2595961B2 (ja) | デイジタル変復調システム | |
US5809084A (en) | Data receiving in a digital mobile communication | |
JP3610356B2 (ja) | 無線通信装置とその直交振幅復調回路 | |
JP2587432B2 (ja) | 有効領域判定信号検出回路 | |
JP2806825B2 (ja) | 復調装置 | |
US6389081B1 (en) | Signal transmission equipment | |
JP2701280B2 (ja) | 有効領域判定信号発生回路 | |
JPH0748677B2 (ja) | 等化器 | |
JPH0691563B2 (ja) | 有効領域判定信号発生回路 | |
JP2958612B2 (ja) | 多値qam復調装置 | |
JP2871172B2 (ja) | 復調装置 | |
JP2932775B2 (ja) | 復調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110626 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110626 Year of fee payment: 13 |