JP2784007B2 - パケット交換装置 - Google Patents
パケット交換装置Info
- Publication number
- JP2784007B2 JP2784007B2 JP17414388A JP17414388A JP2784007B2 JP 2784007 B2 JP2784007 B2 JP 2784007B2 JP 17414388 A JP17414388 A JP 17414388A JP 17414388 A JP17414388 A JP 17414388A JP 2784007 B2 JP2784007 B2 JP 2784007B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- packet
- counter
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔概要〕 入力パケットをｎ（ｎ＞１）本の出力線路のいずれか
に出力するパケット交換装置に関し、 パケット番号と出力線路とが一対一に拘束されずに種
々の出力線路を選択することができるようにすることを
目的とし、 メモリにおいてパケット番号に対応した各アドレス
に、該出力線路間を遷移するための閾値を記憶し、各パ
ケット番号が入力される度にカウントするように各アド
レスに対応して設けられたカウンタのカウント値とを比
較して出力線路数に対応した出力可否信号を発生し、該
閾値と該カウント値が一致した時、該出力可否信号を出
力可能信号として入力パケットを対応する出力線路に出
力するように構成するか、又は更に、メモリに出力先指
定符号をパケット番号に対応した各アドレスに記憶して
おき、これらの出力先指定符号をやはりメモリに記憶し
た閾値により選択して出力線路を選択するように構成す
る。
に出力するパケット交換装置に関し、 パケット番号と出力線路とが一対一に拘束されずに種
々の出力線路を選択することができるようにすることを
目的とし、 メモリにおいてパケット番号に対応した各アドレス
に、該出力線路間を遷移するための閾値を記憶し、各パ
ケット番号が入力される度にカウントするように各アド
レスに対応して設けられたカウンタのカウント値とを比
較して出力線路数に対応した出力可否信号を発生し、該
閾値と該カウント値が一致した時、該出力可否信号を出
力可能信号として入力パケットを対応する出力線路に出
力するように構成するか、又は更に、メモリに出力先指
定符号をパケット番号に対応した各アドレスに記憶して
おき、これらの出力先指定符号をやはりメモリに記憶し
た閾値により選択して出力線路を選択するように構成す
る。
本発明は、パケット交換装置に関し、特に入力パケッ
トをｎ（ｎ＞１）本の出力線路のいずれかに出力するパ
ケット交換装置に関するものである。
トをｎ（ｎ＞１）本の出力線路のいずれかに出力するパ
ケット交換装置に関するものである。
ネットワークにおけるパケットデータの伝送は、ネッ
トワークを構成する各伝送装置において入力側にパケッ
ト交換装置を設け、一つの入力から複数の出力に振り分
けることが要求される。
トワークを構成する各伝送装置において入力側にパケッ
ト交換装置を設け、一つの入力から複数の出力に振り分
けることが要求される。
第12図には、従来から用いられているパケット交換装
置の一例がブロック図で示されており、１は入力パケッ
トの番号を解析するパケット番号識別部、10はパケット
番号識別部で得られるパケット番号に対する出力先（線
路）を記憶したメモリ、５はメモリ10の出力によって出
力線路を切替選択する出力選択部、そして20は識別部
１、メモリ10及び選択部５の制御部である。
置の一例がブロック図で示されており、１は入力パケッ
トの番号を解析するパケット番号識別部、10はパケット
番号識別部で得られるパケット番号に対する出力先（線
路）を記憶したメモリ、５はメモリ10の出力によって出
力線路を切替選択する出力選択部、そして20は識別部
１、メモリ10及び選択部５の制御部である。
この従来例の動作を第13図に示されている動作タイム
チャートに基づいて説明すると、入力パケット（ａ）の
番号“0"をパケット番号識別部１で識別してそのパケッ
ト番号“0"をメモリ10に送る。メモリ10では、このパケ
ット番号“0"をアドレスとして該アドレス“0"に対応す
るメモリ内容で指定される出力の指定符号（ｂ）を出
力選択部５に送る。出力選択部５では、この指定符号
（ｂ）に従ってパケット番号識別部１からのパケット番
号“0"のデータを、指定された出力線路（ｃ）に出力
として出力するように切替選択を行う。
チャートに基づいて説明すると、入力パケット（ａ）の
番号“0"をパケット番号識別部１で識別してそのパケッ
ト番号“0"をメモリ10に送る。メモリ10では、このパケ
ット番号“0"をアドレスとして該アドレス“0"に対応す
るメモリ内容で指定される出力の指定符号（ｂ）を出
力選択部５に送る。出力選択部５では、この指定符号
（ｂ）に従ってパケット番号識別部１からのパケット番
号“0"のデータを、指定された出力線路（ｃ）に出力
として出力するように切替選択を行う。
このような従来例では、回線信号を基本とした回線設
定を、パケットのように不連続な信号に対しても同様に
行っている。
定を、パケットのように不連続な信号に対しても同様に
行っている。
従って、同一のパケット番号を持つパケットデータは
一つのパスしか持たないため、そのパケットに出力線路
を設定する場合、そのデータ量を収容できるスペース
（回線容量）を確保する必要があり、確保できない場合
には、遅延や呼損を生じるという問題点があった。
一つのパスしか持たないため、そのパケットに出力線路
を設定する場合、そのデータ量を収容できるスペース
（回線容量）を確保する必要があり、確保できない場合
には、遅延や呼損を生じるという問題点があった。
また、このようにパケット番号に対応して一義的に出
力線路が決まってしまうことに伴い、その出力線路を変
更しようとすると、第13図の点線より右側に示す如く、
メモリ10の例えばアドレス“0"を出力から出力に変
更して出力（ｄ）に出力として送出するように制御部
20がメモリ10を変更する必要があった。
力線路が決まってしまうことに伴い、その出力線路を変
更しようとすると、第13図の点線より右側に示す如く、
メモリ10の例えばアドレス“0"を出力から出力に変
更して出力（ｄ）に出力として送出するように制御部
20がメモリ10を変更する必要があった。
従って、本発明は、入力パケットをｎ（ｎ＞１）本の
出力線路のいずれかに出力するパケット交換装置におい
て、パケット番号と出力線路とが一対一に拘束されずに
種々の出力線路を選択することができるようにすること
を目的とする。
出力線路のいずれかに出力するパケット交換装置におい
て、パケット番号と出力線路とが一対一に拘束されずに
種々の出力線路を選択することができるようにすること
を目的とする。
上記の目的を達成するため、第１の本発明に係るパケ
ット交換装置では、第１図に原理的に示すように、パケ
ット番号識別部１と、該パケット番号に対応した各アド
レスに、該出力線路間を遷移するための閾値をｎ−１個
分記憶したメモリ２と、各パケット番号が入力される度
にカウントするように各アドレスに対応して設けられた
カウンタ３と、該メモリ２の各閾値と該カウンタ３の各
カウント値とを比較してｎ個の出力可否信号を発生し、
該閾値と該カウント値が一致した時、該出力可否信号を
出力可能信号として出力する比較部４と、該出力可能信
号により入力パケットを対応する出力線路に出力する出
力選択部５とを備えている。
ット交換装置では、第１図に原理的に示すように、パケ
ット番号識別部１と、該パケット番号に対応した各アド
レスに、該出力線路間を遷移するための閾値をｎ−１個
分記憶したメモリ２と、各パケット番号が入力される度
にカウントするように各アドレスに対応して設けられた
カウンタ３と、該メモリ２の各閾値と該カウンタ３の各
カウント値とを比較してｎ個の出力可否信号を発生し、
該閾値と該カウント値が一致した時、該出力可否信号を
出力可能信号として出力する比較部４と、該出力可能信
号により入力パケットを対応する出力線路に出力する出
力選択部５とを備えている。
また、第２の本発明に係るパケット交換装置では、第
２図に原理的に示すように、パケット番号識別部１と、
該パケット番号に対応した各アドレスに、該出力線路を
指定できる数を示すｍ（１＜ｍ≦ｎ）個の出力先指定符
号を記憶した記憶部11と、該指定可能なｍ個の出力線路
間を遷移するためのｍ−１個分の閾値を記憶した閾値記
憶部12とを有するメモリ２と、各パケット番号が入力さ
れる度にカウントするように各アドレスに対応して設け
られたカウンタ３と、各閾値記憶部12の閾値と該カウン
タ３の各カウント値とを比較してｍ個の出力可否信号を
発生し、該閾値と該カウント値が一致した時、該出力可
否信号を出力可能信号として出力する比較部４と、該出
力可能信号により該出力先指定符号の中から対応する符
号を選択する出力先指定選択部６と、該出力先指定選択
部５の出力により入力パケットを対応する出力線路に出
力する出力選択部５とを備えている。
２図に原理的に示すように、パケット番号識別部１と、
該パケット番号に対応した各アドレスに、該出力線路を
指定できる数を示すｍ（１＜ｍ≦ｎ）個の出力先指定符
号を記憶した記憶部11と、該指定可能なｍ個の出力線路
間を遷移するためのｍ−１個分の閾値を記憶した閾値記
憶部12とを有するメモリ２と、各パケット番号が入力さ
れる度にカウントするように各アドレスに対応して設け
られたカウンタ３と、各閾値記憶部12の閾値と該カウン
タ３の各カウント値とを比較してｍ個の出力可否信号を
発生し、該閾値と該カウント値が一致した時、該出力可
否信号を出力可能信号として出力する比較部４と、該出
力可能信号により該出力先指定符号の中から対応する符
号を選択する出力先指定選択部６と、該出力先指定選択
部５の出力により入力パケットを対応する出力線路に出
力する出力選択部５とを備えている。
〔作用〕 第１図に示した第１の本発明のパケット交換装置で
は、パケット番号識別部１で識別されたパケット番号を
メモリ２並びにカウンタ３に送る。メモリ２では、この
パケット番号に対応したアドレスにおけるｎ−１個の閾
値を比較部４に送る。また、カウンタ３では、そのパケ
ット番号をアドレスとしたカウンタをパケット番号を入
力する毎にインクリメントして比較部４に送る。比較部
４では、メモリ２からのｎ−１個の閾値とカウンタ３か
らのカウント値とを比較してｎ個の出力可否信号を発生
する。そして、この出力可否信号は、カウント値と閾値
とが一致した時、出力可能信号となる信号であり、この
出力可能信号を出力選択部５に送ることにより、パケッ
ト番号識別部１からの入力パケットを対応する出力線路
に送り出すことができる。
は、パケット番号識別部１で識別されたパケット番号を
メモリ２並びにカウンタ３に送る。メモリ２では、この
パケット番号に対応したアドレスにおけるｎ−１個の閾
値を比較部４に送る。また、カウンタ３では、そのパケ
ット番号をアドレスとしたカウンタをパケット番号を入
力する毎にインクリメントして比較部４に送る。比較部
４では、メモリ２からのｎ−１個の閾値とカウンタ３か
らのカウント値とを比較してｎ個の出力可否信号を発生
する。そして、この出力可否信号は、カウント値と閾値
とが一致した時、出力可能信号となる信号であり、この
出力可能信号を出力選択部５に送ることにより、パケッ
ト番号識別部１からの入力パケットを対応する出力線路
に送り出すことができる。
従って、入力パケットの番号を例えば同じ「２」とす
ると、第３図のタイムチャートに示すように、カウンタ
３が最大カウント値ｌより小さいカウント値ｉ、ｊ、ｋ
にそれぞれ達した時、それぞれに対応した閾値Th21、Th
22、Th2,n-1が一致し、順次図示のように出力可能信号
を出力選択部５に送ることによって同じパケット番号で
あっても種々の出力線路の選択を行っていることが分か
る。
ると、第３図のタイムチャートに示すように、カウンタ
３が最大カウント値ｌより小さいカウント値ｉ、ｊ、ｋ
にそれぞれ達した時、それぞれに対応した閾値Th21、Th
22、Th2,n-1が一致し、順次図示のように出力可能信号
を出力選択部５に送ることによって同じパケット番号で
あっても種々の出力線路の選択を行っていることが分か
る。
また、第２図に示した第２の本発明に係るパケット交
換装置では、第１の本発明と同様にして比較部４で比較
結果を出力可否信号として出力する。但し、この場合
は、メモリ２の閾値記憶部12の各アドレスにおける閾値
数はｍ−１個用意されており、これらと各アドレスのカ
ウンタとが比較部４で比較されてｍ個の出力可否信号が
出力先指定選択部６に出力される。このｍは、１＜ｍ≦
ｎなる関係にあり、全出力線路ｎの中から一部の出力線
路を選択指定できる数である。
換装置では、第１の本発明と同様にして比較部４で比較
結果を出力可否信号として出力する。但し、この場合
は、メモリ２の閾値記憶部12の各アドレスにおける閾値
数はｍ−１個用意されており、これらと各アドレスのカ
ウンタとが比較部４で比較されてｍ個の出力可否信号が
出力先指定選択部６に出力される。このｍは、１＜ｍ≦
ｎなる関係にあり、全出力線路ｎの中から一部の出力線
路を選択指定できる数である。
このｍ個の出力可否信号は、第１の本発明と同様に閾
値＝カウント値のときに出力可能信号となり、記憶部11
における対応する出力先指定符号を選択して出力選択部
５に送る。これにより、出力選択部５は入力パケットを
対応した出力線路に送り出すことができる。
値＝カウント値のときに出力可能信号となり、記憶部11
における対応する出力先指定符号を選択して出力選択部
５に送る。これにより、出力選択部５は入力パケットを
対応した出力線路に送り出すことができる。
従って、この第２の本発明の場合にも、第４図のタイ
ムチャートに示すように、比較部４のｍ出力に対応した
出力先が指定できることとなり、同じパケット番号の場
合でも、種々の出力先を選択することができる。特に、
この発明では、全出力線路の内の一部の任意の出力線路
をパケット番号に対応して設定しておくことができる。
ムチャートに示すように、比較部４のｍ出力に対応した
出力先が指定できることとなり、同じパケット番号の場
合でも、種々の出力先を選択することができる。特に、
この発明では、全出力線路の内の一部の任意の出力線路
をパケット番号に対応して設定しておくことができる。
尚、第３図及び第４図において、メモリ２のアドレス
ｘはパケット番号の数以上であれば、任意の数でよく、
入力パケットの番号に応じてアドレスが一義に選択され
る。
ｘはパケット番号の数以上であれば、任意の数でよく、
入力パケットの番号に応じてアドレスが一義に選択され
る。
第５図は、第１図に示した第１の本発明のパケット交
換装置の一実施例を示しており、この実施例では、出力
線路はｎ＝４本であり、メモリ２のアドレスには
「０」、「１」、「３」を例示し、これに対応してカウ
ンタ３もカウンタ「０」、「１」、「３」が用意され、
メモリ２の各アドレスには３個の閾値Th01〜Th03、Th11
〜Th13、Thx1〜Thx3が記憶されている。
換装置の一実施例を示しており、この実施例では、出力
線路はｎ＝４本であり、メモリ２のアドレスには
「０」、「１」、「３」を例示し、これに対応してカウ
ンタ３もカウンタ「０」、「１」、「３」が用意され、
メモリ２の各アドレスには３個の閾値Th01〜Th03、Th11
〜Th13、Thx1〜Thx3が記憶されている。
第６図は、第１図に示した比較部４及び出力選択部５
の一実施例を示しており、比較部４は、閾値Th1〜Thn-1
（各アドレスの閾値を代表して示す）と、カウンタ３の
カウント値とをｌビット比較するコンパレータC1〜Cn-1
と、これらのコンパレータC1〜Cn-1の反転出力又は非反
転出力の論理積をとるアンドゲートA1〜Anとで構成され
ており、出力選択部５は、それらアンドゲートA1〜Anの
出力をそれぞれ入力するとともに他方の入力にパケット
データを受けるアンドゲート51、52、…5nを備えてい
る。尚、比較部４のコンパレータC1〜Cn-1は、それぞれ
閾値とカウント値が一致するまでは反転出力が“1"とな
り、両者が一致した時以降は非反転出力が“1"となり、
カウント値がインクリメントして各閾値を越える度にア
ンドゲートA2〜Anの出力が“1"となる。カウント値が最
小の閾値Th0に達する前はコンパレータC1〜Cn-1の反転
出力が皆“1"となり、従って、これら全反転出力を入力
とするアンドゲートA1だけが“1"となっている。
の一実施例を示しており、比較部４は、閾値Th1〜Thn-1
（各アドレスの閾値を代表して示す）と、カウンタ３の
カウント値とをｌビット比較するコンパレータC1〜Cn-1
と、これらのコンパレータC1〜Cn-1の反転出力又は非反
転出力の論理積をとるアンドゲートA1〜Anとで構成され
ており、出力選択部５は、それらアンドゲートA1〜Anの
出力をそれぞれ入力するとともに他方の入力にパケット
データを受けるアンドゲート51、52、…5nを備えてい
る。尚、比較部４のコンパレータC1〜Cn-1は、それぞれ
閾値とカウント値が一致するまでは反転出力が“1"とな
り、両者が一致した時以降は非反転出力が“1"となり、
カウント値がインクリメントして各閾値を越える度にア
ンドゲートA2〜Anの出力が“1"となる。カウント値が最
小の閾値Th0に達する前はコンパレータC1〜Cn-1の反転
出力が皆“1"となり、従って、これら全反転出力を入力
とするアンドゲートA1だけが“1"となっている。
この第６図の実施例を第５図の実施例に適用すると、
コンパレータはC1〜C3が用いられ、アンドゲートはA1〜
A4及び51〜54が用いられることになり、コンパレータC1
〜C3の閾値はTh1〜Th3（各アドレスについての代表）と
なる。
コンパレータはC1〜C3が用いられ、アンドゲートはA1〜
A4及び51〜54が用いられることになり、コンパレータC1
〜C3の閾値はTh1〜Th3（各アドレスについての代表）と
なる。
第７図は、第５図の実施例の動作タイムチャートを示
しており、このタイムチャート及び第６図の実施例を参
照してこの実施例の動作を以下に説明する。
しており、このタイムチャート及び第６図の実施例を参
照してこの実施例の動作を以下に説明する。
パケット番号識別部１で識別されたパケット番号はメ
モリ２及びカウンタ３に送られる。パケット番号が第７
図に示すような順番であるとすると、パケット番号
「０」はメモリ２のアドレス「０」を指定し、カウンタ
３のカウンタ「０」を指定する。これによりカウンタ
「０」のカウント値は、“1"にインクリメントするが、
メモリ２のアドレス「０」の最小の閾値Th01は第７図に
示すように“2"であるので、上述したように、コンパレ
ータC1〜C3の非反転出力は“1"であり、アンドゲートA1
の出力は“1"となって出力選択部５のアンドゲート51か
らパケットデータが出力線路に送り出されることにな
る。
モリ２及びカウンタ３に送られる。パケット番号が第７
図に示すような順番であるとすると、パケット番号
「０」はメモリ２のアドレス「０」を指定し、カウンタ
３のカウンタ「０」を指定する。これによりカウンタ
「０」のカウント値は、“1"にインクリメントするが、
メモリ２のアドレス「０」の最小の閾値Th01は第７図に
示すように“2"であるので、上述したように、コンパレ
ータC1〜C3の非反転出力は“1"であり、アンドゲートA1
の出力は“1"となって出力選択部５のアンドゲート51か
らパケットデータが出力線路に送り出されることにな
る。
次の入力パケットの番号が「１」のときも、最小の閾
値Th11が“2"に設定されているので、同様にして出力線
路から送り出される。
値Th11が“2"に設定されているので、同様にして出力線
路から送り出される。
次のパケット番号は「０」であるのでカウンタ「０」
のカウント値は“2"となり、閾値Th01に達するので、コ
ンパレータC1の非反転出力は“0"となりアンドゲートA1
の出力も“0"となる代わりにコンパレータC1だけ反転出
力を入力としているアンドゲートA2の出力が“1"となっ
てアンドゲート52をイネーブルにし以て出力線路が選
択される。
のカウント値は“2"となり、閾値Th01に達するので、コ
ンパレータC1の非反転出力は“0"となりアンドゲートA1
の出力も“0"となる代わりにコンパレータC1だけ反転出
力を入力としているアンドゲートA2の出力が“1"となっ
てアンドゲート52をイネーブルにし以て出力線路が選
択される。
次のパケット番号「ｘ」（ｘは出力線路数とは無関係
に設定することができる）は初めてであるから、やはり
同様にして出力線路が選択される。
に設定することができる）は初めてであるから、やはり
同様にして出力線路が選択される。
次のパケット番号「０」が入力されると、カウンタ
「０」のカウント値は“3"となり、次の閾値Th02と一致
するので、同様にして出力線路が選択されることにな
る。
「０」のカウント値は“3"となり、次の閾値Th02と一致
するので、同様にして出力線路が選択されることにな
る。
このようにして、同じパケット番号のデータを順次異
なる全ての出力線路に送り出すことができる。
なる全ての出力線路に送り出すことができる。
第８図は、第２の本発明に係るパケット交換装置の一
実施例を示したもので、この実施例では、ｎ＝４、ｍ
（１＜ｍ≦ｎ）＝２としている。従って、メモリ２の各
アドレスの出力先指定符号は、例えば第８図に示したよ
うにアドレス「０」が出力と、アドレス「１」が出
力と、アドレス「ｘ」が出力とというように記
憶されており、各アドレスの閾値はｍ−１＝１で一つの
閾値Th01、Th11、Thx1が記憶されている。
実施例を示したもので、この実施例では、ｎ＝４、ｍ
（１＜ｍ≦ｎ）＝２としている。従って、メモリ２の各
アドレスの出力先指定符号は、例えば第８図に示したよ
うにアドレス「０」が出力と、アドレス「１」が出
力と、アドレス「ｘ」が出力とというように記
憶されており、各アドレスの閾値はｍ−１＝１で一つの
閾値Th01、Th11、Thx1が記憶されている。
第９図は、第２図に示した比較部４及び出力先指定選
択部６の一回路例を示したもので、比較部４は第６図の
実施例と同じであるが、コンパレータの数はｍ−１個で
あり、アンドゲートの数はｍ個である。出力先指定選択
部６は、比較部４のアンドゲートA1〜Amの各出力とメモ
リ２の記憶部11の出力先指定符号“1"〜“m"（それぞれ
ｂビットで生成されている）とを入力するように設けら
れたゲート回路G1〜Gmと、これらのゲート回路G1〜Gmの
全出力のオアゲートORとで構成されている。
択部６の一回路例を示したもので、比較部４は第６図の
実施例と同じであるが、コンパレータの数はｍ−１個で
あり、アンドゲートの数はｍ個である。出力先指定選択
部６は、比較部４のアンドゲートA1〜Amの各出力とメモ
リ２の記憶部11の出力先指定符号“1"〜“m"（それぞれ
ｂビットで生成されている）とを入力するように設けら
れたゲート回路G1〜Gmと、これらのゲート回路G1〜Gmの
全出力のオアゲートORとで構成されている。
この第９図の実施例を第８図の実施例に適用すると、
比較部４は閾値Th01を有するコンパレータC1と、アンド
ゲートA1、A2のみでよく、出力先指定選択部６はゲート
回路G1とG2及びオアゲートORのみでよい。但し、この場
合には、アンドゲートA1とA2はコンパレータC1の反転出
力及び非反転出力のみをそれぞれ入力するとする１入力
バッファとして機能するだけである。
比較部４は閾値Th01を有するコンパレータC1と、アンド
ゲートA1、A2のみでよく、出力先指定選択部６はゲート
回路G1とG2及びオアゲートORのみでよい。但し、この場
合には、アンドゲートA1とA2はコンパレータC1の反転出
力及び非反転出力のみをそれぞれ入力するとする１入力
バッファとして機能するだけである。
尚、出力先指定選択部６のゲート回路G1〜Gmの各々は
第10図に示すように、アンドゲートA1〜Amの各出力を共
通信号として出力先指定符号を成すｂビット分に相当す
る数のアンドゲートを用いてｂビット分の出力をオアゲ
ートORに送るように構成したものである。
第10図に示すように、アンドゲートA1〜Amの各出力を共
通信号として出力先指定符号を成すｂビット分に相当す
る数のアンドゲートを用いてｂビット分の出力をオアゲ
ートORに送るように構成したものである。
第11図は第８図の実施例の動作タイムチャートを示し
ており、このタイムチャート及び第９図の回路例を参照
して以下にこの実施例の動作を説明する。
ており、このタイムチャート及び第９図の回路例を参照
して以下にこの実施例の動作を説明する。
パケット番号識別部１で識別されたパケット番号はメ
モリ２及びカウンタ３に送られる。パケット番号が第11
図に示すような順番であるとすると、パケット番号
「０」はメモリ２のアドレス「０」を指定し、カウンタ
３のカウンタ「０」を指定する。これによりカウンタ
「０」のカウント値は、“1"にインクリメントするが、
メモリ２のアドレス「０」の閾値Th01は第11図に示すよ
うに“2"であるので、上述したように、コンパレータC1
の非反転出力は“1"であり、アンドゲートA1の出力は
“1"となって出力先指定選択部６のゲート回路G1がイネ
ーブルとなってメモリ２の記憶部11におけるアドレス
「０」の一方（左側）の出力先指定符号“1"をオアゲー
トORに送り、出力選択部５の出力線路をｂビットの選
択信号により選択し、パケットデータが出力線路に送
り出されることになる。
モリ２及びカウンタ３に送られる。パケット番号が第11
図に示すような順番であるとすると、パケット番号
「０」はメモリ２のアドレス「０」を指定し、カウンタ
３のカウンタ「０」を指定する。これによりカウンタ
「０」のカウント値は、“1"にインクリメントするが、
メモリ２のアドレス「０」の閾値Th01は第11図に示すよ
うに“2"であるので、上述したように、コンパレータC1
の非反転出力は“1"であり、アンドゲートA1の出力は
“1"となって出力先指定選択部６のゲート回路G1がイネ
ーブルとなってメモリ２の記憶部11におけるアドレス
「０」の一方（左側）の出力先指定符号“1"をオアゲー
トORに送り、出力選択部５の出力線路をｂビットの選
択信号により選択し、パケットデータが出力線路に送
り出されることになる。
次の入力パケットの番号が「１」のときは、対応する
アドレス「１」の閾値Th11が“4"に設定されているの
で、やはりアンドゲートA1のみが“1"となり、アドレス
「１」の一方（左側）の出力先指定符号は“2"が選択さ
れゲート回路G1及びオアゲートORを介することにより出
力選択部５は出力線路を選択することになる。
アドレス「１」の閾値Th11が“4"に設定されているの
で、やはりアンドゲートA1のみが“1"となり、アドレス
「１」の一方（左側）の出力先指定符号は“2"が選択さ
れゲート回路G1及びオアゲートORを介することにより出
力選択部５は出力線路を選択することになる。
次のパケット番号は「ｘ」であるので、カウンタ
「ｘ」のカウント値は閾値Thx1＝２に達しないので、同
様にしてアドレス「ｘ」の一方（左側）の出力先指定符
号“2"に対応する出力線路が選択される。
「ｘ」のカウント値は閾値Thx1＝２に達しないので、同
様にしてアドレス「ｘ」の一方（左側）の出力先指定符
号“2"に対応する出力線路が選択される。
次のパケット番号「０」が入力されると、カウンタ
「０」のカウント値は“2"になるので、閾値Th01と一致
し、従ってアンドゲートA2の出力が“1"となるため、ゲ
ートG2が選択されることによりアドレス「０」の他方
（右側）の出力先指定符号“3"が出力選択部５に送られ
て出力線路が選択される。
「０」のカウント値は“2"になるので、閾値Th01と一致
し、従ってアンドゲートA2の出力が“1"となるため、ゲ
ートG2が選択されることによりアドレス「０」の他方
（右側）の出力先指定符号“3"が出力選択部５に送られ
て出力線路が選択される。
このようにして、この実施例の場合でも、同じパケッ
ト番号のデータを順次異なる出力線路に送り出すことが
できる。
ト番号のデータを順次異なる出力線路に送り出すことが
できる。
このように、第１の本発明のパケット交換装置によれ
ば、メモリにおいてパケット番号に対応した各アドレス
に、各出力線路を選択するための閾値を記憶し、各パケ
ット番号が入力される度にカウントするように各アドレ
スに対応して設けられたカウンタのカウント値とを比較
して出力線路数に対応した出力可否信号を発生し、該閾
値と該カウント値が一致した時、該出力可否信号を出力
可能信号として入力パケットを対応する出力線路に出力
するように構成したので、同じパケット番号のデータを
複数の出力線路全部に順次振り分けることができ、パケ
ットの遅延や呼損を無くすことができる。
ば、メモリにおいてパケット番号に対応した各アドレス
に、各出力線路を選択するための閾値を記憶し、各パケ
ット番号が入力される度にカウントするように各アドレ
スに対応して設けられたカウンタのカウント値とを比較
して出力線路数に対応した出力可否信号を発生し、該閾
値と該カウント値が一致した時、該出力可否信号を出力
可能信号として入力パケットを対応する出力線路に出力
するように構成したので、同じパケット番号のデータを
複数の出力線路全部に順次振り分けることができ、パケ
ットの遅延や呼損を無くすことができる。
また、第２の本発明では、更に、メモリに出力先指定
符号をパケット番号に対応した各アドレスに記憶してお
き、これらの出力先指定符号をやはりメモリに記憶した
閾値により選択して出力線路を選択するように構成した
ので、全出力線路の内の一部を任意に選択することがで
き、延いてはアドレス毎に出力先をずらして選定するこ
とができ、同一出力線路への集中を分散させることがで
き、以て効率的なネットワークの運用が実現できるとい
う効果がある。
符号をパケット番号に対応した各アドレスに記憶してお
き、これらの出力先指定符号をやはりメモリに記憶した
閾値により選択して出力線路を選択するように構成した
ので、全出力線路の内の一部を任意に選択することがで
き、延いてはアドレス毎に出力先をずらして選定するこ
とができ、同一出力線路への集中を分散させることがで
き、以て効率的なネットワークの運用が実現できるとい
う効果がある。
第１図は第１の本発明に係るパケット交換装置を原理的
に示すブロック図、 第２図は第２の本発明に係るパケット交換装置を原理的
に示すブロック図、 第３図は第１の本発明に係るパケット交換装置の動作を
説明するための図、 第４図は第２の本発明に係るパケット交換装置の動作を
説明するための図、 第５図及び第６図は第１の本発明に係るパケット交換装
置の実施例を示すブロック図、 第７図は第１の本発明に係るパケット交換装置の実施例
の動作タイムチャート図、 第８図乃至第10図は第２の本発明に係るパケット交換装
置の実施例を示すブロック図、 第11図は第２の本発明に係るパケット交換装置の実施例
の動作タイムチャート図、 第12図は従来のパケット交換装置を示したブロック図、 第13図は従来例の動作タイムチャート図で、ある。 第１図及び第２図において、 １……パケット番号識別部、 ２……メモリ、 ３……カウンタ、 ４……比較部、 ５……出力選択部、 ６……出力先指定選択部、 11……出力先指定符号記憶部、 12……閾値記憶部。 図中、同一符号は同一又は相当部分を示す。
に示すブロック図、 第２図は第２の本発明に係るパケット交換装置を原理的
に示すブロック図、 第３図は第１の本発明に係るパケット交換装置の動作を
説明するための図、 第４図は第２の本発明に係るパケット交換装置の動作を
説明するための図、 第５図及び第６図は第１の本発明に係るパケット交換装
置の実施例を示すブロック図、 第７図は第１の本発明に係るパケット交換装置の実施例
の動作タイムチャート図、 第８図乃至第10図は第２の本発明に係るパケット交換装
置の実施例を示すブロック図、 第11図は第２の本発明に係るパケット交換装置の実施例
の動作タイムチャート図、 第12図は従来のパケット交換装置を示したブロック図、 第13図は従来例の動作タイムチャート図で、ある。 第１図及び第２図において、 １……パケット番号識別部、 ２……メモリ、 ３……カウンタ、 ４……比較部、 ５……出力選択部、 ６……出力先指定選択部、 11……出力先指定符号記憶部、 12……閾値記憶部。 図中、同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−284950（ＪＰ，Ａ) 特開 昭61−245653（ＪＰ，Ａ) 特開 昭60−208143（ＪＰ，Ａ) 特開 昭62−116041（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/56 H04L 13/00 - 13/18
Claims (2)
- 【請求項１】入力パケットをｎ（ｎ＞１）本の出力線路
のいずれかに出力するパケット交換装置において、 パケット番号識別部（１）と、 該パケット番号に対応した各アドレスに、該出力線路間
を遷移するための閾値をｎ−１個分記憶したメモリ
（２）と、 各パケット番号が入力される度にカウントするように各
アドレスに対応して設けられたカウンタ（３）と、 該メモリ（２）の各閾値と該カウンタ（３）の各カウン
ト値とを比較してｎ個の出力可否信号を発生し、該閾値
と該カウント値が一致した時、該出力可否信号を出力可
能信号として出力する比較部（４）と、 該出力可能信号により入力パケットを対応する出力線路
に出力する出力選択部（５）と、 を備えたことを特徴とするパケット交換装置。 - 【請求項２】入力パケットをｎ（ｎ＞１）本の出力線路
のいずれかに出力するパケット交換装置において、 パケット番号識別部（１）と、 該パケット番号に対応した各アドレスに、該出力線路を
指定できる数を示すｍ（１＜ｍ≦ｎ）個の出力先指定符
号を記憶した記憶部（11）と、該指定可能なｍ個の出力
線路間を遷移するためのｍ−１個分の閾値を記憶した閾
値記憶部（12）とを有するメモリ（２）と、 各パケット番号が入力される度にカウントするように各
アドレスに対応して設けられたカウンタ（３）と、 各閾値記憶部（12）の閾値と該カウンタ（３）の各カウ
ント値とを比較してｍ個の出力可否信号を発生し、該閾
値と該カウント値が一致した時、該出力可否信号を出力
可能信号として出力する比較部（４）と、 該出力可能信号により該出力先指定符号の中から対応す
る符号を選択する出力先指定選択部（６）と、 該出力先指定選択部（５）の出力により入力パケットを
対応する出力線路に出力する出力選択部（５）と、 を備えたことを特徴とするパケット交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17414388A JP2784007B2 (ja) | 1988-07-13 | 1988-07-13 | パケット交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17414388A JP2784007B2 (ja) | 1988-07-13 | 1988-07-13 | パケット交換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0223747A JPH0223747A (ja) | 1990-01-25 |
| JP2784007B2 true JP2784007B2 (ja) | 1998-08-06 |
Family
ID=15973422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17414388A Expired - Fee Related JP2784007B2 (ja) | 1988-07-13 | 1988-07-13 | パケット交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2784007B2 (ja) |
-
1988
- 1988-07-13 JP JP17414388A patent/JP2784007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223747A (ja) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7315550B2 (en) | Method and apparatus for shared buffer packet switching | |
| US6253280B1 (en) | Programmable multiple word width CAM architecture | |
| US5893137A (en) | Apparatus and method for implementing a content addressable memory circuit with two stage matching | |
| KR100216857B1 (ko) | 내용 어드레스 메모리 장치 | |
| US4035780A (en) | Priority interrupt logic circuits | |
| US6987683B2 (en) | Magnitude comparator based content addressable memory for search and sorting | |
| US4866706A (en) | Token-passing local area network with improved throughput | |
| EP1131921B1 (en) | Method and apparatus for adaptive address lookup table generator | |
| US6002666A (en) | Traffic shaping apparatus with content addressable memory | |
| JP2784007B2 (ja) | パケット交換装置 | |
| JPS6473843A (en) | Prioritized data packet switching system | |
| US11720492B1 (en) | Algorithmic TCAM with compressed key encoding | |
| GB2137782A (en) | Data transformation circuits | |
| US8594087B2 (en) | Encoding-based multicast packet duplication control suitable for VLAN systems | |
| CA1317676C (en) | Address detection circuit using a memory | |
| EP0520116A1 (en) | Method and apparatus for performing pattern search functions | |
| US5579315A (en) | Heartbeat collision prevention circuit and method | |
| US5515265A (en) | Apparatus for determining the optimal value of a control parameter | |
| US6370610B1 (en) | Apparatus for swapping input values into corresponding output values | |
| US4951243A (en) | Probabilistic pulse train randomization device | |
| US4584556A (en) | Ratio comparator for digital signals | |
| US6850527B1 (en) | Device for associating indexes to addresses chosen from a greater number than the number of available indexes | |
| US5821850A (en) | Method and apparatus for comparing magnitude of data from a plurality of data sources | |
| JPH0731635B2 (ja) | 情報処理装置 | |
| JPH06268633A (ja) | データ多重保護方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |