JP2770478B2 - 静止画像再生装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は静止画像再生装置に関し、より具体的には、
例えば放送系の受信電波から静止画像を復元再生する装
置に関する。

［従来の技術］ 近年、放送テレビジョン方式は、アスペクト比3:4、
走査線数525本の従来のNTSC方式の他に、より高精細な
テレビジョン方式、例えばアスペクト比9:16、走査線数
1,125本のHDTV方式が提案され、実用化されようとして
いる。このHDTV方式はNTSC方式に比べ画像情報量が約５
倍であり、また、画面がワイドであることから、緻密で
臨場感のある映像を楽しめるという利点がある。

しかし、情報量が多くなったことから、放送電波や通
信容量の制限から、このままの情報量を直接、各家庭に
伝送するのは不可能である。従って、スタジオ撮りした
本来の画像品質を少し落とした（即ち、帯域を下げた）
所謂分配品質を基準に、更に帯域圧縮して伝送してい
る。表１はHDTV方式のスタジオ品質と分配品質の諸元の
一例を示す。

このように、HDTV方式の画像を動画像として家庭で楽
しむには分配品質にならざるをえない。

他方、HDTV方式は、走査線数が多く、画像が緻密でち
らつきが極めて少ないことから、動画像としてではな
く、静止画像としても充分に楽しむことができ、芸術、
文化、教育、アニメーションなどの分野で利用が期待さ
れている。静止画像の場合には、１枚の画像を数秒乃至
十数秒にわたって視聴者がじっくり画像を見つめるの
で、画像品質としてはスタジオ品質が要求される。

そこで、HDTV動画像放送及びHDTV動画像受信（再生）
装置とは別に、スタジオ品質を楽しめるHDTV静止画像放
送及びHDTV静止画像受信（再生）装置が提案されてい
る。第４図はその静止画像受信装置の構成ブロック図を
示す。受信回路10は例えばアンテナで受信した放送電波
から、帯域圧縮された静止画情報信号を抽出し、静止画
デコーダ12は、受信回路10から出力される圧縮された静
止画信号を復合して帯域伸長し、元の静止画データを出
力する。フレームメモリ14には、フレームメモリ制御回
路16の制御下で、デコーダ12の出力画像データが静止画
像として展開記憶される。フレームメモリ14に必要な画
像データが記憶されると、フレームメモリ制御回路16は
その記憶データをラスター走査レートで読み出し、D/A
変換器18によりアナログ信号に変換され、モニタ装置20
に印加される。モニタ装置20が受信画像を映像表示す
る。

電源22の出力は電源スイッチ24を介して、受信回路1
0、デコーダ12、フレームメモリ、フレームメモリ制御
回路16、D/A変換器18及びモニタ装置20に接続してお
り、電源スイッチ24がオフの状態では、回路10〜20は動
作しない。

［発明が解決しようとする課題］ 上記従来例では、静止画像の伝送間隔が比較的長い場
合（例えば数十秒）、電源投入後も相当長い時間、モニ
タ画面に正常な画像が表示されないという欠点がある。

これに対して、少なくとも回路10,12,14,16には常時
電源を投入しておけば、電源投入直後に放送画像がモニ
タ装置20で表示されるようにできるが、デコーダ12及び
フレームメモリが大量の電力を消費し、実用的でない。

そこで本発明は電源遮断時の消費電力が比較的小さ
く、且つ電源投入後、比較的短時間で静止画像を表示さ
せ得る静止画像再生装置を提示することを目的とする。

［課題を解決するための手段］ 本発明に係る静止画像再生装置は、記憶手段を具備す
る入力回路に常時電力を供給し、当該記憶手段に帯域圧
縮された静止画情報を記憶することを特徴とする。

［作用］ 上記手段により、入力された帯域圧縮静止画情報が常
時、当該記憶手段に記憶されているので、電源投入時
に、画像再生に必要なデータの入力を待つ必要がなくな
る。従って、再生画像を短時間で画像表示できるように
なる。しかも、比較的小容量で動作速度の遅い記憶手段
に電源を供給するだけでよく、消費電力は小さい。

［実施例］ 以下、図面を参照して本発明の実施例を説明する。

第１図は本発明の一実施例の構成ブロック図を示す。
30は受信回路10と同様の受信回路、32は少なくとも１画
面分の圧縮された静止画情報を格納できるバッファメモ
リ、34はバッファメモリ32を制御するバッファメモリ制
御回路、36は受信データのヘッダの認識及び解析を行な
うヘッダデコーダ、38はデコーダ12と同様の静止画デコ
ーダ、40はフレームメモリ、42はフレームメモリ制御回
路、44はD/A変換器、46はモニタ装置、48は電源スイッ
チ、50は電源である。

電源50は受信回路30、バッファメモリ32、バッファメ
モリ制御回路34及びヘッダデコーダ36に常時電力を供給
しており、静止画デコーダ38、フレームメモリ40、フレ
ームメモリ制御回路42、D/A変換器44及びモニタ装置46
には、電源スイッチ48を介して電力を供給している。

電源スイッチ48をオフにした状態の動作を説明する。
このような電源遮断時でも、受信回路30、バッファメモ
リ32、バッファメモリ制御回路34及びヘッダデコーダ36
は、電力が供給されており、作動している。これらの回
路部分は比較的低速度で動作すればよいので、例えばCM
OSロジック回路で形成できる。また、バッファメモリ32
のメモリ容量も小さくて済むので、常時電力を供給した
としても、その消費電力は極めて小さく抑えることがで
きる。

受信回路10は、第２図に示すような時間順序で受信デ
ータを出力しており、ヘッダデコーダ36はヘッダを認識
及び解析し、静止画情報の長さ、即ちデータ量を認識す
る。この認識結果に従い、バッファメモリ制御回路34
は、バッファメモリ32に最新の１画面分の圧縮された画
像情報を記憶させる。

なお、電源スイッチ48を閉成時に直ちにモニタ装置46
が作動するように、モニタ装置46のCRTの予熱回路に電
源スイッチ48の閉成時にも電力を供給し、CRTを予熱し
ておいてもよい。

以上の状態の下で、電源スイッチ48を閉成すると、バ
ッファメモリ制御回路34は直ちに、バッファメモリ32の
記憶データをデコーダ38に供給し、デコーダ38はこれを
復号してフレームメモリ40に展開する。以降は従来例と
同様にして、静止画像がモニタ装置46により表示され
る。本実施例では、全画像データの受信を待つ必要がな
いので、その時間分だけ早く、モニタ装置46で静止画像
を表示できる。

電源スイッチ48を閉成している状態では、バッファメ
モリ32を受信回路30の出力タイミングとデコーダ38の入
力タイミングとを合わせるFIFOバッファとして動作させ
ればよい。勿論、受信回路30の出力をバッファメモリ32
を迂回してデコーダ38に印加するようにしてもよい。前
者の場合には、デコーダ38の処理速度を少し遅く出来る
という利点がある。

第３図の本発明の別の実施例の構成ブロック図を示
す。第１図と同じ構成要素には同じ符号を付してある。
第３図の実施例では、バッファメモリ32の代わりにFIFO
メモリ52を用いている。受信回路30の出力が、 （１）他の情報（音声等）を含まない場合、 （２）他の情報を含んだとしても、静止画情報の間に一
定量しか入らない場合、 の何れか一方の条件を満たす場合には、１画面分の静止
画情報と、他の情報（音声等）とを記憶するのに充分な
メモリ容量のFIFOメモリ52を設ければ、複雑な回路構成
のバッファメモリ制御回路34及びヘッダデコーダ36は無
くて済む。

第３図の実施例では、FIFOメモリ52は、自分のメモリ
容量を超える入力であれば、古いデータから順に捨てて
いくだけである。電源投入時及びその後の動作は第１図
の場合と同じである。

上述の実施例では、放送衛星による画像データの受
信、再生処理を例に取って説明したが、電波のみなら
ず、光ケーブルなどを介して受信する場合や、光ディス
ク、光磁気ディスク、磁気テープ、その他の記録媒体の
記録画像を再生する装置にも適用できることはいうまで
もない。

［発明の効果］ 以上の説明から容易に理解できるように、本発明によ
れば、極めて短時間の内に静止画像を表示でき、しかも
そのための電力消費は僅かでよい。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図、第２図は
受信回路30の出力フォーマット、第３図は本発明の別の
実施例の構成ブロック図、第４図は従来例の構成ブロッ
ク図である。 30:受信回路、32:バッファメモリ、34:バッファメモリ
制御回路、36:ヘッダデコーダ38:静止画デコーダ、40:
フレーム・メモリ、42:フレームメモリ制御回路、44:D/
A変換器、46:モニタ装置、48:電源スイッチ、50:電源、
52:FIFOメモリ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】符号化により帯域圧縮された静止画情報を
   入力回路を介して復号器に供給し、当該復号器から帯域
   伸長された静止画像を得る静止画像再生装置であって、
   当該入力回路が記憶手段を具備し、当該入力回路に常時
   電力を供給し、入力情報を当該記憶手段に記憶すること
   を特徴とする静止画像再生装置。