JP2765506B2 - 論理回路遅延情報保持方式 - Google Patents

論理回路遅延情報保持方式

Info

Publication number
JP2765506B2
JP2765506B2 JP7033134A JP3313495A JP2765506B2 JP 2765506 B2 JP2765506 B2 JP 2765506B2 JP 7033134 A JP7033134 A JP 7033134A JP 3313495 A JP3313495 A JP 3313495A JP 2765506 B2 JP2765506 B2 JP 2765506B2
Authority
JP
Japan
Prior art keywords
vertex
processing step
internal
directed
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7033134A
Other languages
English (en)
Other versions
JPH08202761A (ja
Inventor
紀哉 古林
マリック シャラッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7033134A priority Critical patent/JP2765506B2/ja
Priority to US08/593,569 priority patent/US5841673A/en
Publication of JPH08202761A publication Critical patent/JPH08202761A/ja
Application granted granted Critical
Publication of JP2765506B2 publication Critical patent/JP2765506B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多入力多出力の論理回
路における遅延時間を示す情報（遅延情報）を保持する
論理回路遅延情報保持方式に関する。
【０００２】
【従来の技術】従来、この種の論理回路遅延情報保持方
式としては、以下の〜に示す３つの方式があった。
【０００３】 第１の従来方式は、遅延情報の保持の
対象となる論理回路の各入力端子から各出力端子までの
遅延時間を全て計算し、それらの遅延時間のうちで最も
大きい値の遅延時間のみを保持する方式であった。
【０００４】 第２の従来方式は、遅延情報の保持の
対象となる論理回路の各入力端子から各出力端子までの
遅延時間を全て計算し、行列を用いて全ての入力端子出
力端子間の遅延時間を保持する方式であった。この方式
によると、遅延情報の保持の対象となる論理回路がＮ入
力Ｍ出力（ＮおよびＭは２以上の正整数）の場合には、
Ｎ行Ｍ列の行列が用いられることになる。図２１は、図
１１に示す論理回路の遅延情報を第２の従来方式で保持
する際に使用される行列の一例を示す図である。
【０００５】 第３の従来方式は、遅延情報の保持の
対象となる論理回路の回路構成と同じ形の有向グラフを
用い、その論理回路のゲートに対応する有向グラフ上の
頂点にそのゲートの遅延時間を示す値を持たせ、その論
理回路のネット（配線）に対応する有向グラフ上の有向
辺にそのネットの遅延時間を示す値を持たせる方式であ
った。図２２は、図１１に示す論理回路の遅延情報を第
３の従来方式で保持する際に使用される有向グラフの一
例を示す図である。
【０００６】
【発明が解決しようとする課題】上述した従来の３つの
論理回路遅延情報保持方式では、それぞれ以下の〜
に示すような欠点がある。
【０００７】 第１の従来方式では、多入力多出力の
論理回路が遅延情報の保持対象であるにもかかわらず、
論理回路全体で１つの遅延時間の値しか保持されていな
いので、各入力端子出力端子間で遅延時間が異なる場合
に正確な遅延情報を保持することができない。
【０００８】 第２の従来方式では、Ｎ入力Ｍ出力の
論理回路の遅延情報を保持するためにＮ行Ｍ列の行列が
用いられているので、Ｎ×Ｍ個の行列エントリ（要素）
を保持する必要があり、遅延情報を保持するために大き
な記憶領域が必要になる。また、いくつもの論理ブロッ
ク（論理ブロックも１つの論理回路である）を含む大規
模な論理回路の全体的な遅延解析を行う場合には各論理
ブロックの遅延情報を参照する必要があるが、第２の従
来方式で各論理ブロックの遅延情報が保持されている
と、Ｎ×Ｍ個という多くの行列エントリを参照しなけれ
ばならなくなる。すなわち、第２の従来方式で遅延情報
を保持して論理回路の遅延解析を行うと、遅延解析の処
理時間が長大になる（遅延解析の処理速度が遅くな
る）。
【０００９】 第３の従来方式では、遅延情報の保持
の対象となる論理回路の回路構成と同じ形の有向グラフ
が用いられているので、その論理回路上のゲート数とネ
ット数との和に比例した大きな記憶領域が遅延情報を保
持するために必要となる（ゲート数とネット数との和
は、通常、入力端子数×出力端子数よりも大きいので、
第２の従来方式よりも大きな記憶領域が必要になる）。
また、第２の従来方式における欠点と同様に、保持して
いる遅延情報のデータ量が多いことに起因して、遅延情
報の保持の対象となる論理回路の遅延解析の処理時間が
長大になる。
【００１０】本発明の目的は、上述の点に鑑み、論理回
路の遅延情報を正確に、かつ小さな記憶領域で保持する
ことができ、その論理回路の遅延解析の処理時間を削減
することができる論理回路遅延情報保持方式を提供する
ことにある。
【００１１】なお、論理回路の遅延解析を行う場合に、
その処理時間を短縮し、必要な記憶領域の量を削減する
発明としては、特開平５−１０８７５１号公報に係る発
明（部分的な論理回路の遅延時間解析方式）が公表され
ている。しかし、この発明は、当該公報中の「要約書」
に記載されているように、「論理回路内の接続関係にし
たがって、論理回路中の着目部品から信号の出力方向へ
の伝播特性を解析する出力方向伝播経路解析手段と、前
記接続関係にしたがって着目部品から信号の入力方向へ
の伝播特性を解析する入力方向伝播経路解析手段と、こ
れら出力方向伝播経路解析手段と入力方向伝播経路解析
手段で算出された遅延時間をもとに、着目部品を途中経
路として含む伝播経路の遅延時間を算出する着目伝播経
路解析手段と設ける」ことにより、「論理回路の部分的
な遅延時間解析を行なう場合に、処理に要する時間を短
縮し、必要な記憶領域の量を削減できるようにする」こ
とを目的とするものである。したがって、この発明は、
遅延情報の保持の態様に着目している本発明とはその構
成等を異にするものである。
【００１２】
【課題を解決するための手段】本発明の論理回路遅延情
報保持方式は、多入力多出力の論理回路の遅延情報を保
持する論理回路遅延情報保持方式において、対象論理回
路の入力端子に対応するソース頂点と、対象論理回路の
出力端子に対応するシンク頂点と、ソース頂点とシンク
頂点とを結ぶ経路の間に存在する内部頂点と、ソース頂
点，シンク頂点および内部頂点の間を結んでおり重みが
付加されている有向辺とによって構成されている遅延ネ
ットワークを保持する遅延ネットワーク保持手段と、対
象論理回路の構成情報を入力し、「対象論理回路の入力
端子と出力端子との間の遅延時間」と「当該入力端子に
対応するソース頂点と当該出力端子に対応するシンク頂
点との間の最大重み経路長」とが一致するように各有向
辺の重みを付加して前記遅延ネットワーク保持手段内の
遅延ネットワークを生成する遅延ネットワーク生成手段
と、前記遅延ネットワーク保持手段内の遅延ネットワー
クのデータ量を削減するように遅延ネットワークを変形
し、かつ「対象論理回路の入力端子と出力端子との間の
遅延時間」と「当該入力端子に対応するソース頂点と当
該出力端子に対応するシンク頂点との間の最大重み経路
長」とが一致するという条件を保つようにする遅延ネッ
トワーク変形手段とを有し、遅延ネットワーク変形手段
による遅延ネットワーク変形方法がバタフライＸ変換処
理，縮約処理，バタフライα変換処理，並行辺削除処理
およびＸバタフライ変換処理のうちの任意の処理の組合
せを任意の順序で連続的に適用することにより実現さ
れ、バタフライＸ変換条件，縮約条件，バタフライα変
換条件，並行辺削除条件および並行辺削除条件が全て満
たされなくなったとき、あるいはその後にＸバタフライ
変換処理が行われ、そのＸバタフライ変換処理の直後に
適用されるバタフライＸ変換処理，縮約処理，バタフラ
イα変換処理または並行辺削除処理によって遅延ネット
ワークのデータ量が減少しなかったときに当該遅延ネッ
トワーク変形方法の全体の処理が終了する。
【００１３】
【作用】本発明の論理回路遅延情報保持方式では、多入
力多出力の論理回路の遅延情報を保持する論理回路遅延
情報保持方式において、遅延ネットワーク保持手段がソ
ース頂点とシンク頂点と内部頂点と有向辺とによって構
成されている遅延ネットワークを保持し、遅延ネットワ
ーク生成手段が対象論理回路の構成情報を入力し「対象
論理回路の入力端子と出力端子との間の遅延時間」と
「当該入力端子に対応するソース頂点と当該出力端子に
対応するシンク頂点との間の最大重み経路長」とが一致
するように各有向辺の重みを付加して遅延ネットワーク
保持手段内の遅延ネットワークを生成し、遅延ネットワ
ーク変形手段が遅延ネットワーク保持手段内の遅延ネッ
トワークのデータ量を削減するように遅延ネットワーク
を変形しかつ「対象論理回路の入力端子と出力端子との
間の遅延時間」と「当該入力端子に対応するソース頂点
と当該出力端子に対応するシンク頂点との間の最大重み
経路長」とが一致するという条件を保つようにする。遅
延ネットワーク変形手段による遅延ネットワーク変形方
法は、バタフライＸ変換処理，縮約処理，バタフライα
変換処理，並行辺削除処理およびＸバタフライ変換処理
のうちの任意の処理の組合せを任意の順序で連続的に適
用することにより実現され、バタフライＸ変換条件，縮
約条件，バタフライα変換条件，並行辺削除条件および
並行辺削除条件が全て満たされなくなったとき、あるい
はその後にＸバタフライ変換処理が行われ、そのＸバタ
フライ変換処理の直後に適用されるバタフライＸ変換処
理，縮約処理，バタフライα変換処理または並行辺削除
処理によって遅延ネットワークのデータ量が減少しなか
ったときに当該遅延ネットワーク変形方法の全体の処理
が終了する。
【００１４】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
【００１５】図１は、本発明の論理回路遅延情報保持方
式の一実施例の構成を示すブロック図である。
【００１６】本実施例の論理回路遅延情報保持方式は、
多入力多出力の論理回路の遅延情報を保持する遅延情報
保持方式であり、遅延ネットワーク保持手段１と、遅延
ネットワーク生成手段２と、遅延ネットワーク変形手段
３とを含んで構成されている。
【００１７】遅延ネットワーク保持手段１は、遅延情報
の保持の対象（遅延解析の対象）となる論理回路（以
下、対象論理回路という）の入力端子に対応するソース
頂点１１と、対象論理回路の出力端子に対応するシンク
頂点１２と、ソース頂点１１とシンク頂点１２とを結ぶ
経路の間に存在する内部頂点１３と、ソース頂点１１，
シンク頂点１２および内部頂点１３の間を結んでおり重
み（例えば、「Ａ０」というソース頂点１１と「Ｓ０」
というシンク頂点１２との間の有向辺１４における「１
１」が重みに該当する）が付加されている有向辺１４
（重み付き有向辺）とによって構成されている遅延ネッ
トワーク（有向グラフからなるデータ構造の一種）を保
持している。なお、内部頂点１３が存在しない遅延ネッ
トワークも存在しうる。
【００１８】次に、このように構成された本実施例の論
理回路遅延情報保持方式の動作について説明する。本発
明の骨子は、（１）遅延ネットワーク保持手段１内の遅
延ネットワークの内容，（２）遅延ネットワークを生成
する方法、すなわち遅延ネットワーク生成手段２による
遅延ネットワーク生成方法，および（３）遅延ネットワ
ークのデータ量を削減するために遅延ネットワークを変
形する方法、すなわち遅延ネットワーク変形手段３によ
る遅延ネットワーク変形方法の３点にある。したがっ
て、以下でも、この３点について順次説明する。
【００１９】（１） 遅延ネットワークの内容 遅延ネットワーク保持手段１内の遅延ネットワーク上で
は、「対象論理回路の入力端子と出力端子との間の遅延
時間」と「当該入力端子に対応するソース頂点１１と当
該出力端子に対応するシンク頂点１２との間の最大重み
経路長（ソース頂点１１とシンク頂点１２との間の経路
における重みの和（経路を構成する各有向辺１４の重み
の和）の中で最大のもの）」とが一致するという条件が
保たれている。これによって、遅延ネットワークを用い
て対象論理回路の遅延解析を正確に行うことが可能とな
る。
【００２０】また、遅延ネットワークにおける有向辺１
４の「向き」は、対象論理回路の信号伝達の方向に基づ
いている。
【００２１】遅延ネットワーク生成手段２は、このよう
な遅延ネットワークを生成するために、対象論理回路の
構成情報（入力端子，出力端子，ゲートおよびネットに
関する回路構成を示す情報）を入力する。そして、その
構成情報に基づいて、「対象論理回路の入力端子と出力
端子との間の遅延時間」と「当該入力端子に対応するソ
ース頂点１１と当該出力端子に対応するシンク頂点１２
との間の最大重み経路長」とが一致するように、各有向
辺１４の重みを付加して遅延ネットワーク保持手段１内
の遅延ネットワークを生成する。
【００２２】また、遅延ネットワーク変形手段３は、遅
延ネットワーク保持手段１内の遅延ネットワークを小さ
くするように（遅延ネットワーク内の有向辺１４と内部
頂点１３の個数を削減するように）、遅延ネットワーク
を変形する。この際に、「対象論理回路の入力端子と出
力端子との間の遅延時間」と「当該入力端子に対応する
ソース頂点１１と当該出力端子に対応するシンク頂点１
２との間の最大重み経路長」とが一致するという条件を
保つようにする。
【００２３】このようなデータ構造の遅延ネットワーク
を採用して、遅延情報を正確に保持しつつ、遅延情報の
保持に必要な記憶領域の削減と、遅延解析の高速化（遅
延ネットワークを小さくして、対象論理回路の遅延情報
の保持に必要な記憶領域を少なくする方が、対象論理回
路の遅延解析を高速に行うことができる）とを達成する
ことが、本発明の第１の骨子である。
【００２４】図１中の遅延ネットワークは、図１１に示
す論理回路を対象論理回路とするものである。図１中の
遅延ネットワークと図１１に示す論理回路とを対比して
参照すると、それぞれ、「Ａ０」〜「Ａ３」というソー
ス頂点１１と「Ａ０」〜「Ａ３」という入力端子１１１
とが対応し、「Ｓ０」〜「Ｓ３」というシンク頂点１２
と「Ｓ０」〜「Ｓ３」という出力端子１１２とが対応し
ている。
【００２５】図１１に示す論理回路のＡＮＤゲートの遅
延時間を９とし、ＸＯＲゲートの遅延時間を９とし、Ｎ
ＯＴゲートの遅延時間を９とし、各ネットの遅延時間を
１とした場合に、「Ａ０」という入力端子１１１から
「Ｓ３」という出力端子１１２までの遅延時間は「４
１」である。これに対応して、図１中の遅延ネットワー
クでは、「Ａ０」というソース頂点１１から「Ｓ３」と
いうシンク頂点１２への最大重み経路長が「４１」とな
っている。
【００２６】（２） 遅延ネットワーク生成方法 遅延ネットワーク生成手段２は、対象論理回路の構成情
報を入力し、その構成情報に基づいて遅延ネットワーク
を生成し、その遅延ネットワークを遅延ネットワーク保
持手段１に格納する。以下に、遅延ネットワーク生成方
法の２つの例を説明する。
【００２７】図２は、遅延ネットワーク生成手段２の処
理（遅延ネットワーク生成方法）の第１の例を示す流れ
図である。この処理は、ソース頂点生成ステップ２１
と、シンク頂点生成ステップ２２と、有向辺生成ステッ
プ２３と、遅延時間算出ステップ２４と、有向辺重み付
加ステップ２５とからなる。この処理は、請求項９記載
の発明における遅延ネットワーク生成手段２によって実
現される遅延ネットワーク生成方法に該当する。
【００２８】次に、図２に示す遅延ネットワーク生成方
法の処理内容について説明する。なお、以下の説明で
は、図１中のソース頂点，シンク頂点，内部頂点および
有向辺に付されている１１〜１４の符号ならびに図１１
中の入力端子および出力端子に付されている１１１およ
び１１２の符号は使用しないものとする。
【００２９】遅延ネットワーク生成手段２は、対象論理
回路の構成情報を入力すると、図２に示す処理を開始す
る。
【００３０】まず、対象論理回路の入力端子に対応する
ソース頂点を生成し（ステップ２１）、対象論理回路の
出力端子に対応するシンク頂点を生成する（ステップ２
２）。
【００３１】次に、対象論理回路の各ソース頂点と各シ
ンク頂点との間に有向辺を生成する（ステップ２３）。
すなわち、対象論理回路において信号伝達のある入出力
端子間（入力端子出力端子間）について、ステップ２１
で生成されたソース頂点とステップ２２で生成されたシ
ンク頂点との間に、信号伝達の方向の向きを有する有向
辺を生成する。
【００３２】さらに、対象論理回路の各入力端子から各
出力端子までの遅延時間を全て計算し（ステップ２
４）、各有向辺に対応する入出力端子間の遅延時間をそ
の有向辺の重みとして付加する（ステップ２５）。
【００３３】これにより、遅延ネットワークが生成さ
れ、遅延ネットワーク保持手段１にその遅延ネットワー
クが保持される。
【００３４】図２に示す遅延ネットワーク生成方法によ
って生成されたＮ入力Ｍ出力の論理回路に対応する遅延
ネットワークは、Ｎ個のソース頂点とＭ個のシンク頂点
と最大でＮ×Ｍの有向辺とで構成されている。したがっ
て、本実施例、ひいては請求項９記載の発明によって生
成された遅延ネットワークを保持するために必要な記憶
領域の量は、第２の従来方式（行列により論理回路遅延
情報を保持する方式）における記憶領域の量と比べてオ
ーダ的に等しい。
【００３５】図１２は、図２に示す遅延ネットワーク生
成方法によって生成された遅延ネットワークの一例（図
１１に示す論理回路に対応する遅延ネットワーク）を示
す図である。
【００３６】ステップ２１，２２および２３によって図
１２中の有向グラフ（ソース頂点，シンク頂点および有
向辺からなる有向グラフ）が生成され、ステップ２４に
より計算された遅延時間がステップ２５により有向辺の
重みとして付加されることにより、図１２に示す遅延ネ
ットワークが生成される。
【００３７】図３は、遅延ネットワーク生成手段２の処
理（遅延ネットワーク生成方法）の第２の例を示す流れ
図である。この処理は、ソース頂点生成ステップ３１
と、シンク頂点生成ステップ３２と、内部頂点生成ステ
ップ３３と、有向辺生成ステップ３４と、有向辺重み付
加ステップ３５と、有向辺重み加算ステップ３６とから
なる。この処理は、請求項１０記載の発明における遅延
ネットワーク生成手段２によって実現される遅延ネット
ワーク生成方法に該当する。
【００３８】次に、図３に示す遅延ネットワーク生成方
法の処理内容について説明する。
【００３９】遅延ネットワーク生成手段２は、対象論理
回路の構成情報を入力すると、図３に示す処理を開始す
る。
【００４０】まず、対象論理回路の入力端子に対応する
ソース頂点を生成し（ステップ３１）、対象論理回路の
出力端子に対応するシンク頂点を生成し（ステップ３
２）、対象論理回路のゲートに対応する内部頂点を生成
する（ステップ３３）。
【００４１】また、対象論理回路のネットに対応する有
向辺を生成する（ステップ３４）。ここで、その生成の
際に、当該ネットが接続している入力端子，出力端子ま
たはゲートに対応するソース頂点，シンク頂点または内
部頂点に当該有向辺を接続し、当該有向辺の向きを当該
ネット上の信号伝達の方向に設定する。
【００４２】次に、各ネットの遅延時間を当該各ネット
に対応する有向辺に重みとして付加する（ステップ３
５）。
【００４３】さらに、各ゲートの遅延時間を当該各ゲー
トに対応する内部頂点を終点とする有向辺の重みに加算
する（ステップ３６）。なお、対象論理回路上のゲート
の遅延時間を遅延ネットワーク上の有向辺の重みに反映
させる態様としては、上述のように「当該ゲートに対応
する内部頂点を終点とする有向辺の重みに加算する」と
いう態様に限られない。すなわち、一般的には、「グラ
フ理論に基づいて当該ゲートに対応する内部頂点に接続
している有向辺の重みに加算する」という態様になる
（例えば、当該ゲートに対応する内部頂点を始点とする
有向辺の重みに加算することも考えられる）。
【００４４】これにより、遅延ネットワークが生成さ
れ、遅延ネットワーク保持手段１にその遅延ネットワー
クが保持される。
【００４５】図３に示す遅延ネットワーク生成方法によ
ると、対象論理回路のゲートおよびネットの構成と同じ
トポロジーを有する有向グラフが、遅延ネットワークの
有向グラフとして生成される。ネットの遅延時間は有向
辺（当該ネットに対応する有向辺）の重みとして付加さ
れる形で、ゲートの遅延時間は当該ゲートに接続してい
るネットに対応する有向辺の重みに加算される形で、そ
れぞれ有向辺の重みに添加される。
【００４６】図３に示す遅延ネットワーク生成方法によ
って生成された遅延ネットワークは、第３の従来方式に
おける有向グラフと同じグラフ構造をしている。ただ
し、第３の従来方式の有向グラフには頂点と有向辺とに
共に重みが付加されているが、この遅延ネットワークで
は頂点（ソース頂点，シンク頂点および内部頂点）には
重みが付加されていない。したがって、この遅延ネット
ワークを保持するために必要な記憶領域の量は、頂点の
重みを保持するための記憶領域がない分だけ、第３の従
来方式における有向グラフを保持するために必要な記憶
領域の量よりも少なくてすむ。
【００４７】図１３は、図３に示す遅延ネットワーク生
成方法によって生成された遅延ネットワークの一例（図
１１に示す論理回路に対応する遅延ネットワーク）を示
す図である。
【００４８】ステップ３１，３２，３３および３４によ
って図１３中の有向グラフ（ソース頂点，シンク頂点，
内部頂点および有向辺からなる有向グラフ）が生成さ
れ、ステップ３５および３６によって有向辺に重みが付
加・加算されることにより、図１３に示す遅延ネットワ
ークが生成される。
【００４９】（３） 遅延ネットワーク変形方法 遅延ネットワーク変形手段３は、遅延ネットワーク保持
手段１内の遅延ネットワークを入力して、その遅延ネッ
トワークのデータ量を削減するためにその遅延ネットワ
ークを変形し、変形後の遅延ネットワークを遅延ネット
ワーク保持手段１に格納する。以下に、遅延ネットワー
ク変形方法の２つの例を説明する。
【００５０】図６は、遅延ネットワーク変形手段３の処
理（遅延ネットワーク変形方法）の第１の例を示す流れ
図である。この処理は、図４に示す処理（この処理をバ
タフライＸ変換処理という）を行うバタフライＸ変換処
理ステップ６１と、図５に示す処理（この処理を縮約処
理という）を行う縮約処理ステップ６２とからなる。こ
の遅延ネットワーク変形方法では、バタフライＸ変換処
理と縮約処理とが任意の順序で連続的に適用され、両処
理における変換条件の両方が共に満たされなくなった場
合に全体の処理が終了する。この遅延ネットワーク変形
方法は、請求項１記載の発明における遅延ネットワーク
変形手段３によって実現される遅延ネットワーク変形方
法に該当する。
【００５１】図４は、バタフライＸ変換処理を示す流れ
図である。バタフライＸ変換処理は、変換条件判定処理
ステップ４１と、有向辺削除処理ステップ４２と、内部
頂点生成処理ステップ４３と、有向辺生成処理ステップ
４４とからなる。
【００５２】なお、以下の説明では、遅延ネットワーク
上の頂点ａを始点とし頂点ｂを終点とする有向辺を
（ａ，ｂ）で表し、有向辺（ａ，ｂ）の重みをＷ（ａ，
ｂ）で表す。
【００５３】以下に、図４を参照して、バタフライＸ変
換処理の処理内容について説明する。
【００５４】遅延ネットワーク変形手段３は、遅延ネッ
トワーク保持手段１内の遅延ネットワークを対象とし
て、以下に示すようなバタフライＸ変換処理を行う。
【００５５】第１に、当該遅延ネットワークが下記の
，およびの変換条件（この変換条件をバタフライ
Ｘ変換条件という）を満たすか否かを判定し、バタフラ
イＸ変換条件を満たす場合には当該遅延ネットワーク上
の頂点集合Ｖｓ（Ｋ個のソース頂点または内部頂点の集
合）および頂点集合Ｖｔ（Ｌ個の内部頂点またはシンク
頂点の集合）とＫ×Ｌ個の有向辺（ｖ，ｕ）とを検出す
る（ステップ４１）。なお、ＫおよびＬは２以上の任意
の正整数である。 ２つの頂点集合ＶｓおよびＶｔが存在する。 Ｖｓ＝｛ｖ１，ｖ２，…，ｖＫ｝，Ｖｔ＝｛ｕ１，ｕ
２，…，ｕＬ｝ 全ての頂点対「ｖ（∈Ｖｓ），ｕ（∈Ｖｔ）」（頂
点ｖと頂点ｕとの対）の間に有向辺（ｖ，ｕ）が存在す
る。 全ての２頂点対「ｖｉ１（∈Ｖｓ），ｖｉ２（∈Ｖ
ｓ），ｕｊ１（∈Ｖｔ），ｕｊ２（∈Ｖｔ）」（頂点ｖ
ｉ１およびｖｉ２と頂点ｕｊ１およびｕｊ２との対）の
間で等式 Ｗ（ｖｉ１，ｕｊ１）＋Ｗ（ｖｉ２，ｕｊ２） ＝Ｗ（ｖｉ１，ｕｊ２）＋Ｗ（ｖｉ２，ｕｊ１） が成立している。
【００５６】第２に、ステップ４１で検出されたＫ×Ｌ
個の有向辺（ｖ，ｕ）を削除する（ステップ４２）。
【００５７】第３に、新たに内部頂点ｗ（１個の内部頂
点）を生成する（ステップ４３）。
【００５８】第４に、頂点集合Ｖｓを構成する各頂点
（頂点集合Ｖｓ内の各頂点）から内部頂点ｗに向かう有
向辺群（Ｋ個の有向辺） （ｖ１，ｗ），（ｖ２，ｗ），…，（ｖＫ，ｗ） と内部頂点ｗから頂点集合Ｖｔを構成する各頂点（頂点
集合Ｖｔ内の各頂点）に向かう有向辺群（Ｌ個の有向
辺） （ｗ，ｕ１），（ｗ，ｕ２），…，（ｗ，ｕＬ） とを生成する（ステップ４４）。ここで、新たに生成さ
れた有向辺の重みを、 Ｗ（ｖｉ，ｗ）＝Ｗ（ｖｉ，ｕ１）−Ｗ（ｖ１，ｕ１） （ｉ＝１，２，…，Ｋ） Ｗ（ｗ，ｕｊ）＝Ｗ（ｖ１，ｕｊ） （ｊ＝１，２，…，Ｌ） に設定する。
【００５９】このように、バタフライＸ変換処理は、Ｋ
個の頂点（ソース頂点または内部頂点）とＬ個の頂点
（内部頂点またはシンク頂点）とを各々結んだＫ×Ｌ個
の有向辺に対し、そのＫ×Ｌ個の有向辺を削除し、１個
の内部頂点を生成し、Ｋ＋Ｌ個の有向辺を生成すること
を特徴とする。
【００６０】バタフライＸ変換処理による遅延ネットワ
ークの変形においては、変形前に頂点集合Ｖｓ内の頂点
と頂点集合Ｖｔ内の頂点とを直接結んでいた有向辺の重
みと、変形後に内部頂点ｗを経由して頂点集合Ｖｓ内の
頂点から頂点集合Ｖｔ内の頂点に向かう経路中の有向辺
の重みの和とが等しい。したがって、バタフライＸ変換
処理を行った後も、変形対象の遅延ネットワークは、対
象論理回路の遅延情報を正しく保持している。逆にいう
と、バタフライＸ変換条件が成立していない場合に上記
のバタフライＸ変換処理を行うと、変形後の遅延ネット
ワークは正しい遅延情報を保持しなくなる。
【００６１】バタフライＸ変換処理を行うと、内部頂点
を１個増加させ、有向辺をＫ×Ｌ−Ｋ−Ｌ個削減させる
ことになる。また、バタフライＸ変換処理を行うと、１
つの頂点に接続している有向辺の数を減少させる効果が
ある。この効果は、後述する縮約処理を適用するために
有益になる。
【００６２】図１４は、バタフライＸ変換処理の適用例
を示す図である。
【００６３】図１４においては、バタフライＸ変換処理
が頂点ｖ１，ｖ２，ｕ１およびｕ２に対して適用されて
いる。
【００６４】当該４頂点が存在し、４個の有向辺（ｖ
１，ｕ１），（ｖ１，ｕ２），（ｖ２，ｕ１）および
（ｖ２，ｕ２）が存在し、各有向辺の重みｐ１，ｘ１，
ｘ２およびｐ２に対して等式ｐ１＋ｐ２＝ｘ１＋ｘ２が
成立しているので、バタフライＸ変換条件が満たされて
いる。
【００６５】ここで、バタフライＸ変換処理による変形
後の各有向辺（ｖ１，ｗ），（ｖ２，ｗ），（ｗ，ｕ
１）および（ｗ，ｕ２）の重みｓ１，ｓ２，ｔ１および
ｔ２は、ｓ１＝０，ｓ２＝ｘ２−ｐ１，ｔ１＝ｐ１およ
びｔ２＝ｘ１となる。
【００６６】図５は、縮約処理を示す流れ図である。縮
約処理は、変換条件判定処理ステップ５１と、内部頂点
削除処理ステップ５２と、有向辺削除処理ステップ５３
と、有向辺繋変え処理ステップ５４とからなる。
【００６７】以下に、図５を参照して、縮約処理の処理
内容について説明する。
【００６８】遅延ネットワーク変形手段３は、遅延ネッ
トワーク保持手段１内の遅延ネットワークを対象とし
て、以下に示すような縮約処理を行う。
【００６９】第１に、当該遅延ネットワークが下記の変
換条件（この変換条件を縮約条件という）を満たすか否
かを判定し、縮約条件を満たす場合には当該遅延ネット
ワーク上の内部頂点ｖ０を検出する（ステップ５１）。
ここで、縮約条件とは、「ある内部頂点ｖ０が、ただ１
個の有向辺の始点にしかなっていないか、ただ１個の有
向辺の終点にしかなっていない」という条件である。
【００７０】ここでは、内部頂点ｖ０を終点とする有向
辺がただ１つでその有向辺の始点が頂点ｖｓであり、内
部頂点ｖ０を始点とする有向辺がＫ個でそれらのＫ個の
有向辺の終点が頂点ｕ１，ｕ２，…，ｕＫであったとす
る。なお、Ｋは１以上の任意の正整数である。
【００７１】第２に、ステップ５１で検出された内部頂
点ｖ０を削除する（ステップ５２）。
【００７２】第３に、内部頂点ｖ０が唯一の始点または
終点になっていた有向辺の全て（ここでは、内部頂点ｖ
０が唯一の終点であった有向辺（ｖｓ，ｖ０）および内
部頂点ｖ０が始点であった有向辺（ｖ０，ｕ１），（ｖ
０，ｕ２），…，（ｖ０，ｕＫ）を削除する（ステップ
５３）。
【００７３】第４に、新たにＫ個の有向辺（ｖｓ，ｕ
１），（ｖｓ，ｕ２），…，（ｖｓ，ｕＫ）を生成し、
それらの有向辺の重みを Ｗ（ｖｓ，ｕｉ）＝Ｗ（ｖｓ，ｖ０）＋Ｗ（ｖ０，ｕｉ） （ｉ＝１，２，…，Ｋ） に設定する。
【００７４】すなわち、ステップ５２で削除された内部
頂点ｖ０が端点（始点または終点）になっていた有向辺
の繋変えを行い、かつそれらの有向辺の重みを変更する
（ステップ５４）。
【００７５】このように、縮約処理は、ただ１個の有向
辺の始点にしかなっていない内部頂点またはただ１個の
有向辺の終点にしかなっていない内部頂点に対し、その
内部頂点を削除し、当該「ただ１個の有向辺」を削除
し、削除された内部頂点が終点または始点になっていた
Ｋ個の有向辺の重みを変更しかつそれらの有向辺の終点
または始点を他の頂点に繋ぎ変えることを特徴とする。
【００７６】縮約処理で変形された遅延ネットワークに
おいては、変形前に頂点ｖｓから内部頂点ｖ０を経由し
て頂点ｕ１，ｕ２，…，ｕＫに達していた経路を構成す
る有向辺の重みの和は、変形後に頂点ｖｓから頂点ｕ
１，ｕ２，…，ｕＫに向かう有向辺の重みと等しい。し
たがって、縮約処理を行った後も、変形対象の遅延ネッ
トワークは、対象論理回路の遅延情報を正しく保持して
いる。
【００７７】縮約処理を行うと、内部頂点１個および有
向辺１個を削減させる効果がある。
【００７８】図１５（ａ）および（ｂ）は、縮約処理の
適用例を示す図である。
【００７９】図１５（ａ）および（ｂ）においては、縮
約処理が頂点ｖ０に関して適用されている。
【００８０】図１５（ａ）の例の場合には、頂点ｖ０を
終点とする有向辺がただ１つ（（ｖｓ，ｖ０）のみ）で
あるので、縮約条件が満たされている。
【００８１】縮約処理後の各有向辺の重みは、ｅ１＋
ｇ，ｅ２＋ｇおよびｅ３＋ｇとなる。
【００８２】図１５（ｂ）の例の場合には、頂点ｖ０を
始点とする有向辺がただ１つ（（ｖ０，ｖｔ）のみ）で
あるので、縮約条件が満たされている。
【００８３】縮約処理後の各有向辺の重みは、ｆ１＋
ｈ，ｆ２＋ｈおよびｆ３＋ｈとなる。
【００８４】以上のようなバタフライＸ変換処理（図４
参照）および縮約処理（図５参照）が組み合わせられ
て、図６に示すネットワーク変形方法が実現される。
【００８５】この場合に、変形前の遅延ネットワークに
対し、バタフライＸ変換処理（ステップ６１）と縮約処
理（ステップ６２）とが任意の順序で連続的に適用され
る。ここで、バタフライＸ変換条件および縮約条件（図
４および図５におけるステップ４１およびステップ５１
参照）が共に満たされなくなった場合に、図６に示すネ
ットワーク変形方法の全体の処理が終了する。
【００８６】バタフライＸ変換処理と縮約処理とは共に
有向辺の数を増加させることはないので、バタフライＸ
変換処理および縮約処理を連続的に適用すれば、遅延ネ
ットワークのデータ量は徐々に小さくなっていく。
【００８７】なお、２つの変形処理を適用する理由は、
バタフライＸ変換処理だけ、または縮約処理だけの連続
適用では、数回変形を行うとそれ以上変形できなくなる
等の限界が存在するからである。例えば、請求項９記載
の発明における遅延ネットワーク生成手段２によって生
成された図１２に示す遅延ネットワークに、初めから縮
約処理を適用することはできない。このような遅延ネッ
トワークに対しては、バタフライＸ変換処理と縮約処理
との両方を組み合わせて適用することで初めて、遅延ネ
ットワークのデータ量を小さくすることができる。
【００８８】このように、遅延ネットワーク変形手段３
によって遅延ネットワークを変形することにより、遅延
ネットワークの大きさ（遅延ネットワークの情報量）を
小さくすることが可能となる。遅延ネットワーク生成手
段２によって生成された遅延ネットワークを保持するた
めに必要な記憶領域の量と、第２の従来方式で必要な記
憶領域の量とは、オーダ的に同じであった。したがっ
て、本発明の論理回路遅延情報保持方式の効果を得るた
めには遅延ネットワーク変形手段３による処理が必要と
なり、これによって遅延情報を保持するための記憶領域
の量が第２の従来方式よりも少なくてすむようになる。
【００８９】図１６（ａ）〜（ｅ）は、図１２に示す遅
延ネットワークに対して図６に示す遅延ネットワーク変
形方法が適用される際の処理過程を示す図である。
【００９０】図１６（ａ）に示す遅延ネットワークは、
図１２に示す遅延ネットワークと同じ遅延ネットワーク
であり、変形対象の遅延ネットワークの最初の状態の遅
延ネットワークである。
【００９１】図１６（ｂ）に示す遅延ネットワークは、
図１６（ａ）中の変形箇所１６１にバタフライＸ変換処
理を適用した後の遅延ネットワークである。
【００９２】図１６（ｃ）に示す遅延ネットワークは、
図１６（ｂ）中の変形箇所１６２にバタフライＸ変換処
理を適用した後の遅延ネットワークである。
【００９３】図１６（ｄ）に示す遅延ネットワークは、
図１６（ｃ）中の変形箇所１６３に縮約処理を適用した
後の遅延ネットワークである。
【００９４】図１６（ｅ）に示す遅延ネットワークは、
図１６（ｄ）中の変形箇所１６４にバタフライＸ変換処
理を適用した後の遅延ネットワークである。この遅延ネ
ットワーク（図１６（ｅ）に示す遅延ネットワーク）
が、図６に示す遅延ネットワーク変形方法により遅延ネ
ットワークの変形（遅延ネットワークの情報量を少なく
するための変形）が実現された結果である。
【００９５】図１０は、遅延ネットワーク変形手段３の
処理（遅延ネットワーク変形方法）の第２の例を示す流
れ図である。この処理は、図４に示す処理（バタフライ
Ｘ変換処理）を行うバタフライＸ変換処理ステップ１０
１と、図５に示す処理（縮約処理）を行う縮約処理ステ
ップ１０２と、図７に示す処理（この処理をバタフライ
α変換処理という）を行うバタフライα変換処理ステッ
プ１０３と、図８に示す処理（この処理を並行辺削除処
理という）を行う並行辺削除処理ステップ１０４と、図
９に示す処理（この処理をＸバタフライ変換処理とい
う）を行うＸバタフライ変換処理ステップ１０５とから
なる。このネットワーク変形方法では、バタフライＸ変
換処理と縮約処理とバタフライα変換処理と並行辺削除
処理とが任意の順序で連続的に適用され、バタフライＸ
変換処理，縮約処理，バタフライα変換処理および並行
辺削除処理における変換条件が全て満たされなくなった
場合にＸバタフライ変換処理が行われる。そして、この
Ｘバタフライ変換処理によって変形された遅延ネットワ
ークについてバタフライＸ変換処理，縮約処理，バタフ
ライα変換処理および並行辺削除処理における変換条件
が検討され、その検討に基づいて適用されるバタフライ
Ｘ変換処理，縮約処理，バタフライα変換処理または並
行辺削除処理（そのＸバタフライ変換処理の直後に適用
されるバタフライＸ変換処理，縮約処理，バタフライα
変換処理または並行辺削除処理）によっても遅延ネット
ワークのデータ量（遅延ネットワーク内の有向辺と内部
頂点の個数）が減少しなかったとき（Ｘバタフライ変換
処理の変換条件が満たされないときを含む）に、全体の
処理が終了する。この遅延ネットワーク変形方法は、請
求項８記載の発明における遅延ネットワーク変形手段３
によって実現される遅延ネットワーク変形方法に該当す
る。
【００９６】図７は、バタフライα変換処理を示す流れ
図である。バタフライα変換処理は、変換条件判定処理
ステップ７１と、内部頂点生成処理ステップ７２と、有
向辺生成処理ステップ７３と、有向辺削除処理ステップ
７４とからなる。
【００９７】以下に、図７を参照して、バタフライα変
換処理の処理内容について説明する。
【００９８】遅延ネットワーク変形手段３は、遅延ネッ
トワーク保持手段１内の遅延ネットワークを対象とし
て、以下に示すようなバタフライα変換処理を行う。
【００９９】第１に、当該遅延ネットワークが下記の
およびの変換条件（この変換条件をバタフライα変換
条件という）を満たすか否かを判定し、バタフライα変
換条件を満たす場合には当該遅延ネットワーク上の頂点
集合Ｖｓ（Ｋ個のソース頂点または内部頂点の集合）お
よび頂点集合Ｖｔ（Ｌ個の内部頂点またはシンク頂点の
集合）とＫ×Ｌ個の有向辺（ｖ，ｕ）とを検出する（ス
テップ７１）。なお、ＫおよびＬは２以上の任意の正整
数である。 ２つの頂点集合ＶｓおよびＶｔが存在する。 Ｖｓ＝｛ｖ１，ｖ２，…，ｖＫ｝，Ｖｔ＝｛ｕ１，ｕ
２，…，ｕＬ｝ 全ての頂点対「ｖ（∈Ｖｓ），ｕ（∈Ｖｔ）」（頂
点ｖと頂点ｕとの対）の間に有向辺（ｖ，ｕ）が存在す
る。
【０１００】第２に、新たに内部頂点ｗ（１個の内部頂
点）を生成する（ステップ７２）。
【０１０１】第３に、頂点集合Ｖｓを構成する各頂点
（頂点集合Ｖｓ内の各頂点）から内部頂点ｗに向かう有
向辺群（Ｋ個の有向辺） （ｖ１，ｗ），（ｖ２，ｗ），…，（ｖＫ，ｗ） と内部頂点ｗから頂点集合Ｖｔを構成する各頂点（頂点
集合Ｖｔ内の各頂点）に向かう有向辺群（Ｌ個の有向
辺） （ｗ，ｕ１），（ｗ，ｕ２），…，（ｗ，ｕＬ） とを生成する（ステップ７３）。ここで、新たに生成さ
れた有向辺の重みを、 Ｗ（ｖｉ，ｗ）＋Ｗ（ｗ，ｕｊ）≦Ｗ（ｖｉ，ｕｊ） （ｉ＝１，２，…，Ｋおよびｊ＝１，２，…，Ｌ） という数式（この数式をバタフライα変換重み設定式と
いう）を満たす任意の値に設定する。
【０１０２】第４に、等式（この等式をバタフライα変
換有向辺削除条件式という） Ｗ（ｖｉ，ｗ）＋Ｗ（ｗ，ｕｊ）＝Ｗ（ｖｉ，ｕｊ） が成立している有向辺（ｖｉ，ｕｊ）を削除する（ステ
ップ７４）。
【０１０３】このように、バタフライα変換処理は、Ｋ
個の頂点（ソース頂点または内部頂点）とＬ個の頂点
（内部頂点またはシンク頂点）とを各々結んだＫ×Ｌ個
の有向辺に対し、１個の内部頂点を生成し、Ｋ＋Ｌ個の
有向辺を生成し、Ｋ×Ｌ個の有向辺の一部を削除するこ
とを特徴とする。
【０１０４】バタフライα変換処理による遅延ネットワ
ークの変形においては、変形前に頂点集合Ｖｓ内の頂点
と頂点集合Ｖｔ内の頂点とを直接結んでいた有向辺が削
除された場合には、その有向辺の重みと、変形後に内部
頂点ｗを経由して頂点集合Ｖｓ内の頂点から頂点集合Ｖ
ｔ内の頂点に向かう経路中の有向辺の重みの和とが等し
い。また、変形前に頂点集合Ｖｓ内の頂点と頂点集合Ｖ
ｔ内の頂点とを直接結んでいた有向辺が削除されなかっ
た場合には、その有向辺の重みを、変形後に内部頂点ｗ
を経由して頂点集合Ｖｓ内の頂点から頂点集合Ｖｔ内の
頂点に向かう経路中の有向辺の重みの和が越えない。し
たがって、バタフライα変換処理を行った後も、変形対
象の遅延ネットワークは、対象論理回路の遅延情報を正
しく保持している。逆にいうと、バタフライα変換条件
が成立していない場合に上記のバタフライα変換処理を
行うと、変形後の遅延ネットワークは正しい遅延情報を
保持しなくなる。
【０１０５】バタフライα変換処理を行うと、内部頂点
を１個増加させ、有向辺を最大でＫ×Ｌ−Ｋ−Ｌ−１個
削減させることになる。また、バタフライα変換処理を
行うと、１つの頂点に接続している有向辺の数を減少さ
せる効果がある（頂点集合ＶｓおよびＶｔの選び方によ
っては、逆に有向辺の数を増やしたり、１つの頂点に接
続している有向辺の数を増加させてしまう場合もあ
る）。１つの頂点に接続している有向辺の数を減少させ
ることは、縮約処理を適用できる内部頂点を増やす効果
を生む。
【０１０６】バタフライα変換処理よりもバタフライＸ
変換処理の方が、多くの有向辺を減少させることができ
るという利点がある。しかし、バタフライα変換処理の
方がバタフライＸ変換処理よりも、多くの部分（遅延ネ
ットワーク中の変形箇所）に適用できるという利点があ
る。
【０１０７】図１７は、バタフライα変換処理の適用例
を示す図である。
【０１０８】図１７においては、バタフライα変換処理
が頂点ｖ１，ｖ２，ｕ１およびｕ２に対して適用されて
いる。
【０１０９】当該４頂点が存在し、４個の有向辺（ｖ
１，ｕ１），（ｖ１，ｕ２），（ｖ２，ｕ１）および
（ｖ２，ｕ２）が存在しているので、バタフライα変換
条件が満たされている。
【０１１０】ここで、バタフライα変換処理による変形
後の各有向辺（ｖ１，ｗ），（ｖ２，ｗ），（ｗ，ｕ
１）および（ｗ，ｕ２）の重みｓ１，ｓ２，ｔ１および
ｔ２を、ｓ１＝ｘ１−ｐ２，ｓ２＝０，ｔ１＝ｘ２およ
びｔ２＝ｐ２と設定すると（ｐ１，ｐ２，ｘ１およびｘ
２は変形前の各有向辺の重みである）、有向辺（ｖ１，
ｕ２），（ｖ２，ｕ１）および（ｖ２，ｕ２）を削除す
ることが可能となる。
【０１１１】図８は、並行辺削除処理を示す流れ図であ
る。並行辺削除処理は、変換条件判定処理ステップ８１
と、有向辺削除処理ステップ８２とからなる。
【０１１２】以下に、図８を参照して、並行辺削除処理
の処理内容について説明する。
【０１１３】遅延ネットワーク変形手段３は、遅延ネッ
トワーク保持手段１内の遅延ネットワークを対象とし
て、以下に示すような並行辺削除処理を行う。
【０１１４】第１に、当該遅延ネットワークが下記の変
換条件（この変換条件を並行辺削除条件という）を満た
すか否かを判定し、並行辺削除条件を満たす場合には当
該遅延ネットワーク上の２つの頂点ｖおよびｕを検出す
る（ステップ８１）。ここで、並行辺削除条件とは、
「ある頂点ｖ（ソース頂点または内部頂点）とある頂点
ｕ（内部頂点またはシンク頂点）とが存在し、当該２つ
の頂点間を結ぶ有向辺（ｖ，ｕ）が複数存在する」とい
う条件である。
【０１１５】第２に、ステップ８１で検出された２つの
頂点ｖおよびｕの間を結ぶ複数の有向辺（ｖ，ｕ）の中
の１個以外を削除する（１個の有向辺のみを残す）（ス
テップ８２）。ここで、残される有向辺は、当該複数の
有向辺の中で最大の重みが付加されている有向辺であ
る。
【０１１６】このように、並行辺削除処理は、２つの頂
点間に複数の有向辺が存在する場合に、それらの複数の
有向辺に対し、１個の有向辺を残し、他の有向辺を削除
することを特徴とする。
【０１１７】並行辺削除処理を行うと、遅延ネットワー
ク上の余分な有向辺を削減させる効果がある。その結
果、１つの頂点に接続している有向辺の数が減少し、縮
約処理を適用できる内部頂点を増やすことができるとい
う効果もある。
【０１１８】図１８は、並行辺削除処理の適用例を示す
図である。
【０１１９】図１８においては、並行辺削除処理が重み
ｅ１，ｅ２およびｅ３が付加された３個の有向辺（ｖ，
ｕ）に適用され、３つの重みの中で最大の重みｅ１が付
加されている有向辺以外の有向辺が削除されている。
【０１２０】図９は、Ｘバタフライ変換処理を示す流れ
図である。Ｘバタフライ変換処理は、変換条件判定処理
ステップ９１と、内部頂点削除処理ステップ９２と、有
向辺削除処理ステップ９３と、有向辺生成処理ステップ
９４とからなる。
【０１２１】以下に、図９を参照して、Ｘバタフライ変
換処理の処理内容について説明する。
【０１２２】遅延ネットワーク変形手段３は、バタフラ
イＸ変換条件，縮約条件，バタフライα変換条件および
並行辺削除条件が全て満たされなくなった場合に、遅延
ネットワーク保持手段１内の遅延ネットワークを対象と
して、以下に示すようなＸバタフライ変換処理を行う。
【０１２３】第１に、当該遅延ネットワークが下記の
およびの変換条件（この変換条件をＸバタフライ変換
条件という）を満たすか否かを判定し、Ｘバタフライ変
換条件を満たす場合には当該遅延ネットワーク上の頂点
集合Ｖｓ（Ｋ個のソース頂点または内部頂点の集合）お
よび頂点集合Ｖｔ（Ｌ個の内部頂点またはシンク頂点の
集合）と１個の内部頂点ｗとを検出する（ステップ９
１）。なお、ＫおよびＬは２以上の任意の正整数であ
る。 ２つの頂点集合ＶｓおよびＶｔが存在する。 Ｖｓ＝｛ｖ１，ｖ２，…，ｖＫ｝，Ｖｔ＝｛ｕ１，ｕ
２，…，ｕＬ｝ 頂点集合Ｖｓ内の各頂点を始点とする有向辺（ｖ
１，ｗ），（ｖ２，ｗ），…，（ｖＫ，ｗ）の終点であ
って、頂点集合Ｖｔ内の各頂点を終点とする有向辺
（ｗ，ｕ１），（ｗ，ｕ２），…，（ｗ，ｕＬ）の始点
であって、それら以外の有向辺の始点にも終点にもなっ
ていない内部頂点ｗが存在する。
【０１２４】第２に、ステップ９１で検出された内部頂
点ｗを削除する（ステップ９２）。
【０１２５】第３に、頂点集合Ｖｓ内の各頂点から内部
頂点ｗに向かうＫ個の有向辺 （ｖ１，ｗ），（ｖ２，ｗ），…，（ｖＫ，ｗ） と内部頂点ｗから頂点集合Ｖｔ内の各頂点に向かうＬ個
の有向辺 （ｗ，ｕ１），（ｗ，ｕ２），…，（ｗ，ｕＬ） とを削除する（ステップ９３）。
【０１２６】第４に、頂点集合Ｖｓ内の各頂点から頂点
集合Ｖｔ内の各頂点に向かう有向辺群（Ｋ×Ｌ個の有向
辺） （ｖ，ｕ） （ｖ（∈Ｖｓ），ｕ（∈Ｖｔ）） を生成する（ステップ９４）。ここで、新たに生成され
た有向辺の重みを、 Ｗ（ｖｉ，ｕｊ）＝Ｗ（ｖｉ，ｗ）＋Ｗ（ｗ，ｕｊ） （ｉ＝１，２，…，Ｋおよびｊ＝１，２，…，Ｌ） に設定する。
【０１２７】このように、Ｘバタフライ変換処理は、Ｋ
個の有向辺の終点であってＬ個の有向辺の始点であるよ
うな内部頂点と当該Ｋ＋Ｌ個の有向辺とに対し、その内
部頂点を削除し、そのＫ＋Ｌ個の有向辺を削除し、Ｋ×
Ｌ個の有向辺を生成することを特徴とする。
【０１２８】Ｘバタフライ変換処理は、バタフライＸ変
換処理の逆変換である。Ｘバタフライ変換処理を行う
と、内部頂点を１個削減させ、有向辺をＫ×Ｌ−Ｋ−Ｌ
個増加させることになる。Ｋ＝２およびＬ＝２に限った
Ｘバタフライ変換処理の場合、変換前後で有向辺の個数
は変わらない。
【０１２９】バタフライＸ変換処理，縮約処理，バタフ
ライα変換処理および並行辺削除処理によって遅延ネッ
トワークの変形処理（最小化処理）を進めていくと、局
所最適解に陥ってしまう状態（本来は、もっと小さな遅
延ネットワークに変形することが可能であるにもかかわ
らず、バタフライＸ変換条件，縮約条件，バタフライα
変換条件および並行辺削除条件が全て満たされなくなる
状態）が生じうる。そのような状態が生じた場合に、Ｘ
バタフライ変換処理が行われると、局所最適解から抜け
出す可能性が生じるという効果がある。
【０１３０】遅延ネットワーク中の部分（変形箇所）に
Ｘバタフライ変換処理を適用し、再度バタフライＸ変換
条件，縮約条件，バタフライα変換条件および並行辺削
除条件を検討し、再度バタフライＸ変換処理，縮約処
理，バタフライα変換処理および並行辺削除処理のいず
れかを適用することによって、局所最適解に陥った状態
から抜け出して、より小さい遅延ネットワークを得るこ
とが可能となる。ただし、Ｘバタフライ変換処理が行わ
れて、さらにバタフライＸ変換処理，縮約処理，バタフ
ライα変換処理および並行辺削除処理のいずれかが適用
されても、それ以上遅延ネットワークが小さくならない
場合もある。その場合には、そのＸバタフライ変換処理
が行われる前の状態に戻された上で、図１０に示す遅延
ネットワーク変形方法の処理が終了する。
【０１３１】図１９は、Ｘバタフライ変換処理の適用例
を示す図である。
【０１３２】図１９においては、Ｘバタフライ変換処理
が内部頂点ｗに対して適用されている。
【０１３３】当該内部頂点ｗが存在し、重みｓ１，ｓ
２，ｔ１およびｔ２が付加されている４個の有向辺（ｖ
１，ｗ），（ｖ２，ｗ），（ｗ，ｕ１）および（ｗ，ｕ
２）が存在しているので、Ｘバタフライ変換条件が満た
されている。
【０１３４】ここで、Ｘバタフライ変換処理による変形
後の各有向辺（ｖ１，ｕ１），（ｖ２，ｕ２），（ｖ
１，ｕ２）および（ｖ２，ｕ２）の重みｐ１，ｐ２，ｘ
１およびｘ２は、ｐ１＝ｓ１＋ｔ１，ｐ２＝ｓ２＋ｔ
２，ｘ１＝ｓ１＋ｔ２およびｘ２＝ｓ２＋ｔ１となる。
【０１３５】以上のようなバタフライα変換処理（図７
参照），並行辺削除処理（図８参照）およびＸバタフラ
イ変換処理（図９参照）と先に述べたバタフライＸ変換
処理（図４参照）および縮約処理（図５参照）とが組み
合わせられて、図１０に示すネットワーク変形方法が実
現される。
【０１３６】この場合に、変形前の遅延ネットワークに
対し、バタフライＸ変換処理（ステップ１０１），縮約
処理（ステップ１０２），バタフライα変換処理（ステ
ップ１０３）および並行辺削除処理（ステップ１０４）
が任意の順序で連続的に適用され、バタフライＸ変換条
件，縮約条件，バタフライα変換条件および並行辺削除
条件（図４，図５，図７および図８におけるステップ４
１，ステップ５１，ステップ７１およびステップ８１参
照）が全て満たされなくなった場合にＸバタフライ変換
処理（ステップ１０５）が行われる。そして、このＸバ
タフライ変換処理によって変形された遅延ネットワーク
についてバタフライＸ変換条件，縮約条件，バタフライ
α変換条件および並行辺削除条件が検討され、その検討
に基づいて適用されるバタフライＸ変換処理，縮約処
理，バタフライα変換処理または並行辺削除処理（その
Ｘバタフライ変換処理の直後に適用されるバタフライＸ
変換処理，縮約処理，バタフライα変換処理または並行
辺削除処理）によっても遅延ネットワークのデータ量が
減少しなかったとき（Ｘバタフライ変換条件が満たされ
なかったときを含む）に、図１０に示すネットワーク変
形方法の全体の処理が終了する。
【０１３７】このような遅延ネットワーク変形方法によ
ると、バタフライＸ変換処理と縮約処理とバタフライα
変換処理と並行辺削除処理とが任意の順序で連続的に適
用されるので、遅延ネットワークのデータ量は徐々に小
さくなっていく（図６に示す第１の遅延ネットワーク変
形方法よりもさらに小さくなる可能性が高い）。
【０１３８】また、Ｘバタフライ変換処理が行われるの
で、局所最適解に陥る可能性が少なくなる。
【０１３９】図２０（ａ）〜（ｃ）は、図６に示す第１
のネットワーク変形方法の効果と図１０に示す第２のネ
ットワーク変形方法の効果とを比較するための図であ
る。
【０１４０】図２０（ｂ）に示す遅延ネットワークは、
図２０（ａ）に示す遅延情報を持つ論理回路から生成さ
れた遅延ネットワークに対して図６に示す第１のネット
ワーク変形方法が適用された結果である。一方、図２０
（ｃ）に示す遅延ネットワークは、図２０（ａ）に示す
遅延情報を持つ論理回路から生成された遅延ネットワー
クに対して図１０に示す第２のネットワーク変形方法が
適用された結果である。第２のネットワーク変形方法が
適用されると、図２０（ｂ）に示す遅延ネットワーク中
の変形箇所２０１に対してバタフライα変換処理が適用
されるので、図２０（ｂ）に示す遅延ネットワークより
も有向辺が１個少なく内部頂点が１個少ない図２０
（ｃ）に示す遅延ネットワークを得ることができる。
【０１４１】なお、遅延ネットワーク変形手段３による
遅延ネットワーク変形方法としては、上述の第１の遅延
ネットワーク変形方法におけるバタフライＸ変換処理お
よび縮約処理は必須であるが、それらの処理にバタフラ
イα変換処理，並行辺削除処理およびＸバタフライ変換
処理の中の任意の１つまたは２つの処理を組み合わせた
遅延ネットワーク変形方法を採用することも可能である
（請求項２〜７記載の発明参照）。
【０１４２】
【発明の効果】以上説明したように、本発明によれば、
遅延情報を保持するために遅延ネットワークの考え方を
採用し、遅延ネットワーク生成手段によって生成された
遅延ネットワークのデータ量を遅延ネットワーク変形手
段によって小さくすることにより、対象論理回路の遅延
情報を正確に記憶しつつ、小さな記憶領域で当該遅延情
報を保持することができる（そのような最小化処理を容
易に実現することができる）という効果がある。
【０１４３】また、本発明の論理回路遅延情報保持方式
を利用することで、対象論理回路の遅延解析を高速化す
ること（遅延解析に要する時間を削減すること）が可能
になるという効果がある。特に、対象論理回路が論理ブ
ロックとして組み込まれた大規模な論理回路の全体的な
遅延解析おいては、このような効果は顕著となる。
【０１４４】遅延解析に要する時間の削減という効果に
よる利益は、論理設計だけでなく、レイアウト設計や、
設計後の評価等の論理回路の回路設計の多くの場面にお
ける効率化に寄与し、その意義は大きい。
【図面の簡単な説明】
【図１】本発明の論理回路遅延情報保持方式の一実施例
の構成を示すブロック図である。
【図２】図１中の遅延ネットワーク生成手段の処理（遅
延ネットワーク生成方法）の第１の例を示す流れ図であ
る。
【図３】図１中の遅延ネットワーク生成手段の処理（遅
延ネットワーク生成方法）の第２の例を示す流れ図であ
る。
【図４】バタフライＸ変換処理を示す流れ図である。
【図５】縮約処理を示す流れ図である。
【図６】図１中の遅延ネットワーク変形手段の処理（遅
延ネットワーク変形方法）の第１の例を示す流れ図であ
る。
【図７】バタフライα変換処理を示す流れ図である。
【図８】並行辺削除処理を示す流れ図である。
【図９】Ｘバタフライ変換処理を示す流れ図である。
【図１０】図１中の遅延ネットワーク変形手段の処理
（遅延ネットワーク変形方法）の第２の例を示す流れ図
である。
【図１１】図１に示す論理回路遅延情報保持方式の対象
論理回路となる論理回路の一例を示す図である。
【図１２】図２に示す遅延ネットワーク生成方法によっ
て生成された遅延ネットワークの一例を示す図である。
【図１３】図３に示す遅延ネットワーク生成方法によっ
て生成された遅延ネットワークの一例を示す図である。
【図１４】バタフライＸ変換処理の適用例を示す図であ
る。
【図１５】縮約処理の適用例を示す図である。
【図１６】図１２に示す遅延ネットワークに対して図６
に示す遅延ネットワーク変形方法が適用される際の処理
過程を示す図である。
【図１７】バタフライα変換処理の適用例を示す図であ
る。
【図１８】並行辺削除処理の適用例を示す図である。
【図１９】Ｘバタフライ変換処理の適用例を示す図であ
る。
【図２０】図６に示す第１のネットワーク変形方法の効
果と図１０に示す第２のネットワーク変形方法の効果と
を比較するための図である。
【図２１】図１１に示す論理回路の遅延情報を第２の従
来方式で保持する際に使用される行列の一例を示す図で
ある。
【図２２】図１１に示す論理回路の遅延情報を第３の従
来方式で保持する際に使用される有向グラフの一例を示
す図である。
【符号の説明】
１ 遅延ネットワーク保持手段 ２ 遅延ネットワーク生成手段 ３ 遅延ネットワーク変形手段 １１ ソース頂点 １２ シンク頂点 １３ 内部頂点 １４ 有向辺 ２１ ソース頂点生成ステップ ２２ シンク頂点生成ステップ ２３ 有向辺生成ステップ ２４ 遅延時間算出ステップ ２５ 有向辺重み付加ステップ ３１ ソース頂点生成ステップ ３２ シンク頂点生成ステップ ３３ 内部頂点生成ステップ ３４ 有向辺生成ステップ ３５ 有向辺重み付加ステップ ３６ 有向辺重み加算ステップ ４１ 変換条件判定処理ステップ ４２ 有向辺削除処理ステップ ４３ 内部頂点生成処理ステップ ４４ 有向辺生成処理ステップ ５１ 変換条件判定処理ステップ ５２ 内部頂点削除処理ステップ ５３ 有向辺削除処理ステップ ５４ 有向辺繋変え処理ステップ ６１ バタフライＸ変換処理ステップ ６２ 縮約処理ステップ ７１ 変換条件判定処理ステップ ７２ 内部頂点生成処理ステップ ７３ 有向辺生成処理ステップ ７４ 有向辺削除処理ステップ ８１ 変換条件判定処理ステップ ８２ 有向辺削除処理ステップ ９１ 変換条件判定処理ステップ ９２ 内部頂点削除処理ステップ ９３ 有向辺削除処理ステップ ９４ 有向辺生成処理ステップ １０１ バタフライＸ変換処理ステップ １０２ 縮約処理ステップ １０３ バタフライα変換処理ステップ １０４ 並行辺削除処理ステップ １０５ Ｘバタフライ変換処理ステップ １１１ 入力端子 １１２ 出力端子 １６１〜１６４ 変形箇所 ２０１ 変形箇所
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 多入力多出力の論理回路の遅延情報を保
    持する論理回路遅延情報保持方式において、 対象論理回路の入力端子に対応するソース頂点と、対象
    論理回路の出力端子に対応するシンク頂点と、ソース頂
    点とシンク頂点とを結ぶ経路の間に存在する内部頂点
    と、ソース頂点，シンク頂点および内部頂点の間を結ん
    でおり重みが付加されている有向辺とによって構成され
    ている遅延ネットワークを保持する遅延ネットワーク保
    持手段と、 対象論理回路の構成情報を入力し、「対象論理回路の入
    力端子と出力端子との間の遅延時間」と「当該入力端子
    に対応するソース頂点と当該出力端子に対応するシンク
    頂点との間の最大重み経路長」とが一致するように各有
    向辺の重みを付加して前記遅延ネットワーク保持手段内
    の遅延ネットワークを生成する遅延ネットワーク生成手
    段と、 前記遅延ネットワーク保持手段内の遅延ネットワークの
    データ量を削減するように遅延ネットワークを変形し、
    かつ「対象論理回路の入力端子と出力端子との間の遅延
    時間」と「当該入力端子に対応するソース頂点と当該出
    力端子に対応するシンク頂点との間の最大重み経路長」
    とが一致するという条件を保つようにする遅延ネットワ
    ーク変形手段とを有し、 遅延ネットワーク変形手段による遅延ネットワーク変形
    方法がバタフライＸ変換処理と縮約処理とを任意の順序
    で連続的に適用することにより実現され、バタフライＸ
    変換条件および縮約条件が共に満たされなくなった場合
    に当該ネットワーク変形方法の全体の処理が終了し、 バタフライＸ変換処理が、 バタフライＸ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺を削除する有向辺削除処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対して前記有向辺削除処理ステ
    ップで削除された有向辺に付加されていた重みに基づく
    重みを付加する有向辺生成処理ステップとからなり、 縮約処理が、 縮約条件を満たす内部頂点を検出する変換条件判定処理
    ステップと、 この変換条件判定処理ステップで検出された内部頂点を
    削除する内部頂点削除処理ステップと、 この内部頂点削除処理ステップで削除された内部頂点が
    「ただ１個の有向辺の始点または終点になっていた」と
    いう場合の当該１個の有向辺を削除し、当該内部頂点が
    終点または始点になっていたＫ個の有向辺を削除する有
    向辺削除処理ステップと、 この有向辺削除処理ステップで削除された１個の有向辺
    の終点または始点であった頂点と前記有向辺削除処理ス
    テップで削除されたＫ個の有向辺の始点または終点であ
    った頂点とを結ぶ新たなＫ個の有向辺を生成し、生成し
    た有向辺に対して前記有向辺削除処理ステップで削除さ
    れた有向辺に付加されていた重みに基づく重みを付加す
    る有向辺繋変え処理ステップとからなる ことを特徴とす
    る論理回路遅延情報保持方式。
  2. 【請求項２】 多入力多出力の論理回路の遅延情報を保
    持する論理回路遅延情報保持方式において、 対象論理回路の入力端子に対応するソース頂点と、対象
    論理回路の出力端子に対応するシンク頂点と、ソース頂
    点とシンク頂点とを結ぶ経路の間に存在する内部頂点
    と、ソース頂点，シンク頂点および内部頂点の間を結ん
    でおり重みが付加されている有向辺とによって構成され
    ている遅延ネットワークを保持する遅延ネットワーク保
    持手段と、 対象論理回路の構成情報を入力し、「対象論理回路の入
    力端子と出力端子との 間の遅延時間」と「当該入力端子
    に対応するソース頂点と当該出力端子に対応するシンク
    頂点との間の最大重み経路長」とが一致するように各有
    向辺の重みを付加して前記遅延ネットワーク保持手段内
    の遅延ネットワークを生成する遅延ネットワーク生成手
    段と、 前記遅延ネットワーク保持手段内の遅延ネットワークの
    データ量を削減するように遅延ネットワークを変形し、
    かつ「対象論理回路の入力端子と出力端子との間の遅延
    時間」と「当該入力端子に対応するソース頂点と当該出
    力端子に対応するシンク頂点との間の最大重み経路長」
    とが一致するという条件を保つようにする遅延ネットワ
    ーク変形手段とを有し、 遅延ネットワーク変形手段による遅延ネットワーク変形
    方法がバタフライＸ変換処理と縮約処理とバタフライα
    変換処理とを任意の順序で連続的に適用することにより
    実現され、バタフライＸ変換条件，縮約条件およびバタ
    フライα変換条件が全て満たされなくなった場合に当該
    ネットワーク変形方法の全体の処理が終了し、バタフライＸ変換処理が、 バタフライＸ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺を削除する有向辺削除処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対して前記有向辺削除処理ステ
    ップで削除された有向辺に付加されていた重みに基づく
    重みを付加する有向辺生成処理ステップとからなり、 縮約処理が、 縮約条件を満たす内部頂点を検出する変換条件判定処理
    ステップと、 この変換条件判定処理ステップで検出された内部頂点を
    削除する内部頂点削除処理ステップと、 この内部頂点削除処理ステップで削除された内部頂点が
    「ただ１個の有向辺の始点または終点になっていた」と
    いう場合の当該１個の有向辺を削除し、当該内部頂点が
    終点または始点になっていたＫ個の有向辺を削除する有
    向辺削除処理ステップと、 この有向辺削除処理ステップで削除された１個の有向辺
    の終点または始点であった頂点と前記有向辺削除処理ス
    テップで削除されたＫ個の有向辺の始点または終点であ
    った頂点とを結ぶ新たなＫ個の有向辺を生成し、生成し
    た有向辺に対して前記有向辺削除処理ステップで削除さ
    れた有向辺に付加されていた重みに基づく重みを付加す
    る有向辺繋変え処理ステップとからなり、 バタフライα変換処理が、 バタフライα変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対してバタフライα変換重み設
    定式に基づく重みを設定する有向辺生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺のうちのバタフライα変換有向辺削除条件式に基
    づく一部の有向辺を削除する有向辺削除処理ステップと
    からなることを特徴とする論理回路遅延情報保持方式。
  3. 【請求項３】 多入力多出力の論理回路の遅延情報を保
    持する論理回路遅延情報保持方式において、 対象論理回路の入力端子に対応するソース頂点と、対象
    論理回路の出力端子に対応するシンク頂点と、ソース頂
    点とシンク頂点とを結ぶ経路の間に存在する内部頂点
    と、ソース頂点，シンク頂点および内部頂点の間を結ん
    でおり重みが付加されている有向辺とによって構成され
    ている遅延ネットワークを保持する遅延ネットワーク保
    持手段と、 対象論理回路の構成情報を入力し、「対象論理回路の入
    力端子と出力端子との間の遅延時間」と「当該入力端子
    に対応するソース頂点と当該出力端子に対応するシンク
    頂点との間の最大重み経路長」とが一致するように各有
    向辺の重みを付加して前記遅延ネットワーク保持手段内
    の遅延ネットワークを生成する遅延ネットワーク生成手
    段と、 前記遅延ネットワーク保持手段内の遅延ネットワークの
    データ量を削減するように遅延ネットワークを変形し、
    かつ「対象論理回路の入力端子と出力端子との間の遅延
    時間」と「当該入力端子に対応するソース頂点と当該出
    力端子に対応するシンク頂点との間の最大重み経路長」
    とが一致するという条件を保つようにする遅延ネットワ
    ーク変形手段とを有し、 遅延ネットワーク変形手段による遅延ネットワーク変形
    方法がバタフライＸ変換処理と縮約処理と並行辺削除処
    理とを任意の順序で連続的に適用することにより実現さ
    れ、バタフライＸ変換条件，縮約条件および並行辺削除
    条件が全て満たされなくなった場合に当該ネットワーク
    変形方法の全体の処理が終了し、バタフライＸ変換処理が、 バタフライＸ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺を削除する有向辺削除処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条 件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対して前記有向辺削除処理ステ
    ップで削除された有向辺に付加されていた重みに基づく
    重みを付加する有向辺生成処理ステップとからなり、 縮約処理が、 縮約条件を満たす内部頂点を検出する変換条件判定処理
    ステップと、 この変換条件判定処理ステップで検出された内部頂点を
    削除する内部頂点削除処理ステップと、 この内部頂点削除処理ステップで削除された内部頂点が
    「ただ１個の有向辺の始点または終点になっていた」と
    いう場合の当該１個の有向辺を削除し、当該内部頂点が
    終点または始点になっていたＫ個の有向辺を削除する有
    向辺削除処理ステップと、 この有向辺削除処理ステップで削除された１個の有向辺
    の終点または始点であった頂点と前記有向辺削除処理ス
    テップで削除されたＫ個の有向辺の始点または終点であ
    った頂点とを結ぶ新たなＫ個の有向辺を生成し、生成し
    た有向辺に対して前記有向辺削除処理ステップで削除さ
    れた有向辺に付加されていた重みに基づく重みを付加す
    る有向辺繋変え処理ステップとからなり、 並行辺削除処理が、 並行辺削除条件を満たす２つの頂点を検出する変換条件
    判定処理ステップと、 この変換条件判定処理ステップで検出された２つの頂点
    の間を結ぶ複数の有向辺に対して、最大の重みが付加さ
    れている１個の有向辺を残して他の有向辺を削除する有
    向辺削除処理ステップとからなることを特徴とする論理
    回路遅延情報保持方式。
  4. 【請求項４】 多入力多出力の論理回路の遅延情報を保
    持する論理回路遅延情報保持方式において、 対象論理回路の入力端子に対応するソース頂点と、対象
    論理回路の出力端子に対応するシンク頂点と、ソース頂
    点とシンク頂点とを結ぶ経路の間に存在する内部頂点
    と、ソース頂点，シンク頂点および内部頂点の間を結ん
    でおり重みが付加されている有向辺とによって構成され
    ている遅延ネットワークを保持する遅延ネ ットワーク保
    持手段と、 対象論理回路の構成情報を入力し、「対象論理回路の入
    力端子と出力端子との間の遅延時間」と「当該入力端子
    に対応するソース頂点と当該出力端子に対応するシンク
    頂点との間の最大重み経路長」とが一致するように各有
    向辺の重みを付加して前記遅延ネットワーク保持手段内
    の遅延ネットワークを生成する遅延ネットワーク生成手
    段と、 前記遅延ネットワーク保持手段内の遅延ネットワークの
    データ量を削減するように遅延ネットワークを変形し、
    かつ「対象論理回路の入力端子と出力端子との間の遅延
    時間」と「当該入力端子に対応するソース頂点と当該出
    力端子に対応するシンク頂点との間の最大重み経路長」
    とが一致するという条件を保つようにする遅延ネットワ
    ーク変形手段とを有し、 遅延ネットワーク変形手段による遅延ネットワーク変形
    方法がバタフライＸ変換処理と縮約処理とバタフライα
    変換処理と並行辺削除処理とを任意の順序で連続的に適
    用することにより実現され、バタフライＸ変換条件，縮
    約条件，バタフライα変換条件および並行辺削除条件が
    全て満たされなくなった場合に当該ネットワーク変形方
    法の全体の処理が終了し、バタフライＸ変換処理が、 バタフライＸ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺を削除する有向辺削除処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対して前記有向辺削除処理ステ
    ップで削除された有向辺に付加されていた重みに基づく
    重みを付加する有向辺生成処理ステ ップとからなり、 縮約処理が、 縮約条件を満たす内部頂点を検出する変換条件判定処理
    ステップと、 この変換条件判定処理ステップで検出された内部頂点を
    削除する内部頂点削除処理ステップと、 この内部頂点削除処理ステップで削除された内部頂点が
    「ただ１個の有向辺の始点または終点になっていた」と
    いう場合の当該１個の有向辺を削除し、当該内部頂点が
    終点または始点になっていたＫ個の有向辺を削除する有
    向辺削除処理ステップと、 この有向辺削除処理ステップで削除された１個の有向辺
    の終点または始点であった頂点と前記有向辺削除処理ス
    テップで削除されたＫ個の有向辺の始点または終点であ
    った頂点とを結ぶ新たなＫ個の有向辺を生成し、生成し
    た有向辺に対して前記有向辺削除処理ステップで削除さ
    れた有向辺に付加されていた重みに基づく重みを付加す
    る有向辺繋変え処理ステップとからなり、 バタフライα変換処理が、 バタフライα変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対してバタフライα変換重み設
    定式に基づく重みを設定する有向辺生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺のうちのバタフライα変換有向辺削除条件式に基
    づく一部の有向辺を削除する有向辺削除処理ステップと
    からなり、 並行辺削除処理が、 並行辺削除条件を満たす２つの頂点を検出する変換条件
    判定処理ステップと、 この変換条件判定処理ステップで検出された２つの頂点
    の間を結ぶ複数の有向辺に対して、最大の重みが付加さ
    れている１個の有向辺を残して他の有向辺を削除する有
    向辺削除処理ステップとからなる ことを特徴とする論理
    回路遅延情報保持方式。
  5. 【請求項５】 多入力多出力の論理回路の遅延情報を保
    持する論理回路遅延情報保持方式において、 対象論理回路の入力端子に対応するソース頂点と、対象
    論理回路の出力端子に対応するシンク頂点と、ソース頂
    点とシンク頂点とを結ぶ経路の間に存在する内部頂点
    と、ソース頂点，シンク頂点および内部頂点の間を結ん
    でおり重みが付加されている有向辺とによって構成され
    ている遅延ネットワークを保持する遅延ネットワーク保
    持手段と、 対象論理回路の構成情報を入力し、「対象論理回路の入
    力端子と出力端子との間の遅延時間」と「当該入力端子
    に対応するソース頂点と当該出力端子に対応するシンク
    頂点との間の最大重み経路長」とが一致するように各有
    向辺の重みを付加して前記遅延ネットワーク保持手段内
    の遅延ネットワークを生成する遅延ネットワーク生成手
    段と、 前記遅延ネットワーク保持手段内の遅延ネットワークの
    データ量を削減するように遅延ネットワークを変形し、
    かつ「対象論理回路の入力端子と出力端子との間の遅延
    時間」と「当該入力端子に対応するソース頂点と当該出
    力端子に対応するシンク頂点との間の最大重み経路長」
    とが一致するという条件を保つようにする遅延ネットワ
    ーク変形手段とを有し、 遅延ネットワーク変形手段による遅延ネットワーク変形
    方法がバタフライＸ変換処理と縮約処理とを任意の順序
    で連続的に適用した上でさらにＸバタフライ変換処理を
    適用することにより実現され、バタフライＸ変換条件お
    よび縮約条件が共に満たされなくなった場合にＸバタフ
    ライ変換処理が行われ、そのＸバタフライ変換処理の直
    後に適用されるバタフライＸ変換処理または縮約処理に
    よって遅延ネットワークのデータ量が減少しなかったと
    きに当該遅延ネットワーク変形方法の全体の処理が終了
    し、バタフライＸ変換処理が、 バタフライＸ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺を削除する有向辺削除処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対して前記有向辺削除処理ステ
    ップで削除された有向辺に付加されていた重みに基づく
    重みを付加する有向辺生成処理ステップとからなり、 縮約処理が、 縮約条件を満たす内部頂点を検出する変換条件判定処理
    ステップと、 この変換条件判定処理ステップで検出された内部頂点を
    削除する内部頂点削除処理ステップと、 この内部頂点削除処理ステップで削除された内部頂点が
    「ただ１個の有向辺の始点または終点になっていた」と
    いう場合の当該１個の有向辺を削除し、当該内部頂点が
    終点または始点になっていたＫ個の有向辺を削除する有
    向辺削除処理ステップと、 この有向辺削除処理ステップで削除された１個の有向辺
    の終点または始点であった頂点と前記有向辺削除処理ス
    テップで削除されたＫ個の有向辺の始点または終点であ
    った頂点とを結ぶ新たなＫ個の有向辺を生成し、生成し
    た有向辺に対して前記有向辺削除処理ステップで削除さ
    れた有向辺に付加されていた重みに基づく重みを付加す
    る有向辺繋変え処理ステップとからなり、 Ｘバタフライ変換処理が、 Ｘバタフライ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点と１個の内
    部頂点とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出された１個の内部
    頂点を削除する内部頂点削除処理ステップと、 前記変換条件判定処理ステップで検出された内部頂点に
    接続していたＫ＋Ｌ個の有向辺を削除する有向辺削除処
    理ステップと、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記変換条件判定処理ステッ
    プで検出されたＬ個の内部頂点またはシンク頂点に向か
    うＫ×Ｌ個の有向辺を生成し、生成した有向辺に対して
    前記有向辺削除処理ステップで削除された有向辺に付加
    されていた重みに基づく重みを付加する有向辺生成処理
    ステップとからなることを特徴とする論理回路遅延情報
    保持方式。
  6. 【請求項６】 多入力多出力の論理回路の遅延情報を保
    持する論理回路遅延情報保持方式において、 対象論理回路の入力端子に対応するソース頂点と、対象
    論理回路の出力端子に対応するシンク頂点と、ソース頂
    点とシンク頂点とを結ぶ経路の間に存在する内部頂点
    と、ソース頂点，シンク頂点および内部頂点の間を結ん
    でおり重みが付加されている有向辺とによって構成され
    ている遅延ネットワークを保持する遅延ネットワーク保
    持手段と、 対象論理回路の構成情報を入力し、「対象論理回路の入
    力端子と出力端子との間の遅延時間」と「当該入力端子
    に対応するソース頂点と当該出力端子に対応するシンク
    頂点との間の最大重み経路長」とが一致するように各有
    向辺の重みを付加して前記遅延ネットワーク保持手段内
    の遅延ネットワークを生成する遅延ネットワーク生成手
    段と、 前記遅延ネットワーク保持手段内の遅延ネットワークの
    データ量を削減するように遅延ネットワークを変形し、
    かつ「対象論理回路の入力端子と出力端子との間の遅延
    時間」と「当該入力端子に対応するソース頂点と当該出
    力端子に対応するシンク頂点との間の最大重み経路長」
    とが一致するという条件を保つようにする遅延ネットワ
    ーク変形手段とを有し、 遅延ネットワーク変形手段による遅延ネットワーク変形
    方法がバタフライＸ変換処理と縮約処理とバタフライα
    変換処理とを任意の順序で連続的に適用した上でさらに
    Ｘバタフライ変換処理を適用することにより実現され、
    バタフライＸ変換条件，縮約条件およびバタフライα変
    換条件が全て満たされなくなった場合にＸバタフライ変
    換処理が行われ、そのＸバタフライ変換処理の直後に適
    用されるバタフライＸ変換処理，縮約処理またはバタフ
    ライα変換処理によって遅延ネットワークのデータ量が
    減少しなかったときに当該遅延ネットワーク変形方法の
    全体の処理が終了し、バタフライＸ変換処理が、 バタフライＸ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺を削除する有向辺削除処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対して前記有向辺削除処理ステ
    ップで削除された有向辺に付加されていた重みに基づく
    重みを付加する有向辺生成処理ステップとからなり、 縮約処理が、 縮約条件を満たす内部頂点を検出する変換条件判定処理
    ステップと、 この変換条件判定処理ステップで検出された内部頂点を
    削除する内部頂点削除処理ステップと、 この内部頂点削除処理ステップで削除された内部頂点が
    「ただ１個の有向辺の始点または終点になっていた」と
    いう場合の当該１個の有向辺を削除し、当該内部頂点が
    終点または始点になっていたＫ個の有向辺を削除する有
    向辺削除処理ス テップと、 この有向辺削除処理ステップで削除された１個の有向辺
    の終点または始点であった頂点と前記有向辺削除処理ス
    テップで削除されたＫ個の有向辺の始点または終点であ
    った頂点とを結ぶ新たなＫ個の有向辺を生成し、生成し
    た有向辺に対して前記有向辺削除処理ステップで削除さ
    れた有向辺に付加されていた重みに基づく重みを付加す
    る有向辺繋変え処理ステップとからなり、 バタフライα変換処理が、 バタフライα変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対してバタフライα変換重み設
    定式に基づく重みを設定する有向辺生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺のうちのバタフライα変換有向辺削除条件式に基
    づく一部の有向辺を削除する有向辺削除処理ステップと
    からなり、 Ｘバタフライ変換処理が、 Ｘバタフライ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点と１個の内
    部頂点とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出された１個の内部
    頂点を削除する内部頂点削除処理ステップと、 前記変換条件判定処理ステップで検出された内部頂点に
    接続していたＫ＋Ｌ個の有向辺を削除する有向辺削除処
    理ステップと、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点 から前記変換条件判定処理ステッ
    プで検出されたＬ個の内部頂点またはシンク頂点に向か
    うＫ×Ｌ個の有向辺を生成し、生成した有向辺に対して
    前記有向辺削除処理ステップで削除された有向辺に付加
    されていた重みに基づく重みを付加する有向辺生成処理
    ステップとからなる ことを特徴とする論理回路遅延情報
    保持方式。
  7. 【請求項７】 多入力多出力の論理回路の遅延情報を保
    持する論理回路遅延情報保持方式において、 対象論理回路の入力端子に対応するソース頂点と、対象
    論理回路の出力端子に対応するシンク頂点と、ソース頂
    点とシンク頂点とを結ぶ経路の間に存在する内部頂点
    と、ソース頂点，シンク頂点および内部頂点の間を結ん
    でおり重みが付加されている有向辺とによって構成され
    ている遅延ネットワークを保持する遅延ネットワーク保
    持手段と、 対象論理回路の構成情報を入力し、「対象論理回路の入
    力端子と出力端子との間の遅延時間」と「当該入力端子
    に対応するソース頂点と当該出力端子に対応するシンク
    頂点との間の最大重み経路長」とが一致するように各有
    向辺の重みを付加して前記遅延ネットワーク保持手段内
    の遅延ネットワークを生成する遅延ネットワーク生成手
    段と、 前記遅延ネットワーク保持手段内の遅延ネットワークの
    データ量を削減するように遅延ネットワークを変形し、
    かつ「対象論理回路の入力端子と出力端子との間の遅延
    時間」と「当該入力端子に対応するソース頂点と当該出
    力端子に対応するシンク頂点との間の最大重み経路長」
    とが一致するという条件を保つようにする遅延ネットワ
    ーク変形手段とを有し、 遅延ネットワーク変形手段による遅延ネットワーク変形
    方法がバタフライＸ変換処理と縮約処理と並行辺削除処
    理とを任意の順序で連続的に適用した上でさらにＸバタ
    フライ変換処理を適用することにより実現され、バタフ
    ライＸ変換条件，縮約条件および並行辺削除条件が全て
    満たされなくなった場合にＸバタフライ変換処理が行わ
    れ、そのＸバタフライ変換処理の直後に適用されるバタ
    フライＸ変換処理，縮約処理または並行辺削除処理によ
    って遅延ネットワークのデータ量が減少しなかったとき
    に当該遅延ネットワーク変形方法の全体の処理が終了
    し、バタフライＸ変換処理が、 バタフライＸ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺を削除する有向辺削除処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対して前記有向辺削除処理ステ
    ップで削除された有向辺に付加されていた重みに基づく
    重みを付加する有向辺生成処理ステップとからなり、 縮約処理が、 縮約条件を満たす内部頂点を検出する変換条件判定処理
    ステップと、 この変換条件判定処理ステップで検出された内部頂点を
    削除する内部頂点削除処理ステップと、 この内部頂点削除処理ステップで削除された内部頂点が
    「ただ１個の有向辺の始点または終点になっていた」と
    いう場合の当該１個の有向辺を削除し、当該内部頂点が
    終点または始点になっていたＫ個の有向辺を削除する有
    向辺削除処理ステップと、 この有向辺削除処理ステップで削除された１個の有向辺
    の終点または始点であった頂点と前記有向辺削除処理ス
    テップで削除されたＫ個の有向辺の始点または終点であ
    った頂点とを結ぶ新たなＫ個の有向辺を生成し、生成し
    た有向辺に対して前記有向辺削除処理ステップで削除さ
    れた有向辺に付加されていた重みに基づく重みを付加す
    る有向辺繋変え処理ステップとからなり、 並行辺削除処理が、 並行辺削除条件を満たす２つの頂点を検出する変換条件
    判定処理ステップと、 この変換条件判定処理ステップで検出された２つの頂点
    の間を結ぶ複数の有向辺に対して、最大の重みが付加さ
    れている１個の有向辺を残して他の有向辺を削除する有
    向辺削除処理ステップとからなり、 Ｘバタフライ変換処理が、 Ｘバタフライ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点と１個の内
    部頂点とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出された１個の内部
    頂点を削除する内部頂点削除処理ステップと、 前記変換条件判定処理ステップで検出された内部頂点に
    接続していたＫ＋Ｌ個の有向辺を削除する有向辺削除処
    理ステップと、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記変換条件判定処理ステッ
    プで検出されたＬ個の内部頂点またはシンク頂点に向か
    うＫ×Ｌ個の有向辺を生成し、生成した有向辺に対して
    前記有向辺削除処理ステップで削除された有向辺に付加
    されていた重みに基づく重みを付加する有向辺生成処理
    ステップとからなり、 Ｘバタフライ変換処理が、 Ｘバタフライ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点と１個の内
    部頂点とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出された１個の内部
    頂点を削除する内部頂点削除処理ステップと、 前記変換条件判定処理ステップで検出された内部頂点に
    接続していたＫ＋Ｌ個の有向辺を削除する有向辺削除処
    理ステップと、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記変換条件判定処理ステッ
    プで検出されたＬ個の内部頂点またはシンク頂点に向か
    うＫ×Ｌ個の有向辺を生成し、生成した有向辺に対して
    前記有向辺削除処理ステップで削除された有向辺に付加
    されていた重みに基づく重みを付加する有向辺生成処理
    ステップとからなる ことを特徴とする論理回路遅延情報
    保持方式。
  8. 【請求項８】 多入力多出力の論理回路の遅延情報を保
    持する論理回路遅延情報保持方式において、 対象論理回路の入力端子に対応するソース頂点と、対象
    論理回路の出力端子に対応するシンク頂点と、ソース頂
    点とシンク頂点とを結ぶ経路の間に存在する内部頂点
    と、ソース頂点，シンク頂点および内部頂点の間を結ん
    でおり重みが付加されている有向辺とによって構成され
    ている遅延ネットワークを保持する遅延ネットワーク保
    持手段と、 対象論理回路の構成情報を入力し、「対象論理回路の入
    力端子と出力端子との間の遅延時間」と「当該入力端子
    に対応するソース頂点と当該出力端子に対応するシンク
    頂点との間の最大重み経路長」とが一致するように各有
    向辺の重みを付加して前記遅延ネットワーク保持手段内
    の遅延ネットワークを生成する遅延ネットワーク生成手
    段と、 前記遅延ネットワーク保持手段内の遅延ネットワークの
    データ量を削減するように遅延ネットワークを変形し、
    かつ「対象論理回路の入力端子と出力端子との間の遅延
    時間」と「当該入力端子に対応するソース頂点と当該出
    力端子に対応するシンク頂点との間の最大重み経路長」
    とが一致するという条件を保つようにする遅延ネットワ
    ーク変形手段とを有し、 遅延ネットワーク変形手段による遅延ネットワーク変形
    方法がバタフライＸ変換処理と縮約処理とバタフライα
    変換処理と並行辺削除処理とを任意の順序で連続的に適
    用した上でさらにＸバタフライ変換処理を適用すること
    により実現され、バタフライＸ変換条件，縮約条件，バ
    タフライα変換条件および並行辺削除条件が全て満たさ
    れなくなった場合にＸバタフライ変換処理が行われ、そ
    のＸバタフライ変換処理の直後に適用されるバタフライ
    Ｘ変換処理，縮約処理，バタフライα変換処理または並
    行辺削除処理によって遅延ネットワークのデータ量が減
    少しなかったときに当該遅延ネットワーク変形方法の全
    体の処理が終了し、バタフライＸ変換処理が、 バタフライＸ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステッ プと、 この変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺を削除する有向辺削除処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対して前記有向辺削除処理ステ
    ップで削除された有向辺に付加されていた重みに基づく
    重みを付加する有向辺生成処理ステップとからなり、 縮約処理が、 縮約条件を満たす内部頂点を検出する変換条件判定処理
    ステップと、 この変換条件判定処理ステップで検出された内部頂点を
    削除する内部頂点削除処理ステップと、 この内部頂点削除処理ステップで削除された内部頂点が
    「ただ１個の有向辺の始点または終点になっていた」と
    いう場合の当該１個の有向辺を削除し、当該内部頂点が
    終点または始点になっていたＫ個の有向辺を削除する有
    向辺削除処理ステップと、 この有向辺削除処理ステップで削除された１個の有向辺
    の終点または始点であった頂点と前記有向辺削除処理ス
    テップで削除されたＫ個の有向辺の始点または終点であ
    った頂点とを結ぶ新たなＫ個の有向辺を生成し、生成し
    た有向辺に対して前記有向辺削除処理ステップで削除さ
    れた有向辺に付加されていた重みに基づく重みを付加す
    る有向辺繋変え処理ステップとからなり、 バタフライα変換処理が、 バタフライα変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点とＫ×Ｌ個
    の有向辺とを検出する変換条件判定処理ステップと、 １個の内部頂点を生成する内部頂点生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記内部頂点生成処理ステッ
    プで生成された内部頂点に向かうＫ個の有向辺を生成
    し、前記内部頂点生成処理ステップで生成された内部頂
    点から前記変換条件判定処理ステップで検出されたＬ個
    の内部頂点またはシンク頂点に向かうＬ個の有向辺を生
    成し、生成した有向辺に対してバタフライα変換重み設
    定式に基づく重みを設定する有向辺生成処理ステップ
    と、 前記変換条件判定処理ステップで検出されたＫ×Ｌ個の
    有向辺のうちのバタフライα変換有向辺削除条件式に基
    づく一部の有向辺を削除する有向辺削除処理ステップと
    からなり、 並行辺削除処理が、 並行辺削除条件を満たす２つの頂点を検出する変換条件
    判定処理ステップと、 この変換条件判定処理ステップで
    検出された２つの頂点の間を結ぶ複数の有向辺に対し
    て、最大の重みが付加されている１個の有向辺を残して
    他の有向辺を削除する有向辺削除処理ステップとからな
    り、 Ｘバタフライ変換処理が、 Ｘバタフライ変換条件を満たすＫ個のソース頂点または
    内部頂点とＬ個の内部頂点またはシンク頂点と１個の内
    部頂点とを検出する変換条件判定処理ステップと、 この変換条件判定処理ステップで検出された１個の内部
    頂点を削除する内部頂点削除処理ステップと、 前記変換条件判定処理ステップで検出された内部頂点に
    接続していたＫ＋Ｌ個の有向辺を削除する有向辺削除処
    理ステップと、 前記変換条件判定処理ステップで検出されたＫ個のソー
    ス頂点または内部頂点から前記変換条件判定処理ステッ
    プで検出されたＬ個の内部頂点またはシンク頂点に向か
    うＫ×Ｌ個の有向辺を生成し、生成した有向辺に対して
    前記有向辺削除処理ステップで削除された有向辺に付加
    されていた重みに基づく重みを付加する有向辺生成処理
    ステップとからなる ことを特徴とする論理回路遅延情報
    保持方式。
  9. 【請求項９】 遅延ネットワーク生成手段による遅延ネ
    ットワーク生成方法が、 対象論理回路の入力端子に対応するソース頂点を生成す
    るソース頂点生成ステップと、 対象論理回路の出力端子に対応するシンク頂点を生成す
    るシンク頂点生成ステップと、 対象論理回路において信号伝達がある入力端子出力端子
    間について、前記ソース頂点生成ステップで生成された
    ソース頂点と前記シンク頂点生成ステップで生成された
    シンク頂点との間に、信号伝達の方向の向きを有する有
    向辺を生成する有向辺生成ステップと、 対象論理回路の各入力端子から各出力端子までの遅延時
    間を全て計算する遅延時間算出ステップと、 前記有向辺生成ステップで生成された有向辺に対応する
    入力端子出力端子間の遅延時間を示す重みを当該有向辺
    に付加する有向辺重み付加ステップとからなることを特
    徴とする請求項１ないし８記載の論理回路遅延情報保持
    方式。
  10. 【請求項１０】 遅延ネットワーク生成手段による遅延
    ネットワーク生成方法が、 対象論理回路の入力端子に対応するソース頂点を生成す
    るソース頂点生成ステップと、 対象論理回路の出力端子に対応するシンク頂点を生成す
    るシンク頂点生成ステップと対象論理回路のゲートに対
    応する内部頂点を生成する内部頂点生成ステップと、 対象論理回路のネットに対応する有向辺を生成し、その
    生成の際に当該ネットが接続している入力端子，出力端
    子およびゲートに対応するソース頂点，シンク頂点およ
    び内部頂点に当該有向辺を接続して当該有向辺の向きを
    当該ネット上の信号伝達の方向に設定する有向辺生成ス
    テップと、 対象論理回路の各ネットの遅延時間を当該各ネットに対
    応する有向辺に重みとして付加する有向辺重み付加ステ
    ップと、 対象論理回路の各ゲートの遅延時間を当該各ゲートに対
    応する内部頂点に接続している有向辺の重みに加算する
    有向辺重み加算ステップとからなることを特徴とする請
    求項１ないし８記載の論理回路遅延情報保持方式。
JP7033134A 1995-01-30 1995-01-30 論理回路遅延情報保持方式 Expired - Lifetime JP2765506B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7033134A JP2765506B2 (ja) 1995-01-30 1995-01-30 論理回路遅延情報保持方式
US08/593,569 US5841673A (en) 1995-01-30 1996-01-30 System and method for processing graphic delay data of logic circuit to reduce topological redundancy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7033134A JP2765506B2 (ja) 1995-01-30 1995-01-30 論理回路遅延情報保持方式

Publications (2)

Publication Number Publication Date
JPH08202761A JPH08202761A (ja) 1996-08-09
JP2765506B2 true JP2765506B2 (ja) 1998-06-18

Family

ID=12378136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7033134A Expired - Lifetime JP2765506B2 (ja) 1995-01-30 1995-01-30 論理回路遅延情報保持方式

Country Status (2)

Country Link
US (1) US5841673A (ja)
JP (1) JP2765506B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2872217B1 (ja) * 1998-02-27 1999-03-17 北陸日本電気ソフトウェア株式会社 論理回路の遅延経路探索方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体
US6519751B2 (en) * 2000-03-31 2003-02-11 Intel Corporation Method and apparatus for accurate crosspoint allocation in VLSI area routing
US6925457B2 (en) 2001-07-27 2005-08-02 Metatomix, Inc. Methods and apparatus for querying a relational data store using schema-less queries
US7302440B2 (en) * 2001-07-27 2007-11-27 Metatomix, Inc. Methods and apparatus for statistical data analysis and reduction for an enterprise application
US7058637B2 (en) 2001-05-15 2006-06-06 Metatomix, Inc. Methods and apparatus for enterprise application integration
US6856992B2 (en) 2001-05-15 2005-02-15 Metatomix, Inc. Methods and apparatus for real-time business visibility using persistent schema-less data storage
US7890517B2 (en) 2001-05-15 2011-02-15 Metatomix, Inc. Appliance for enterprise information integration and enterprise resource interoperability platform and methods
WO2005029365A2 (en) 2003-07-07 2005-03-31 Metatomix, Inc. Surveillance, monitoring and real-time events platform
CA2501847A1 (en) 2002-10-07 2004-04-22 Metatomix, Inc Methods and apparatus for identifying related nodes in a directed graph having named arcs
US20050100049A1 (en) * 2003-04-29 2005-05-12 Siminoff James W. Multiple packet routing system (MPRS)
US7665063B1 (en) 2004-05-26 2010-02-16 Pegasystems, Inc. Integration of declarative rule-based processing with procedural programming
US8139507B2 (en) * 2004-09-15 2012-03-20 Hewlett-Packard Development Company, L.P. Network graph for alternate routes
US8335704B2 (en) * 2005-01-28 2012-12-18 Pegasystems Inc. Methods and apparatus for work management and routing
US8924335B1 (en) 2006-03-30 2014-12-30 Pegasystems Inc. Rule-based user interface conformance methods
US8250525B2 (en) 2007-03-02 2012-08-21 Pegasystems Inc. Proactive performance management for multi-user enterprise software systems
US9807849B2 (en) * 2008-09-10 2017-10-31 Enlighted, Inc. Automatically commissioning lighting controls using sensing parameters of the lighting controls
US10481878B2 (en) 2008-10-09 2019-11-19 Objectstore, Inc. User interface apparatus and methods
US8843435B1 (en) 2009-03-12 2014-09-23 Pegasystems Inc. Techniques for dynamic data processing
US8468492B1 (en) 2009-03-30 2013-06-18 Pegasystems, Inc. System and method for creation and modification of software applications
US8316334B2 (en) * 2010-02-04 2012-11-20 Qualcomm Incorporated Segment and bipartite graph based apparatus and method to address hold violations in static timing
US8880487B1 (en) 2011-02-18 2014-11-04 Pegasystems Inc. Systems and methods for distributed rules processing
US8464194B1 (en) * 2011-12-16 2013-06-11 International Business Machines Corporation Machine learning approach to correct lithographic hot-spots
US9195936B1 (en) 2011-12-30 2015-11-24 Pegasystems Inc. System and method for updating or modifying an application without manual coding
US10469396B2 (en) 2014-10-10 2019-11-05 Pegasystems, Inc. Event processing with enhanced throughput
US10698599B2 (en) 2016-06-03 2020-06-30 Pegasystems, Inc. Connecting graphical shapes using gestures
US10698647B2 (en) 2016-07-11 2020-06-30 Pegasystems Inc. Selective sharing for collaborative application usage
US11048488B2 (en) 2018-08-14 2021-06-29 Pegasystems, Inc. Software code optimizer and method
US11567945B1 (en) 2020-08-27 2023-01-31 Pegasystems Inc. Customized digital content generation systems and methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202268A (ja) * 1986-02-28 1987-09-05 Nec Corp 回路処理装置
JPS63236974A (ja) * 1987-03-25 1988-10-03 Nec Corp 回路の遅延解析方式
US4916627A (en) * 1987-12-02 1990-04-10 International Business Machines Corporation Logic path length reduction using boolean minimization
US5251147A (en) * 1989-06-20 1993-10-05 Digital Equipment Corporation Minimizing the interconnection cost of electronically linked objects
US5392221A (en) * 1991-06-12 1995-02-21 International Business Machines Corporation Procedure to minimize total power of a logic network subject to timing constraints
US5339253A (en) * 1991-06-14 1994-08-16 International Business Machines Corporation Method and apparatus for making a skew-controlled signal distribution network
JPH05108751A (ja) * 1991-10-16 1993-04-30 Hokuriku Nippon Denki Software Kk 部分的な論理回路の遅延時間解析方式
US5448497A (en) * 1992-09-08 1995-09-05 Nec Research Institute, Inc. Exploiting multi-cycle false paths in the performance optimization of sequential circuits
US5481473A (en) * 1993-02-19 1996-01-02 International Business Machines Corporation System and method for building interconnections in a hierarchical circuit design
US5457638A (en) * 1993-02-23 1995-10-10 Nec Research Institue, Inc. Timing analysis of VLSI circuits
JP2500433B2 (ja) * 1993-04-07 1996-05-29 日本電気株式会社 論理回路の遅延時間検証装置
US5508937A (en) * 1993-04-16 1996-04-16 International Business Machines Corporation Incremental timing analysis
US5522063A (en) * 1993-09-27 1996-05-28 Nec Usa, Inc. Method of finding minimum-cost feedback-vertex sets for a graph for partial scan testing without exhaustive cycle enumeration
US5535145A (en) * 1995-02-03 1996-07-09 International Business Machines Corporation Delay model abstraction

Also Published As

Publication number Publication date
US5841673A (en) 1998-11-24
JPH08202761A (ja) 1996-08-09

Similar Documents

Publication Publication Date Title
JP2765506B2 (ja) 論理回路遅延情報保持方式
US6078938A (en) Method and system for solving linear systems
US20030078952A1 (en) Apparatus and method for 2-D discrete transform using distributed arithmetic module
US11748645B2 (en) Optimization apparatus and control method thereof
JP2830838B2 (ja) 回路分割方法および装置
EP3447682B1 (en) Semiconductor device and image recognition system
US7076405B1 (en) Method for estimating power consumption and noise levels of an integrated circuit, and computer-readable recording medium storing a program for estimating power consumption and noise levels of an integrated circuit
US20190272309A1 (en) Apparatus and method for linearly approximating deep neural network model
Freund Computation of matrix Padé approximations of transfer functions via a Lanczos-type process
Chen et al. Fast synthesis of threshold logic networks with optimization
JP3299671B2 (ja) 画像の動き検出装置
US5103405A (en) Digital probabilistic reasoning element
US5761487A (en) Sequential network optimization designing apparatus
US7382416B2 (en) Nonlinear process circuit used for image processing
JP2877023B2 (ja) 論理回路分割方法
US5671169A (en) Apparatus for two-dimensional inverse discrete cosine transform
Huisman et al. The sojourn time distribution in an infinite server resequencing queue with dependent interarrival and service times
US11682099B2 (en) Hardware accelerator for integral image computation
JP3052520B2 (ja) パターン分類装置
US20100030836A1 (en) Adder, Synthesis Device Thereof, Synthesis Method, Synthesis Program, and Synthesis Program Storage Medium
US20230267173A1 (en) Chip, Method, Accelerator, and System for Pooling Operation
JP3226716B2 (ja) 音声認識装置
JP2732326B2 (ja) 論理回路のパスディレイの計算方式及び計算装置
Allouch et al. Richardson extrapolation of Kantorovich and degenerate kernel methods for Fredholm integral equations of the second kind
JP3466048B2 (ja) ２元線形部分空間の要素を出力する回路の構成方法