JP2764637B2 - Substrate for mounting electronic components - Google Patents
Substrate for mounting electronic componentsInfo
- Publication number
- JP2764637B2 JP2764637B2 JP12494490A JP12494490A JP2764637B2 JP 2764637 B2 JP2764637 B2 JP 2764637B2 JP 12494490 A JP12494490 A JP 12494490A JP 12494490 A JP12494490 A JP 12494490A JP 2764637 B2 JP2764637 B2 JP 2764637B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- die bonding
- bonding area
- solder resist
- connection pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体素子等の電子部品を搭載するための
所謂プリント配線板に関し、特に基材上のダイボンディ
ングエリアに搭載した電子部品とその周囲に位置する導
体パターンとをボンディングワイヤによって接続するよ
うにした電子部品搭載用基板に関するものである。Description: TECHNICAL FIELD The present invention relates to a so-called printed wiring board for mounting an electronic component such as a semiconductor element, and more particularly, to an electronic component mounted on a die bonding area on a base material and a printed wiring board. The present invention relates to an electronic component mounting board which is connected to a conductor pattern located therearound by a bonding wire.
（従来の技術） 電子部品を搭載するための基板のダイボンディングエ
リア内には、その周囲に位置するボンディングパッドと
電気的に接続される接続パターンが形成されることがあ
る。ダイボンディングエリアを、単に電子部品を搭載す
るためにだけ使用するのではなく、このエリア内にも配
線を施して全体として高密度なプリント配線板、すなわ
ち電子部品搭載用基板とするためである。(Prior Art) In a die bonding area of a substrate for mounting an electronic component, a connection pattern that is electrically connected to a bonding pad located therearound may be formed. This is because the die bonding area is used not only for mounting electronic components, but also for wiring in this area to form a high-density printed wiring board as a whole, that is, a board for mounting electronic components.
このような接続パターン、あるいはこれに電気的に接
続されるスルーホールは、第７図〜第９図に示すような
状態で形成されていたものである。ところが基板全体の
高密度化のために必要なこれらの接続パターンあるいは
スルーホールがダイボンディングエリア内に存在する
と、次の様な種々な問題が生ずることになる。Such a connection pattern or a through hole electrically connected to the connection pattern is formed in a state as shown in FIGS. However, if these connection patterns or through holes necessary for increasing the density of the entire substrate exist in the die bonding area, the following various problems occur.
接続パターンは部分的にしか形成されないため、ダイ
ボンディングエリア内に電子部品を搭載した場合等にお
いて、第７図の（ロ）及び第８図の（ロ）あるいは
（ハ）に示したように、この電子部品が傾斜することに
なる。特に、近年の半導体素子のようにその小型化が達
成されると、これらの半導体素子の傾斜は大きなものと
ならざるを得なくなるのである。このため、この電子部
品とボンディングパッドとをボンディングワイヤによっ
て接続しようとすると、そのための治具すなわちワイヤ
キャピラリーが電子部品上を滑って良好な接続が行えな
いだけでなく、例えば第８図の（ロ）に示した状態から
同（ハ）に示した状態に電子部品が傾動することから、
正確なワイヤボンディングが行えなくなるのである。Since the connection pattern is formed only partially, when an electronic component is mounted in the die bonding area or the like, as shown in (b) of FIG. 7 and (b) or (c) of FIG. This electronic component will be inclined. In particular, when miniaturization is achieved as in recent semiconductor elements, the inclination of these semiconductor elements must be large. Therefore, when an attempt is made to connect the electronic component and the bonding pad with a bonding wire, a jig for this purpose, that is, a wire capillary, slides on the electronic component and cannot make a good connection. Since the electronic component tilts from the state shown in) to the state shown in (c),
That is, accurate wire bonding cannot be performed.
搭載された電子部品が例え傾動しなくても、ダイボン
ディングエリア内に傾斜したまま位置していると、第７
図の（ロ）にて示したように、ボンディングワイヤが不
揃いとなって、そのテンションが場所によって異なった
ものとなる。第７図の（ロ）の左側に位置するようなテ
ンションの弱いボンディングワイヤは、言わばたるんだ
状態にあるため隣接する他のボンディングワイヤと接触
し易くなる。これとは反対に、第７図の（ロ）の右側に
示したボンディングワイヤのように、そのテンションが
不必要に高くなっていると、ちょっとした衝撃によって
も切れ易いものとなるのである。Even if the mounted electronic component does not tilt, if the electronic component remains tilted in the die bonding area, the seventh
As shown in (b) of the figure, the bonding wires become irregular, and the tension varies depending on the location. A bonding wire having a low tension, such as the one located on the left side of (b) of FIG. 7, is in a so-called slack state, and thus easily comes into contact with another adjacent bonding wire. Conversely, if the tension is unnecessarily high, as in the case of the bonding wire shown on the right side of FIG. 7 (b), the wire is easily broken by a slight impact.
以上の及びは、ダイボンディングエリア内にスル
ーホールが偏在して存在している場合も同様である。The above description is also applicable to the case where through holes are unevenly distributed in the die bonding area.
また、第９図の（イ）に示すように、ダイボンディン
グエリア内に接続パターンに接続されるスルーホールが
あると、電子部品の搭載において使用されているダイボ
ンディングペーストが、第９図の（ハ）に示すようにス
ルーホールを通して基板の反対側に流れ出すこともあ
る。この基板の裏面側に流れ込んだダイボンディングペ
ーストは基板裏面を汚すだけでなく、そこに形成してあ
る配線パターンの絶縁不良やショートといった問題を引
き起こすのである。Further, as shown in FIG. 9 (a), if there is a through hole connected to the connection pattern in the die bonding area, the die bonding paste used for mounting the electronic component becomes (FIG. 9). As shown in (c), it may flow out to the opposite side of the substrate through the through hole. The die bonding paste flowing into the back surface of the substrate not only stains the back surface of the substrate, but also causes problems such as poor insulation and short circuit of the wiring pattern formed thereon.
ダイボンディングペーストが基板裏面側に流れ込まな
くても、スルーホールが存在することによって、その上
方にある電子部品側に水分が浸入し、電子部品あるいは
基板上面側の配線パターンを腐食させるといった問題を
生じさせるのである。Even though the die bonding paste does not flow into the backside of the board, the presence of the through-holes causes moisture to infiltrate the electronic components above and corrode the electronic components or the wiring patterns on the top surface of the board. Let it do.
そこで、本発明者等は、上記の種々な問題を解決する
にはどうしたらよいかについて種々検討を重ねてきた結
果、要するに従来の電子部品搭載用基板におけるダイボ
ンディングエリア内は凹凸していて平滑な面になってい
ないことに原因があることに結論が至り、本発明を完成
したのである。Therefore, the present inventors have conducted various studies on how to solve the various problems described above, and as a result, the die bonding area of the conventional electronic component mounting substrate is uneven and smooth. It was concluded that there was a cause due to the lack of any aspect, and the present invention was completed.
（発明が解決しようとする課題） 本発明は、以上の経緯に基いてなされたもので、その
解決しようとする課題は、従来の電子部品搭載用基板に
おけるダイボンディングエリア内の凹凸を如何にして平
滑化するかである。(Problems to be Solved by the Invention) The present invention has been made on the basis of the above circumstances, and the problem to be solved is to solve the problem of unevenness in a die bonding area in a conventional electronic component mounting substrate. Whether to smooth.
そして、本発明の目的とするところは、ダイボンディ
ングエリア内に所定形状の接続パターン若しくは複数層
のソルダーレジスト被膜を形成することにより、このダ
イボンディングエリア内を積極的に平滑化することがで
き、これにより従来種々生じていたダイボンディングエ
リア近傍における問題を解決することのできる電子部品
搭載用基板を簡単な構成によって提供することにある。An object of the present invention is to form a connection pattern having a predetermined shape or a solder resist film having a plurality of layers in a die bonding area, so that the inside of the die bonding area can be positively smoothed. Accordingly, it is an object of the present invention to provide an electronic component mounting board capable of solving various problems in the vicinity of a die bonding area, which has conventionally occurred, with a simple configuration.
（課題を解決するための手段） 以上の課題を解決するために、まず第一請求項に記載
の発明の採った手段は、実施例に対応する第１図〜第４
図を参照して説明すると、 「基材（10）上に電子部品（30）を搭載するためのダ
イボンディングエリア（11）を有し、このダイボンディ
ングエリア（11）の周囲に電子部品（30）とボンディン
グワイヤ（40）によって接続されるボンディングパッド
（20）を配列した電子部品搭載用基板において、 ダイボンディングエリア（11）内に、外周が前記電子
部品（30）より大きくかつボンディングパッド（20）に
電気的に接続される接続パターン（22）を少なくとも一
つ形成するとともに、この接続パターン（22）上に電子
部品（30）を搭載するようにしたことを特徴とする電子
部品搭載用基板（100A）」 である。(Means for Solving the Problems) In order to solve the problems described above, first, means according to the invention described in the first claim will be described with reference to FIGS.
With reference to the drawings, "A die bonding area (11) for mounting an electronic component (30) on a substrate (10) is provided, and an electronic component (30) is provided around the die bonding area (11). ) And a bonding pad (20) connected by a bonding wire (40), in the die mounting area (11), the outer periphery is larger than the electronic component (30) in the die bonding area (11) and the bonding pad (20) is provided. Wherein at least one connection pattern (22) to be electrically connected to the connection pattern (22) is formed, and an electronic component (30) is mounted on the connection pattern (22). (100A) ".
すなわち、この電子部品搭載用基板（100A）において
は、基材（10）上のダイボンディングエリア（11）に所
定のボンディングパッド（20）に電気的に接続される一
つまたは複数の接続パターン（22）を積極的に形成し
て、この接続パターン（22）上にソルダーレジスト（2
4）等を介して電子部品（30）を搭載するようにしたの
であるが、この場合のボンディングパッド（20）はその
外周が搭載されるべき電子部品（30）よりも大きなもの
としたのである。That is, in the electronic component mounting board (100A), one or more connection patterns () electrically connected to a predetermined bonding pad (20) are provided in a die bonding area (11) on a substrate (10). 22) is positively formed, and a solder resist (2) is formed on the connection pattern (22).
The electronic component (30) is mounted via 4) and the like. In this case, the outer periphery of the bonding pad (20) is larger than the electronic component (30) to be mounted. .
また、第二請求項に記載の発明の採った手段は、同様
に、 「基材（10）上に電子部品（30）を搭載するためのダ
イボンディングエリア（11）を有し、このダイボンディ
ングエリア（11）の周囲に電子部品（30）とボンディン
グワイヤ（40）によって接続されるボンディングパッド
（20）を配列した電子部品搭載用基板において、 ダイボンディングエリア（11）上に、各ボンディング
パッド（20）を接続するパターン（22）、あるいはいず
れか一つのボンディングパッド（20）と電気的に接続さ
れるスルーホール（23）を形成するとともに、これら接
続パターン（22）あるいはスルーホール（23）上に少な
くとも二層のソルダーレジスト被膜（51）（52）を電子
部品（30）よりも広い面積で形成して、これらのソルダ
ーレジスト被膜（51）（52）上に電子部品（30）を搭載
するようにしたことを特徴とする電子部品搭載用基板
（100B）」 である。A second aspect of the present invention provides a method for manufacturing a semiconductor device, comprising the steps of: providing a die bonding area (11) for mounting an electronic component (30) on a base material (10); In the electronic component mounting board in which the electronic component (30) and the bonding pad (20) connected by the bonding wire (40) are arranged around the area (11), each bonding pad ( Form a through hole (23) that is electrically connected to the pattern (22) that connects the 20) or any one of the bonding pads (20), and on these connection patterns (22) or the through hole (23). At least two layers of solder resist coatings (51) and (52) are formed on the solder resist coatings (51) and (52) over an area larger than that of the electronic component (30). Electronic component mounting board (100B) characterized by mounting a product (30). "
すなわち、この電子部品搭載用基板（100B）において
は基材（10）上のダイボンディングエリア（11）に、少
なくとも第一ソルダーレジスト被膜（51）及び第二ソル
ダーレジスト被膜（52）を積極的に形成したものであ
り、この場合各第一ソルダーレジスト被膜（51）及び第
二ソルダーレジスト被膜（52）は搭載されるべき電子部
品（30）よりも広い面積を有したものとしてあるのであ
る。That is, in the electronic component mounting substrate (100B), at least the first solder resist film (51) and the second solder resist film (52) are positively applied to the die bonding area (11) on the base material (10). In this case, each of the first solder resist coating (51) and the second solder resist coating (52) has a larger area than the electronic component (30) to be mounted.
（発明の作用） 以上のように構成した第一請求項に係る電子部品搭載
用基板（100A）においても、また第二請求項に係る電子
部品搭載用基板（100B）においても、その基材（10）上
に形成した電子部品（30）のためのダイボンディングエ
リア（11）に着目してみると、ここに所定のボンディン
グパッド（20）に電気的に接続される接続パターン（2
2）あるいはスルーホール（23）が存在していたとして
も、各ダイボンディングエリア（11）は十分平滑化され
ているのである。(Effect of the Invention) In the electronic component mounting board (100A) according to the first claim and the electronic component mounting board (100B) according to the second claim, the base material ( 10) Focusing on the die bonding area (11) for the electronic component (30) formed thereon, the connection pattern (2) electrically connected to a predetermined bonding pad (20)
2) Even if the through hole (23) exists, each die bonding area (11) is sufficiently smoothed.
すなわち、第一請求項の電子部品搭載用基板（100A）
においては、第１図あるいは第３図に示したように、ダ
イボンディングエリア（11）内に形成した少なくとも一
つの接続パターン（22）が電子部品（30）よりも大き
い、つまり広い面積を有しているから、第２図あるいは
第４図に示したように、このダイボンディングエリア
（11）上に電子部品（30）を搭載したとしても、この電
子部品（30）が第７図あるいは第８図に示したように傾
斜又は傾動することはないのである。That is, the electronic component mounting board of the first claim (100A)
As shown in FIG. 1 or 3, at least one connection pattern (22) formed in the die bonding area (11) is larger than the electronic component (30), that is, has a larger area. Therefore, even if the electronic component (30) is mounted on the die bonding area (11) as shown in FIG. 2 or FIG. It does not tilt or tilt as shown in the figure.
また、第二請求項の電子部品搭載用基板（100B）にお
いては、ダイボンディングエリア（11）内に設けた細か
い接続パターン（22）あるいはこれと接続されるスルー
ホール（23）上に、第一ソルダーレジスト被膜（51）及
び第二ソルダーレジスト被膜（52）の少なくとも二層の
被膜を形成したので、接続パターン（22）あるいはスル
ーホール（23）によって形成されているダイボンディン
グエリア（11）上の段部はその上に形成した第一ソルダ
ーレジスト被膜（51）及び第二ソルダーレジスト被膜
（52）によって言わば消失した状態にある。換言すれ
ば、、ダイボンディングエリア（11）上に第一ソルダー
レジスト被膜（51）及び第二ソルダーレジスト被膜（5
2）を積極的に形成することにより、これら第一ソルダ
ーレジスト被膜（51）等の材料が接続パターン（22）等
によって形成されている段部内に入り込んで、その段部
を消失させているのであり、これにより最終的に表面と
なる第二ソルダーレジスト被膜（52）の上面にては十分
平滑化状態となっているのである。Further, in the electronic component mounting board (100B) according to the second aspect, the first connection pattern (22) provided in the die bonding area (11) or the through hole (23) connected to the fine connection pattern (22) is placed on the first connection pattern (22). Since at least two layers of the solder resist film (51) and the second solder resist film (52) have been formed, the solder resist film is formed on the die bonding area (11) formed by the connection pattern (22) or the through hole (23). The stepped portion is in a state where it has disappeared by the first solder resist film (51) and the second solder resist film (52) formed thereon. In other words, the first solder resist film (51) and the second solder resist film (5) are formed on the die bonding area (11).
By aggressively forming 2), the material such as the first solder resist film (51) enters the step formed by the connection pattern (22) and the like, and the step is lost. As a result, the upper surface of the second solder resist film (52) that finally becomes the surface is in a sufficiently smooth state.
従って第一請求項の電子部品搭載用基板（100A）にお
いても、また第二請求項の電子部品搭載用基板（100B）
においても、電子部品（30）が搭載されるべきダイボン
ディングエリア（11）上の表面は電子部品（30）を傾斜
させることなく搭載し得るものとなっているのであり、
電子部品（30）の傾斜あるいは傾動による従来の問題は
全く生じなくなっているのである。Therefore, the electronic component mounting board (100A) according to the first claim and the electronic component mounting board (100B) according to the second claim are also provided.
In the above, the surface on the die bonding area (11) where the electronic component (30) is to be mounted can be mounted without tilting the electronic component (30).
The conventional problem caused by the tilting or tilting of the electronic component (30) is completely eliminated.
特に、第二請求項に係る電子部品搭載用基板（100B）
においては、ダイボンディングエリア（11）に基材（1
0）の上下に貫通するスルーホール（23）が存在してい
たとしても、このスルーホール（23）の上面側は第一ソ
ルダーレジスト被膜（51）及び第二ソルダーレジスト被
膜（52）によって十分な平滑化がなされるとともに、各
スルーホール（23）はこれら第一ソルダーレジスト被膜
（51）等によって完全に閉塞されるのであるから、この
スルーホール（23）を介して空気中等の水分が搭載され
た電子部品（30）及びその周囲に浸入することはない。In particular, the electronic component mounting board according to the second claim (100B)
In the die bonding area (11), the base material (1
Even if there is a through-hole (23) penetrating above and below (0), the upper surface side of this through-hole (23) is sufficient by the first solder resist coating (51) and the second solder resist coating (52). Since the smoothing is performed and each through-hole (23) is completely closed by the first solder resist coating (51) and the like, moisture such as air is loaded through the through-hole (23). It does not penetrate into the electronic component (30) and its surroundings.
従って、この電子部品搭載用基板（100B）において
は、これに電子部品（30）を実装して半導体装置とした
場合に、その耐久性を非常に高いものとしているのであ
る。Therefore, in the electronic component mounting board (100B), when the electronic component (30) is mounted thereon to form a semiconductor device, the durability thereof is extremely high.
（実施例） 次に、各発明に係る電子部品搭載用基板（100A）ある
いは（100B）を、図面に示した各実施例に従って、項を
分けて詳細に説明する。(Embodiment) Next, the electronic component mounting board (100A) or (100B) according to each invention will be described in detail according to each embodiment shown in the drawings, with separate sections.
実施例１ 第１図及び第２図は第一請求項に係る電子部品搭載用
基板（100A）が示してあり、この電子部品搭載用基板
（100A）を構成している基材（10）上にはダイボンディ
ングエリア（11）が形成してあって、このダイボンディ
ングエリア（11）を囲むように多数のボンディングパッ
ド（20）が配列してある。そして、このダイボンディン
グエリア（11）上には、本実施例においては二つのボン
ディングパッド（20）に電気的に接続された一つの大き
な接続パターン（22）が形成してある。Embodiment 1 FIGS. 1 and 2 show an electronic component mounting board (100A) according to the first claim, on a substrate (10) constituting the electronic component mounting board (100A). Has a die bonding area (11) formed therein, and a number of bonding pads (20) are arranged so as to surround the die bonding area (11). In this embodiment, one large connection pattern (22) electrically connected to the two bonding pads (20) is formed on the die bonding area (11).
この接続パターン（22）は、各ボンディングパッド
（20）及びこれと一体的な導体パターン（21）を形成す
る際に同時に形成されるものであって、ボンディングパ
ッド（20）や導体パターン（21）を構成する金属箔をエ
ッチング等によりパターン形成することにより形成され
るのである。また、この接続パターン（22）は、その外
周が、ダイボンディングエリア（11）上に搭載されるべ
き電子部品（30）よりも僅かに突出する程度の面積を有
したものとして形成したものである。なお、第１図中に
おいて、この接続パターン（22）を実線で示しており、
この接続パターン（22）上に必要に応じて形成されるソ
ルダーレジスト（24）は第１図中の点線で、またダイボ
ンディングエリア（11）上に搭載されるべき電子部品
（30）の外形は第１図中の仮想線で示してある。The connection pattern (22) is formed simultaneously with the formation of each bonding pad (20) and the conductor pattern (21) integral therewith. The connection pattern (22) includes the bonding pad (20) and the conductor pattern (21). Is formed by patterning the metal foil constituting the pattern by etching or the like. The connection pattern (22) is formed such that its outer periphery has an area slightly protruding from the electronic component (30) to be mounted on the die bonding area (11). . In FIG. 1, this connection pattern (22) is indicated by a solid line.
The solder resist (24) formed as necessary on the connection pattern (22) is indicated by a dotted line in FIG. 1, and the outer shape of the electronic component (30) to be mounted on the die bonding area (11) is shown in FIG. This is indicated by a virtual line in FIG.
以上のようにした、この電子部品搭載用基板（100A）
においては、第２図に示すように、ダイボンディングエ
リア（11）の接続パターン（22）上に必要に応じてソル
ダーレジスト（24）を形成した後に、その上に電子部品
（30）をダイボンディングペースト（31）等を使用して
搭載するのであり、搭載された電子部品（30）の外部接
続端子と各ボンディングパッド（20）とはボンディング
ワイヤ（40）によって電気的に接続されるのである。な
お、本実施例においては、各ボンディングパッド（20）
の表面と接続パターン（22）の表面とは同一高さであ
り、各ボンディングパッド（20）上にはニッケル金メッ
キが施してある。This electronic component mounting board (100A)
In FIG. 2, as shown in FIG. 2, after a solder resist (24) is formed on the connection pattern (22) of the die bonding area (11) as required, an electronic component (30) is die-bonded thereon. The mounting is performed using a paste (31) or the like, and the external connection terminals of the mounted electronic component (30) and each bonding pad (20) are electrically connected by a bonding wire (40). In this embodiment, each bonding pad (20)
And the surface of the connection pattern (22) are at the same height, and nickel gold plating is applied on each bonding pad (20).
実施例２ 第３図及び第４図には第一請求項に係る電子部品搭載
用基板（100A）が示してあり、この電子部品搭載用基板
（100A）においては、ダイボンディングエリア（11）内
に形成した接続パターン（22）がその全体の外周を電子
部品（30）よりも大きくしながら複数（第３図に示した
実施例では三つ）のものに分割したものであり、その他
の構成は実施例１と同様である。従って、この実施例と
実施例１において共通する部材については、同一符号を
付してその説明を省略する。Embodiment 2 FIGS. 3 and 4 show an electronic component mounting board (100A) according to the first claim. In this electronic component mounting board (100A), the inside of a die bonding area (11) is provided. The connection pattern (22) is divided into a plurality of parts (three in the embodiment shown in FIG. 3) while making the entire outer periphery larger than the electronic component (30). Is the same as in the first embodiment. Therefore, members common to this embodiment and the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
この実施例における各接続パターン（22）は、それぞ
れ電気的に接続される各ボンディングパッド（20）を、
他のボンディングパッド（20）とは電気的に独立させる
必要がある場合に形成されるものであり、各接続パター
ン（22）間には電気的に独立させるのに必要最小限の隙
間が形成されるものである。Each connection pattern (22) in this embodiment corresponds to each bonding pad (20) that is electrically connected.
This is formed when it is necessary to be electrically independent from the other bonding pads (20), and a minimum gap required to be electrically independent is formed between each connection pattern (22). Things.
実施例３ 第５図には第二請求項に係る電子部品搭載用基板（10
0B）が示してあり、この電子部品搭載用基板（100B）の
ダイボンディングエリア（11）内に位置する基材（10）
にはスルーホール（23）が形成してある。これら各スル
ーホール（23）は、図中には明示していないが、ダイボ
ンディングエリア（11）の周囲に位置する所定のボンデ
ィングパッド（20）と細い接続パターン（22）等を使用
して電気的に接続してあるものである。Third Embodiment FIG. 5 shows an electronic component mounting board (10
0B), the base material (10) located in the die bonding area (11) of the electronic component mounting board (100B).
Has a through hole (23) formed therein. Although not shown in the drawing, each of these through holes (23) is electrically connected to a predetermined bonding pad (20) located around the die bonding area (11) and a thin connection pattern (22). Are connected to each other.
以上のようなスルーホール（23）を形成したダイボン
ディングエリア（11）上に、ステンレス製の版を使用し
て、ソルダーレジストインクを２回印刷することによ
り、第一ソルダーレジスト被膜（51）及び第二ソルダー
レジスト被膜（52）を形成した。この場合に使用したソ
ルダーレジストインクは、流動性の少ない（所謂チクソ
性の高いものがよい）ものを選んで使用したものであ
り、本実施例においてはアサヒ化研製のCCR−232GVを使
用した。このソルダーレジストインクをチクソ性の高い
ものとするためには、所定の材料樹脂中にフィラーを含
ませたものとするのが最も効果的である。また、本実施
例において使用したステンレス製の版は150メッシュ
（線径61μｍ、オープニング径108μｍ、紗厚145μｍ）
であり、一方乳剤厚は20μｍであった。The first solder resist coating (51) and the first solder resist coating (51) are printed on the die bonding area (11) having the through holes (23) as described above by printing the solder resist ink twice using a stainless steel plate. A second solder resist coating (52) was formed. The solder resist ink used in this case was selected and used having a low fluidity (a so-called high thixotropic property is preferable). In this example, CCR-232GV manufactured by Asahi Kaken was used. In order to make this solder resist ink have high thixotropy, it is most effective to add a filler to a predetermined material resin. The stainless steel plate used in this example was 150 mesh (wire diameter 61 μm, opening diameter 108 μm, gauze thickness 145 μm).
While the emulsion thickness was 20 μm.
以上のようにして形成した第一ソルダーレジスト被膜
（51）及び第二ソルダーレジスト被膜（52）の全体の厚
さは、ダイボンディングエリア（11）に存在しているス
ルーホール（23）の穴径により異なるが、30〜70μｍの
範囲であった。具体的には、スルーホール（23）の穴径
が0.4mmである場合には、各被膜の全体の厚さは50〜70
μｍであり、スルーホール（23）の穴径が0.3mmの時被
膜全体の厚さは30〜50μｍであった。勿論、第５図中に
は二つの被膜、第一ソルダーレジスト被膜（51）及び第
二ソルダーレジスト被膜（52）しか表示していないが、
その全体の厚さが各スルーホール（23）の穴径に応じた
上記の範囲となるように、ソルダーレジストインクの印
刷を繰り返して行えばよいものである。The total thickness of the first solder resist film (51) and the second solder resist film (52) formed as described above depends on the hole diameter of the through hole (23) existing in the die bonding area (11). But in the range of 30 to 70 μm. Specifically, when the hole diameter of the through hole (23) is 0.4 mm, the total thickness of each coating is 50 to 70.
When the hole diameter of the through hole (23) was 0.3 mm, the total thickness of the coating was 30 to 50 μm. Of course, FIG. 5 shows only two films, the first solder resist film (51) and the second solder resist film (52).
The printing of the solder resist ink may be performed repeatedly so that the entire thickness falls within the above range according to the hole diameter of each through hole (23).
実施例４ 第６図には第二請求項に係る発明の他の実施例が示し
てあり、この実施例においては、第５図にて示した電子
部品搭載用基板（100A）のダイボンディングエリア（1
1）にスルーホール（23）を形成した場合と異なって、
ダイボンディングエリア（11）に細い接続パターン（2
2）を偏在させて形成したものを対象としているもので
ある。この電子部品搭載用基板（100A）においても、そ
のダイボンディングエリア（11）上に第一ソルダーレジ
スト被膜（51）と第二ソルダーレジスト被膜（52）とを
形成したものであるが、これらの第一ソルダーレジスト
被膜（51）及び第二ソルダーレジスト被膜（52）は上記
実施例３で説明した通りであるので、その詳細は省略す
る。Embodiment 4 FIG. 6 shows another embodiment of the invention according to the second claim. In this embodiment, the die bonding area of the electronic component mounting board (100A) shown in FIG. (1
Unlike the case where the through hole (23) is formed in 1),
A thin connection pattern (2
It is intended to be formed by unevenly distributing 2). Also in this electronic component mounting substrate (100A), a first solder resist coating (51) and a second solder resist coating (52) are formed on the die bonding area (11). Since the first solder resist film (51) and the second solder resist film (52) are as described in the third embodiment, their details are omitted.
この実施例における細い接続パターン（22）は、その
導体厚が35μｍのものであったが、この接続パターン
（22）の上に少なくとも二層の第一ソルダーレジスト被
膜（51）及び第二ソルダーレジスト被膜（52）を形成す
ることにより、電子部品（30）に問題となるような傾斜
は見られなかった。すなわち、ダイボンディングエリア
（11）上は、細い接続パターン（22）が存在していて
も、所定の平滑性を有したものとなったのである。The thin connection pattern (22) in this embodiment had a conductor thickness of 35 μm, and at least two layers of the first solder resist coating (51) and the second solder resist were formed on the connection pattern (22). By forming the coating (52), no inclination that would cause a problem in the electronic component (30) was observed. That is, even if the thin connection pattern (22) exists on the die bonding area (11), the die bonding area (11) has predetermined smoothness.
（発明の効果） 以上詳述した通り、まず第一請求項に係る発明におい
ては、上記各実施例にて例示した如く、 「基材（10）上に電子部品（30）を搭載するためのダ
イボンディングエリア（11）を有し、このダイボンディ
ングエリア（11）の周囲に電子部品（30）とボンディン
グワイヤ（40）によって接続されるボンディングパッド
（20）を配列した電子部品搭載用基板において、 ダイボンディングエリア（11）内に、外周が前記電子
部品（30）より大きくかつボンディングパッド（20）に
電気的に接続される接続パターン（22）を少なくとも一
つ形成するとともに、この接続パターン（22）上に電子
部品（30）を搭載するようにしたこと」 にその特徴があり、これにより、ダイボンディングエリ
ア内に所定形状の接続パターンを形成することにより、
このダイボンディングエリア内を積極的に平滑化するこ
とができ、これにより従来種々生じていたボンディング
エリア近傍における問題を解決することのできる電子部
品搭載用基板を簡単な構成によって提供することができ
るのである。(Effects of the Invention) As described in detail above, first, in the invention according to the first claim, as described in each of the above-described embodiments, "the mounting of the electronic component (30) on the base material (10)" is performed. An electronic component mounting board having a die bonding area (11) and having an electronic component (30) and a bonding pad (20) connected by a bonding wire (40) around the die bonding area (11), In the die bonding area (11), at least one connection pattern (22) having an outer periphery larger than the electronic component (30) and electrically connected to the bonding pad (20) is formed, and the connection pattern (22) is formed. ) On which the electronic component (30) is mounted ”has the characteristic that the connection pattern of a predetermined shape is formed in the die bonding area.
Since the inside of the die bonding area can be positively smoothed, and thereby a substrate for mounting electronic components, which can solve various problems in the vicinity of the bonding area, which has conventionally occurred, can be provided with a simple configuration. is there.
すなわち、第一請求項に係る電子部品搭載用基板（10
0A）によれば、そのダイボンディングエリア（11）上に
電子部品（30）よりも大きな接続パターン（22）を少な
くとも一つ形成したので、この接続パターン（22）によ
りダイボンディングエリア（11）上を凹凸なく平滑化す
ることができるのであり、これによりこの接続パターン
（22）上に搭載した電子部品（30）は傾斜することがな
くなって、頭初に述べたような〜の問題はなくなる
のである。特に、少なくとも一つの接続パターン（22）
の外形を電子部品（30）のそれよりも大きくしたので、
電子部品（30）自体の安定した搭載を容易に行うことが
できるのである。That is, the electronic component mounting board (10
According to 0A), at least one connection pattern (22) larger than the electronic component (30) is formed on the die bonding area (11). Can be smoothed without unevenness, so that the electronic component (30) mounted on the connection pattern (22) does not tilt, and the problem (1) described at the outset is eliminated. is there. In particular, at least one connection pattern (22)
Of the electronic component (30) was larger than that of the electronic component (30).
The stable mounting of the electronic component (30) itself can be easily performed.
また、この第一請求項に係る電子部品搭載用基板（10
0A）によれば、その構成に必要な少なくとも一つの接続
パターン（22）を、各ボンディングパッド（20）及びこ
れに接続される導体パターン（21）と同時に形成するこ
とができるので、前述の〜の問題を解決したものと
しての電子部品搭載用基板（100A）を極めて容易に製造
することができるのである。Further, the electronic component mounting board (10) according to the first claim is provided.
According to 0A), at least one connection pattern (22) necessary for the configuration can be formed simultaneously with each bonding pad (20) and the conductor pattern (21) connected to the bonding pad (20). The electronic component mounting board (100A) as a solution to the above problem can be manufactured very easily.
そして、第二請求項に係る発明においては、同様に、 「基材（10）上に電子部品（30）を搭載するためのダ
イボンディングエリア（11）を有し、このダイボンディ
ングエリア（11）の周囲に電子部品（30）とボンディン
グワイヤ（40）によって接続されるボンディングパッド
（20）を配列した電子部品搭載用基板において、 ダイボンディングエリア（11）上に、各ボンディング
パッド（20）を接続するパターン（22）、あるいはいず
れか一つのボンディングパッド（20）と電気的に接続さ
れるスルーホール（23）を形成するとともに、これら接
続パターン（22）あるいはスルーホール（23）上に少な
くとも二層のソルダーレジスト被膜（51）（52）を電子
部品（30）よりも広い面積で形成して、これらのソルダ
ーレジスト被膜（51）（52）上に電子部品（30）を搭載
するようにしたこと」 にその構成上の特徴がある。つまり、この電子部品搭載
用基板（100B）は、ダイボンディングエリア（11）内に
複数層のソルダーレジスト被膜を形成したものであり、
ダイボンディングエリア内を積極的に平滑化することが
でき、これにより従来種々生じていたボンディングエリ
ア近傍における問題を解決することのできる電子部品搭
載用基板を簡単な構成によって提供することができると
ともに、頭初に述べた及びの問題を確実に解決する
ことができるのである。Further, in the invention according to the second claim, similarly, there is provided a “die bonding area (11) for mounting an electronic component (30) on a base material (10), and the die bonding area (11) Electronic components (30) and bonding pads (20) connected by bonding wires (40) are arranged around the electronic component mounting board. On the die bonding area (11), each bonding pad (20) is connected. Forming a through-hole (23) electrically connected to the pattern (22) or any one of the bonding pads (20), and forming at least two layers on the connection pattern (22) or the through-hole (23). The solder resist coatings (51) and (52) are formed over a larger area than the electronic component (30), and the electronic components (51) and (52) are formed on these solder resist coatings (51) and (52). 30) ”has a feature in its configuration. In other words, this electronic component mounting board (100B) has a plurality of solder resist films formed in the die bonding area (11).
An electronic component mounting board capable of positively smoothing the inside of the die bonding area and thereby solving the problems in the vicinity of the bonding area, which has conventionally occurred variously, can be provided with a simple configuration. The problems mentioned at the outset can be surely solved.
第１図〜第４図は第一請求項に係る電子部品搭載用基板
を示すもので、第１図はその第１実施例を示す部分平面
図、第２図は第１図のII−II線に沿ってみた部分断面
図、第３図は第２実施例を示す電子部品搭載用基板の部
分平面図、第４図は第３図のIV−IV線に沿ってみた部分
断面図である。 第５図は第二請求項に係る電子部品搭載用基板の部分断
面図、第６図は同他の実施例を示す部分断面図である。 第７図〜第９図は従来の電子部品搭載用基板を示すもの
であり、第７図の（イ）は細い接続パターンを有した電
子部品搭載用基板の部分平面図、同（ロ）はこれに電子
部品を実装した状態を示す部分断面図、第８図の（イ）
は他の従来の電子部品搭載用基板の部分平面図、同
（ロ）はこれに電子部品を搭載したときの状態を示す部
分断面図、同（ハ）は同（ロ）の電子部品にボンディン
グワイヤを接続したときの状態を示す部分断面図、第９
図の（イ）はスルーホールを有した電子部品搭載用基板
の部分平面図、同（ロ）はこれに電子部品を実装した時
の状態を示す部分断面図である。 符号の説明 100A・100B……電子部品搭載用基板、10……基材、11…
…ダイボンディングエリア、20……ボンディングパッ
ド、22……接続パターン、23……スルーホール、30……
電子部品、40……ボンディングワイヤ、51……第一ソル
ダーレジスト被膜、52……第二ソルダーレジスト被膜。1 to 4 show an electronic component mounting board according to the first claim. FIG. 1 is a partial plan view showing the first embodiment, and FIG. 2 is II-II in FIG. 3 is a partial plan view of the electronic component mounting substrate according to the second embodiment, and FIG. 4 is a partial cross-sectional view taken along line IV-IV of FIG. . FIG. 5 is a partial sectional view of the electronic component mounting board according to the second claim, and FIG. 6 is a partial sectional view showing another embodiment. FIGS. 7 to 9 show a conventional electronic component mounting substrate. FIG. 7 (a) is a partial plan view of the electronic component mounting substrate having a thin connection pattern, and FIG. FIG. 8 (a) is a partial cross-sectional view showing a state in which electronic components are mounted thereon.
Is a partial plan view of another conventional electronic component mounting board, (b) is a partial cross-sectional view showing a state where electronic components are mounted thereon, and (c) is bonding to the electronic component of (b). 9 is a partial cross-sectional view showing a state when a wire is connected, FIG.
FIG. 1A is a partial plan view of an electronic component mounting board having through holes, and FIG. 2B is a partial cross-sectional view showing a state where electronic components are mounted on the electronic component mounting substrate. [Description of References] 100A / 100B ... board for mounting electronic components, 10 ... base material, 11 ...
... die bonding area, 20 ... bonding pad, 22 ... connection pattern, 23 ... through hole, 30 ...
Electronic components, 40 bonding wire, 51 first solder resist coating, 52 second solder resist coating.
Claims (2)
ンディングエリアを有し、このダイボンディングエリア
の周囲に前記電子部品とボンディングワイヤによって接
続されるボンディングパッドを配列した電子部品搭載用
基板において、 前記ダイボンディングエリア内に、外周が前記電子部品
より大きくかつ前記ボンディングパッドに電気的に接続
される接続パターンを少なくとも一つ形成するととも
に、この接続パターン上に前記電子部品を搭載するよう
にしたことを特徴とする電子部品搭載用基板。An electronic component mounting substrate having a die bonding area for mounting an electronic component on a base material, and bonding pads connected to the electronic component and bonding wires arranged around the die bonding area. In the die bonding area, at least one connection pattern having an outer periphery larger than the electronic component and electrically connected to the bonding pad is formed, and the electronic component is mounted on the connection pattern. A substrate for mounting electronic components, characterized in that:
ンディングエリアを有し、このダイボンディングエリア
の周囲に前記電子部品とボンディングワイヤによって接
続されるボンディングパッドを配列した電子部品搭載用
基板において、 前記ダイボンディングエリア上に、前記各ボンディング
パッドを接続するパターン、あるいはいずれか一つのボ
ンディングパッドと電気的に接続されるスルーホールを
形成するとともに、これら接続パターンあるいはスルー
ホール上に少なくとも二層のソルダーレジスト被膜を前
記電子部品よりも広い面積で形成して、これらのソルダ
ーレジスト被膜上に前記電子部品を搭載するようにした
ことを特徴とする電子部品搭載用基板。2. An electronic component mounting substrate having a die bonding area for mounting an electronic component on a base material, and bonding pads connected to the electronic component and bonding wires arranged around the die bonding area. Forming, on the die bonding area, a pattern for connecting the bonding pads or a through hole electrically connected to any one of the bonding pads, and at least two layers on the connection pattern or the through hole. An electronic component mounting substrate, wherein the solder resist film is formed in a larger area than the electronic component, and the electronic component is mounted on the solder resist film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12494490A JP2764637B2 (en) | 1990-05-14 | 1990-05-14 | Substrate for mounting electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12494490A JP2764637B2 (en) | 1990-05-14 | 1990-05-14 | Substrate for mounting electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0423336A JPH0423336A (en) | 1992-01-27 |
| JP2764637B2 true JP2764637B2 (en) | 1998-06-11 |
Family
ID=14898062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12494490A Expired - Fee Related JP2764637B2 (en) | 1990-05-14 | 1990-05-14 | Substrate for mounting electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2764637B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252285A (en) * | 1993-02-24 | 1994-09-09 | Fuji Xerox Co Ltd | Circuit board |
-
1990
- 1990-05-14 JP JP12494490A patent/JP2764637B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0423336A (en) | 1992-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08172143A (en) | Printed wiring board and electronic device using it | |
| JPS62216259A (en) | Manufacture and structure of hybrid integrated circuit | |
| US4466181A (en) | Method for mounting conjoined devices | |
| JPH0273648A (en) | Electronic circuit and its manufacture | |
| US20050041398A1 (en) | Integrated circuit substrate having embedded back-side access conductors and vias | |
| US6323438B1 (en) | Printed circuit board and semiconductor device using the same | |
| JP3016910B2 (en) | Semiconductor module structure | |
| JPH10125818A (en) | Substrate for semiconductor device, semiconductor device and manufacture thereof | |
| JP3370498B2 (en) | Substrate for semiconductor device | |
| JPH10125819A (en) | Substrate for semiconductor device, semiconductor device and manufacture thereof | |
| JP2764637B2 (en) | Substrate for mounting electronic components | |
| JPH11233531A (en) | Structure and method for packaging electronic part | |
| JP2002118204A (en) | Semiconductor device, substrate for mounting semiconductor and method for manufacturing the same | |
| JP4397111B2 (en) | Chip size package | |
| JP2943788B2 (en) | Wiring board for mounting electronic components | |
| JP3513983B2 (en) | Manufacturing method of chip carrier | |
| JP2699951B2 (en) | Electronic component connection structure and manufacturing method | |
| JP2005150417A (en) | Substrate for semiconductor device, its manufacturing method, and semiconductor device | |
| JPH05343608A (en) | Hybrid integrated circuit device | |
| JP2629908B2 (en) | Power supply structure of multilayer wiring board | |
| JPH08181166A (en) | Printed wiring board | |
| JPH0936275A (en) | Manufacture of surface mount semiconductor device | |
| JPH10313170A (en) | Wiring board | |
| KR19990002341A (en) | Printed circuit board for mixing heterogeneous chip parts and manufacturing method | |
| KR100763961B1 (en) | TBGA semiconductor package and the fabrication method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080403 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100403 |
|
| LAPS | Cancellation because of no payment of annual fees |