JP2760255B2 - Image quality correction device - Google Patents

Image quality correction device

Info

Publication number
JP2760255B2
JP2760255B2 JP5113933A JP11393393A JP2760255B2 JP 2760255 B2 JP2760255 B2 JP 2760255B2 JP 5113933 A JP5113933 A JP 5113933A JP 11393393 A JP11393393 A JP 11393393A JP 2760255 B2 JP2760255 B2 JP 2760255B2
Authority
JP
Japan
Prior art keywords
signal
circuit
image quality
pixel data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5113933A
Other languages
Japanese (ja)
Other versions
JPH06303462A (en
Inventor
昌郁 湯上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP5113933A priority Critical patent/JP2760255B2/en
Publication of JPH06303462A publication Critical patent/JPH06303462A/en
Application granted granted Critical
Publication of JP2760255B2 publication Critical patent/JP2760255B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン画像にお
ける映像信号の水平方向への高域周波数特性改善のため
に用いられる画質補正装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image quality correcting apparatus used for improving a horizontal frequency characteristic of a video signal in a television image in a horizontal direction.

【0002】[0002]

【従来の技術】テレビジョン画像における映像信号、例
えば輝度信号の水平方向への高域周波数特性を改善する
ための従来の画質補正装置としては、アナログ信号処理
やデジタル信号処理による水平のエンハンサが用いられ
ている。図11は従来の画質補正装置の一例、即ちエン
ハンサの一例の構成を示すブロック図である。このエン
ハンサは、図11に示すように、遅延回路1及び2,加
算器3及び6,減算器4,乗算器5,リミッタ回路7よ
り構成されている。図11において、入力された図12
(a)に示す輝度信号は遅延回路1及び加算器3に入力
される。遅延回路1に入力された輝度信号は所定量遅延
され、その出力は減算器4,遅延回路2,加算器6に入
力される。遅延回路2は遅延回路1の出力を所定量遅延
し、加算器3に入力する。この加算器3は入力された図
12(a)に示す輝度信号と遅延回路2の出力とを加算
し1/2倍して、減算器4に入力する。
2. Description of the Related Art As a conventional image quality correction device for improving a horizontal frequency characteristic of a video signal such as a luminance signal in a television image, for example, a horizontal enhancer using analog signal processing or digital signal processing is used. Have been. FIG. 11 is a block diagram showing a configuration of an example of a conventional image quality correction device, that is, an example of an enhancer. As shown in FIG. 11, the enhancer includes delay circuits 1 and 2, adders 3 and 6, subtracters 4, multipliers 5, and a limiter circuit 7. In FIG. 11, FIG.
The luminance signal shown in (a) is input to the delay circuit 1 and the adder 3. The luminance signal input to the delay circuit 1 is delayed by a predetermined amount, and its output is input to the subtractor 4, the delay circuit 2, and the adder 6. The delay circuit 2 delays the output of the delay circuit 1 by a predetermined amount and inputs the output to the adder 3. The adder 3 adds the input luminance signal shown in FIG. 12A and the output of the delay circuit 2, multiplies it by 2, and inputs the result to the subtractor 4.

【0003】そして、減算器4は遅延回路1の出力より
加算器3の出力を減算し1/2倍することにより、所要
のエンハンス周波数領域が分離された図12(b)に示
す信号が得られる。なお、遅延回路1及び2,加算器
3,減算器4はバンドパスフィルタとして動作してい
る。減算器4より出力された図12(b)に示す信号は
乗算器5に入力される。乗算器5は設定されたゲインを
入力された減算器4の出力に乗じ、加算器6に入力す
る。加算器6は遅延回路1の出力と乗算器5の出力とを
加算し、図12(c)に示すような輝度信号が得られ
る。加算器6より出力された図12(c)に示す輝度信
号はリミッタ回路7により設定されたビット数(例えば
8ビット)以上のビットが制限されて出力される。これ
により、図12(a)に示す輝度信号のエッジ部にアン
ダーシュート,オーバーシュートがつき、高域成分の補
強される。
The subtracter 4 subtracts the output of the adder 3 from the output of the delay circuit 1 and multiplies the output by 1 / to obtain a signal shown in FIG. Can be Note that the delay circuits 1 and 2, the adder 3, and the subtractor 4 operate as a band-pass filter. The signal shown in FIG. 12B output from the subtractor 4 is input to the multiplier 5. The multiplier 5 multiplies the output of the subtractor 4 by the set gain and inputs the result to the adder 6. The adder 6 adds the output of the delay circuit 1 and the output of the multiplier 5 to obtain a luminance signal as shown in FIG. The luminance signal shown in FIG. 12C output from the adder 6 is output after limiting the number of bits (for example, 8 bits) or more set by the limiter circuit 7. As a result, undershoot and overshoot occur at the edge of the luminance signal shown in FIG. 12A, and the high-frequency component is reinforced.

【0004】[0004]

【発明が解決しようとする課題】従来の画質補正装置は
上述のようにエンハンス法を用いて映像信号の高域成分
の補強を行っているが、図12(c)より明らかなよう
に、原理的に信号のエッジ部にアンダーシュート,オー
バーシュートがつき、不自然な画像となることが多いと
いう問題点があった。それゆえ、アンダーシュート,オ
ーバーシュートがつかない映像信号の高域成分の補強手
段が望まれていた。本発明はこのような問題点に鑑みな
されたものであり、アンダーシュート,オーバーシュー
トがつかない自然な画像が得られる高域周波数特性改善
のための画質補正装置を提供することを目的とする。
The conventional image quality correcting apparatus reinforces the high-frequency component of the video signal by using the enhancement method as described above, but as shown in FIG. Undershoots and overshoots occur at the edges of the signal, which often results in an unnatural image. Therefore, there is a need for a means for reinforcing a high-frequency component of a video signal without undershoot or overshoot. SUMMARY OF THE INVENTION The present invention has been made in view of such a problem, and an object of the present invention is to provide an image quality correction device for improving a high-frequency characteristic in which a natural image free of undershoot and overshoot is obtained.

【0005】[0005]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、テレビジョン信号の高域
周波数特性を改善するための画質補正装置であって、入
力されたテレビジョン信号を遅延する遅延装置と、前記
遅延装置より出力されたテレビジョン信号より1次微分
信号を得る1次微分演算装置と、前記遅延装置より出力
されたテレビジョン信号より2次微分信号を得る2次微
分演算装置と、前記遅延装置より出力されたテレビジョ
ン信号より補正対象画素データの左右の補間画素データ
を生成すると共に、前記1次微分信号及び2次微分信号
より前記左右の補間画素データのいずれかを選択して出
力する画素補間演算装置とを備えて構成されることを特
徴とする画質補正装置を提供するものである。
According to the present invention, there is provided an image quality correcting apparatus for improving the high frequency characteristics of a television signal to solve the above-mentioned problems of the prior art. A delay device for delaying a signal, a first derivative operation device for obtaining a first derivative signal from the television signal output from the delay device, and a second derivative signal for obtaining a second derivative signal from the television signal output from the delay device2 A second derivative calculating device for generating left and right interpolation pixel data of the correction target pixel data from the television signal output from the delay device, and generating the left and right interpolation pixel data based on the first and second differential signals. The present invention provides an image quality correction device characterized by comprising a pixel interpolation calculation device for selecting and outputting one of them.

【0006】[0006]

【実施例】以下、本発明の画質補正装置について、添付
図面を参照して説明する。図1は本発明の画質補正装置
の一実施例を示すブロック図、図2は図1中の遅延装置
10及び1次微分演算装置20の具体的構成を示すブロ
ック図、図3は図1中の2次微分演算装置30の具体的
構成を示すブロック図、図4は画素補間演算装置40の
具体的構成を示すブロック図、図5は1次微分演算装置
20及び2次微分演算装置30内のコアリング回路2
2,33の特性を示す図、図6は1次微分演算装置20
及び2次微分演算装置30内のリミッタ回路23,34
の特性を示す図、図7は2次微分演算装置30内のロー
パスフィルタ32の特性とその効果を示す図、図8は画
素補間演算装置40内のリミッタ回路42の特性を示す
図、図9は本発明の画質補正装置を説明するための波形
図、図10は本発明の画質補正装置の原理を説明するた
めの図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An image quality correcting apparatus according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of an image quality correction device according to the present invention, FIG. 2 is a block diagram showing a specific configuration of a delay device 10 and a primary differential operation device 20 in FIG. 1, and FIG. FIG. 4 is a block diagram showing a specific configuration of the pixel interpolation calculation device 40, and FIG. 5 is a block diagram showing a specific configuration of the pixel interpolation calculation device 40. Coring circuit 2
FIG. 6 is a graph showing characteristics of the first and second differential operation devices 20 and 33.
And limiter circuits 23 and 34 in the second order differential operation device 30
FIG. 7 is a diagram showing the characteristics of the low-pass filter 32 in the second-order differential operation device 30 and its effect. FIG. 8 is a diagram showing the characteristics of the limiter circuit 42 in the pixel interpolation operation device 40. Is a waveform diagram for explaining the image quality correcting device of the present invention, and FIG. 10 is a diagram for explaining the principle of the image quality correcting device of the present invention.

【0007】まず、図10を用いて本発明の画質補正装
置の原理について説明する。なお、図10において、丸
印をデータポイントとする。一例として、図10(a)
に示す入力信号(輝度信号)を想定する。図10(b)
は図10(a)に示す入力信号を1次微分した信号であ
り、傾斜の上り,下りでそれぞれ正,負の値が生じる。
図10(c)は図10(a)に示す入力信号を2次微分
した信号であり、図10(b)に示す1次微分信号の傾
斜の上り,下りでそれぞれ負,正の値が生じる。なお、
ここで、1次微分信号及び2次微分信号の符号は、減算
する方向により符号が変わるが、ここでは2次微分の方
向は1次微分の方向とは異なっているので、2次微分信
号は1次微分信号を微分した信号を反転したような波形
となされている。この結果を領域ごとにまとめたものが
図10(d)である。従来のエンハンス法によらず高域
周波数特性を改善するためには、図10(a)に示す入
力信号の傾斜を立たせればよい。そこで、1次微分の符
号が+、2次微分の符号が−の所は左から右にデータを
寄せ、また1次微分の符号が+、2次微分の符号が+の
所は右から左にデータを寄せ、同様に1次微分の符号が
−、2次微分の符号が+の所は左から右にデータを寄
せ、また1次微分の符号が−、2次微分の符号が−の所
は右から左にデータを寄せるようにする。
First, the principle of the image quality correcting apparatus of the present invention will be described with reference to FIG. In FIG. 10, circles are data points. As an example, FIG.
The input signal (luminance signal) shown in FIG. FIG. 10 (b)
Is a signal obtained by first-order differentiating the input signal shown in FIG. 10A, and positive and negative values are generated at the rising and falling slopes, respectively.
FIG. 10 (c) is a signal obtained by secondarily differentiating the input signal shown in FIG. 10 (a). Negative and positive values occur at the rising and falling slopes of the primary differential signal shown in FIG. 10 (b), respectively. . In addition,
Here, the signs of the primary differential signal and the secondary differential signal change depending on the subtraction direction. Here, the secondary differential signal is different from the primary differential signal. The waveform is such that a signal obtained by differentiating the primary differential signal is inverted. FIG. 10D summarizes the results for each region. In order to improve the high frequency characteristics regardless of the conventional enhancement method, the input signal shown in FIG. Therefore, when the sign of the first derivative is +, the data is shifted from left to right when the sign of the second derivative is-, and when the sign of the first derivative is +, the sign is + from the right. In the same manner, when the sign of the first derivative is-, the sign of the second derivative is +, the data is shifted from left to right, and the sign of the first derivative is-, and the sign of the second derivative is-. Place the data from right to left.

【0008】即ち、1次微分の符号及び2次微分の符号
を判定する手段として、例えばEXOR(エクスクルー
シブオア)回路を用い、それらの排他的論理和をとれ
ば、図10(f)に示すように、1の所は補正対象画素
の左からデータを補間し、0の所は補正対象画素の右か
らデータを補間するという制御信号が得られる。この制
御信号によりデータを補間すると、図10(e)に示す
ような信号が得られ、傾斜が立って高域周波数特性が改
善されることとなる。また、図10(b)に示す1次微
分の値が0の所は平坦な部分であるのでそのままでよ
い。従って、1次微分の0値検出の部分はデータを補正
せずそのまま出力する制御信号として用いればよい。な
お、全ての部分で補正を行っても画質に大きな影響はな
いので、0値検出とその制御はなくても本発明の主要な
効果は得られる。
That is, as a means for determining the sign of the first derivative and the sign of the second derivative, for example, an EXOR (exclusive OR) circuit is used, and an exclusive OR of them is obtained as shown in FIG. In addition, a control signal is obtained such that data of 1 is interpolated from the left of the pixel to be corrected and data of 0 is interpolated from the right of the pixel to be corrected. When data is interpolated by this control signal, a signal as shown in FIG. 10E is obtained, and the slope is raised to improve the high frequency characteristics. Also, the place where the value of the first derivative shown in FIG. 10 (b) is 0 is a flat part, so it may be left as it is. Therefore, the part for detecting the zero value of the first derivative may be used as a control signal that outputs the data without correction. It should be noted that, even if the correction is performed in all the parts, there is no significant effect on the image quality, so that the main effects of the present invention can be obtained without the detection of the zero value and the control thereof.

【0009】次に、以上のような原理に基づく本発明の
画質補正装置の構成及び動作について説明する。本発明
の画質補正装置は、図1に示すように、遅延装置10,
1次微分演算装置20,2次微分演算装置30,画素補
間演算装置40より概略構成されている。遅延装置10
は、後に図2を参照して説明するように、4つの遅延回
路11〜14より構成され、1次微分演算装置20は1
次微分回路21,コアリング回路22,リミッタ回路2
3,OR回路24より構成され、2次微分演算装置30
は2次微分回路31,ローパスフィルタ(LPF)3
2,コアリング回路33,リミッタ回路34より構成さ
れ、画素補間演算装置40は補間フィルタ41,リミッ
タ回路42,遅延回路43,判定回路44,スイッチ4
5及び46より構成されている。なお、図1において
は、遅延装置10から1次微分演算装置20,2次微分
演算装置30,画素補間演算装置40への信号線を簡略
化して1本で描いている。また、以下説明する本実施例
では、入力信号を輝度信号とし、例えば図9(a)に示
す波形とする。
Next, the configuration and operation of the image quality correcting apparatus of the present invention based on the above principle will be described. As shown in FIG. 1, the image quality correction device of the present invention includes a delay device 10,
It comprises a first-order differential operation device 20, a second-order differential operation device 30, and a pixel interpolation operation device 40. Delay device 10
Is composed of four delay circuits 11 to 14 as described later with reference to FIG.
Next differentiating circuit 21, Coring circuit 22, Limiter circuit 2
3, an OR circuit 24, a secondary differential operation device 30
Is a second-order differentiator 31, a low-pass filter (LPF) 3
2, a coring circuit 33, and a limiter circuit 34. The pixel interpolation operation device 40 includes an interpolation filter 41, a limiter circuit 42, a delay circuit 43, a determination circuit 44, and a switch 4.
5 and 46. In FIG. 1, the signal lines from the delay device 10 to the primary differential operation device 20, the secondary differential operation device 30, and the pixel interpolation operation device 40 are simplified and drawn. In the present embodiment described below, the input signal is a luminance signal, for example, a waveform shown in FIG.

【0010】図2に示すように、遅延装置10は遅延時
間Pなる4つの遅延回路11〜14より構成されてお
り、遅延回路11は入力された8ビットの画素データD
(−2)を遅延してD(−1)を出力し、遅延回路12
はD(−1)を遅延してD(0)を出力し、遅延回路1
3はD(0)を遅延してD(1)を出力し、遅延回路1
4はD(1)を遅延してD(2)を出力する。これらの
遅延回路11〜14は例えばサブキャリアの4倍のサン
プリングであれば、1画素分の遅延で約70nsとす
る。今、演算の中心画素をD(0)とすると、1次微分
は{D(−1)−D(1)}によって得られる。そこ
で、遅延装置10内の遅延回路11及び遅延回路13よ
り出力されたD(−1)及びD(1)は1次微分演算装
置20内の1次微分回路(減算回路)21に入力され、
1次微分回路21はD(−1)よりD(1)を減じて1
次微分信号(図10(b)に相当)を出力する。
As shown in FIG. 2, the delay device 10 is composed of four delay circuits 11 to 14 having a delay time P, and the delay circuit 11 receives the input 8-bit pixel data D.
(-2) is delayed to output D (-1), and the delay circuit 12
Delays D (-1) and outputs D (0), and delay circuit 1
3 delays D (0) and outputs D (1), and delay circuit 1
4 delays D (1) and outputs D (2). For example, if the sampling of the delay circuits 11 to 14 is four times the subcarrier, the delay circuit for one pixel is set to about 70 ns. Now, assuming that the central pixel of the operation is D (0), the first derivative is obtained by {D (-1) -D (1)}. Therefore, D (-1) and D (1) output from the delay circuits 11 and 13 in the delay device 10 are input to a primary differential circuit (subtraction circuit) 21 in a primary differential operation device 20,
The primary differentiating circuit 21 subtracts D (1) from D (-1) to obtain 1
The next differential signal (corresponding to FIG. 10B) is output.

【0011】この1次微分値(8ビット)は検出感度の
調整及びノイズの影響を避けるためコアリング回路22
に入力され、図5にその特性を示すように、入力が±a
の範囲では出力が0となるようにコアリングされて出力
される。なお、ここでは一例としてコアリング回路22
の特性を直線としているが、曲線でもよく、また、その
曲線形状とaを任意に設定できればさらによい。±a以
下の微小レベル信号が除かれたコアリング回路22の出
力(9ビット)はリミッタ回路23に入力される。な
お、コアリング回路22の入力が8ビットであるのに対
し、その出力が9ビットとなるのは、8ビットにキャリ
ーあるいはボローが加わって演算として9ビットとなる
ためである。
The primary differential value (8 bits) is used to adjust the detection sensitivity and to avoid the influence of noise.
As shown in FIG. 5, the input is ± a
In the range, the output is cored so that the output becomes 0 and output. Here, as an example, the coring circuit 22
Is a straight line, but it may be a curve, and it is more preferable that the curve shape and a can be arbitrarily set. The output (9 bits) of the coring circuit 22 from which the minute level signal of ± a or less has been removed is input to the limiter circuit 23. The reason why the input of the coring circuit 22 is 8 bits and the output is 9 bits is that the carry or the borrow is added to the 8 bits to make the operation 9 bits.

【0012】リミッタ回路23の特性は図6に示す如く
であり、一例として9ビットの入力を4ビットに制限す
るものである。ここでは、コアリング回路22とリミッ
タ回路23を別のブロックで構成しているが、コアリン
グとリミッタの双方の特性を合わせて持つものでもよ
い。リミッタ回路23より出力された4ビットの内、最
上位ビット(MSB)の1ビットを極性検出信号(図1
0(d)の1次微分符号に相当)とし、また、リミッタ
回路23の出力4ビット全てをOR回路24に入力して
論理ORをとり、平坦な部分(0値)を表す0検出信号
とする。従って、OR回路24は0検出信号出力手段と
して動作している。なお、本実施例ではリミッタ回路2
3を設けているが、リミッタ回路はなくても極性検出及
び0検出は可能である。また、ここで符号付きデータの
扱いは2の補数を例としている。
The characteristics of the limiter circuit 23 are as shown in FIG. 6. For example, the input of 9 bits is limited to 4 bits. Here, the coring circuit 22 and the limiter circuit 23 are configured by different blocks, but may have both characteristics of the coring and the limiter. One bit of the most significant bit (MSB) of the four bits output from the limiter circuit 23 is a polarity detection signal (FIG. 1).
0 (d), and all four bits of the output of the limiter circuit 23 are input to an OR circuit 24 to perform a logical OR operation, and a 0 detection signal representing a flat portion (0 value) is obtained. I do. Therefore, the OR circuit 24 operates as a 0 detection signal output unit. In this embodiment, the limiter circuit 2
Although 3 is provided, polarity detection and 0 detection are possible without a limiter circuit. Here, the handling of signed data is exemplified by two's complement.

【0013】一方、図2に示す遅延装置10からのD
(−2),D(0),D(2)なる出力データA,B,
Cは、2次微分演算装置30に入力される。2次微分演
算装置30内の2次微分回路31は、図3に示すよう
に、加算器311及び減算器312より構成され、LP
F32は、同じく図3に示すように、遅延回路321及
び322,加算器323及び324より構成されてい
る。今、演算の中心画素はD(0)であるデータBであ
るので、2次微分は{D(0)−0.5×(D(−2)
+D(2))}によって得られる。そこで、図3に示す
ように、加算器311はデータA(D(−2))及びデ
ータC(D(2))を加算し1/2倍し、減算器312
はデータB(D(0))より加算器311の出力を減算
し1/2倍し、2次微分信号(図10(c)に相当)を
出力する。
On the other hand, D from the delay device 10 shown in FIG.
Output data A, B, (-2), D (0), D (2)
C is input to the second derivative operation device 30. As shown in FIG. 3, the second differentiating circuit 31 in the second differentiating operation device 30 is composed of an adder 311 and a subtractor 312.
The F32 includes delay circuits 321 and 322 and adders 323 and 324, as shown in FIG. Now, since the central pixel of the operation is data B which is D (0), the second derivative is ΔD (0) −0.5 × (D (−2)
+ D (2))}. Therefore, as shown in FIG. 3, the adder 311 adds the data A (D (−2)) and the data C (D (2)), multiplies them by 、, and subtracts them.
Subtracts the output of the adder 311 from the data B (D (0)), multiplies it by 倍, and outputs a second derivative signal (corresponding to FIG. 10C).

【0014】この2次微分値(8ビット)は位相ずれの
弊害が生じる3.58MHz近傍を補正対象から除くた
め、LPF32に入力されて処理される。即ち、減算器
312より出力された2次微分値は、遅延時間Qなる遅
延回路321及び322により順次遅延され、加算器3
23は減算器312より出力された2次微分値と遅延回
路322の出力を加算し1/2倍し、加算器324は加
算器323の出力と遅延回路321の出力を加算し1/
2倍して出力する。2次微分回路31からの2次微分信
号の周波数特性は図7(a)に示す如くであり、図7
(b)は上記したLPF32の周波数特性である。従っ
て、結果として得る検出領域(画質改善領域)は、図7
(c)に斜線で示す領域となる。なお、遅延回路321
及び322は例えばサブキャリアの4倍のサンプリング
であれば、2画素分の遅延で約140nsである。
The second derivative (8 bits) is input to the LPF 32 and processed in order to remove the vicinity of 3.58 MHz where the adverse effect of the phase shift occurs from being corrected. That is, the second derivative output from the subtractor 312 is sequentially delayed by the delay circuits 321 and 322 having the delay time Q.
23 adds the secondary differential value output from the subtractor 312 and the output of the delay circuit 322 and multiplies by 微分, and the adder 324 adds the output of the adder 323 and the output of the delay circuit 321 to 1 /
Output twice. The frequency characteristic of the secondary differential signal from the secondary differential circuit 31 is as shown in FIG.
(B) is a frequency characteristic of the LPF 32 described above. Therefore, the resulting detection area (image quality improvement area) is shown in FIG.
An area indicated by oblique lines in FIG. Note that the delay circuit 321
And 322 are about 140 ns with a delay of 2 pixels if sampling is, for example, four times the subcarrier.

【0015】そして、LPF32の出力(8ビット)は
検出感度の調整及びノイズの影響を避けるためコアリン
グ回路33に入力され、図5にその特性を示すように、
入力が±aの範囲では出力が0となるようにコアリング
されて出力される。なお、ここでは一例としてコアリン
グ回路33の特性を直線としているが、曲線でもよく、
また、その曲線形状とaを任意に設定できればさらによ
い。±a以下の微小レベル信号が除かれたコアリング回
路33の出力(9ビット)はリミッタ回路34に入力さ
れる。なお、コアリング回路33の入力が8ビットであ
るのに対し、その出力が9ビットとなるのは、前述と同
様、8ビットにキャリーあるいはボローが加わって演算
として9ビットとなるためである。
The output (8 bits) of the LPF 32 is input to a coring circuit 33 in order to adjust the detection sensitivity and avoid the influence of noise, and as shown in FIG.
When the input is in the range of ± a, the output is cored so that the output becomes 0. Here, as an example, the characteristic of the coring circuit 33 is a straight line, but may be a curve.
It is even better if the curve shape and a can be arbitrarily set. The output (9 bits) of the coring circuit 33 from which the minute level signal of ± a or less has been removed is input to the limiter circuit 34. The reason why the input of the coring circuit 33 is 8 bits and the output is 9 bits is that the carry or the borrow is added to the 8 bits and the operation becomes 9 bits as described above.

【0016】リミッタ回路34の特性は図6に示す如く
であり、一例として9ビットの入力を4ビットに制限す
るものである。ここでは、コアリング回路33とリミッ
タ回路34を別のブロックで構成しているが、コアリン
グとリミッタの双方の特性を合わせて持つものでもよ
い。リミッタ回路34より出力された4ビットの内、最
上位ビット(MSB)の1ビットを極性検出信号(図1
0(d)の2次微分符号に相当)とする。なお、本実施
例ではリミッタ回路34を設けているが、リミッタ回路
はなくても極性検出は可能である。また、ここで符号付
きデータの扱いは2の補数を例としている。
The characteristics of the limiter circuit 34 are as shown in FIG. 6. For example, the input of 9 bits is limited to 4 bits. Here, the coring circuit 33 and the limiter circuit 34 are configured by different blocks, but may have both characteristics of the coring and the limiter. One of the most significant bit (MSB) of the four bits output from the limiter circuit 34 is used as a polarity detection signal (FIG. 1).
0 (d)). In this embodiment, the limiter circuit 34 is provided, but the polarity can be detected without the limiter circuit. Here, the handling of signed data is exemplified by two's complement.

【0017】なお、図10(d)に示す1次及び2次微
分符号は、図2に示す1次微分演算装置20内の1次微
分回路(減算回路)21と、図3に示す2次微分演算装
置30内の2次微分回路31の減算回路312の減算の
方向を変えることにより符号が変わる。上記した本実施
例では、後に詳述する画素補間演算装置40内の判定回
路44が構成しやすいように、その符号を設定してい
る。
The primary and secondary differential signs shown in FIG. 10D correspond to the primary differential circuit (subtraction circuit) 21 in the primary differential operation device 20 shown in FIG. 2 and the secondary differential circuit shown in FIG. The sign changes when the direction of subtraction of the subtraction circuit 312 of the secondary differentiation circuit 31 in the differentiation operation device 30 is changed. In the above-described embodiment, the sign is set so that the determination circuit 44 in the pixel interpolation calculation device 40 described later will be easily configured.

【0018】次に、画素補間演算装置40について説明
する。本発明の原理で説明したように、補正対象画素デ
ータはその補正前の左右の値を補正値として得るため、
まず左右のデータをそのまま変換する方法が考えられ
る。この場合、効果が著しい場合があるので、隣接する
画素間の値を補間しその結果を引き出すのが良好であ
る。また、このように構成すれば1画素の範囲内で補正
の効果を調整できるという特徴がある。画素補間演算装
置40内の補間フィルタ41は、図4に示すように、デ
ータD〜Gが入力される乗算器411〜414、及び乗
算器411〜414の出力を加算する加算器415より
構成されている。図2に示す遅延装置10からのD(−
2),D(−1),D(0),D(1)なる出力データ
D,E,F,Gが、画素補間演算装置40内の補間フィ
ルタ41に入力される。
Next, the pixel interpolation operation device 40 will be described. As described in the principle of the present invention, since the correction target pixel data obtains the left and right values before the correction as the correction value,
First, a method of directly converting left and right data can be considered. In this case, since the effect may be remarkable, it is preferable to interpolate values between adjacent pixels and derive the result. In addition, this configuration has a feature that the effect of correction can be adjusted within the range of one pixel. As shown in FIG. 4, the interpolation filter 41 in the pixel interpolation operation device 40 is configured by multipliers 411 to 414 to which data D to G are input and an adder 415 for adding outputs of the multipliers 411 to 414. ing. D (−) from the delay device 10 shown in FIG.
Output data D, E, F, and G, which are 2), D (-1), D (0), and D (1), are input to the interpolation filter 41 in the pixel interpolation operation device 40.

【0019】補間対象画素データはD(0)であるデー
タFにあり、その左右の成分はそれぞれE−F間,F−
G間にある。このE−F間,F−G間のデータを4点補
間によって作り出すのがこの画素補間演算装置40の機
能である。まず、補間フィルタ41によってE−F間の
補間データを生成するには、データD,E,F,Gの全
てのデータを使用する。乗算器411及び414の係数
はβであり、乗算器412及び413の係数はαであ
る。これら係数α,βは例えば次の2通りである。 α=5/8,β=−1/8 …(1) α=1/2,β=0 …(2) 乗算器411〜414の係数α,βを(1)のようにす
ると、この補間フィルタ41は高域の再現性が良好とな
り、(2)のようにすると、この補間フィルタ41は高
域の再現性はよくないが、約3dBのノイズ抑制効果を
持つ。
The pixel data to be interpolated is in data F which is D (0), and its left and right components are between E and F, respectively.
It is between G. The function of the pixel interpolation arithmetic unit 40 is to create the data between EF and FG by four-point interpolation. First, to generate interpolation data between E and F by the interpolation filter 41, all the data D, E, F, and G are used. The coefficients of multipliers 411 and 414 are β, and the coefficients of multipliers 412 and 413 are α. These coefficients α and β are, for example, the following two types. α = 5/8, β = −1 / 8 (1) α = 1/2, β = 0 (2) If the coefficients α and β of the multipliers 411 to 414 are set to (1), this interpolation is performed. The filter 41 has good high-frequency reproducibility. If the condition (2) is satisfied, the interpolation filter 41 does not have good high-frequency reproducibility, but has a noise suppression effect of about 3 dB.

【0020】補間フィルタ41の出力は、図8に示すよ
うな特性のリミッタ回路42に入力され、8ビットに振
幅制限されて出力される。これにより、E−F間の補間
データ(補間値)が生成される。F−G間の補間データ
(補間値)は、E−F間の補間データ(補間値)を1画
素分の時間、遅延したものであるから、リミッタ回路4
2の出力を遅延時間Pなる遅延回路43に入力し、1画
素分の時間、遅延する。そして、スイッチ45の一方の
端子45aにはF−G間の補間値、即ち、図9あるいは
図10(a)における補間対象画素データの右側の補間
値が得られ、もう一方の端子45bにはE−F間の補間
値、即ち、図9あるいは図10(a)における補間対象
画素データの左側の補間値が得られる。EXOR回路で
ある判定回路44には、1次微分演算装置20より得ら
れる極性検出信号と2次微分演算装置30より得られる
極性検出信号が入力され、判定回路44はこれらのEX
ORをとることにより、いずれの補間値を選択すべきか
の判定信号を出力する。
The output of the interpolation filter 41 is input to a limiter circuit 42 having characteristics as shown in FIG. 8, and is output with its amplitude limited to 8 bits. Thereby, interpolation data (interpolated value) between EF is generated. Since the interpolated data (interpolated value) between FG is delayed from the interpolated data (interpolated value) between EF by one pixel time, the limiter circuit 4
2 is input to the delay circuit 43 having a delay time P, and is delayed by a time corresponding to one pixel. Then, an interpolation value between FG, that is, an interpolation value on the right side of the interpolation target pixel data in FIG. 9 or FIG. 10A is obtained at one terminal 45a of the switch 45, and the other terminal 45b is obtained at the other terminal 45b. An interpolation value between E and F, that is, an interpolation value on the left side of the interpolation target pixel data in FIG. 9 or FIG. 10A is obtained. The polarity detection signal obtained from the primary differential operation device 20 and the polarity detection signal obtained from the secondary differential operation device 30 are input to the determination circuit 44 which is an EXOR circuit.
By taking the OR, a determination signal is output as to which interpolation value should be selected.

【0021】そして、スイッチ45は判定回路44より
出力される1または0の判定信号により切り換えられ
る。即ち、判定信号が1のときは、データを左から右に
寄せるために遅延回路43の出力を選択し、判定信号が
0のときは、データを右から左に寄せるためにリミッタ
回路42の出力を選択する。さらに、スイッチ46の一
方の端子46aにはデータFが入力され、スイッチ46
のもう一方の端子46bにはスイッチ45の出力が入力
される。前述のように、1次微分の値が0の所は平坦な
所であり、そのデータには補正を行う必要がないので、
1次微分演算装置20より得られる0検出信号によって
スイッチ46が切り換えられる。即ち、1次微分演算装
置20内のOR回路24より出力される0検出信号が0
のときは、スイッチ46は端子46aに接続され、0検
出信号が1のときは、スイッチ46は端子46bに接続
される。なお、画質補正を行わないのであれば、スイッ
チ46を強制的に端子46aに接続すればよい。
The switch 45 is switched by a 1 or 0 decision signal output from the decision circuit 44. That is, when the judgment signal is 1, the output of the delay circuit 43 is selected to shift the data from left to right, and when the judgment signal is 0, the output of the limiter circuit 42 is shifted to shift the data from right to left. Select Further, the data F is input to one terminal 46a of the switch 46,
The output of the switch 45 is input to the other terminal 46b. As described above, the place where the value of the first derivative is 0 is a flat place, and it is not necessary to perform correction on the data.
The switch 46 is switched by the 0 detection signal obtained from the primary differential operation device 20. That is, the 0 detection signal output from the OR circuit 24 in the primary differential operation device 20 is 0
In this case, the switch 46 is connected to the terminal 46a, and when the 0 detection signal is 1, the switch 46 is connected to the terminal 46b. If the image quality correction is not performed, the switch 46 may be forcibly connected to the terminal 46a.

【0022】このようにしてスイッチ46から図9
(c)に示すような画質補正された輝度信号が出力され
る。図9(a)に示す入力輝度信号と図9(c)に示す
出力輝度信号を比較すれば、傾斜部分が急峻化して高域
成分が補強されていることが分かる。また、図9(b)
には比較のため従来の画質補正装置(エンハンサ)によ
る画質補正後の輝度信号を示している。この図9(b)
と図9(c)を比較すれば明らかなように、本発明の画
質補正装置によれば、アンダーシュート,オーバーシュ
ートがつくことなく高域周波数特性が改善され、自然な
画像が得られる。また、本発明の画質補正装置において
は、画質補間演算装置40内に補間フィルタ41を有す
るので、高域ノイズ減衰効果も合わせて持っている。
In this manner, the switch 46 is turned off as shown in FIG.
A luminance signal whose image quality has been corrected as shown in (c) is output. By comparing the input luminance signal shown in FIG. 9A and the output luminance signal shown in FIG. 9C, it can be seen that the slope portion is sharpened and the high frequency component is reinforced. FIG. 9 (b)
Shows a luminance signal after image quality correction by a conventional image quality correction device (enhancer) for comparison. This FIG. 9 (b)
9 (c) and FIG. 9 (c), according to the image quality correcting apparatus of the present invention, the high frequency characteristic is improved without undershoot and overshoot, and a natural image can be obtained. Further, since the image quality correction device of the present invention includes the interpolation filter 41 in the image quality interpolation operation device 40, it also has a high-frequency noise attenuation effect.

【0023】以上説明した本発明となる本実施例の画質
補正装置においては、入力信号として輝度信号を例にし
て説明したが、入力信号としてはR,G,B信号や復調
後の色差信号でもよい。さらに、本実施例の画質補正装
置においては、遅延装置10を構成する4つの遅延回路
11〜14の遅延時間を1画素分の遅延時間とし、高域
周波数成分の補正を行っているが、本発明の画質補正装
置を応用し、入力信号が低域の周波数成分を多く含む場
合には、画素遅延の時間を長くし遠くの画素より補間す
るようにすれば、低域の強調効果を得ることも可能であ
る。この際は1次微分演算装置20及び2次微分演算装
置30においても目的とする帯域の検出が行われる。ま
た、このとき2次微分演算装置30内のLPF32の帯
域制限特性はそれに合わせて変更する。
In the image quality correcting apparatus according to the present embodiment described above, a luminance signal has been described as an example of an input signal, but an R, G, B signal or a demodulated color difference signal may be used as an input signal. Good. Further, in the image quality correction device of the present embodiment, the delay time of the four delay circuits 11 to 14 constituting the delay device 10 is set to the delay time for one pixel, and the high frequency component is corrected. Applying the image quality correction device of the present invention, if the input signal contains many low-frequency components, a longer pixel delay time and interpolation from distant pixels can obtain a lower-frequency enhancement effect. Is also possible. At this time, the target band is also detected in the primary differential operation device 20 and the secondary differential operation device 30. Also, at this time, the band limiting characteristic of the LPF 32 in the secondary differential operation device 30 is changed in accordance with it.

【0024】[0024]

【発明の効果】以上詳細に説明したように、本発明の画
質補正装置は、テレビジョン信号の1次微分信号を得る
1次微分演算装置と、2次微分信号を得る2次微分演算
装置と、補正対象画素データの左右の補間画素データを
生成して1次微分信号及び2次微分信号よりその左右の
補間画素データのいずれかを選択する画素補間演算装置
とを備えて構成したので、テレビジョン信号の傾斜部分
を急峻化することができ、よって、従来のエンハンサの
ように信号のエッジ部にアンダーシュート,オーバーシ
ュートがつくことがなく、自然な画像が得られるという
特長を有する。さらに、補間画素データを補正対象画素
データと隣接する左右の画素データとの間に設定すれ
ば、画質補正の効果を1画素の範囲内で調整することが
でき、1次微分演算装置及び2次微分演算装置にコアリ
ング回路を設ければ、感度が調整されてノイズによる影
響を避けることが可能となる。また、画素補間演算装置
は、補間画素データを生成するための補間フィルタを備
えているので、高域ノイズに対する減衰効果も合わせて
持っているという副次的効果も有する。
As described in detail above, the image quality correcting apparatus according to the present invention comprises a primary differential operation device for obtaining a primary differential signal of a television signal and a secondary differential operation device for obtaining a secondary differential signal. And a pixel interpolation arithmetic unit that generates left and right interpolation pixel data of the pixel data to be corrected and selects one of the left and right interpolation pixel data from the primary differential signal and the secondary differential signal. The slope portion of the John signal can be made steeper, so that there is no undershoot or overshoot at the edge portion of the signal unlike a conventional enhancer, and a natural image can be obtained. Further, if the interpolation pixel data is set between the pixel data to be corrected and the adjacent left and right pixel data, the effect of the image quality correction can be adjusted within the range of one pixel, and the primary differential operation device and the secondary If a coring circuit is provided in the differential operation device, the sensitivity can be adjusted and the influence of noise can be avoided. Further, since the pixel interpolation operation device includes the interpolation filter for generating the interpolation pixel data, it has a secondary effect that it also has an attenuation effect on high-frequency noise.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の画質補正装置の一実施例を示すブロッ
ク図である。
FIG. 1 is a block diagram illustrating an embodiment of an image quality correction apparatus according to the present invention.

【図2】図1中の遅延装置10及び1次微分演算装置2
0の具体的構成を示すブロック図である。
FIG. 2 shows a delay device 10 and a first-order differential operation device 2 in FIG.
FIG. 3 is a block diagram showing a specific configuration of a 0.

【図3】図1中の2次微分演算装置30の具体的構成を
示すブロック図である。
FIG. 3 is a block diagram showing a specific configuration of a secondary differential operation device 30 in FIG.

【図4】画素補間演算装置40の具体的構成を示すブロ
ック図である。
FIG. 4 is a block diagram showing a specific configuration of the pixel interpolation operation device 40.

【図5】1次微分演算装置20及び2次微分演算装置3
0内のコアリング回路22,33の特性を示す図であ
る。
FIG. 5 shows a primary differential operation device 20 and a secondary differential operation device 3
FIG. 4 is a diagram illustrating characteristics of the coring circuits 22 and 33 within 0.

【図6】1次微分演算装置20及び2次微分演算装置3
0内のリミッタ回路23,34の特性を示す図である。
FIG. 6 shows a primary differential operation device 20 and a secondary differential operation device 3
FIG. 4 is a diagram illustrating characteristics of limiter circuits 23 and 34 in 0.

【図7】2次微分演算装置30内のローパスフィルタ3
2の特性とその効果を示す図である。
FIG. 7 shows a low-pass filter 3 in the second-order differential operation device 30;
FIG. 4 is a diagram showing characteristics of No. 2 and its effects.

【図8】画素補間演算装置40内のリミッタ回路42の
特性を示す図である。
8 is a diagram showing characteristics of a limiter circuit 42 in the pixel interpolation operation device 40. FIG.

【図9】本発明の画質補正装置を説明するための波形図
である。
FIG. 9 is a waveform chart for explaining the image quality correction device of the present invention.

【図10】本発明の画質補正装置の原理を説明するため
の図である。
FIG. 10 is a diagram for explaining the principle of the image quality correction device of the present invention.

【図11】従来の画質補正装置の一例を示すブロック図
である。
FIG. 11 is a block diagram illustrating an example of a conventional image quality correction device.

【図12】従来の画質補正装置を説明するための波形図
である。
FIG. 12 is a waveform chart for explaining a conventional image quality correction device.

【符号の説明】 10 遅延装置 11〜14,43 遅延回路 20 1次微分演算装置 21 1次微分回路 22,33 コアリング回路 23,34,42 リミッタ回路 24 OR回路(検出信号出力手段) 30 2次微分演算装置 31 2次微分回路 32 ローパスフィルタ 40 画素補間演算装置 41 補間フィルタ 44 判定回路(EXOR回路) 45,46 スイッチ[Description of Signs] 10 Delay device 11 to 14, 43 Delay circuit 20 Primary differential operation device 21 Primary differential circuit 22, 33 Coring circuit 23, 34, 42 Limiter circuit 24 OR circuit (detection signal output means) 30 2 Secondary differentiation operation device 31 Secondary differentiation circuit 32 Low-pass filter 40 Pixel interpolation operation device 41 Interpolation filter 44 Judgment circuit (EXOR circuit) 45, 46 Switch

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】テレビジョン信号の高域周波数特性を改善
するための画質補正装置であって、 入力されたテレビジョン信号を遅延する遅延装置と、 前記遅延装置より出力されたテレビジョン信号より1次
微分信号を得る1次微分演算装置と、 前記遅延装置より出力されたテレビジョン信号より2次
微分信号を得る2次微分演算装置と、 前記遅延装置より出力されたテレビジョン信号より補正
対象画素データの左右の補間画素データを生成すると共
に、前記1次微分信号及び2次微分信号より前記左右の
補間画素データのいずれかを選択して出力する画素補間
演算装置とを備えて構成されることを特徴とする画質補
正装置。
An image quality correction device for improving a high frequency characteristic of a television signal, comprising: a delay device for delaying an input television signal; A first differential operation device for obtaining a second differential signal; a second differential operation device for obtaining a second differential signal from the television signal output from the delay device; and a pixel to be corrected based on the television signal output from the delay device A pixel interpolation arithmetic unit that generates left and right interpolation pixel data of the data and selects and outputs one of the left and right interpolation pixel data from the primary differential signal and the secondary differential signal. An image quality correction device characterized by the above-mentioned.
【請求項2】前記遅延装置は、前記入力されたテレビジ
ョン信号を順次遅延する第1〜第4の遅延回路を有し、 前記1次微分演算装置は、前記補正対象画素データに隣
接する左右の画素データより1次微分信号を得る1次微
分回路と、感度調整のために前記1次微分信号の微小レ
ベル以下をコアリングする第1のコアリング回路と、前
記1次微分信号の正負の極性を判定するための第1の極
性検出信号を得る手段とを有し、 前記2次微分演算装置は、前記補正対象画素データから
2画素離れた左右の画素データより2次微分信号を得る
2次微分回路と、前記2次微分信号を帯域を制限するロ
ーパスフィルタと、感度調整のために前記ローパスフィ
ルタの出力の微小レベル以下をコアリングする第2のコ
アリング回路と、前記2次微分信号の正負の極性を判定
するための第2の極性検出信号を得る手段とを有し、 前記画素補間演算装置は、前記遅延装置の前記第1〜第
4の遅延回路より出力されたテレビジョン信号より、前
記補正対象画素データと隣接する左右の画素データとの
間の左右の補間画素データを生成する補間フィルタと、
前記左右の補間画素データを選択する第1のスイッチ
と、前記第1の極性検出信号及び第2の極性検出信号よ
り前記第1のスイッチを制御する判定回路とを有するこ
とを特徴とする請求項1記載の画質補正装置。
2. The delay device includes first to fourth delay circuits for sequentially delaying the input television signal, and the primary differential operation device includes left and right adjacent to the correction target pixel data. A first differentiating circuit for obtaining a first derivative signal from the pixel data, a first coring circuit for coring below a minute level of the first derivative signal for sensitivity adjustment, and a positive / negative sign of the first derivative signal. Means for obtaining a first polarity detection signal for determining the polarity, wherein the secondary differential operation device obtains a secondary differential signal from left and right pixel data separated by two pixels from the correction target pixel data. A second-order differentiating circuit, a low-pass filter for limiting a band of the second-order differential signal, a second coring circuit for coring below a minute level of an output of the low-pass filter for sensitivity adjustment, and the second-order differential signal of Means for obtaining a second polarity detection signal for determining a negative polarity, wherein the pixel interpolation operation device calculates a second polarity detection signal from a television signal output from the first to fourth delay circuits of the delay device. An interpolation filter that generates left and right interpolation pixel data between the correction target pixel data and adjacent left and right pixel data,
2. The apparatus according to claim 1, further comprising a first switch for selecting the left and right interpolation pixel data, and a determination circuit for controlling the first switch based on the first polarity detection signal and the second polarity detection signal. 2. The image quality correction device according to 1.
【請求項3】前記1次微分演算装置に前記入力されたテ
レビジョン信号の平坦な部分を検出して検出信号を出力
する検出信号出力手段を設ると共に、前記画素補間演算
装置に前記補正対象画素データと前記第1のスイッチよ
り出力された前記補間画素データとを選択する第2のス
イッチを設け、 前記検出信号出力手段より出力される検出信号によって
前記第2のスイッチを制御することにより、前記入力さ
れたテレビジョン信号の平坦な部分では前記補正対象画
素データをそのまま出力させることを特徴とする請求項
2記載の画質補正装置。
3. A detection signal output means for detecting a flat portion of the inputted television signal and outputting a detection signal to said first derivative operation device, and said pixel interpolation operation device includes: A second switch for selecting pixel data and the interpolated pixel data output from the first switch; and controlling the second switch by a detection signal output from the detection signal output unit. 3. The image quality correction apparatus according to claim 2, wherein the correction target pixel data is output as it is in a flat portion of the input television signal.
【請求項4】前記第1の極性検出信号及び第2の極性検
出信号は、それぞれ前記1次微分信号及び2次微分信号
あるいはこれをビット制限した信号の最上位ビットであ
ることを特徴とする請求項2または3のいずれかに記載
の画質補正装置。
4. The method according to claim 1, wherein the first polarity detection signal and the second polarity detection signal are the most significant bits of the primary differential signal and the secondary differential signal, respectively, or a signal obtained by limiting the bits. The image quality correction device according to claim 2.
【請求項5】前記検出信号出力手段は、前記1次微分信
号あるいはこれをビット制限した信号の論理和をとるO
R回路であることを特徴とする請求項3記載の画質補正
装置。
5. The detection signal output means according to claim 1, wherein the first differential signal or a signal obtained by bit-limiting the first differential signal is ORed.
The image quality correction device according to claim 3, wherein the image quality correction device is an R circuit.
【請求項6】前記判定回路は、前記第1の極性検出信号
及び第2の極性検出信号の排他的論理和をとるEXOR
回路であることを特徴とする請求項2ないし5記載の画
質補正装置。
6. An EXOR circuit for calculating an exclusive OR of the first polarity detection signal and the second polarity detection signal.
6. The image quality correction device according to claim 2, wherein the image quality correction device is a circuit.
JP5113933A 1993-04-16 1993-04-16 Image quality correction device Expired - Fee Related JP2760255B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5113933A JP2760255B2 (en) 1993-04-16 1993-04-16 Image quality correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5113933A JP2760255B2 (en) 1993-04-16 1993-04-16 Image quality correction device

Publications (2)

Publication Number Publication Date
JPH06303462A JPH06303462A (en) 1994-10-28
JP2760255B2 true JP2760255B2 (en) 1998-05-28

Family

ID=14624838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5113933A Expired - Fee Related JP2760255B2 (en) 1993-04-16 1993-04-16 Image quality correction device

Country Status (1)

Country Link
JP (1) JP2760255B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425309B1 (en) * 2001-11-22 2004-03-30 삼성전자주식회사 Apparatus for improving image quality
KR100611179B1 (en) 2004-06-23 2006-08-10 삼성전자주식회사 Image interpolation apparatus

Also Published As

Publication number Publication date
JPH06303462A (en) 1994-10-28

Similar Documents

Publication Publication Date Title
JPH0514469B2 (en)
KR0143389B1 (en) Contour restoration apparatus
KR100344807B1 (en) Apparatus for correcting of image signal and method for the same
JP2760255B2 (en) Image quality correction device
JP3657145B2 (en) Contour correction device
EP1107612A2 (en) Vector magnitude control of a comb filter
JP2003198878A (en) Contour correction circuit
JPH07184225A (en) Noise elimination device
JP2871323B2 (en) Video signal processing device
JP3657133B2 (en) Contour correction device
JP2830587B2 (en) Video signal processing device
JP2752810B2 (en) Contour modification circuit
JPH06205244A (en) Waveform correction device
JP2001148474A (en) Solid-state image pickup device
JP2755112B2 (en) Contour correction circuit
JPH03237889A (en) Contour correction device for video signal
JP2546457B2 (en) Image quality improvement device
KR0150959B1 (en) The compensation circuit of an adaptive picture contour
JPH07135584A (en) Video signal processing device
JPH0460397B2 (en)
JPH0326070A (en) Contour emphasis circuit
JP2546446B2 (en) Image quality improvement device
JP2760257B2 (en) Contour correction circuit
JPH05252421A (en) Contour correcting device
JPH04340871A (en) Image improving device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees