JP2748354B2 - Method of manufacturing gallium nitride based compound semiconductor chip - Google Patents

Method of manufacturing gallium nitride based compound semiconductor chip

Info

Publication number
JP2748354B2
JP2748354B2 JP26378293A JP26378293A JP2748354B2 JP 2748354 B2 JP2748354 B2 JP 2748354B2 JP 26378293 A JP26378293 A JP 26378293A JP 26378293 A JP26378293 A JP 26378293A JP 2748354 B2 JP2748354 B2 JP 2748354B2
Authority
JP
Japan
Prior art keywords
gallium nitride
compound semiconductor
based compound
protective film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26378293A
Other languages
Japanese (ja)
Other versions
JPH07122520A (en
Inventor
元量 山田
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17394198&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2748354(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP26378293A priority Critical patent/JP2748354B2/en
Publication of JPH07122520A publication Critical patent/JPH07122520A/en
Application granted granted Critical
Publication of JP2748354B2 publication Critical patent/JP2748354B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、青色、緑色あるいは赤
色発光ダイオード、レーザーダイオード等の発光デバイ
スに使用される窒化ガリウム系化合物半導体チップの製
造方法に係り、特にサファイア基板上に一般式InX
YGa1-X-YN(0≦X<1、0≦Y<1)で表される窒
化ガリウム系化合物半導体が積層された窒化ガリウム系
化合物半導体ウエハーをチップ状に切断する方法に関す
る。
The present invention relates to a blue, green or red light emitting diode, the method for manufacturing a laser gallium nitride compound used in the light-emitting device such as a diode semiconductor chip, in particular the general formula In X on a sapphire substrate A
The present invention relates to a method of cutting a gallium nitride-based compound semiconductor wafer on which a gallium nitride-based compound semiconductor represented by l Y Ga 1 -XYN (0 ≦ X <1, 0 ≦ Y <1) is laminated into chips.

【0002】[0002]

【従来の技術】一般に発光ダイオード、レーザダイオー
ド等の発光デバイスにはステム上に発光源である半導体
チップが設けられている。半導体チップを構成する材料
として、例えば赤色、橙色、黄色、緑色ダイオードの場
合GaAs、GaAlAs、GaP等が知られており、
また青色ダイオードであればZnSe、InAlGa
N、SiC等が知られている。
2. Description of the Related Art In general, a light emitting device such as a light emitting diode or a laser diode has a semiconductor chip as a light emitting source on a stem. As a material constituting the semiconductor chip, for example, GaAs, GaAlAs, GaP, and the like are known for red, orange, yellow, and green diodes,
For blue diodes, ZnSe, InAlGa
N, SiC and the like are known.

【0003】従来、半導体材料が積層されたウエハーか
ら、発光デバイス用のチップに切り出す装置には一般に
ダイサー、またはスクライバーが使用されている。ダイ
サーとは一般にダイシングソーとも呼ばれ、刃先をダイ
ヤモンドとするブレードの回転運動により、ウエハーを
直接フルカットするか、または刃先巾よりも広い巾の溝
を切り込んだ後(ハーフカット)、外力によってウエハ
ーを割る装置である。一方、スクライバーとは同じく先
端をダイヤモンドとする針の往復直線運動によりウエハ
ーに極めて細いスクライブライン(罫書線)を例えば碁
盤目状に引いた後、外力によってウエハーを割る装置で
ある。
Conventionally, a dicer or a scriber is generally used as an apparatus for cutting out chips for light emitting devices from a wafer on which semiconductor materials are stacked. A dicer is generally called a dicing saw, and the wafer is directly full-cut by a rotating motion of a blade having a diamond edge, or a groove having a width wider than the edge width is cut (half-cut), and then the wafer is cut by an external force. Is a device that divides On the other hand, a scriber is a device that draws an extremely thin scribe line (scribed line) on a wafer, for example, in a grid pattern by reciprocating linear movement of a needle having a diamond tip, and then breaks the wafer by an external force.

【0004】これらの装置を用いて上記半導体材料をチ
ップ状にカットする際、例えばGaP、GaAs等のせ
ん亜鉛構造の結晶はへき開性が「110」方向にあるた
めこの性質を利用して、例えばスクライバーでこの方向
にスクライブラインを入れることにより簡単にチップ状
に分離できる。
[0004] When the above semiconductor material is cut into chips using these devices, for example, crystals having a spiral zinc structure such as GaP or GaAs have a cleavage property in the "110" direction. By inserting a scribe line in this direction with a scriber, it can be easily separated into chips.

【0005】しかしながら、一般に窒化ガリウム系化合
物半導体はサファイア基板の上に積層されるため、その
ウエハーは六方晶系というサファイア結晶の性質上へき
開性を有しておらず、スクライバーで切断することは困
難であった。一方、ダイサーで切断する場合において
も、窒化ガリウム系化合物半導体ウエハーは、前記した
ようにサファイアの上に窒化ガリウム系化合物半導体を
積層したいわゆるヘテロエピタキシャル構造であるた
め、格子定数不整が大きく、また熱膨張率も異なるため
窒化ガリウム系化合物半導体がサファイア基板から剥が
れやすいという問題があった。さらにサファイア、窒化
ガリウム系化合物半導体両方ともモース硬度がほぼ9と
非常に硬い物質であるため、切断面にクラック、チッピ
ングが発生しやすくなり正確に切断することができなか
った。
However, since a gallium nitride-based compound semiconductor is generally laminated on a sapphire substrate, the wafer does not have a cleavage property due to the hexagonal sapphire crystal property and is difficult to cut with a scriber. Met. On the other hand, even when the wafer is cut with a dicer, the gallium nitride-based compound semiconductor wafer has a so-called heteroepitaxial structure in which the gallium nitride-based compound semiconductor is stacked on sapphire as described above, and therefore has a large lattice constant irregularity and a high thermal conductivity. There is a problem that the gallium nitride-based compound semiconductor is easily peeled off from the sapphire substrate due to different expansion coefficients. Furthermore, since both sapphire and gallium nitride-based compound semiconductors are very hard substances having a Mohs hardness of approximately 9, cracks and chippings are apt to be generated on the cut surface, so that accurate cutting cannot be performed.

【0006】[0006]

【発明が解決しようとする課題】窒化ガリウム系化合物
半導体の結晶性を傷めずに、ウエハーを正確にチップ状
に分離することができれば、発光素子の出力、効率を向
上させることができ、しかも、一枚のウエハーから多く
のチップが得られるので生産性を向上させることができ
る。従って、本発明はこのような事情を鑑みてなされた
もので、その目的とするところは、サファイアを基板と
する窒化ガリウム系化合物半導体ウエハーをチップ状に
分離するに際し、切断面のクラック、チッピングの発生
を防止し、歩留良く、所望の形状、サイズを得るチップ
の製造方法を提供することにある。
If the wafer can be accurately separated into chips without damaging the crystallinity of the gallium nitride-based compound semiconductor, the output and efficiency of the light emitting device can be improved. Since many chips can be obtained from one wafer, productivity can be improved. Accordingly, the present invention has been made in view of such circumstances, and an object of the present invention is to separate a gallium nitride-based compound semiconductor wafer using sapphire as a substrate into chips, thereby cracking the cut surface and causing chipping. It is an object of the present invention to provide a method of manufacturing a chip which prevents occurrence of a chip and has a desired shape and size with a good yield.

【0007】[0007]

【課題を解決するための手段】本発明の窒化ガリウム系
化合物半導体チップの製造方法は、窒化ガリウム系化合
物半導体が表面に成長しない性質を有する保護膜をサフ
ァイア基板上に所望のチップ形状で線状に形成する工程
と、前記保護膜が形成されたサファイア基板上に、窒化
ガリウム系化合物半導体を選択成長させて窒化ガリウム
系化合物半導体ウエハーを作成する工程と、前記保護膜
を形成した部分から窒化ガリウム系化合物半導体ウエハ
ーを切断してチップ状に分離する工程とを具備すること
を特徴とする。
According to the present invention, there is provided a method of manufacturing a gallium nitride-based compound semiconductor chip, comprising forming a protective film having a property that a gallium nitride-based compound semiconductor does not grow on a surface in a desired chip shape on a sapphire substrate. Forming a gallium nitride-based compound semiconductor wafer by selectively growing a gallium nitride-based compound semiconductor on the sapphire substrate on which the protective film is formed; Cutting the system compound semiconductor wafer into chips.

【0008】本発明の方法において、サファイア基板の
上に形成する保護膜の材料には、窒化ガリウム系化合物
半導体の成長温度にも耐え、窒化ガリウム系化合物半導
体が成長しない性質を有するものであればどのようなも
のを使用してもよく、具体的には二酸化ケイ素、または
窒化ケイ素のいずれかを用いることが好ましい。これら
の材料は蒸着、スパッタ等の技術を用い、マスクをサフ
ァイア基板表面に線状に設けることにより、容易にチッ
プ形状にパターン形成できる。
In the method of the present invention, the material of the protective film formed on the sapphire substrate may be any material that has the property of withstanding the growth temperature of the gallium nitride-based compound semiconductor and that does not allow the gallium nitride-based compound semiconductor to grow. Any material may be used. Specifically, it is preferable to use either silicon dioxide or silicon nitride. These materials can be easily formed into a chip-shaped pattern by providing a mask on the surface of the sapphire substrate using a technique such as vapor deposition or sputtering.

【0009】次に、保護膜が形成されたサファイア基板
上に、MOCVD法、MBE法等の気相成長法を利用し
て窒化ガリウム系化合物半導体を積層し、例えばp−n
接合を有する窒化ガリウム系化合物半導体ウエハーを作
成することができる。窒化ガリウム系化合物半導体は、
サファイアの上には成長するが保護膜の上には成長しな
いため、予め所望のチップ形状になるように選択成長さ
れた窒化ガリウム系化合物半導体を積層したウエハーが
得られる。
Next, a gallium nitride-based compound semiconductor is laminated on the sapphire substrate on which the protective film has been formed by using a vapor phase growth method such as MOCVD or MBE.
A gallium nitride-based compound semiconductor wafer having a junction can be produced. Gallium nitride based compound semiconductors
Since it grows on sapphire but does not grow on the protective film, a wafer is obtained in which gallium nitride-based compound semiconductors selectively grown in advance to have a desired chip shape are stacked.

【0010】次に、前記保護膜が形成されていた部分か
らウエハーを切断することにより、チップ状に分離でき
る。切断方法は特に問わず、例えばスクライバーによる
スクライブ、ダイサーによるハーフカット、フルカット
等の方法を適用することができ、またレーザー等を利用
することもできる。切断線はウエハーのサファイア基板
側、保護膜側、いずれから入れてもよい。なおサファイ
ア基板側から切断線を入れる際、切断線の位置を保護膜
が形成された位置と一致させることは言うまでもない。
また、切断前にウエハーの保護膜を例えばウエットエッ
チング等のエッチング技術を用いて除去してもよい。予
め保護膜を除去することにより、例えばスクライブライ
ンを保護膜側から入れてウエハーを割る際、スクライブ
ラインを、保護膜が剥離されたサファイア基板面に直接
入れることができるので、非常に割りやすくなり好まし
い。
Next, the wafer can be cut into chips by cutting the wafer from the portion where the protective film has been formed. The cutting method is not particularly limited. For example, a method such as scribing with a scriber, half-cutting or full-cutting with a dicer can be applied, and a laser or the like can also be used. The cutting line may be inserted from any of the sapphire substrate side and the protective film side of the wafer. Needless to say, when a cutting line is inserted from the sapphire substrate side, the position of the cutting line is made to coincide with the position where the protective film is formed.
Before the cutting, the protective film of the wafer may be removed by using an etching technique such as wet etching. By removing the protective film in advance, for example, when breaking the wafer by inserting a scribe line from the protective film side, the scribe line can be directly inserted into the sapphire substrate surface from which the protective film has been peeled off, making it very easy to split preferable.

【0011】さらに、窒化ガリウム系化合物半導体層側
から切断線を入れて切断する際、予め保護膜の線幅を窒
化ガリウム系化合物半導体ウエハーの切断幅よりも広く
形成することは、窒化ガリウム系化合物半導体を傷める
ことがないため非常に好ましい。これは、ダイサーで保
護膜側からカットする際には特に有効である。なぜな
ら、ダイサーはスクライバーに比して刃の厚みが数倍〜
数十倍も大きい。従って、刃の厚さの大きいダイサーで
保護膜側からウエハーをカットする際、保護膜の幅が狭
いと、切断する刃の先端、刃の側面等で窒化ガリウム系
化合物半導体を傷めてしまうからである。一方、スクラ
イバーで切断する際でも、保護膜を剥離した部分の幅が
スクライブラインよりも狭いと、スクライバーの先端
で、窒化ガリウム系化合物半導体を傷めてしまう。ま
た、レーザー等で切断する場合においても同様に、レー
ザーのスポット径よりも、保護膜を剥離した部分の幅が
広いことが好ましい。
Further, when a cutting line is cut from the gallium nitride-based compound semiconductor layer side and cut, the line width of the protective film is formed in advance to be wider than the cutting width of the gallium nitride-based compound semiconductor wafer. It is very preferable because it does not damage the semiconductor. This is particularly effective when cutting from the protective film side with a dicer. Because the dicer has a blade several times thicker than the scriber
It is several tens of times larger. Therefore, when cutting the wafer from the protective film side with a dicer having a large blade thickness, if the width of the protective film is small, the gallium nitride-based compound semiconductor will be damaged by the tip of the blade to be cut, the side surface of the blade, and the like. is there. On the other hand, even when cutting with a scriber, if the width of the portion where the protective film is peeled off is smaller than the scribe line, the gallium nitride-based compound semiconductor is damaged at the tip of the scriber. Similarly, when cutting with a laser or the like, it is preferable that the width of the portion where the protective film is peeled is wider than the spot diameter of the laser.

【0012】また、窒化ガリウム系化合物半導体ウエハ
ー作成後、ウエハー切断前にサファイア基板側を研磨し
て薄くすることが好ましく、研磨後のサファイア基板の
厚さは200μm以下、さらに好ましくは150μm以
下に調整することが望ましい。この手段はスクライバー
を用い、スクライブラインをサファイア基板側から入れ
る際、およびダイサーでサファイア基板側からハーフカ
ットする際には特に有効である。なぜなら、サファイア
基板の厚さが200μmよりも厚いと、チップ状に割る
際、ウエハーが割れにくい傾向にあるからである。ま
た、ダイサー、レーザー等でフルカットする際にもウエ
ハーを研磨して薄くすれば切断時間の短縮ができる。基
板の厚さの下限値は特に問わないが、あまり薄くすると
研磨中にウエハー自体が割れ易くなるため、実用的な値
としては50μm以上が好ましい。
After the gallium nitride-based compound semiconductor wafer is formed, it is preferable that the sapphire substrate side is polished and thinned before cutting the wafer, and the thickness of the sapphire substrate after polishing is adjusted to 200 μm or less, more preferably 150 μm or less. It is desirable to do. This means is particularly effective when a scriber is used to insert a scribe line from the sapphire substrate side and when a dicer is used to make a half cut from the sapphire substrate side. This is because, when the thickness of the sapphire substrate is greater than 200 μm, the wafer tends to be less likely to crack when divided into chips. Also, when performing full cutting with a dicer, laser, or the like, if the wafer is polished and thinned, the cutting time can be reduced. The lower limit of the thickness of the substrate is not particularly limited. However, if the thickness is too small, the wafer itself is easily broken during polishing. Therefore, a practical value is preferably 50 μm or more.

【0013】[0013]

【作用】本発明の製造方法の作用を図面を元に説明す
る。図1ないし図4は本発明の一製造方法の工程を模式
断面図でもって説明する図であり、図1はサファイア基
板1の表面に、所定のチップ形状になるように、保護膜
11を線状に形成した状態を示し、図2は保護膜11を
形成したサファイア基板1の上に窒化ガリウム系化合物
半導体2を選択成長させて積層したウエハーの状態を示
す。また、図3は保護膜11を剥離した状態を示し、図
4は保護膜11を剥離すると共に、サファイア基板1を
研磨して薄くした後、保護膜11が剥離された部分のサ
ファイア基板1に、窒化ガリウム系化合物半導体層2側
からスクライブラインを入れた状態を示している。
The operation of the manufacturing method of the present invention will be described with reference to the drawings. FIGS. 1 to 4 are views for explaining the steps of one manufacturing method of the present invention with schematic cross-sectional views. FIG. 1 shows that a protective film 11 is formed on a surface of a sapphire substrate 1 so as to have a predetermined chip shape. FIG. 2 shows a state in which a gallium nitride-based compound semiconductor 2 is selectively grown and stacked on a sapphire substrate 1 on which a protective film 11 is formed. FIG. 3 shows a state in which the protective film 11 has been peeled off, and FIG. 4 shows a state in which the protective film 11 has been peeled off and the sapphire substrate 1 has been polished and thinned. 2 shows a state in which a scribe line is formed from the gallium nitride-based compound semiconductor layer 2 side.

【0014】図1および図2に示すように、窒化ガリウ
ム系化合物半導体が成長しない保護膜11をサファイア
基板1上に形成し、この保護膜11の作用により窒化ガ
リウム系化合物半導体2がサファイアの上にのみ成長し
た状態となり、窒化ガリウム系化合物半導体を選択成長
させたウエハーを実現できる。また保護膜11は所望と
するチップ形状に線状に形成してある。(チップ形状は
通常四角形であるので、保護膜11は碁盤目状に形成し
てある。)
As shown in FIGS. 1 and 2, a protective film 11 on which a gallium nitride-based compound semiconductor does not grow is formed on a sapphire substrate 1, and the gallium nitride-based compound semiconductor 2 is formed on the sapphire by the action of the protective film 11. And a wafer in which a gallium nitride-based compound semiconductor is selectively grown can be realized. The protective film 11 is formed in a desired chip shape in a linear shape. (Since the chip shape is usually square, the protective film 11 is formed in a grid pattern.)

【0015】また、図3に示すウエハーは、保護膜11
を剥離した位置から破線で示すように切断することを示
しており、例えばダイサーでハーフカット、またはフル
カットすることによって切断できる。また、図4に示す
ウエハーは基板を研磨して薄くしたことにより、スクラ
イブラインの破線で示す位置から割って切断できる。図
4のように保護膜を予め剥離することにより、スクライ
ブラインを直接サファイア基板に入れることができるの
で、ウエハーが割れ易くなる。しかも窒化ガリウム系化
合物半導体にはスクライバーのストレスが係らないため
剥がれる心配がない。保護膜11を剥離しない場合に
は、スクライブラインの深さを深くする必要がある。
The wafer shown in FIG.
Is indicated by a broken line from the position where the is cut off, and can be cut, for example, by half-cutting or full-cutting with a dicer. Further, the wafer shown in FIG. 4 can be cut from the position shown by the broken line of the scribe line by polishing and thinning the substrate. By removing the protective film in advance as shown in FIG. 4, the scribe line can be directly inserted into the sapphire substrate, so that the wafer is easily broken. In addition, the gallium nitride-based compound semiconductor is not subject to the scriber stress, so there is no fear of peeling. If the protective film 11 is not peeled off, it is necessary to increase the depth of the scribe line.

【0016】図1〜図4に示すように、保護膜11の線
幅を広くして、スクライブ、ダイシング等の切断線が窒
化ガリウム系化合物半導体層2にかからないようにする
と、窒化ガリウム系化合物半導体層2を傷めることがな
い。さらに、保護膜11を剥離すると、切断部分がサフ
ァイア基板1のみとなり、窒化ガリウム系化合物半導体
層2にストレスが係らず、正確にチップ状に切断でき
る。
As shown in FIGS. 1 to 4, when the line width of the protective film 11 is widened so that cutting lines such as scribe and dicing do not reach the gallium nitride-based compound semiconductor layer 2, the gallium nitride-based compound semiconductor Layer 2 is not damaged. Furthermore, when the protective film 11 is peeled off, the cut portion becomes only the sapphire substrate 1, and the gallium nitride-based compound semiconductor layer 2 can be cut into chips accurately without stress.

【0017】[0017]

【実施例】[実施例1]厚さ400μm、大きさ2イン
チφのサファイア基板1に所定の形状のマスクを形成す
る。そのマスクの上から、蒸着によってSiO2を付着
した後、溶剤にサファイアを浸漬して、マスクを除去す
る。これにより、サファイア基板上に線幅50μm、5
00μmピッチの碁盤目上のSiO2保護膜11よりな
るパターンが完成する。この工程において、保護膜側か
らみたサファイア基板の平面図を図5に示す。
EXAMPLE 1 A mask having a predetermined shape is formed on a sapphire substrate 1 having a thickness of 400 μm and a size of 2 inches φ. After depositing SiO 2 on the mask by vapor deposition, sapphire is immersed in a solvent to remove the mask. As a result, a line width of 50 μm, 5
A pattern consisting of the SiO 2 protective film 11 on a grid having a pitch of 00 μm is completed. FIG. 5 is a plan view of the sapphire substrate viewed from the protective film side in this step.

【0018】前記サファイア基板をMOCVD装置にセ
ットし、サファイア基板上にn型GaN層とp型GaN
層とを合わせて5μmの厚さで成長して窒化ガリウム系
化合物半導体ウエハーとする。ウエハーを装置から取り
出して成長面を観察したところ、サファイアの上にはG
aNが成長して透明を呈していたが、SiO2保護膜の
上には何も成長していなかった。
The sapphire substrate is set in a MOCVD apparatus, and an n-type GaN layer and a p-type GaN
The gallium nitride-based compound semiconductor wafer is grown by combining the layers with a thickness of 5 μm. When the wafer was taken out of the apparatus and the growth surface was observed, G was found on the sapphire.
Although aN grew to show transparency, nothing grew on the SiO 2 protective film.

【0019】以上のようにしてGaNを選択成長させた
ウエハーをフッ酸に浸漬して、SiO2保護膜を剥離し
た後、ウエハーのサファイア基板側を研磨して、基板の
厚さを100μmとする。
After the wafer on which GaN is selectively grown as described above is immersed in hydrofluoric acid to remove the SiO 2 protective film, the sapphire substrate side of the wafer is polished to a thickness of 100 μm. .

【0020】次に、サファイア基板側に粘着テープを貼
付し、スクライバーにセットし、真空チャックで固定し
た後、保護膜を剥離した線の中央におよそ10μm幅、
5μmの深さでスクライブラインを入れる。スクライブ
ラインを入れたウエハーの部分拡大断面図を図6に示
す。このようにSiO2保護膜の線幅を予めスクライブ
ラインの幅よりも広くする、つまり保護膜の線幅をウエ
ハーの切断幅よりも広くすることにより、スクライブ
中、または割る最中に、窒化ガリウム系化合物半導体の
表面、側面を傷めることがない。
Next, an adhesive tape is stuck on the sapphire substrate side, set on a scriber, and fixed with a vacuum chuck.
A scribe line is inserted at a depth of 5 μm. FIG. 6 shows a partially enlarged cross-sectional view of the wafer including the scribe line. In this way, by making the line width of the SiO 2 protective film wider than the width of the scribe line in advance, that is, by making the line width of the protective film wider than the cutting width of the wafer, gallium nitride can be formed during scribe or split. The surface and side surfaces of the compound semiconductor are not damaged.

【0021】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから剥し取り、サファイア基板側から
軽くローラーで押さえることにより、2インチφのウエ
ハーから500μm角のチップを多数得た。チップの切
断面にクラック、チッピング等が発生しておらず、また
GaN層も剥離しておらず外形不良の無いものを取りだ
したところ、歩留は95%以上であった。
After scribing, the vacuum chuck was released, the wafer was peeled off from the table, and lightly pressed from the sapphire substrate side with a roller to obtain a large number of chips of 500 μm square from the wafer of 2 inch φ. Cracks, chipping, etc., did not occur on the cut surface of the chip, and the GaN layer was not peeled off and had no external defects. The yield was 95% or more.

【0022】[実施例2]実施例1のスクライブする工
程において、GaN層側に粘着テープを貼付し、サファ
イア基板側からスクライブラインを入れる他は同様にし
て、500μm角のチップを得たところ、歩留は同じく
95%以上であった。なおサファイア基板側のスクライ
ブラインも、GaN層側の保護膜を剥離した線の中央線
に入れた。
Example 2 A 500 μm square chip was obtained in the same manner as in Example 1, except that an adhesive tape was applied to the GaN layer side and a scribe line was inserted from the sapphire substrate side. Yields were also over 95%. The scribe line on the sapphire substrate side was also placed at the center line of the line from which the protective film on the GaN layer side was peeled off.

【0023】[実施例3]実施例1の保護膜を形成する
工程において、マスクの形状を変えて、SiO2よりな
る保護膜を、線幅200μm、500μmピッチで碁盤
目状にパターン形成する。
[Embodiment 3] In the step of forming the protective film of the embodiment 1, the shape of the mask is changed and a protective film made of SiO 2 is formed in a grid pattern with a line width of 200 μm and a pitch of 500 μm.

【0024】次に同様にして保護膜の上からGaN層を
積層してウエハーを作成した後、サファイア基板を研磨
して、基板の厚さを200μmに調整する。
Next, a GaN layer is laminated on the protective film to form a wafer, and then the sapphire substrate is polished to adjust the thickness of the substrate to 200 μm.

【0025】研磨したウエハーのサファイア基板側に粘
着テープを貼付して、ダイサーに固定した後、保護膜の
中央線を150μm幅のブレードでダイシングしてウエ
ハーをフルカットする。このダイシング工程途中のウエ
ハーの部分拡大断面図を図7に示す。これも同じく、S
iO2保護膜の線幅を予めブレード幅よりも広くする、
つまり保護膜の線幅をウエハーの切断幅よりも広くする
ことにより、切断中に窒化ガリウム系化合物半導体の表
面、側面を傷めることがない。
An adhesive tape is stuck to the sapphire substrate side of the polished wafer and fixed to a dicer, and the center line of the protective film is diced with a 150 μm-width blade to cut the wafer completely. FIG. 7 shows a partially enlarged cross-sectional view of the wafer during the dicing process. This is the same as S
making the line width of the iO 2 protective film wider than the blade width in advance;
That is, by making the line width of the protective film wider than the cutting width of the wafer, the surface and side surfaces of the gallium nitride-based compound semiconductor are not damaged during cutting.

【0026】ダイシング後のウエハーから500μm角
のチップを多数得た。同じくチップの切断面にクラッ
ク、チッピング等が発生しておらず外形不良の無いもの
を取りだしたところ、歩留は95%以上であった。
A number of 500 μm square chips were obtained from the diced wafer. Similarly, a chip having no cracks, chippings, or the like on the cut surface of the chip and having no external defects was obtained, and the yield was 95% or more.

【0027】[実施例4]実施例3のダイシング工程に
おいて、GaN層側に粘着テープを貼付し、サファイア
基板側からフルカットする他は同様にして、500μm
角のチップを得たところ、歩留は同じく95%以上であ
った。
Example 4 In the dicing step of Example 3, an adhesive tape was applied to the GaN layer side, and the full cut was performed from the sapphire substrate side.
When the corner chips were obtained, the yield was also 95% or more.

【0028】[0028]

【発明の効果】以上説明したように、本発明の方法によ
ると、へき開性を有していない窒化ガリウム系化合物半
導体ウエハーでも、種々の切断装置を用いて歩留よく正
確に切断することができ、生産性が向上する。
As described above, according to the method of the present invention, even a gallium nitride based compound semiconductor wafer having no cleavage can be accurately cut with a high yield using various cutting devices. , And productivity is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 1 is a schematic cross-sectional view illustrating one step of a manufacturing method according to the present invention.

【図2】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 2 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図3】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 3 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図4】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 4 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図5】 本発明の製造方法の一工程を説明する平面
図。
FIG. 5 is a plan view illustrating one step of the manufacturing method of the present invention.

【図6】 本発明の製造方法の一工程を説明する部分拡
大断面図。
FIG. 6 is a partially enlarged cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図7】 本発明の製造方法の一工程を説明する部分拡
大断面図。
FIG. 7 is a partially enlarged cross-sectional view illustrating one step of the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

1・・・サファイア基板 2・・・窒化ガリウム系化合物半導体 11・・・保護膜 DESCRIPTION OF SYMBOLS 1 ... Sapphire substrate 2 ... Gallium nitride compound semiconductor 11 ... Protective film

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 窒化ガリウム系化合物半導体が表面に成
長しない性質を有する保護膜を、サファイア基板上に所
望のチップ形状で線状に形成する工程と、 前記保護膜が形成されたサファイア基板上に、窒化ガリ
ウム系化合物半導体を選択成長させて窒化ガリウム系化
合物半導体ウエハーを作成する工程と、 前記保護膜を形成した部分から前記ウエハーを切断して
チップ状に分離する工程とを具備することを特徴とする
窒化ガリウム系化合物半導体チップの製造方法。
1. A step of forming a protective film having a property that a gallium nitride-based compound semiconductor does not grow on the surface in a linear shape in a desired chip shape on a sapphire substrate, and forming a protective film on the sapphire substrate on which the protective film is formed. Selectively growing a gallium nitride-based compound semiconductor to form a gallium nitride-based compound semiconductor wafer; and cutting the wafer from a portion where the protective film is formed and separating the wafer into chips. For manufacturing a gallium nitride-based compound semiconductor chip.
【請求項2】 前記窒化ガリウム系化合物半導体ウエハ
ーを作成した後、前記保護膜を剥離する工程を具備する
ことを特徴とする請求項1に記載の窒化ガリウム系化合
物半導体チップの製造方法。
2. The method of manufacturing a gallium nitride-based compound semiconductor chip according to claim 1, further comprising a step of removing the protective film after forming the gallium nitride-based compound semiconductor wafer.
【請求項3】 前記窒化ガリウム系化合物半導体ウエハ
ーを作成した後、そのウエハーのサファイア基板側を2
00μm以下に研磨する工程を具備することを特徴とす
る請求項1または請求項2に記載の窒化ガリウム系化合
物半導体チップの製造方法。
3. After preparing the gallium nitride based compound semiconductor wafer, the sapphire substrate side of the wafer is
3. The method for manufacturing a gallium nitride-based compound semiconductor chip according to claim 1, further comprising a step of polishing to a thickness of not more than 00 μm.
【請求項4】 前記保護膜が二酸化ケイ素、または窒化
ケイ素の内のいずれかであることを特徴とする請求項1
ないし請求項3のいずれか一項に記載の窒化ガリウム系
化合物半導体チップの製造方法。
4. The method according to claim 1, wherein said protective film is made of one of silicon dioxide and silicon nitride.
4. The method for manufacturing a gallium nitride-based compound semiconductor chip according to claim 1.
【請求項5】 前記保護膜の線幅を、窒化ガリウム系化
合物半導体ウエハーの切断幅よりも広く形成することを
特徴とする請求項1ないし請求項4のいずれか一項に記
載の窒化ガリウム系化合物半導体チップの製造方法。
5. The gallium nitride-based semiconductor device according to claim 1, wherein a line width of the protective film is wider than a cutting width of the gallium nitride-based compound semiconductor wafer. A method for manufacturing a compound semiconductor chip.
JP26378293A 1993-10-21 1993-10-21 Method of manufacturing gallium nitride based compound semiconductor chip Expired - Fee Related JP2748354B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26378293A JP2748354B2 (en) 1993-10-21 1993-10-21 Method of manufacturing gallium nitride based compound semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26378293A JP2748354B2 (en) 1993-10-21 1993-10-21 Method of manufacturing gallium nitride based compound semiconductor chip

Publications (2)

Publication Number Publication Date
JPH07122520A JPH07122520A (en) 1995-05-12
JP2748354B2 true JP2748354B2 (en) 1998-05-06

Family

ID=17394198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26378293A Expired - Fee Related JP2748354B2 (en) 1993-10-21 1993-10-21 Method of manufacturing gallium nitride based compound semiconductor chip

Country Status (1)

Country Link
JP (1) JP2748354B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996150B1 (en) 1994-09-14 2006-02-07 Rohm Co., Ltd. Semiconductor light emitting device and manufacturing method therefor
JPH08316582A (en) * 1995-05-19 1996-11-29 Nec Corp Semiconductor laser
TW393785B (en) * 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
DE19838810B4 (en) * 1998-08-26 2006-02-09 Osram Opto Semiconductors Gmbh Method for producing a plurality of Ga (In, Al) N light-emitting diode chips
JP3702700B2 (en) * 1999-03-31 2005-10-05 豊田合成株式会社 Group III nitride compound semiconductor device and method for manufacturing the same
DE10102315B4 (en) * 2001-01-18 2012-10-25 Aixtron Se Method of fabricating semiconductor devices and intermediate in these methods
JP2002261327A (en) 2001-03-06 2002-09-13 Sony Corp Semiconductor light-emitting element and manufacturing method therefor
WO2002080242A1 (en) 2001-03-29 2002-10-10 Toyoda Gosei Co., Ltd. Method for manufacturing group-iii nitride compound semiconductor, and group-iii nitride compound semiconductor device
JP4104305B2 (en) 2001-08-07 2008-06-18 三洋電機株式会社 Nitride semiconductor chip and nitride semiconductor substrate
JP4817673B2 (en) * 2005-02-25 2011-11-16 三洋電機株式会社 Nitride semiconductor device fabrication method
JP2009032971A (en) * 2007-07-27 2009-02-12 Rohm Co Ltd Method of manufacturing nitride semiconductor element
JP2016171265A (en) * 2015-03-13 2016-09-23 株式会社東芝 Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JPH07122520A (en) 1995-05-12

Similar Documents

Publication Publication Date Title
JP2780618B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
CN100517583C (en) Production method of compound semiconductor device wafer, wafer produced thereby and device
JP4493127B2 (en) Manufacturing method of nitride semiconductor chip
JP2748355B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP5179068B2 (en) Method for manufacturing compound semiconductor device
JP2914014B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
US20050263854A1 (en) Thick laser-scribed GaN-on-sapphire optoelectronic devices
JP2861991B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JPH10321908A (en) Nitride group compound semiconductor element and light-emitting semiconductor element and manufacture thereof
JP2748354B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2765644B2 (en) Gallium nitride based compound semiconductor wafer cutting method
JP4710148B2 (en) Manufacturing method of nitride semiconductor chip
JP2910811B2 (en) Gallium nitride based compound semiconductor wafer cutting method
JP3227287B2 (en) Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device
JP2859478B2 (en) Gallium nitride based compound semiconductor wafer cutting method for light emitting device
JP4594707B2 (en) Semiconductor chip manufacturing method
JPWO2013054917A1 (en) Semiconductor device and manufacturing method thereof
JP3679626B2 (en) Gallium nitride compound semiconductor chip
JP3928621B2 (en) Light emitting device wafer
JP3938101B2 (en) Method for manufacturing light emitting device
JP3772807B2 (en) Gallium nitride compound semiconductor light emitting device
JP3454355B2 (en) Gallium nitride based compound semiconductor light emitting device
KR20090096759A (en) Growth substrate for group 3 nitride-based semiconductor thin films and optoelectronics, and their fabrication methods
JP2004296703A (en) Process for fabricating nitride semiconductor element
JP2010006700A (en) Thin sapphire substrate

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees