JP2737683B2 - Manufacturing method of printed wiring board - Google Patents
Manufacturing method of printed wiring boardInfo
- Publication number
- JP2737683B2 JP2737683B2 JP7027165A JP2716595A JP2737683B2 JP 2737683 B2 JP2737683 B2 JP 2737683B2 JP 7027165 A JP7027165 A JP 7027165A JP 2716595 A JP2716595 A JP 2716595A JP 2737683 B2 JP2737683 B2 JP 2737683B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- copper powder
- layer
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、印刷配線板の製造方法
に関し、特に絶縁層上にめっき等で導電層を形成する印
刷配線板の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board, and more particularly to a method for manufacturing a printed wiring board in which a conductive layer is formed on an insulating layer by plating or the like.
【０００２】[0002]
【従来の技術】電子機器の携帯化が進む中で、印刷配線
板に対する多層化・高密度化の要求はますます高まるば
かりである。このような要求に応える印刷配線板の製造
方法として、基板上に導体層と絶縁層とを繰り返し形成
して多層化するビルドアップ工法が注目されている。ビ
ルドアップ工法を適用することにより、安価で高密度な
印刷配線板の製造が可能となる。しかしながら、ビルド
アップ工法では、繰り返し形成する絶縁層と導体層との
間の密着強度に問題があり、密着強度を向上させるため
に種々の工夫がなされている。ここで、特開平３−２８
３４９３号に報告されている絶縁層と導体層との界面に
銅粉を散布する方法を従来技術として図９を参照しなが
ら説明する。2. Description of the Related Art As electronic devices have become more portable, demands for multilayered and higher density printed wiring boards have been increasing. As a method of manufacturing a printed wiring board that meets such demands, a build-up method of repeatedly forming a conductor layer and an insulating layer on a substrate to form a multilayer structure has attracted attention. By applying the build-up method, it is possible to manufacture an inexpensive and high-density printed wiring board. However, in the build-up method, there is a problem in the adhesion strength between the insulating layer and the conductor layer that are repeatedly formed, and various devices have been devised to improve the adhesion strength. Here, JP-A-3-28
A method for spraying copper powder on the interface between the insulating layer and the conductor layer, which is reported in US Pat. No. 3,493, will be described as a conventional technique with reference to FIG.
【０００３】まず図９（ａ）に示すような銅張りガラス
エポキシ積層基板からなる基材１０を出発材料とする。
図９（ｂ）に示すように、基材１０上に基材銅１１を設
け、基材銅１１を通常のフォトリソグラフィー法等によ
り所望のパターン形状に蝕刻し、基材銅１１からなる回
路（以下、単に導体回路１１ａという）を形成する。First, a base material 10 made of a copper-clad glass epoxy laminated substrate as shown in FIG. 9A is used as a starting material.
As shown in FIG. 9B, a base copper 11 is provided on a base 10, and the base copper 11 is etched into a desired pattern shape by a normal photolithography method or the like, and a circuit made of the base copper 11 ( Hereinafter, the conductor circuit 11a is simply formed.
【０００４】次に図９（ｃ）に示すように、基材１０上
の導体回路１１ａが形成された表面に絶縁層１２を形成
する。さらに図９（ｄ）に示すように、未硬化状態の絶
縁層１２の表面に銅粉１３を隙間なく均一に散布し、加
熱により絶縁層１２を硬化させる。次に図９（ｅ）のよ
うに、基材１０の裏面にも同様に絶縁層１２を形成し、
銅粉１３を散布し、絶縁層１２を硬化させる。次いで図
９（ｆ）に示すように、均一に散布された銅粉１３上に
銅めっきを行い導体層１４を形成する。さらに図１０
（ａ）に示すように導体層１４をフォトリソグラフィー
法等により所望のパターン形状に蝕刻し、導体層１４か
らなる回路（以下、単に導体回路１４ａという）を形成
する。Next, as shown in FIG. 9C, an insulating layer 12 is formed on the surface of the substrate 10 on which the conductor circuit 11a is formed. Further, as shown in FIG. 9 (d), copper powder 13 is evenly spread on the surface of the uncured insulating layer 12 without any gap, and the insulating layer 12 is cured by heating. Next, as shown in FIG. 9E, an insulating layer 12 is similarly formed on the back surface of the base material 10,
The copper powder 13 is sprayed to cure the insulating layer 12. Next, as shown in FIG. 9 (f), copper plating is performed on the uniformly dispersed copper powder 13 to form a conductor layer 14. Further, FIG.
As shown in (a), the conductor layer 14 is etched into a desired pattern shape by a photolithography method or the like to form a circuit composed of the conductor layer 14 (hereinafter simply referred to as a conductor circuit 14a).
【０００５】このような工程を繰り返すことにより、図
１０（ｂ）に示すような複数の導体層と絶縁層とが重な
った構造を得る。次に図１０（ｃ）に示すように、ＮＣ
ドリルを用いて基材１０を上下に貫通する貫通スルーホ
ール１６を形成する。次に図１１（ａ）に示すように、
絶縁層１５と銅粉１３の層とを積層した後、銅粉１３の
層の表面及び貫通スルーホール１６の内周面に銅めっき
を行い導体層１７を形成する。さらに図１１（ｂ）に示
すように、導体層１７をフォトリソグラフィー法等によ
り蝕刻し、基材１０上の上下側及び貫通スルーホール１
６の内周面に導体層１７からなる導体回路１７ａを形成
し、多層印刷配線板を得る。By repeating such steps, a structure in which a plurality of conductor layers and an insulating layer overlap as shown in FIG. 10B is obtained. Next, as shown in FIG.
Using a drill, a through-hole 16 that penetrates the substrate 10 up and down is formed. Next, as shown in FIG.
After laminating the insulating layer 15 and the layer of the copper powder 13, the surface of the layer of the copper powder 13 and the inner peripheral surface of the through hole 16 are plated with copper to form the conductor layer 17. Further, as shown in FIG. 11 (b), the conductor layer 17 is etched by photolithography or the like, and the upper and lower
6, a conductor circuit 17a comprising a conductor layer 17 is formed on the inner peripheral surface to obtain a multilayer printed wiring board.
【０００６】[0006]
【発明が解決しようとする課題】上述の従来技術におい
ては次のような欠点がある。すなわち、 （１）従来技術によって散布した銅粉１３は図１２
（ｂ）に示すように下部のみが絶縁層１２，１５に差し
込まれ、その大部分が絶縁層の表面に露出した状態にあ
る。したがって絶縁層１２，１５と銅粉１３の接着面積
が小さく、また、絶縁層１２〜１５と銅粉１３との界面
に毛細管現象により薬液が染み込みやすい。通常、無電
解銅めっきの一連の処理には、銅表面を洗浄するための
マイクロエッチング処理が含まれるが、エッチング液が
絶縁層１２，１５と銅粉１３の間に入り込み銅粉１３を
溶解する。したがって、銅粉１３は絶縁層１２，１５か
ら容易に脱落し、期待した密度強度が得られず、また、
無電解銅めっきラインの浴を銅粉１３で汚染する恐れが
ある。 （２）配線密度を向上させる手段として、隣接する上下
の導体回路間のみを接続するビアホールの導入が効果的
であるが、従来技術による印刷配線板の製造方法では、
ビアホールの形成が困難である。すなわちビアホール
は、絶縁層を光硬化性樹脂で形成しフォトリソグラフィ
ー法でビアホールを形成するもの、絶縁層を熱硬化性樹
脂で形成しレーザーでビアホールを形成するもの等があ
るが、従来技術のように絶縁層１２，１５上に銅粉１３
を隙間なく散布する方法では、光硬化に使用する紫外線
又はレーザー光が銅粉１３の層に妨げられて絶縁層１
２，１５に届かないため、ビアホールの形成は困難であ
る。The above-mentioned prior art has the following disadvantages. (1) The copper powder 13 sprayed by the conventional technique is
As shown in (b), only the lower part is inserted into the insulating layers 12 and 15, and most of the parts are exposed on the surface of the insulating layer. Therefore, the adhesion area between the insulating layers 12 and 15 and the copper powder 13 is small, and the chemical solution easily permeates into the interface between the insulating layers 12 to 15 and the copper powder 13 by a capillary phenomenon. Usually, a series of processes of the electroless copper plating includes a micro-etching process for cleaning a copper surface, but an etchant enters between the insulating layers 12 and 15 and the copper powder 13 to dissolve the copper powder 13. . Therefore, the copper powder 13 easily falls off the insulating layers 12 and 15, and the expected density strength cannot be obtained.
The bath of the electroless copper plating line may be contaminated with the copper powder 13. (2) As means for improving the wiring density, it is effective to introduce via holes that connect only adjacent upper and lower conductor circuits. However, in the method of manufacturing a printed wiring board according to the related art,
It is difficult to form via holes. That is, a via hole is formed by forming a via hole by a photolithography method in which an insulating layer is formed of a photocurable resin and a via hole is formed by a laser by forming an insulating layer of a thermosetting resin. Copper powder 13 on insulating layers 12 and 15
In the method of spraying with no gap, ultraviolet light or laser light used for photo-curing is hindered by the layer of copper powder 13 and the insulating layer 1
Since it does not reach 2 and 15, it is difficult to form a via hole.
【０００７】本発明の目的は、かかる従来技術の欠点を
解決すると共に、従来より課題となっていた絶縁層と導
体層との密着強度を向上させる印刷配線板の製造方法を
提供することにある。An object of the present invention is to provide a method for manufacturing a printed wiring board which solves the drawbacks of the prior art and improves the adhesion strength between an insulating layer and a conductor layer, which has been a problem in the prior art. .
【０００８】[0008]
【０００９】[0009]
【課題を解決するための手段】 前記目的を達成するた
め、本発明に係る印刷配線板の製造方法は、 絶縁層形成
工程と、銅粉散布工程と、埋込工程と、銅粉露出工程
と、ビアホール形成工程と、導体回路形成工程とを少な
くとも含み、絶縁層を挾んで隣接する導体回路相互間を
ビアホールを介して導通させてなる印刷配線板の製造方
法であって、絶縁層形成工程は、基板上に形成された導
体回路の表面に絶縁層を形成するものであり、銅粉散布
工程は、ビアホール形成用の光線が絶縁層上に届く間隔
をもって銅粉を絶縁膜上に散在散布するものであり、埋
込工程は、前記銅粉を圧下して絶縁層内に押し込め該銅
粉を絶縁層内に定着させるものであり、銅粉露出工程
は、前記絶縁層の表層を取り除いて銅粉の一部を絶縁層
の表面に露出させるものであり、ビアホール形成工程
は、前記絶縁層を貫通するビアホールを形成するもので
あり、導体回路形成工程は、前記銅粉の一部が露出した
絶縁層の表面及びビアホールの内面にめっきを行い導体
回路を形成するものである。 In order to achieve the above object,
Therefore, the method for manufacturing a printed wiring board according to the present invention includes at least an insulating layer forming step, a copper powder scattering step, an embedding step, a copper powder exposing step, a via hole forming step, and a conductor circuit forming step. A method of manufacturing a printed wiring board in which conductive circuits adjacent to each other with an insulating layer interposed therebetween are connected via via holes. The step of forming an insulating layer includes forming an insulating layer on the surface of the conductive circuit formed on the substrate. In the copper powder spraying step, the interval at which the light beam for forming the via hole reaches the insulating layer is formed.
Have are those scattered spraying copper powder onto the insulating film, embedding process, the copper powder forced into the copper powder pressure to the insulating layer and is intended to fix in the insulating layer, copper powder exposing step Removing the surface layer of the insulating layer to expose a part of the copper powder on the surface of the insulating layer, wherein the via hole forming step is to form a via hole penetrating the insulating layer; Is to form a conductive circuit by plating the surface of the insulating layer where a part of the copper powder is exposed and the inner surface of the via hole.
【００１０】また、前記絶縁層形成工程は、基板上に形
成された導体回路の表面を粗面化し、絶縁層と導体回路
との密着強度を高めるものである。The insulating layer forming step roughens the surface of the conductor circuit formed on the substrate to increase the adhesion strength between the insulation layer and the conductor circuit.
【００１１】また、前記銅粉露出工程は、前記絶縁層の
表層を研摩して銅粉を絶縁層表面に露出させるものであ
る。[0011] In the copper powder exposing step, the surface layer of the insulating layer is polished to expose the copper powder on the surface of the insulating layer.
【００１２】また、前記銅粉露出工程は、前記絶縁層の
表層を化学的酸化処理して銅粉を絶縁層表面に露出させ
るものである。[0012] In the copper powder exposing step, the surface layer of the insulating layer is chemically oxidized to expose the copper powder on the surface of the insulating layer.
【００１３】また、前記導体回路形成工程は、前記銅粉
の一部が露出した絶縁層の表面にめっきにより導体層を
形成した後、導体層を所望形状のパターンに蝕刻して導
体回路を形成するものである。Further, the conductor circuit forming process, the copper powder
A conductive layer by plating on the surface of the insulating layer where part of the
After formation, the conductor layer is etched into a desired
It forms a body circuit .
【００１４】また、前記銅粉散布工程は、少なくとも表
層が未硬化状態の絶縁層の表面に銅粉を散布するもので
ある。[0014] In the copper powder spraying step, the copper powder is sprayed on the surface of the insulating layer in which at least the surface layer is uncured.
【００１５】[0015]
【００１６】また、前記埋込工程は、少なくとも絶縁層
の表層が未硬化状態であるときに、銅粉を圧下して絶縁
層内に定着するものである。In the embedding step, when at least a surface layer of the insulating layer is in an uncured state, the copper powder is pressed down and fixed in the insulating layer.
【００１７】[0017]
【作用】絶縁層上に散布した銅粉を圧下して、銅粉を絶
縁層内に完全に埋設させて定着し、銅粉の絶縁層に対す
るアンカー効果を向上させ、この埋設された銅粉をもっ
て、導体層をなすめっき被膜の絶縁層に対する密着強度
を向上させる。[Function] The copper powder scattered on the insulating layer is pressed down, the copper powder is completely embedded in the insulating layer and fixed, and the anchoring effect of the copper powder on the insulating layer is improved. Further, the adhesion strength of the plating film forming the conductor layer to the insulating layer is improved.
【００１８】さらに銅粉を絶縁層に完全に埋設させて定
着させることにより、導体層をなすめっき被膜の絶縁層
に対する密着強度を十分に確保することが可能となるた
め、銅粉の散布量を制御することにより、銅粉が埋設さ
れた絶縁層にビアホールの形成を可能にする。Further, by completely embedding and fixing the copper powder in the insulating layer, it becomes possible to sufficiently secure the adhesion strength of the plating film forming the conductor layer to the insulating layer. By controlling, via holes can be formed in the insulating layer in which the copper powder is embedded.
【００１９】[0019]
【実施例】以下、本発明の実施例を図により説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings.
【００２０】（実施例１）図１〜図４は、本発明の実施
例１に係る印刷配線板の製造方法を工程順に示す断面図
である。(Embodiment 1) FIGS. 1 to 4 are sectional views showing a method of manufacturing a printed wiring board according to Embodiment 1 of the present invention in the order of steps.
【００２１】図において本発明に係る印刷配線板の製造
方法は、基本的には、絶縁層形成工程と、銅粉散布工程
と、埋込工程と、銅粉露出工程と、導体回路形成工程と
を少なくとも含むものであり、絶縁層形成工程におい
て、基板上に形成された導体回路の表面に絶縁層を形成
し、銅粉散布工程において、前記絶縁層上に銅粉を散布
し、埋込工程において、前記銅粉を圧下して絶縁層内に
押し込め該銅粉を絶縁層内に定着させ、銅粉露出工程に
おいて、前記絶縁層の表層を取り除いて銅粉の一部を絶
縁層の表面に露出させ、導体回路形成工程において、前
記銅粉の一部が露出した絶縁層の表面にめっきを行い導
体回路を形成し、絶縁層に埋設した銅粉をもって、導体
層をなすめっき被膜の絶縁層に対する密着強度を高め、
多層化・高密度の印刷配線板を製造するものである。Referring to the drawings, the method for manufacturing a printed wiring board according to the present invention basically includes an insulating layer forming step, a copper powder spraying step, an embedding step, a copper powder exposing step, and a conductor circuit forming step. In an insulating layer forming step, an insulating layer is formed on the surface of the conductor circuit formed on the substrate, and in the copper powder spraying step, copper powder is sprayed on the insulating layer, and an embedding step is performed. The copper powder is pressed down and pushed into an insulating layer to fix the copper powder in the insulating layer, and in a copper powder exposing step, a surface layer of the insulating layer is removed to remove a part of the copper powder on the surface of the insulating layer. In the conductor circuit forming step, the surface of the insulating layer in which a part of the copper powder is exposed is plated to form a conductor circuit, and the copper powder embedded in the insulating layer is used to form an insulating layer of a plating film forming a conductor layer. The adhesion strength to
This is to manufacture multilayered and high density printed wiring boards.
【００２２】さらに本発明に係る印刷配線板の製造方法
は、上述した基本的構成に付加してビアホール形成工程
を有し、ビアホール形成工程において、前記絶縁層を貫
通するビアホールを形成し、導体回路形成工程におい
て、前記銅粉の一部が露出した絶縁層の表面及びビアホ
ールの内面にめっきを行い導体回路を形成し、これによ
り絶縁層を挾んで隣接する導体回路相互間をビアホール
を介して導通させてなる印刷配線板を製造するするもの
である。Further, the method for manufacturing a printed wiring board according to the present invention further includes a via hole forming step in addition to the above-described basic configuration. In the via hole forming step, a via hole penetrating the insulating layer is formed. In the forming step, a conductive circuit is formed by plating the surface of the insulating layer in which a part of the copper powder is exposed and the inner surface of the via hole, whereby the adjacent conductive circuits sandwiching the insulating layer are connected to each other via the via hole. This is to manufacture a printed wiring board obtained by the above method.
【００２３】次に本発明に係る印刷配線板の製造方法を
図１〜図４に示す具体的な例を用いて説明する。本実施
例では、図１（ａ）に示すように導体回路が形成される
基板として、導体層をなす基材銅（銅箔）２が両面に張
り付けられた銅張りガラスエポキシ積層基板からなる基
材１を用いている。Next, a method for manufacturing a printed wiring board according to the present invention will be described with reference to specific examples shown in FIGS. In this embodiment, as shown in FIG. 1A, as a substrate on which a conductor circuit is formed, a substrate made of a copper-clad glass epoxy laminated substrate having a substrate copper (copper foil) 2 forming a conductor layer adhered to both surfaces thereof is used. Material 1 is used.
【００２４】まず図１（ｂ）に示すように、通常のフォ
トリソグラフィー法等により基材１の基材銅２を所望形
状のパターンに蝕刻し、基材銅２からなる導体回路（以
下、導体回路２ａという）を形成する。ここで基材銅２
を所望形状のパターンに蝕刻する際のマスクとなるレジ
スト層としてドライフィルムを使用し、基材銅（銅箔）
２を蝕刻するエッチング液として塩化第二鉄水溶液を使
用した。First, as shown in FIG. 1B, a copper substrate 2 of a substrate 1 is etched into a pattern of a desired shape by a usual photolithography method or the like, and a conductor circuit (hereinafter, referred to as a conductor) made of the copper substrate 2 is formed. (Referred to as a circuit 2a). Here, substrate copper 2
Using a dry film as a resist layer to be a mask when etching a pattern of a desired shape, copper (copper foil)
An aqueous solution of ferric chloride was used as an etching solution for etching No. 2.
【００２５】次に絶縁層３を基材１上に形成するにあた
って、酸性塩化第二銅水溶液で導体回路２ａの表面を粗
面化後、アルカリ性過硫酸カリウム水溶液で導体回路２
ａの表面を酸化し針状に粗面加工することで、導体回路
２ａと次に形成する絶縁層３との間の密着性を向上させ
る。導体回路２ａの粗面処理には、ここで示したアルカ
リ性過硫酸カリウム水溶液の他にも、アルカリ性亜塩素
酸ナトリウム，硫化カリ−塩化アンモニア水溶液等が使
用できる。Next, when the insulating layer 3 is formed on the substrate 1, the surface of the conductive circuit 2a is roughened with an aqueous cupric chloride solution, and then the conductive circuit 2a is formed with an aqueous alkaline potassium persulfate solution.
The surface of a is oxidized and roughened into a needle shape to improve the adhesion between the conductor circuit 2a and the insulating layer 3 to be formed next. For the rough surface treatment of the conductor circuit 2a, in addition to the alkaline potassium persulfate aqueous solution shown here, alkaline sodium chlorite, potassium sulfide-ammonia chloride aqueous solution and the like can be used.
【００２６】図１（ｃ）に示すように、導体回路２ａの
粗面化処理を施した後、感光性液状絶縁樹脂をロールコ
ーターにより、基材１の導体回路２ａが形成された表面
上に塗布し絶縁層３を形成する。絶縁層３の形成には、
ロールコーターの他にも、カーテンコーター，スプレー
コーター，スクリーン印刷等の方法が用いられる。ロー
ルコーターでは１回の塗布によって１５μｍの厚さの絶
縁層３が得られるので、塗布を４回繰り返し６０μｍの
絶縁層３を得た。形成される樹脂層３の厚さは塗布する
方法によって異なるため、数回の塗布・乾燥を繰り返し
所望の厚さの絶縁層３を形成する。また、絶縁層３の表
層のみを未乾燥状態にしておくため、３回目のコートを
行った後、ベーキング（９０℃，３０分）により予備硬
化を行い、４回目のコートを行った後は、ベーキングを
行わない。これにより、絶縁層３は、乾燥した層４５μ
ｍと未乾燥の層１５μｍが重なった状態となる。As shown in FIG. 1C, after the conductor circuit 2a is subjected to a surface roughening treatment, a photosensitive liquid insulating resin is applied by a roll coater onto the surface of the substrate 1 on which the conductor circuit 2a is formed. The insulating layer 3 is formed by coating. To form the insulating layer 3,
In addition to the roll coater, a method such as a curtain coater, a spray coater, or screen printing is used. With a roll coater, the insulating layer 3 having a thickness of 15 μm can be obtained by one application, so the application was repeated four times to obtain the insulating layer 3 having a thickness of 60 μm. Since the thickness of the formed resin layer 3 varies depending on the method of application, the application and drying are repeated several times to form the insulating layer 3 having a desired thickness. Further, in order to keep only the surface layer of the insulating layer 3 in an undried state, after performing the third coating, preliminary curing is performed by baking (90 ° C., 30 minutes), and after performing the fourth coating, Do not bake. Thereby, the insulating layer 3 becomes a dried layer 45 μm.
m and the undried layer 15 μm overlap each other.
【００２７】次に図１（ｄ）に示すように、表層が未乾
燥である絶縁層３の表面に平均粒径１０μｍ，粒度分布
が５〜１５μｍの銅粉４を散布する。ここで後工程にお
いてビアホール形成工程を実施するにあたっては、銅粉
４を２ｍｇ／ｃｍ2程度の密度で均一に散布する。銅粉
の散布には、コンベア式のエア散布装置を用い、０．５
〜０．８ｋｇ／ｃｍ2の圧力，２ｍ／分のコンベア速度
で行った。銅粉４の散布が過剰であった場合、後工程で
の光硬化が十分に行われずビアホールを形成することが
できない。ビアホールの形成には、ビアホールを形成す
る箇所の基材１の表面が銅粉４により覆われずに少なく
とも５０％以上の面積が露出している必要がある。本実
施例では、表面の面積の６０％程度が露出している。絶
縁層３のうち、４回目にコートされた層はベーキングを
行っていないため、流動性を持っており、従って、散布
した銅粉４は、絶縁層３内に埋め込まれるようになって
いる。Next, as shown in FIG. 1D, copper powder 4 having an average particle size of 10 μm and a particle size distribution of 5 to 15 μm is sprayed on the surface of the insulating layer 3 whose surface layer is not dried. Here, when performing the via hole forming step in the subsequent step, the copper powder 4 is uniformly dispersed at a density of about 2 mg / cm 2 . A copper air spraying device was used for spraying copper powder, and 0.5
The test was performed at a pressure of 0.8 kg / cm 2 and a conveyor speed of 2 m / min. If the dispersion of the copper powder 4 is excessive, photo-curing in the subsequent step is not sufficiently performed, and a via hole cannot be formed. In order to form a via hole, it is necessary that at least 50% or more of the area of the base material 1 where the via hole is formed is exposed without being covered with the copper powder 4. In this embodiment, about 60% of the surface area is exposed. The fourth layer of the insulating layer 3 which has not been baked has fluidity, so that the scattered copper powder 4 is embedded in the insulating layer 3.
【００２８】次に図１（ｅ）に示すように、プレス処理
により銅粉４を絶縁層３中に埋め込む。プレスは、ステ
ンレス製の鏡板を用い、常温下、８０〜１００ｋｇ／ｃ
ｍ2の圧力で６０秒間行い、銅粉４を絶縁層３中に完全
に埋没し３次元的に捕捉し、銅粉４を絶縁層３中に定着
させる。プレス処理を行う際、鏡板と絶縁層３との間に
ポリエチレン製の剥離用のフィルムを介装し、未硬化の
絶縁層３の表面に鏡板が付着しないよう処理している。
さらに、図１（ｆ）に示すように裏面にも同様の工程を
施す。Next, as shown in FIG. 1E, copper powder 4 is embedded in the insulating layer 3 by pressing. The press uses a stainless steel end plate at room temperature and 80-100 kg / c.
The operation is performed at a pressure of m 2 for 60 seconds, so that the copper powder 4 is completely buried in the insulating layer 3 and captured three-dimensionally, and the copper powder 4 is fixed in the insulating layer 3. At the time of the press treatment, a polyethylene release film is interposed between the end plate and the insulating layer 3 so as to prevent the end plate from adhering to the surface of the uncured insulating layer 3.
Further, as shown in FIG. 1F, the same process is performed on the back surface.
【００２９】次工程で銅粉４を絶縁層３の表面に露出さ
せる処理を行う前に、絶縁層３の未硬化部分を予備硬化
させるために、ベーキング（９０℃，３０分）を行う。
そして図２（ａ）に示すように、ベルト研磨装置により
絶縁層３の表層を約５μｍ研磨する。ここでは、＃６０
０のベルトを２Ｋｇｆ／ｃｍ2の圧力で使用し３回研磨
を繰り返した。銅粉４は、絶縁層３の表面から５μｍ程
度の間に分布しているため、研磨により、ほとんどの銅
粉４が部分的に絶縁層３の表面に露出する。Before performing the process of exposing the copper powder 4 to the surface of the insulating layer 3 in the next step, baking (90 ° C., 30 minutes) is performed to pre-harden the uncured portion of the insulating layer 3.
Then, as shown in FIG. 2A, the surface layer of the insulating layer 3 is polished by about 5 μm using a belt polishing apparatus. Here, # 60
Polishing was repeated three times using a belt of No. 0 at a pressure of 2 kgf / cm 2 . Since the copper powder 4 is distributed about 5 μm from the surface of the insulating layer 3, most of the copper powder 4 is partially exposed on the surface of the insulating layer 3 by polishing.
【００３０】次に図２（ｂ）に示すように、紫外線（積
算露光量４０００〜６０００ｍＪ）を照射することによ
りビアホール形成部以外の絶縁層３の表面を光硬化さ
せ、さらに現像することにより未硬化であるビアホール
形成部の絶縁層３と銅粉４とを同時に除去し、ビアホー
ル５（ビア径０．１ｍｍ以上）を形成し、ビアホール５
内に下層の導体回路２ａを露出させる。さらに絶縁層３
の硬化を進めるためにベーキング（１４０℃，１時間）
を行う。Next, as shown in FIG. 2B, the surface of the insulating layer 3 other than the via hole forming portion is photo-cured by irradiating ultraviolet rays (integrated exposure amount of 4000 to 6000 mJ), and is further developed. At the same time, the insulating layer 3 and the copper powder 4 in the via-hole forming portion, which is hardened, are removed to form a via-hole 5 (via diameter of 0.1 mm or more).
The lower conductive circuit 2a is exposed inside. Further insulating layer 3
Baking (140 ° C, 1 hour) to promote curing
I do.
【００３１】アルカリ性過マンガン酸塩水溶液（ＫＭｎ
Ｏ４：４０〜６０ｇ／１，規定度：１．０〜１．２Ｎ，
６０〜８０℃）を用いて、絶縁層３の表面を化学的に酸
化する。酸化により、絶縁層３の表層１〜２μｍが除去
され、前記ベルト研磨装置による研磨で露出しなかった
銅粉４が部分的に露出する。同時に絶縁層３の表面が粗
面化され、絶縁層３と次に形成する導体層６との密着性
を向上させる。次に図２（ｃ）に示すように、無電解銅
めっき及び電気銅めっきを連続して施すことにより、絶
縁層３上の銅粉４が露出した表面とビアホール５の内面
にめっき被膜からなる２０μｍの導体層６を形成する。
また、無電解銅めっきのみで導体層６を形成しても良
い。本発明により散布した銅粉４は、絶縁層３内に完全
に埋め込まれ、図１２（ａ）のような状態にある。銅粉
４と導体層６も密着は良好であり、アンカー効果により
絶縁層３に対する導体層６の密着性が向上する。また銅
粉４が絶縁層３内に完全に埋設されているため、図１２
（ｂ）に示す従来のように銅粉４と絶縁層３との間に隙
間が形成されず薬液が染み込みにくくマイクロエッチン
グ処理においても、銅粉４が脱落することはない。しか
しながら、過剰なマイクロエッチングは、絶縁層３の表
面に露出した銅粉４を完全に溶解してしまうので、マイ
クロエッチングを０．５〜１μｍ程度の厚さにコントロ
ールすることが必要である。An aqueous alkaline permanganate solution (KMn
O4: 40 to 60 g / 1, normality: 1.0 to 1.2 N,
(60 to 80 ° C.), the surface of the insulating layer 3 is chemically oxidized. Oxidation removes the surface layer of 1 to 2 μm of the insulating layer 3, and partially exposes the copper powder 4 that was not exposed by the polishing by the belt polishing device. At the same time, the surface of the insulating layer 3 is roughened, and the adhesion between the insulating layer 3 and the conductor layer 6 to be formed next is improved. Next, as shown in FIG. 2 (c), a plating film is formed on the surface of the insulating layer 3 where the copper powder 4 is exposed and the inner surface of the via hole 5 by continuously performing electroless copper plating and electrolytic copper plating. A conductor layer 6 of 20 μm is formed.
Further, the conductor layer 6 may be formed only by electroless copper plating. The copper powder 4 sprayed according to the present invention is completely embedded in the insulating layer 3 and is in a state as shown in FIG. The copper powder 4 and the conductor layer 6 also have good adhesion, and the adhesion of the conductor layer 6 to the insulating layer 3 is improved by the anchor effect. Since the copper powder 4 is completely buried in the insulating layer 3, FIG.
No gap is formed between the copper powder 4 and the insulating layer 3 as in the conventional case shown in FIG. 2B, so that the chemical solution hardly permeates and the copper powder 4 does not fall off even in the micro-etching process. However, excessive micro-etching completely dissolves the copper powder 4 exposed on the surface of the insulating layer 3, so it is necessary to control the micro-etching to a thickness of about 0.5 to 1 μm.
【００３２】次に図２（ｄ）に示すように、図１（ｂ）
で用いた通常のフォトリソグラフィー法等により導体層
６を所望形状のパターンに蝕刻し、導体層６からなる導
体回路（以下、導体回路６ａという）を形成する。この
場合、基材１上の導体回路２ａの一部と絶縁層３上の導
体回路６ａの一部とは、ビアホール５の内面に形成され
た導体層６により導通される。Next, as shown in FIG. 2D, FIG.
The conductive layer 6 is etched into a pattern having a desired shape by the ordinary photolithography method or the like used in the above-mentioned process to form a conductive circuit (hereinafter, referred to as a conductive circuit 6a) including the conductive layer 6. In this case, a part of the conductor circuit 2 a on the base material 1 and a part of the conductor circuit 6 a on the insulating layer 3 are conducted by the conductor layer 6 formed on the inner surface of the via hole 5.
【００３３】さらに上述した工程を繰り返し図３（ａ）
に示すような複数の導体層と絶縁層とが重なった構造を
得る。Further, the above-described steps are repeated, and FIG.
As shown in (1), a structure in which a plurality of conductor layers and an insulating layer overlap is obtained.
【００３４】次に図３（ｂ）に示すように、図２（ｂ）
の工程と同様にビアホール５を形成し、Ｎ／Ｃドリルに
より貫通スルーホール８を開ける。Next, as shown in FIG. 3B, FIG.
A via hole 5 is formed in the same manner as in the above step, and a through-hole 8 is formed by an N / C drill.
【００３５】次に図３（ｃ）に示すようにめっきを行
い、貫通スルーホール８の内面と絶縁層７の表面とにめ
っき被膜による導体層９を設ける。絶縁層３又は７上の
導体回路２ａ，６ａのうちスルーホール８に露出したも
のは導体層９に導通される。最後に、図４に示すように
絶縁層７上の導体層９を図１（ｂ）で用いた通常のフォ
トリソグラフィー法等により所望形状のパターンに蝕刻
し、導体層９からなる回路（以下、導体回路９ａとい
う）を形成する。Next, as shown in FIG. 3C, plating is performed, and a conductor layer 9 made of a plating film is provided on the inner surface of the through-hole 8 and the surface of the insulating layer 7. Of the conductor circuits 2a and 6a on the insulating layer 3 or 7, those exposed in the through hole 8 are conducted to the conductor layer 9. Finally, as shown in FIG. 4, the conductor layer 9 on the insulating layer 7 is etched into a pattern of a desired shape by the ordinary photolithography method or the like used in FIG. (Referred to as a conductor circuit 9a).
【００３６】（実施例２）図５〜図８は、本発明の実施
例２を示す断面図である。次に本発明に係る印刷配線板
の製造方法を図５〜図８に示す具体的な例を用いて説明
する。本実施例では、図５（ａ）に示すように導体回路
が形成される基板として、導体層をなす基材銅（銅箔）
２が両面に張り付けられた銅張りガラスエポキシ積層基
板からなる基材１を用いている。(Embodiment 2) FIGS. 5 to 8 are sectional views showing Embodiment 2 of the present invention. Next, a method for manufacturing a printed wiring board according to the present invention will be described with reference to specific examples shown in FIGS. In this embodiment, as shown in FIG. 5A, as a substrate on which a conductor circuit is formed, a substrate copper (copper foil) forming a conductor layer is used.
2 uses a base material 1 made of a copper-clad glass epoxy laminated substrate stuck on both sides.
【００３７】まず図５（ｂ）に示すように、通常のフォ
トリソグラフィー法等により基材１の基材銅２を所望形
状のパターンに蝕刻し、基材銅２からなる導体回路（以
下、導体回路２ａという）を形成する。ここで基材銅２
を所望形状のパターンに蝕刻する際のマスクとなるレジ
スト層としてドライフィルムを使用し、基材銅（銅箔）
２を蝕刻するエッチング液として塩化第二鉄水溶液を使
用した。First, as shown in FIG. 5 (b), the base copper 2 of the base 1 is etched into a pattern of a desired shape by a usual photolithography method or the like, and a conductor circuit (hereinafter referred to as a conductor) made of the base copper 2 is formed. (Referred to as a circuit 2a). Here, substrate copper 2
Using a dry film as a resist layer to be a mask when etching a pattern of a desired shape, copper (copper foil)
An aqueous solution of ferric chloride was used as an etching solution for etching No. 2.
【００３８】次に絶縁層３を基材１上に形成するにあた
って、酸性塩化第二銅水溶液で導体回路２ａの表面を粗
面化後、アルカリ性過硫酸カリウム水溶液で導体回路２
ａの表面を酸化し針状に粗面加工することで、導体回路
２ａと次に形成する絶縁層３との間の密着性を向上させ
る。導体回路２ａの粗面処理には、ここで示したアルカ
リ性過硫酸カリウム水溶液の他にも、アルカリ性亜塩素
酸ナトリウム，硫化カリ−塩化アンモニア水溶液等が使
用できる。Next, when the insulating layer 3 is formed on the substrate 1, the surface of the conductive circuit 2a is roughened with an aqueous cupric acid chloride solution, and then the conductive circuit 2a is formed with an aqueous alkaline potassium persulfate solution.
The surface of a is oxidized and roughened into a needle shape to improve the adhesion between the conductor circuit 2a and the insulating layer 3 to be formed next. For the rough surface treatment of the conductor circuit 2a, in addition to the alkaline potassium persulfate aqueous solution shown here, alkaline sodium chlorite, potassium sulfide-ammonia chloride aqueous solution and the like can be used.
【００３９】図５（ｃ）に示すように、導体回路２ａの
粗面化処理を施した後、感光性液状絶縁樹脂をカーテン
コーターにより、基材１の導体回路２ａが形成された表
面上に塗布し絶縁層３を形成する。絶縁層３の形成に
は、カーテンコーターの他にも、ロールコーター，プレ
ーコーター，スクリーン印刷等の方法が用いられる。カ
ーテンコーターでは１回の塗布によって１０μｍの厚さ
の絶縁層３が得られるので、塗布を５回繰り返し５０μ
ｍの絶縁層３を得た。形成される樹脂層３の厚さは塗布
する方法によって異なるため、数回の塗布・乾燥を繰り
返し所望の厚さの絶縁層３を形成する。また、絶縁層３
の表層のみを未乾燥状態にしておくため、４回目のコー
トを行った後、ベーキング（９０℃，３０分）により予
備硬化を行い、５回目のコートを行った後は、ベーキン
グを行わない。これにより、絶縁層３は、乾燥した層４
０μｍと未乾燥の層１０μｍが重なった状態となる。As shown in FIG. 5C, after the surface of the conductor circuit 2a is roughened, a photosensitive liquid insulating resin is applied by a curtain coater on the surface of the substrate 1 on which the conductor circuit 2a is formed. The insulating layer 3 is formed by coating. For forming the insulating layer 3, a method such as a roll coater, a play coater, or screen printing is used in addition to the curtain coater. In the curtain coater, the insulating layer 3 having a thickness of 10 μm can be obtained by one application, so that the application is repeated five times to 50 μm.
m of the insulating layer 3 was obtained. Since the thickness of the formed resin layer 3 varies depending on the method of application, the application and drying are repeated several times to form the insulating layer 3 having a desired thickness. Also, the insulating layer 3
In order to keep only the surface layer in an undried state, after the fourth coating, pre-curing is performed by baking (90 ° C., 30 minutes), and after the fifth coating, baking is not performed. Thereby, the insulating layer 3 becomes the dried layer 4
0 μm and the undried layer 10 μm overlap each other.
【００４０】次に図５（ｄ）に示すように、表層が未乾
燥である絶縁層３の表面に平均粒径１０μｍ粒度分布が
５〜１５μｍの銅粉４を散布する。ここで後工程におい
てビアホール形成工程を実施するにあたっては、銅粉４
を２ｍｇ／ｃｍ2程度の密度で均一に散布する。銅粉の
散布には、コンベア式のエア散布装置を用い、０．５〜
０．８ｋｇ／ｃｍ2の圧力，２ｍ／分のコンベア速度で
行った。銅粉４の散布が過剰であった場合、後工程での
光硬化が十分に行われずビアホールを形成することがで
きない。ビアホールの形成には、ビアホールを形成する
箇所の基材１の表面が銅粉４により覆われずに少なくと
も５０％以上の面積が露出している必要がある。本実施
例では、表面の面積の６０％程度が露出している。絶縁
層３のうち、４回目にコートされた層はベーキングを行
っていないため、流動性を持っており、従って、散布し
た銅粉は、絶縁層３の表層に埋め込まれるようになって
いる。Next, as shown in FIG. 5D, copper powder 4 having an average particle size of 10 μm and a particle size distribution of 5 to 15 μm is sprayed on the surface of the insulating layer 3 whose surface layer is not dried. Here, when the via hole forming step is performed in the subsequent step, the copper powder 4
At a density of about 2 mg / cm 2 . For spraying copper powder, use a conveyor-type air sprayer,
The test was performed at a pressure of 0.8 kg / cm 2 and a conveyor speed of 2 m / min. If the dispersion of the copper powder 4 is excessive, photo-curing in the subsequent step is not sufficiently performed, and a via hole cannot be formed. In order to form a via hole, it is necessary that at least 50% or more of the area of the base material 1 where the via hole is formed is exposed without being covered with the copper powder 4. In this embodiment, about 60% of the surface area is exposed. The fourth layer of the insulating layer 3 which has not been baked has fluidity, so that the scattered copper powder is embedded in the surface layer of the insulating layer 3.
【００４１】次に図５（ｅ）に示すように、ローラー処
理により銅粉４を絶縁層３中に埋め込む。ローラー処理
は、ステンレス製のローラーの周面にポリエチレンをコ
ーティングしたものを用い、ローラー処理を行う際、未
硬化の絶縁層３の表面にローラーの周面が付着しないよ
うに処理している。ローラーにより銅粉４を圧下する線
圧力を１００〜１２０ｋｇ／ｃｍ2とし、ローラーと基
材１との相対搬送速度を１ｍ／分とし、銅粉４を絶縁層
３中に完全に埋設し３次元的に捕捉し、銅粉４を絶縁層
３中に定着させる。さらに図５（ｆ）に示すように裏面
にも同様の工程を施す。Next, as shown in FIG. 5E, the copper powder 4 is embedded in the insulating layer 3 by a roller treatment. The roller treatment uses a stainless steel roller whose peripheral surface is coated with polyethylene. When the roller treatment is performed, the roller surface is treated so that the peripheral surface of the roller does not adhere to the surface of the uncured insulating layer 3. The linear pressure at which the copper powder 4 is lowered by the roller is set to 100 to 120 kg / cm 2 , the relative transport speed between the roller and the substrate 1 is set to 1 m / min, and the copper powder 4 is completely embedded in the insulating layer 3 to be three-dimensional. And the copper powder 4 is fixed in the insulating layer 3. Further, as shown in FIG. 5F, the same process is performed on the back surface.
【００４２】次工程で銅粉４を絶縁層３の表面に露出さ
せる処理を行う前に、絶縁層３の未硬化部分を予備硬化
させるために、ベーキング（９０℃，３０分）を行う。Before performing the process of exposing the copper powder 4 to the surface of the insulating layer 3 in the next step, baking (90 ° C., 30 minutes) is performed to pre-cure the uncured portion of the insulating layer 3.
【００４３】次に図６（ａ）に示すように、紫外線（積
算露光量４０００〜６０００ｍＪ）を照射することによ
りビアホール形成部以外の絶縁層３の表面を光硬化さ
せ、さらに現像することにより未硬化であるビアホール
形成部の絶縁層３と銅粉４とを同時に除去し、ビアホー
ル５（ビア径０．１ｍｍ以上）を形成し、ビアホール５
内に下層の導体回路２ａを露出させる。さらに絶縁層３
の硬化を進めるためにベーキング（１４０℃，１時間）
を行う。Next, as shown in FIG. 6A, the surface of the insulating layer 3 other than the via hole forming portion is photo-cured by irradiating ultraviolet rays (integrated exposure amount of 4000 to 6000 mJ), and is further developed. At the same time, the insulating layer 3 and the copper powder 4 in the via-hole forming portion, which is hardened, are removed to form a via-hole 5 (via diameter of 0.1 mm or more).
The lower conductive circuit 2a is exposed inside. Further insulating layer 3
Baking (140 ° C, 1 hour) to promote curing
I do.
【００４４】次に図６（ｂ）に示すようにアルカリ性過
マンガン酸塩水溶液（ＫＭｎＯ４：４０〜６０ｇ／１，
規定度：１．０〜１．２Ｎ，６０〜８０℃）を用いて、
絶縁層３の表面を化学的に酸化する。酸化により、絶縁
層３の表層１〜２μｍが除去される。銅粉４は、絶縁層
３の表面から１μｍ程度の間に分布しているため、前記
化学的酸化処理によりほとんど全ての銅粉４は、絶縁層
３の表面上に部分的に露出する。銅粉４の埋め込みが浅
いため、実施例１のようなベルト研磨は必要ない。絶縁
層３を機械的に研磨しないため、銅粉４に応力がかから
ず、銅粉４の脱落が起こりにくい。同時に絶縁層３の表
面が粗面化され、絶縁層３と次に形成する導体層６との
密着性を向上させる。次に図６（ｃ）に示すように、無
電解銅めっき及び電気銅めっきを連続して施すことによ
り、絶縁層３上の銅粉４が露出した表面とビアホール５
の内面にめっき被膜からなる２０μｍの導体層６を形成
する。また、無電解銅めっきのみで導体層６を形成して
も良い。本発明により散布した銅粉４は、絶縁層３内に
完全に埋め込まれ、図１２（ａ）のような状態にある。
銅粉４と導体層６も密着は良好であり、アンカー効果に
より絶縁層３と導体層６の密着性が向上する。また銅粉
４が絶縁層３内に完全に埋設されているため、図１２
（ｂ）に示す従来のように銅粉４と絶縁層３との間に隙
間が形成されず薬液が染み込みにくくマイクロエッチン
グ処理においても、銅粉４が脱落することはない。しか
しながら、過剰なマイクロエッチングは、絶縁層３の表
面に露出した銅粉４を完全に溶解してしまうので、マイ
クロエッチングを０．５〜１μｍ程度の厚さにコントロ
ールすることが必要である。Next, as shown in FIG. 6B, an aqueous alkaline permanganate solution (KMnO4: 40 to 60 g / 1,
Normality: 1.0-1.2N, 60-80 ° C)
The surface of the insulating layer 3 is chemically oxidized. The oxidation removes the surface layer of 1 to 2 μm of the insulating layer 3. Since the copper powder 4 is distributed within about 1 μm from the surface of the insulating layer 3, almost all of the copper powder 4 is partially exposed on the surface of the insulating layer 3 by the chemical oxidation treatment. Since the embedding of the copper powder 4 is shallow, belt polishing as in Example 1 is not necessary. Since the insulating layer 3 is not mechanically polished, no stress is applied to the copper powder 4 and the copper powder 4 is less likely to fall off. At the same time, the surface of the insulating layer 3 is roughened, and the adhesion between the insulating layer 3 and the conductor layer 6 to be formed next is improved. Next, as shown in FIG. 6C, by continuously performing electroless copper plating and electrolytic copper plating, the surface of the insulating layer 3 where the copper powder 4 is exposed and the via holes 5 are formed.
A 20 μm conductive layer 6 made of a plating film is formed on the inner surface of the substrate. Further, the conductor layer 6 may be formed only by electroless copper plating. The copper powder 4 sprayed according to the present invention is completely embedded in the insulating layer 3 and is in a state as shown in FIG.
The adhesion between the copper powder 4 and the conductor layer 6 is also good, and the adhesion between the insulating layer 3 and the conductor layer 6 is improved by the anchor effect. Since the copper powder 4 is completely buried in the insulating layer 3, FIG.
No gap is formed between the copper powder 4 and the insulating layer 3 as in the conventional case shown in FIG. 2B, so that the chemical solution hardly permeates and the copper powder 4 does not fall off even in the micro-etching process. However, excessive micro-etching completely dissolves the copper powder 4 exposed on the surface of the insulating layer 3, so it is necessary to control the micro-etching to a thickness of about 0.5 to 1 μm.
【００４５】次に図６（ｄ）に示すように、図５（ｂ）
で用いた通常のフォトリソグラフィー法等により導体層
６を所望形状のパターンに蝕刻し、導体層６からなる導
体回路（以下、導体回路６ａという）を形成する。この
場合、基材１上の導体回路２ａの一部と絶縁層３上の導
体回路６ａの一部とは、ビアホール５の内面に形成され
た導体層６により導通される。Next, as shown in FIG. 6D, FIG.
The conductive layer 6 is etched into a pattern having a desired shape by the ordinary photolithography method or the like used in the above-mentioned process to form a conductive circuit (hereinafter, referred to as a conductive circuit 6a) including the conductive layer 6. In this case, a part of the conductor circuit 2 a on the base material 1 and a part of the conductor circuit 6 a on the insulating layer 3 are conducted by the conductor layer 6 formed on the inner surface of the via hole 5.
【００４６】さらに上述した工程を繰り返し図７（ａ）
に示すような複数の導体層と絶縁層とが重なった構造を
得る。Further, the above-described steps are repeated to obtain the structure shown in FIG.
As shown in (1), a structure in which a plurality of conductor layers and an insulating layer overlap is obtained.
【００４７】次に図７（ｂ）に示すように、図２（ｂ）
の工程と同様にビアホール５を形成し、Ｎ／Ｃドリルに
より貫通スルーホール８を開ける。Next, as shown in FIG. 7B, FIG.
A via hole 5 is formed in the same manner as in the above step, and a through-hole 8 is formed by an N / C drill.
【００４８】次に図７（ｃ）に示すようにめっきを行
い、貫通スルーホール８の内面と絶縁層７の表面とにめ
っき被膜による導体層９を設ける。絶縁層３又は７上の
導体回路２ａ，６ａのうちスルーホール８に露出したも
のは導体層９に導通される。最後に、図８に示すように
絶縁層７上の導体層９を図５（ｂ）で用いた通常のフォ
トリソグラフィー法等により所望形状のパターンに蝕刻
し、導体層９からなる回路（以下、導体回路９ａとい
う）を形成する。Next, as shown in FIG. 7C, plating is performed, and a conductor layer 9 of a plating film is provided on the inner surface of the through hole 8 and the surface of the insulating layer 7. Of the conductor circuits 2a and 6a on the insulating layer 3 or 7, those exposed in the through hole 8 are conducted to the conductor layer 9. Finally, as shown in FIG. 8, the conductor layer 9 on the insulating layer 7 is etched into a pattern of a desired shape by the ordinary photolithography method or the like used in FIG. (Referred to as a conductor circuit 9a).
【００４９】[0049]
【発明の効果】以上説明したように本発明によれば、絶
縁層表面に散布した銅粉が絶縁層に３次元的に捕捉さ
れ、導体層であるめっき被膜と極めて強い密着強度が得
られる。また、強い密着強度を確保できることから、銅
粉の散布量を制御することで、ビアホールの形成を可能
にする。以上、本発明によれば、密着性に優れた高密度
の印刷配線板を得ることができる。As described above, according to the present invention, the copper powder scattered on the surface of the insulating layer is three-dimensionally captured by the insulating layer, and an extremely strong adhesion to the plating film as the conductor layer can be obtained. In addition, since a strong adhesion strength can be ensured, a via hole can be formed by controlling the amount of copper powder to be sprayed. As described above, according to the present invention, a high-density printed wiring board having excellent adhesion can be obtained.
【図１】本発明の実施例１を工程順に示す断面図であ
る。FIG. 1 is a cross-sectional view showing a first embodiment of the present invention in the order of steps.
【図２】本発明の実施例１を工程順に示す断面図であ
る。FIG. 2 is a sectional view showing Example 1 of the present invention in the order of steps.
【図３】本発明の実施例１を工程順に示す断面図であ
る。FIG. 3 is a cross-sectional view showing Example 1 of the present invention in the order of steps.
【図４】本発明の実施例１を工程順に示す断面図であ
る。FIG. 4 is a sectional view showing Example 1 of the present invention in the order of steps.
【図５】本発明の実施例１を工程順に示す断面図であ
る。FIG. 5 is a sectional view showing Example 1 of the present invention in the order of steps.
【図６】本発明の実施例２を工程順に示す断面図であ
る。FIG. 6 is a sectional view showing Example 2 of the present invention in the order of steps.
【図７】本発明の実施例２を工程順に示す断面図であ
る。FIG. 7 is a sectional view showing Example 2 of the present invention in the order of steps.
【図８】本発明の実施例２を工程順に示す断面図であ
る。FIG. 8 is a sectional view showing Example 2 of the present invention in the order of steps.
【図９】従来例を工程順に示す断面図である。FIG. 9 is a sectional view showing a conventional example in the order of steps.
【図１０】従来例を工程順に示す断面図である。FIG. 10 is a sectional view showing a conventional example in the order of steps.
【図１１】従来例を工程順に示す断面図である。FIG. 11 is a sectional view showing a conventional example in the order of steps.
【図１２】（ａ）は、本発明における銅粉の埋設状態を
示す断面図、（ｂ）は、従来例における銅粉の埋設状態
を示す断面図である。FIG. 12A is a cross-sectional view showing a buried state of copper powder in the present invention, and FIG. 12B is a cross-sectional view showing a buried state of copper powder in a conventional example.
１ 基材 ２ 基材銅 ２ａ 導体回路 ３ 絶縁層 ４ 銅粉 ５ ビアホール ６ 導体層 ６ａ 導体回路 ７ 絶縁層 ８ 貫通スルーホール ９ 導体層 ９ａ 導体回路 １０ 基材 １１ 基材銅 １２ 絶縁層 １３ 銅粉 １４ 導体層 １５ 絶縁層 １６ 貫通スルーホール １７ 導体層 Reference Signs List 1 base material 2 base copper 2a conductive circuit 3 insulating layer 4 copper powder 5 via hole 6 conductive layer 6a conductive circuit 7 insulating layer 8 through through hole 9 conductive layer 9a conductive circuit 10 base 11 base copper 12 insulating layer 13 copper powder 14 conductor layer 15 insulating layer 16 through-hole 17 conductor layer
Claims (7)
込工程と、銅粉露出工程と、ビアホール形成工程と、導
体回路形成工程とを少なくとも含み、絶縁層を挾んで隣
接する導体回路相互間をビアホールを介して導通させて
なる印刷配線板の製造方法であって、 絶縁層形成工程は、基板上に形成された導体回路の表面
に絶縁層を形成するものであり、 銅粉散布工程は、ビアホール形成用の光線が絶縁層上に
届く間隔をもって銅粉を絶縁膜上に散布するものであ
り、 埋込工程は、前記銅粉を圧下して絶縁層内に押し込め該
銅粉を絶縁層内に定着させるものであり、 銅粉露出工程は、前記絶縁層の表層を取り除いて銅粉の
一部を絶縁層の表面に露出させるものであり、 ビアホール形成工程は、前記絶縁層を貫通するビアホー
ルを形成するものであり、 導体回路形成工程は、前記銅粉の一部が露出した絶縁層
の表面及びビアホールの内面にめっきを行い導体回路を
形成するものであることを特徴とする印刷配線板の製造
方法。1. An insulating layer comprising at least an insulating layer forming step, a copper powder spraying step, an embedding step, a copper powder exposing step, a via hole forming step, and a conductor circuit forming step. What is claimed is: 1. A method for manufacturing a printed wiring board in which circuits are electrically connected to each other via via holes, wherein the insulating layer forming step includes forming an insulating layer on a surface of a conductive circuit formed on the substrate; In the spraying process, the light beam for forming the via hole is placed on the insulating layer.
Copper powder is sprayed on the insulating film at intervals of arrival , and in the embedding step, the copper powder is pressed down and pushed into the insulating layer to fix the copper powder in the insulating layer. The step of removing a surface layer of the insulating layer to expose a part of the copper powder on the surface of the insulating layer; the step of forming a via hole includes forming a via hole penetrating the insulating layer; The method of manufacturing a printed wiring board, wherein the step comprises plating a surface of the insulating layer where a part of the copper powder is exposed and an inner surface of the via hole to form a conductive circuit.
れた導体回路の表面を粗面化し、絶縁層と導体回路との
密着強度を高めるものであることを特徴とする請求項１
に記載の印刷配線板の製造方法。Wherein said insulating layer forming step, claim 1, the surface of the conductor circuit formed on the substrate was roughened, and characterized in that to increase the adhesion strength between the insulating layer and the conductor circuit
3. The method for producing a printed wiring board according to claim 1.
を研摩して銅粉を絶縁層表面に露出させるものであるこ
とを特徴とする請求項１に記載の印刷配線板の製造方
法。Wherein the copper powder exposed The method for manufacturing a printed wiring board according to claim 1, wherein the copper powder is polished surface layer of the insulating layer is intended to expose the surface of the insulating layer .
を化学的酸化処理して銅粉を絶縁層表面に露出させるも
のであることを特徴とする請求項１に記載の印刷配線板
の製造方法。4. The printed wiring board according to claim 1, wherein the copper powder exposing step comprises exposing the copper powder to a surface of the insulating layer by chemically oxidizing a surface layer of the insulating layer. Manufacturing method.
部が露出した絶縁層の表面にめっきにより導体層を形成
した後、導体層を所望形状のパターンに蝕刻 して導体回
路を形成するものであることを特徴とする請求項１に記
載の印刷配線板の製造方法。5. The method of forming a conductive circuit according to claim 1, wherein
Conductive layer is formed by plating on the surface of the insulating layer where the part is exposed
After that, the conductor layer is etched into
Method of manufacturing a printed wiring board in claim 1 serial <br/> mounting, characterized in that it is intended to form a tract.
未硬化状態の絶縁層の表面に銅粉を散布するものである
ことを特徴とする請求項１に記載の印刷配線板の製造方
法。6. The method for manufacturing a printed wiring board according to claim 1, wherein the copper powder spraying step sprays copper powder on a surface of the insulating layer in which at least a surface layer is uncured.
層が未硬化状態であるときに、銅粉を圧下して絶縁層内
に定着するものであることを特徴とする請求項１に記載
の印刷配線板の製造方法。Wherein said embedding step, when at least the surface of the insulating layer is in an uncured state, according to claim 1, characterized in that by rolling the copper powder is to fixing in the insulating layer Manufacturing method of printed wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7027165A JP2737683B2 (en) | 1995-02-15 | 1995-02-15 | Manufacturing method of printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7027165A JP2737683B2 (en) | 1995-02-15 | 1995-02-15 | Manufacturing method of printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222835A JPH08222835A (en) | 1996-08-30 |
| JP2737683B2 true JP2737683B2 (en) | 1998-04-08 |
Family
ID=12213456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7027165A Expired - Fee Related JP2737683B2 (en) | 1995-02-15 | 1995-02-15 | Manufacturing method of printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737683B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100361284C (en) * | 2001-10-19 | 2008-01-09 | 全懋精密科技股份有限公司 | IC packing substrate structure and its manufacture |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143686A (en) * | 1984-08-17 | 1985-07-29 | 株式会社井上ジャパックス研究所 | Method of producing printed circuit board |
| JP2864270B2 (en) * | 1990-03-30 | 1999-03-03 | 雅文 宮崎 | Multilayer wiring board and method of manufacturing the same |
-
1995
- 1995-02-15 JP JP7027165A patent/JP2737683B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08222835A (en) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100645643B1 (en) | Manufacturing method of PCB having embedded passive-chips | |
| US20090183901A1 (en) | Wiring Boards and Processes for Manufacturing the Same | |
| JP4212006B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH09298362A (en) | Manufacture of build-up multilayer printed-circuit board | |
| JP2776886B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2004265967A (en) | Multilayer printed wiring board, its manufacturing method and semiconductor device | |
| JP2737683B2 (en) | Manufacturing method of printed wiring board | |
| JP3069356B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2001024323A (en) | Method for filling conductive paste and manufacture of single sided circuit board for multilayer printed wiring board | |
| JP2699920B2 (en) | Method for manufacturing multilayer printed wiring board | |
| JP4508141B2 (en) | Stainless steel transfer substrate, stainless steel transfer substrate with plating circuit layer | |
| JP2655447B2 (en) | Multilayer printed wiring board for surface mounting and method of manufacturing the same | |
| JPH02143492A (en) | Manufacture of high-density multilayered printed-wiring board | |
| JP3420860B2 (en) | Method for roughening adhesive for electroless plating and method for manufacturing printed wiring board | |
| JP3071733B2 (en) | Method for manufacturing multilayer printed wiring board | |
| JP2000294930A (en) | Manufacture of multilayer printed circuit board and semiconductor device using the multilayer printed circuit board | |
| JP2015222805A (en) | Printed-circuit board and manufacturing method thereof | |
| JPH0964538A (en) | Production of printed wiring board | |
| JP2944576B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH10190224A (en) | Multilayer printed wiring board and its manufacture | |
| JP2984625B2 (en) | Multilayer printed wiring board manufacturing method | |
| JPH10261869A (en) | Multilayer printed wiring board | |
| JP3773567B2 (en) | Method for manufacturing printed wiring board | |
| JP2003008208A (en) | Method of manufacturing high-density multilayer build- up wiring board | |
| JP2005085898A (en) | Manufacturing method of printed-circuit substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |