【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば、VTR等におけるサーボ系に用い
られる基準信号を形成する垂直同期信号検出装置に関す
る。
〔発明の概要〕
この発明は、例えば、VTR等におけるサーボ系に用い
られる垂直同期信号検出装置において、ノイズマスク処
理をCPUを用いてソフトウェアにより行うようにして適
応的にマスクの幅及び深さを変更できるようにし、所定
の条件を満たす垂直同期パルスのタイミングから垂直期
間経過後の時刻を中心とする任意の幅の検出窓を設定す
ると共に、その検出窓内に次の垂直同期パルスが存在
し、然も所定の条件を満たすかどうかを判定して、条件
を満たす場合においてのみ垂直同期パルスを出力するこ
とで、回路を複雑かつ大規模とすることなく誤動作防止
の能力を向上させるものである。
〔従来の技術〕
従来のVTRにおいては、サーボ系において正確な基準
信号となる垂直同期信号が必要とされるため、入力ビデ
オ信号から分離して得られる入力垂直同期パルスに対し
てノイズマスクと称される処理を行い、ノイズによる誤
動作を防止した形で信頼性の高い垂直同期パルスだけを
選択し、得られた垂直同期パルスに基づいてPLLにより
位相をロックするようにして基準垂直同期信号を得るよ
うにしている。
このような誤動作の防止のためのノイズマスク処理
は、従来、垂直同期信号検出装置の専用ハードウェアで
行われている。ノイズマスク処理としては、一般に、モ
ノマルチバイブレータ等の時間制御手段を用いて設定さ
れた区間に関して入力垂直同期パルスを無効とする方式
がとられている。つまり、最初に入力された垂直同期パ
ルスにより、垂直周期よりやや短い時定数を有するモノ
マルチバイブレータをトリガし、モノマルチバイブレー
タの出力が保持される区間において、ゲート回路を閉じ
て入力垂直同期パルスの出力を禁止し、無効とするもの
である。
〔発明が解決しようとする問題点〕
しかし、従来の垂直同期信号検出装置では、上述した
ようにノイズマスク処理にモノマルチバイブレータ等の
専用ハードウェアを用いるため、ノイズマスクの幅や深
さ等を変更することが困難で適応性に乏しい欠点がある
と共に、誤動作防止の性能を向上させるためには、ハー
ドウェアを複雑でかつ大規模なものとしなければならな
い欠点があった。
また、従来の垂直同期信号検出装置では、垂直同期パ
ルスが一個抜けると、そのタイミングより後のノイズに
対してガードがかからない状態となって、入力される全
ての信号を有効とみなして動作する欠点があり、正確な
垂直同期信号を得るまでに時間がかかる問題点があっ
た。
従って、この発明の目的は、ノイズマスクの幅や深さ
等を必要に応じて自由に変更でき、回路を複雑でかつ大
規模とすることなく誤動作防止の能力が向上された垂直
同期信号検出装置を提供することにある。
〔問題点を解決するための手段〕
この発明は、入力ビデオ信号から垂直同期信号を分離
する垂直同期パルス分離手段と、垂直同期パルス分離手
段から出力される連続した２つの出力信号の間隔を検出
する検出手段と、検出結果が垂直同期期間を中心とする
任意に設定された範囲内であることが検出されたとき
に、設定された範囲を有効区間とするとともに、有効区
間以外の部分を無効区間とする手段と、有効区間内に存
在する出力信号を垂直同期信号として採用する判定手段
とを有することを特徴とする垂直同期信号検出装置であ
る。
〔作用〕
垂直同期パルス分離回路２において分離された垂直同
期パルスがラッチ回路５及びCPU3の夫々に供給される
と、ラッチ回路５にカウンタ回路４のカウント出力がラ
ッチされ、このカウント出力がデータバス６を介してCP
U3に取り込まれる。CPU3において、前垂直同期パルスの
タイミングにおけるカウント値と現垂直同期パルスのタ
イミングにおけるカウント値とに基づいて判定処理がな
され、判定結果が所定の条件を満たすかどうかが判断さ
れ、所定の条件を満たす時のみ入力された垂直同期パル
スが有効なものとして出力される。
〔実施例〕
以下、この発明の一実施例について図面を参照して説
明する。第１図は、この発明がVTRのサーボ系に適用さ
れた一実施例を示し、第１図において１で示されるのが
入力端子である。入力端子１には、例えば、チューナ回
路において選局されたチャンネル出力を映像検波して得
られるビデオ信号が供給される。
入力端子１から入力ビデオ信号が垂直同期パルス分離
回路２に供給される。垂直同期パルス分離回路２は、ビ
デオ信号から垂直同期パルスを分離し、この垂直同期パ
ルスをラッチ回路５及びCPU3の夫々に供給する。垂直同
期パルス分離回路２において分離された垂直同期パルス
がCPU3に供給されると、例えばその立ち上がりエッジで
CPU3が割り込み状態となる。CPU3には、RAM7及びROM8が
データバス６で結合されており、順次RAM7及びROM8から
データ等が読み出され、所定の順序で処理がなされる。
また、それと共に垂直同期パルス分離回路２において
形成された垂直同期パルスがラッチ回路５に供給される
と、その立ち上がりエッジでラッチ回路５がトリガさ
れ、カウンタ回路４の出力をラッチする。カウンタ回路
４は、水晶発振器4aを有しており、例えば、１μsec毎
にカウントアップしてフリーランする構成とされてい
る。つまり、カウンタ回路４の時系列のカウント値が垂
直同期パルスの立ち上がりのタイミング毎にデータバス
６を介してCPU3に取り込まれる。
CPU3において、取り込まれた垂直同期パルスのタイミ
ングにおけるカウント値に基づいてノイズマスク処理が
なされる。第２図に示すように、垂直同期パルスのタイ
ミングに対応した時系列のカウント値を夫々tn-2,tn-1,
tn-1とすると、夫々のパルス間隔は、tn-1−tn-2,tn−t
n-1で表される。従って、ノイズマスク処理は、現垂直
同期パルスから次の垂直同期パルスの発生タイミングを
推定し、実際に次の垂直同期パルスのタイミングが第２
図において斜線で示すように、（２×Ｔ）の幅の検出窓
内に存在するかどうかを判断してなされる。
つまり、現垂直同期パルスのカウント値をt0とし、前
垂直同期パルスのカウント値をt0-1とすると、現垂直同
期パルスのカウント値t0と前垂直同期パルスのカウント
値t0-1との差が
VC＋Ｔ≧t0−t0-1≧VC−Ｔ ……（ｉ）
（VC:垂直周期,T:窓幅）
を満足するかどうかを判断してノイズマスク処理がなさ
れる。尚、ビデオ信号の垂直周期VCは、一定で例えばNT
SC方式においてVC＝16.7msとされている。
第３図は、CPU3においてなされるノイズマスク処理の
一例としてのフローチャートである。
まず、ステップ11において、現垂直同期パルスのカウ
ント値t0が入力されるまでステップ11の処理が繰り返さ
れ、t0が入力されると、t0がストアされる（ステップ1
2）。前垂直同期パルスのカウント値t0-1と現垂直同期
パルスのカウント値t0との差が求められ、得られる差の
値が
VC＋Ｔ≧t0−t0-1≧VC−Ｔ ……（ｉ）
（VC:垂直周期,T:窓幅）
を満足するかどうかが判断される（ステップ13）。
ステップ13における（ｉ）式を満足している場合に
は、t0に対応する現垂直同期パルスが有効と判断され、
基準信号として出力とされる。そしてt0がt0-1に置き換
えられ（ステップ16）、ステップ11の処理に戻される。
また、ステップ13における（ｉ）式を満足していない
場合には、t0に対応する現垂直同期パルスが無効と判断
され、出力が禁止される。そしてt0がt0-1に置き換えら
れ（ステップ16）、ステップ11の処理に戻される。
このように、基準信号として信頼性の高い垂直同期パ
ルスのみがCPU3から出力され、この基準信号が例えば回
転ドラムの位相サーボに用いられるPLLに供給されて、
位相がロックされる。尚、CPU3から基準信号として垂直
同期パルスを出力せずとも、取り込まれたカウント値を
用いてCPU3においてソフトウェアサーボを行うようにし
ても良く、また、ソフトウェアによるPLLを行うように
しても良い。
また、上述の例では、一垂直周期毎に垂直同期パルス
が検出窓内に存在するがどうかを判定して有効／無効を
判断する場合について説明したが、他の例として、第４
図のフローチャートに示すように、Ｎ回連続して垂直同
期パルスが検出窓内に存在するかどうかを判定して連続
して存在する時のみマスクを設定すると共に、Ｍ回連続
して設定された検出窓内に垂直同期パルスが存在しなか
った時にマスクを解除するようにして、有効／無効を判
断するようにしても良い。
例えば、第４図のフローチャートにおけるN,Mを（Ｎ
＝2,M＝３）とした場合のノイズマスク処理について説
明する。
まず、ステップ21において、イニシャライズされて
（ａ＝0,b＝０）とされ、ステップ22において現垂直同
期パルスのカウント値t0が入力されたかどうかが判断さ
れる。カウント値t0が入力されるまでステップ22の処理
が繰り返され、t0が入力されると、t0がストアされ（ス
テップ23）、所定の条件を満たすかどうかが判断される
（ステップ24）。
つまり、ステップ24では、マスク解除状態において現
垂直同期パルスのカウント値t0と前垂直同期パルスのカ
ウント値t0-1との差が求められ、得られた差の値が
VC＋Ｔ≧t0−t0-1≧VC−Ｔ ……（ｉ）
（VC:垂直周期,T:窓幅）
を満足するかどうかが判断される。また、マスク設定状
態においては、３（＝Ｍ）垂直周期にわたって垂直周期
毎に設定される検出窓内に現垂直同期パルスが存在する
かどうかが判断される。
ステップ24における条件を満足する場合には、ａがイ
ンクリメントされると共に、ｂが０とされ（ステップ2
5）、ａが２（＝Ｎ）以上かどうかが判断される（ステ
ップ26）。（ａ≧２）である場合には、マスク設定状態
とされ、現垂直同期パルスから後の３（＝Ｍ）垂直周期
にわたって垂直周期毎に検出窓が設定され、この検出窓
が有効区間とされ、他の区間が無効区間とされる（ステ
ップ27）。また、（ａ＜２）である場合には、現垂直同
期パルスが無効とされ（ステップ34）、t0がt0-1と置き
換えられ（ステップ30）、ステップ22の処理に戻され
る。
ステップ27において、マスク設定状態とされると、更
にａが３以上であるかどうかが判断される（ステップ2
8）。（a3≧）である場合には、カウント値t0に対応す
る現垂直同期パルスが有効と判断され、基準信号として
出力される（ステップ29）。そして、t0がt0-1と置き換
えられ（ステップ30）、ステップ22の処理に戻される。
また、（ａ＜３）である場合には、現垂直同期パルスが
無効とされ（ステップ34）、t0がt0-1と置き換えられ
（ステップ30）、ステップ22の処理に戻される。
また、ステップ24における条件を満足していないと判
断される場合には、ａが０とされると共に、ｂがインク
リメントされ（ステップ31）、ｂが３（＝Ｍ）以上かど
うかが判断される（ステップ32）。（ｂ≧３）である場
合には、マスク設定状態が解除され、現垂直同期パルス
から後の区間に関してマスク設定のための候補区間とさ
れる（ステップ33）。そして、現垂直同期パルスが無効
とされ（ステップ34）、t0がt0-1と置き換えられ（ステ
ップ30）、ステップ22の処理に戻される。また、（ｂ＜
３）である場合には、現垂直同期パルスが無効とされ
（ステップ34）、t0がt0-1と置き換えられ（ステップ3
0）、ステップ22の処理に戻される。
このようなノイズマスク処理を行うCPU3に、例えば、
第５図において〜で示される垂直同期パルスのタイ
ミングでカウント値が取り込まれた場合について説明す
る。尚、第５図における斜線の領域が無効区間とされ、
○印で示されるパルスが有効とされると共に、×印で示
されるパルスが無効とされる。
第５図において、で示すパルスのタイミングと１個
前に入力されたパルスとのタイミングとが
VC＋Ｔ≧t0−t0-1≧VC−Ｔ ……（ｉ）
（VC:垂直周期,T:窓幅）
を満足し、また、で示すパルスのタイミングとパルス
のタイミングとが（１）式を満足している場合には、
パルスによりマスクが設定され、３垂直周期にわたっ
て有効区間及び無効区間が設定される。
パルス及びのタイミングが更に（ｉ）式を満足し
ている場合には、３回以上連続して条件を満足するた
め、パルス及びが有効と判断され、基準信号として
出力される。
パルスのタイミングの直後において、例えば、チュ
ーナ回路のチャンネルが変更された場合には、位相がシ
フトされ、それ以後位相がずれた状態となり、無効区間
に存在するパルス〜の３個のパルスが無効と判断さ
れる。パルスにおいて、３回連続して有効区間にパル
スが存在しないため、パルスとパルスとの間に設定
された有効区間のタイミングの直後からマスクの設定の
ための候補区間とされる。
パルス及びパルス鉢のタイミングが（ｉ）式を満
足し、また、パルス及びパルスのタイミングが
（ｉ）式を満足している場合には、パルスによりマス
クが設定され、３垂直周期にわたって有効区間及び無効
区間が設定される。
パルス及びパルスのタイミングが更に（ｉ）式を
満足している場合には、３回以上連続して条件を満足す
るため、パルス及びが有効と判断され、基準信号と
して出力される。
′で示す本来あるべきパルス（図中破線の矢印で示
す）が存在しない場合でも、パルスのタイミングより
後の３垂直周期にわたってマスクが設定されているた
め、有効区間に存在するパルスが有効と判断され、基
準信号として出力される。
パルスのタイミングより後の３垂直周期にわたって
マスクが設定され、本来あるべきパルス′及び′
（図中破線の矢印で示す）が存在しなくとも、パルス
が無効と判断されると共に、有効区間に存在するパルス
が有効と判断され、基準信号として出力される。更
に、パルスにより後の３垂直周期にわたってマスクが
設定され、有効区間に存在するパルスが有効と判断さ
れ、基準信号として出力される。
〔発明の効果〕
この発明では、垂直同期パルス分離回路において分離
された垂直同期パルスがラッチ回路及びCPUの夫々に供
給されると、カウンタ回路の出力がラッチされ、このカ
ウント出力がデータバスを介してCPUに取り込まれる。C
PUにおいて、前垂直同期パルスのタイミングにおけるカ
ウント値と現垂直同期パルスのタイミングにおけるカウ
ント値に基づいて判定処理がなされ、判定結果が所定の
条件を満たす時のみ入力された垂直同期パルスが有効な
ものとして出力される。
従って、この発明に依れば、ハードウェアを用いるこ
となくソフトウェアによりノイズマスク処理がなされる
ため、容易にノイズマスクの幅や深さ等を変更すること
ができ、柔軟性を持った垂直同期信号検出装置を提供す
ることができる。また、この発明に依れば、垂直同期パ
ルスが一個抜けた場合においても、複数の垂直期間にわ
たってマスクを設定することができるため、誤動作防止
の能力を向上させることができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical synchronization signal detecting device that forms a reference signal used for a servo system in a VTR or the like. [Summary of the Invention] The present invention relates to, for example, a vertical synchronization signal detection device used for a servo system in a VTR or the like, which adaptively controls the width and depth of a mask by performing noise mask processing by software using a CPU. And a detection window of an arbitrary width centered on the time after the elapse of the vertical period from the timing of the vertical synchronization pulse that satisfies the predetermined condition, and the next vertical synchronization pulse exists in the detection window. By determining whether or not a predetermined condition is satisfied, and outputting a vertical synchronization pulse only when the condition is satisfied, it is possible to improve the malfunction prevention capability without making the circuit complicated and large-scale. . [Prior Art] In a conventional VTR, a vertical sync signal serving as an accurate reference signal is required in a servo system. Therefore, an input vertical sync pulse separated from an input video signal is referred to as a noise mask. Process, select only the highly reliable vertical sync pulse in a form that prevents malfunctions due to noise, and lock the phase by PLL based on the obtained vertical sync pulse to obtain the reference vertical sync signal Like that. Conventionally, noise mask processing for preventing such a malfunction has been performed by dedicated hardware of the vertical synchronization signal detection device. As the noise mask processing, a method is generally employed in which an input vertical synchronization pulse is invalidated in a section set using a time control means such as a mono-multi vibrator. In other words, the first input vertical synchronization pulse triggers the mono-multivibrator having a time constant slightly shorter than the vertical period, and closes the gate circuit during the section in which the output of the mono-multivibrator is held, thereby closing the input vertical synchronization pulse. Output is prohibited and invalidated. [Problems to be Solved by the Invention] However, in the conventional vertical synchronizing signal detection device, since the dedicated hardware such as the mono-multi vibrator is used for the noise mask processing as described above, the width and depth of the noise mask are set. There are drawbacks that are difficult to change and have poor adaptability, and that the hardware must be complicated and large-scale in order to improve the malfunction prevention performance. In addition, in the conventional vertical synchronization signal detection device, if one vertical synchronization pulse is missed, no guard is applied to noise after that timing, and all the input signals are regarded as valid and operate. Therefore, there is a problem that it takes time to obtain an accurate vertical synchronization signal. Accordingly, an object of the present invention is to provide a vertical synchronizing signal detecting device in which the width and depth of the noise mask can be freely changed as necessary, and the capability of preventing malfunctions is improved without making the circuit complicated and large-scale. Is to provide. [Means for Solving the Problems] The present invention detects a vertical sync pulse separating means for separating a vertical sync signal from an input video signal, and detects an interval between two consecutive output signals output from the vertical sync pulse separating means. Detecting means that detects that the detection result is within an arbitrarily set range centered on the vertical synchronization period, and sets the set range as an effective section and invalidates portions other than the effective section. A vertical synchronizing signal detecting device comprising: means for setting a section; and determining means for adopting an output signal present in an effective section as a vertical synchronizing signal. [Operation] When the vertical synchronization pulse separated in the vertical synchronization pulse separation circuit 2 is supplied to each of the latch circuit 5 and the CPU 3, the count output of the counter circuit 4 is latched by the latch circuit 5, and this count output is transmitted to the data bus. CP through 6
Taken in by U3. In the CPU 3, a determination process is performed based on the count value at the timing of the previous vertical synchronization pulse and the count value at the timing of the current vertical synchronization pulse, and it is determined whether the determination result satisfies a predetermined condition, and the predetermined condition is satisfied. Only when the vertical sync pulse is input is output as valid. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows an embodiment in which the present invention is applied to a servo system of a VTR. In FIG. 1, reference numeral 1 denotes an input terminal. The input terminal 1 is supplied with, for example, a video signal obtained by performing video detection on a channel output selected by the tuner circuit. An input video signal is supplied from an input terminal 1 to a vertical synchronization pulse separation circuit 2. The vertical synchronization pulse separation circuit 2 separates a vertical synchronization pulse from the video signal, and supplies the vertical synchronization pulse to each of the latch circuit 5 and the CPU 3. When the vertical synchronization pulse separated in the vertical synchronization pulse separation circuit 2 is supplied to the CPU 3, for example,
CPU3 enters the interrupt state. A RAM 7 and a ROM 8 are connected to the CPU 3 by a data bus 6, and data and the like are sequentially read from the RAM 7 and the ROM 8, and processed in a predetermined order. When the vertical synchronizing pulse generated in the vertical synchronizing pulse separation circuit 2 is supplied to the latch circuit 5, the latch circuit 5 is triggered by the rising edge thereof, and latches the output of the counter circuit 4. The counter circuit 4 has a crystal oscillator 4a, and is configured, for example, to count up every 1 μsec and to run free. That is, the time-series count value of the counter circuit 4 is taken into the CPU 3 via the data bus 6 at each rising timing of the vertical synchronization pulse. In the CPU 3, a noise mask process is performed based on the count value at the timing of the fetched vertical synchronization pulse. As shown in FIG. 2, the time-series count values corresponding to the timing of the vertical synchronization pulse are represented by t n−2 , t n−1 ,
Assuming that t n-1 , each pulse interval is t n-1 −t n-2 , t n −t
It is represented by n-1 . Therefore, the noise mask processing estimates the generation timing of the next vertical synchronization pulse from the current vertical synchronization pulse, and the timing of the next vertical synchronization pulse is actually changed to the second vertical synchronization pulse.
As shown by oblique lines in the figure, the determination is made by determining whether or not there is a detection window having a width of (2 × T). That is, assuming that the count value of the current vertical sync pulse is t 0 and the count value of the previous vertical sync pulse is t 0-1 , the count value t 0 of the current vertical sync pulse and the count value t 0-1 of the previous vertical sync pulse the difference between the V C + T ≧ t 0 -t 0-1 ≧ V C -T ...... (i) (V C: vertical period, T: window width) noise mask processing to determine whether to satisfy the Done. Note that the vertical cycle V C of the video signal is constant and is, for example, NT
In the SC system, V C = 16.7 ms. FIG. 3 is a flowchart as an example of a noise mask process performed in the CPU 3. First, in step 11, the processing in step 11 until the count value t 0 of the current vertical sync pulse is input is repeated and t 0 is input, t 0 is stored (Step 1
2). Before the difference between the vertical synchronizing pulse of the count value t 0-1 and current vertical sync pulse count value t 0 of the sought value of the resulting difference V C + T ≧ t 0 -t 0-1 ≧ V C -T ...... (i) (V C: vertical period, T: window width) whether satisfies is determined (step 13). If equation (i) in step 13 is satisfied, the current vertical synchronization pulse corresponding to t 0 is determined to be valid,
It is output as a reference signal. Then t 0 is replaced with t 0-1 (step 16), the processing is returned to step 11. Also, when not satisfied (i) expression in step 13, the current vertical sync pulses corresponding to t 0 is determined to be invalid, the output is inhibited. Then t 0 is replaced with t 0-1 (step 16), the processing is returned to step 11. In this way, only a highly reliable vertical synchronization pulse is output from the CPU 3 as a reference signal, and this reference signal is supplied to, for example, a PLL used for phase servo of a rotating drum,
The phase is locked. Note that, without outputting a vertical synchronization pulse as a reference signal from the CPU 3, software servo may be performed in the CPU 3 using the fetched count value, or PLL by software may be performed. Further, in the above-described example, a case has been described in which the vertical synchronization pulse is present in the detection window for each vertical cycle to determine whether the vertical synchronization pulse is valid / invalid.
As shown in the flowchart of the figure, it is determined whether or not the vertical synchronization pulse is continuously present in the detection window N times, and the mask is set only when the vertical synchronization pulse is continuously present. The mask may be canceled when no vertical synchronization pulse exists in the detection window, and validity / invalidity may be determined. For example, N, M in the flowchart of FIG.
= 2, M = 3) will be described. First, in step 21, initialization is performed (a = 0, b = 0), and in step 22, it is determined whether or not the count value t 0 of the current vertical synchronization pulse has been input. The process of step 22 is repeated until the count value t 0 is input. When t 0 is input, t 0 is stored (step 23), and it is determined whether a predetermined condition is satisfied (step 24). . That is, in the step 24, the difference between the count value t 0-1 before vertical sync pulse and the count value t 0 of the current vertical sync pulse is determined in unmasked state, the value of the resulting difference V C + T ≧ t 0 -t 0-1 ≧ V C -T ...... (i) (V C: vertical period, T: window width) whether to satisfy is determined. In the mask setting state, it is determined whether or not the current vertical synchronizing pulse exists in a detection window set for each vertical cycle over 3 (= M) vertical cycles. If the condition in step 24 is satisfied, a is incremented and b is set to 0 (step 2).
5) It is determined whether or not a is 2 (= N) or more (step 26). If (a ≧ 2), the mask is set, a detection window is set for each vertical cycle over the next 3 (= M) vertical cycles from the current vertical synchronization pulse, and this detection window is set as an effective section. , The other section is set as an invalid section (step 27). If (a <2), the current vertical synchronization pulse is invalidated (step 34), t 0 is replaced with t 0-1 (step 30), and the process returns to step 22. When the mask is set in step 27, it is further determined whether or not a is 3 or more (step 2).
8). If it is (a3 ≧) is current vertical sync pulses corresponding to the count value t 0 is determined to be valid, is output as the reference signal (step 29). Then, t 0 is replaced with t 0-1 (step 30), and the process returns to step 22.
If (a <3), the current vertical synchronization pulse is invalidated (step 34), t 0 is replaced with t 0-1 (step 30), and the process returns to step 22. If it is determined that the condition in step 24 is not satisfied, a is set to 0, b is incremented (step 31), and it is determined whether b is 3 (= M) or more. (Step 32). If (b ≧ 3), the mask setting state is released, and a section subsequent to the current vertical synchronization pulse is set as a candidate section for mask setting (step 33). Then, current vertical sync pulse is disabled (step 34), t 0 is replaced with t 0-1 (step 30), the processing is returned to step 22. Also, (b <
If 3), the current vertical sync pulse is invalidated (step 34), and t 0 is replaced with t 0-1 (step 3).
0), and the process returns to step 22. For example, in the CPU 3 that performs such a noise mask process,
The case where the count value is taken in at the timing of the vertical synchronization pulse indicated by in FIG. 5 will be described. The hatched area in FIG. 5 is regarded as an invalid section,
The pulse indicated by the mark ○ is made valid, and the pulse indicated by the mark × is made invalid. The In FIG. 5, the pulse timing and the timing of the input pulse is V C + T ≧ t 0 -t 0-1 ≧ V C -T ...... the one before shown in (i) (V C: Vertical Period, T: window width), and the pulse timing and the pulse timing indicated by the expression (1) satisfy the equation (1).
A mask sets the pulse, and a valid section and an invalid section are set over three vertical cycles. When the pulse and the timing further satisfy the expression (i), the condition is satisfied three or more times in succession, so that the pulse and are determined to be valid and output as a reference signal. Immediately after the pulse timing, for example, when the channel of the tuner circuit is changed, the phase is shifted and the phase is shifted thereafter, and the three pulses of the pulse to in the invalid section are invalid. Is determined. Since no pulse exists in the effective section three times in succession, the pulse is set as a candidate section for setting a mask immediately after the timing of the effective section set between the pulses. When the timing of the pulse and the pulse pot satisfies the expression (i) and the timing of the pulse and the pulse satisfies the expression (i), the mask is set by the pulse, and the effective section and An invalid section is set. If the pulse and the pulse timing further satisfy the expression (i), the condition is satisfied three or more times in succession, so that the pulse and are determined to be valid and are output as a reference signal. ', The pulse existing in the valid section is determined to be valid because the mask has been set for three vertical periods after the pulse timing even if the original pulse (indicated by the dashed arrow in the figure) does not exist. And output as a reference signal. The mask is set for three vertical periods after the timing of the pulse, and the pulses' and
Even if there is no (shown by a dashed arrow in the figure), the pulse is determined to be invalid, and the pulse existing in the valid section is determined to be valid, and is output as a reference signal. Further, the mask is set by the pulse over the subsequent three vertical periods, the pulse existing in the effective section is determined to be effective, and is output as a reference signal. According to the present invention, when the vertical synchronization pulse separated in the vertical synchronization pulse separation circuit is supplied to each of the latch circuit and the CPU, the output of the counter circuit is latched, and this count output is transmitted via the data bus. Is taken into the CPU. C
In the PU, a determination process is performed based on the count value at the timing of the previous vertical synchronization pulse and the count value at the timing of the current vertical synchronization pulse, and the input vertical synchronization pulse is valid only when the determination result satisfies a predetermined condition. Is output as Therefore, according to the present invention, the noise mask processing is performed by software without using hardware, so that the width and depth of the noise mask can be easily changed, and the flexible vertical synchronization signal can be changed. A detection device can be provided. Further, according to the present invention, even when one vertical synchronization pulse is missed, a mask can be set over a plurality of vertical periods, so that the capability of preventing malfunction can be improved.
【図面の簡単な説明】
第１図はこの発明の一実施例のブロック図、第２図には
この発明の一実施例の動作説明に用いる図、第３図はこ
の発明の一実施例の動作説明に用いる一例としてのフロ
ーチャート、第４図はこの発明の一実施例の動作説明に
用いる他の例としてのフローチャート、第５図は第４図
のフローチャートに基づくノイズマスク処理の具体的な
説明に用いる図である。
図面における主要な符号の説明
1:入力端子,2:垂直同期パルス分離回路，
3:CPU,4:カウンタ回路,5:ラッチ回路。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a diagram used to explain the operation of one embodiment of the present invention, and FIG. FIG. 4 is a flow chart as an example used to describe the operation, FIG. 4 is a flowchart as another example used to describe the operation of one embodiment of the present invention, and FIG. 5 is a specific description of a noise mask process based on the flow chart of FIG. FIG. Explanation of main symbols in the drawings: 1: input terminal, 2: vertical synchronization pulse separation circuit, 3: CPU, 4: counter circuit, 5: latch circuit.