JP2719419B2 - IC card - Google Patents

IC card

Info

Publication number
JP2719419B2
JP2719419B2 JP1247977A JP24797789A JP2719419B2 JP 2719419 B2 JP2719419 B2 JP 2719419B2 JP 1247977 A JP1247977 A JP 1247977A JP 24797789 A JP24797789 A JP 24797789A JP 2719419 B2 JP2719419 B2 JP 2719419B2
Authority
JP
Japan
Prior art keywords
card
memory
cpu
information processing
host device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1247977A
Other languages
Japanese (ja)
Other versions
JPH03110692A (en
Inventor
雄次 浦本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1247977A priority Critical patent/JP2719419B2/en
Publication of JPH03110692A publication Critical patent/JPH03110692A/en
Application granted granted Critical
Publication of JP2719419B2 publication Critical patent/JP2719419B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、メモリを内蔵し、情報処理装置に着脱可能
に接続され、前記メモリが情報処理装置内の処理手段に
アクセスされるICカードに関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC card having a built-in memory, detachably connected to an information processing device, and accessing the processing means in the information processing device. Things.

[従来の技術] パーソナルコンピュータ、ワードプロセッサ等のホス
ト機器の外部記憶装置に、取り扱いの容易さ及びアクセ
ス速度の速さからフロッピーディスク装置に代わるもの
としてメモリカードと呼ばれるICカードが利用されてい
る。このメモリカードは単なるホスト機器の外部記憶装
置としてランダムアクセスメモリ(RAM)あるいはリー
ドオンリメモリ(ROM)のみを内蔵し、ホスト機器のCPU
がコネクタを介してメモリにアクセスするようになって
いる。
2. Description of the Related Art An IC card called a memory card is used in an external storage device of a host device such as a personal computer and a word processor as an alternative to a floppy disk device because of its easy handling and high access speed. This memory card contains only a random access memory (RAM) or a read-only memory (ROM) as a simple external storage device of the host device.
Access memory through a connector.

しかしながらこのようなメモリカードでは、ホスト機
器に接続されていないカード単体の状態では何のデータ
処理も行なえず、処理データを見ることもできない。そ
こでメモリにアクセスしてデータ処理を行なうCPU、CPU
にデータ入力を行なうためのキーパッド、及び処理デー
タを表示する表示器をメモリと共に設けたビジュアルIC
カードと呼ばれるカードが開発されてきている。
However, in such a memory card, no data processing can be performed in the state of a single card that is not connected to the host device, and the processed data cannot be viewed. Therefore, CPUs and CPUs that access memory and perform data processing
IC with a keypad for inputting data to the device and a display together with a memory for displaying processed data
Cards called cards have been developed.

この様なビジュアルICカードでホスト機器にデータ転
送を行なう場合には、ホスト機器の送信要求に対してカ
ードのCPUがメモリのデータを加工し、シリアルデータ
としてホスト機器に送信する方法が取られている。即ち
ホスト機器のCPUはICカードのCPUを介してICカードのメ
モリにアクセスする。
When transferring data to the host device using such a visual IC card, a method is used in which the CPU of the card processes the data in the memory in response to a transmission request from the host device and transmits it to the host device as serial data. I have. That is, the CPU of the host device accesses the memory of the IC card via the CPU of the IC card.

[発明が解決しようとする課題] しかしながら、このようにホスト機器のCPUがICカー
ドのCPUを介してICカードのメモリにアクセスする構成
ではデータの転送速度が遅く、扱うデータ量が多いとデ
ータ転送にかなりの時間がかかってしまう。また、ホス
ト機器のCPUが所望のタイミングで頻繁にICカードのデ
ータにアクセスできないため、ホスト機器のICカードを
用いるアプリケーションがかなり制限されてしまうとい
う欠点がある。
[Problem to be Solved by the Invention] However, in such a configuration in which the CPU of the host device accesses the memory of the IC card via the CPU of the IC card, the data transfer speed is low, and if the amount of data to be handled is large, the data transfer is performed. It takes a lot of time. Further, since the CPU of the host device cannot frequently access the data of the IC card at a desired timing, there is a disadvantage that the application using the IC card of the host device is considerably restricted.

そこで本発明の課題は、上述したICカードにおいて、
情報処理装置に接続された場合、情報処理装置内の処理
手段がICカード内のメモリに直接アクセスできるように
することにある。
Therefore, an object of the present invention is to provide the above-described IC card,
The object of the present invention is to enable a processing means in an information processing device to directly access a memory in an IC card when connected to the information processing device.

[課題を解決するための手段] 上記の課題を解決するため、本発明によれば、メモリ
と、このメモリにアクセスして所定の処理を行う処理手
段を内蔵し、情報処理装置に着脱可能に接続され、前記
メモリが情報処理装置内の処理手順にアクセスされるIC
カードであって、前記ICカードが前記情報処理装置に接
続されているか否かを検出する検出手段と、この検出手
段により前記ICカードが前記情報処理装置に接続されて
いることが検出された場合、前記ICカード内のメモリが
ICカード内の処理手段を介さずに情報処理装置内の処理
手段に接続されて直接アクセスされるよう制御する制御
手段と、を有する構成を採用した。
[Means for Solving the Problems] To solve the above problems, according to the present invention, a memory and processing means for accessing the memory and performing predetermined processing are built in, and are detachably attached to the information processing apparatus. IC that is connected and the memory is accessed to a processing procedure in the information processing device
A detecting means for detecting whether or not the IC card is connected to the information processing apparatus, and detecting that the IC card is connected to the information processing apparatus by the detecting means. , The memory in the IC card is
And a control unit for controlling so as to be connected directly to the processing unit in the information processing apparatus without going through the processing unit in the IC card so as to be directly accessed.

このICカードの基本的な構成を第1図に示してある。
同図において、1はメモリ、2はメモリ1にアクセスし
て所定の処理を行う処理手段であるCPU、3は情報処理
装置にICカードを着脱可能に接続するためのコネクタ、
4はICカードが情報処理装置に接続されているか否かを
検出する検出手段、5は接続切り換え手段で、CPU2に制
御されてメモリ1の接続を切り換える。検出手段4によ
りICカードが情報処理装置に接続されていることが検出
された場合、CPU2の制御により接続切り換え手段5がメ
モリ1の接続を切り換え、メモリ1がCPU2を介さずに情
報処理装置内の処理手段に接続されて直接アクセスされ
るようになる。
FIG. 1 shows the basic configuration of this IC card.
In the figure, 1 is a memory, 2 is a CPU serving as processing means for accessing the memory 1 and performing predetermined processing, 3 is a connector for detachably connecting an IC card to an information processing apparatus,
Reference numeral 4 denotes detection means for detecting whether or not the IC card is connected to the information processing apparatus, and reference numeral 5 denotes connection switching means, which switches the connection of the memory 1 under the control of the CPU 2. When the detecting means 4 detects that the IC card is connected to the information processing apparatus, the connection switching means 5 switches the connection of the memory 1 under the control of the CPU 2, and the memory 1 is connected to the information processing apparatus without passing through the CPU 2. Is connected directly to the processing means.

[作用] 上記の構成によれば、ICカードが情報処理装置に接続
された場合、情報処理装置内の処理手段はICカード内の
処理手段を介さずにICカード内のメモリに接続され、同
メモリに直接アクセスできる。
[Operation] According to the above configuration, when the IC card is connected to the information processing device, the processing means in the information processing device is connected to the memory in the IC card without passing through the processing means in the IC card. Has direct access to memory.

[実施例] 以下、図を参照して本発明の実施例の詳細を説明す
る。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第2図は本発明の実施例によるICカードの構成を示し
ている。全体を符号10で示すICカードはメモリ11a,11b
と、これにアクセスしてデータ処理を行なうCPU(以
下、不図示のホスト機器のCPUと区別するためにカードC
PUという)12を内蔵しており、コネクタ13により不図示
のホスト機器に対して着脱可能に接続される。メモリ11
aはデータメモリとしてカードCPU12とホスト機器のCPU
(以下ホストCPUという)に共用されるメモリで、通常
はRAMで構成される。又メモリ11bはプログラムメモリと
してカードCPU12の制御プログラムが格納されており、R
OMから構成されている。
FIG. 2 shows the configuration of an IC card according to an embodiment of the present invention. The IC card indicated by reference numeral 10 is a memory 11a, 11b.
And a CPU that accesses and performs data processing (hereinafter referred to as a card C to distinguish it from a CPU of a host device (not shown)).
PU 12), and is detachably connected to a host device (not shown) by a connector 13. Memory 11
a is the card memory as the data memory and the CPU of the host device
(Hereinafter referred to as host CPU), which is usually composed of RAM. The memory 11b stores a control program of the card CPU 12 as a program memory.
It is composed of OM.

又ICカード10にはキー操作でカードCPU12にデータを
入力するためのキー入力部17と、処理データを表示する
液晶表示器等から成る表示器18が設けられている。
Further, the IC card 10 is provided with a key input unit 17 for inputting data to the card CPU 12 by key operation, and a display 18 such as a liquid crystal display for displaying processed data.

更に本実施例のICカード10には本発明に関わる構成と
して接続検出回路14及び接続切り換え回路15が設けられ
ている。接続検出回路14は、ICカード10がコネクタ13に
より不図示のホスト機器に接続されているか否かを検出
する回路である。接続検出回路14に対してコネクタ13の
所定の接続端子の信号が入力され、この信号の電圧レベ
ルはコネクタ13が不図示のホスト機器のコネクタに接続
されているか否かにより異なるものとし、この入力信号
のレベルにより接続検出回路14はICカード10がホスト機
器に接続されているか否かを検出するものとする。そし
て接続検出回路14は接続検出信号DETをカードCPU12に出
力する。ここではICカード10がホスト機器に接続されて
いることを検出した場合の接続検出信号DETは「1」と
し、接続されていない場合の接続検出信号DETは「0」
とする。
Further, the IC card 10 of the present embodiment is provided with a connection detection circuit 14 and a connection switching circuit 15 as components related to the present invention. The connection detection circuit 14 is a circuit that detects whether or not the IC card 10 is connected to a host device (not shown) by the connector 13. A signal of a predetermined connection terminal of the connector 13 is input to the connection detection circuit 14, and the voltage level of this signal is determined depending on whether the connector 13 is connected to a connector of a host device (not shown). The connection detection circuit 14 detects whether or not the IC card 10 is connected to a host device based on the signal level. Then, the connection detection circuit 14 outputs a connection detection signal DET to the card CPU 12. Here, the connection detection signal DET when detecting that the IC card 10 is connected to the host device is set to “1”, and when the IC card 10 is not connected, the connection detection signal DET is set to “0”.
And

一方、接続切り換え回路15は、メモリ11aをカードCPU
12又はコネクタ13に切り換えて接続する回路であり、バ
ストランシーバ素子などから構成される。具体的には接
続切り換え回路15はメモリ11aにアクセスするためのバ
ス(データバス,アドレスバス)16b及びリード信号RD
やライト信号WR等の制御信号用の信号線19bをカードCPU
12側のバス16c及び制御用信号線19c、あるいはコネクタ
13側のバス16a及び制御用信号線19aに切り換えて接続す
る。接続切り換え回路15による前記の接続の切り換えは
カードCPU12から接続切り換え回路15に出力される選択
信号SELにより制御される。ここでは選択信号SELが
「0」の場合には接続切り換え回路15はメモリ11aをコ
ネクタ13側に接続し、選択信号SELが「1」の場合はメ
モリ11aをカードCPU12側に接続するものとする。
On the other hand, the connection switching circuit 15 stores the memory 11a in the card CPU.
This is a circuit that switches and connects to the connector 12 or the connector 13, and is composed of a bus transceiver element and the like. Specifically, the connection switching circuit 15 includes a bus (data bus, address bus) 16b for accessing the memory 11a and a read signal RD.
Line 19b for control signals such as write signal and write signal WR
12 bus 16c and control signal line 19c or connector
The connection is switched to the bus 16a on the 13 side and the control signal line 19a. Switching of the connection by the connection switching circuit 15 is controlled by a selection signal SEL output from the card CPU 12 to the connection switching circuit 15. Here, the connection switching circuit 15 connects the memory 11a to the connector 13 when the selection signal SEL is "0", and connects the memory 11a to the card CPU 12 when the selection signal SEL is "1". .

このような構成の下にカードCPU12は接続検出回路14
から入力される接続検出信号DETに応じて選択信号SELを
変化させて接続切り換え回路15を制御し、ICカード10が
ホスト機器に接続されている場合はメモリ11aをコネク
タ13側に接続させ、ICカード10がホスト機器に接続され
ていない場合はメモリ11aをカードCPU12側に接続させ
る。
Under such a configuration, the card CPU 12 is connected to the connection detection circuit 14.
The connection switching circuit 15 is controlled by changing the selection signal SEL in accordance with the connection detection signal DET input from the CPU, and when the IC card 10 is connected to the host device, the memory 11a is connected to the connector 13 side, and the IC When the card 10 is not connected to the host device, the memory 11a is connected to the card CPU 12 side.

このようなカードCPU12の制御処理はプログラムメモ
リ11bに格納された制御プログラムに従って第3図に示
す手順で以下のように行なわれる。
Such control processing of the card CPU 12 is performed as follows in accordance with the procedure shown in FIG. 3 according to the control program stored in the program memory 11b.

即ちまず第3図のステップS1ではキー入力部17のキー
スキャンを行ない、キー入力があるか否かを調べる。キ
ー入力があった場合にはステップS2でキー入力に応じた
処理を行ない、その後ステップS1に戻る。
That is, first, in step S1 of FIG. 3, a key scan of the key input section 17 is performed to check whether or not there is a key input. If there is a key input, a process corresponding to the key input is performed in step S2, and thereafter, the process returns to step S1.

一方、キー入力が無かった場合はステップS3で表示部
18によるデータの表示処理を行なった後、ステップS4で
接続検出信号DETが「1」か「0」かを調べる。
On the other hand, if there is no key input, the display
After performing the data display processing in step 18, it is checked in step S4 whether the connection detection signal DET is "1" or "0".

そして接続検出信号DETが「1」の場合、即ちICカー
ド10がホスト機器に接続されている場合は、ステップS5
で選択信号SELを「0」として接続切り換え回路15によ
りメモリ11aをコネクタ13側、即ちホストCPU側に接続さ
せる。勿論この場合メモリ11aとカードCPU12の間は遮断
され、これによりカードCPU12はホスト機器に接続され
ず、ホスト機器側が保護される。ステップS5の後はステ
ップS1に戻る。
If the connection detection signal DET is "1", that is, if the IC card 10 is connected to the host device, the process proceeds to step S5.
Then, the selection signal SEL is set to "0" and the connection switching circuit 15 connects the memory 11a to the connector 13, that is, the host CPU. Of course, in this case, the connection between the memory 11a and the card CPU 12 is cut off, whereby the card CPU 12 is not connected to the host device and the host device side is protected. After step S5, the process returns to step S1.

一方、接続検出信号DETが「0」の場合、即ちICカー
ド10がホスト機器に接続されていない場合は、ステップ
S6で選択信号SELを「1」にして接続切り換え回路15に
よりメモリ11aをカードCPU12側に接続させ、その後ステ
ップS1に戻る。
On the other hand, if the connection detection signal DET is “0”, that is, if the IC card 10 is not connected to the host device,
In step S6, the selection signal SEL is set to "1", and the connection switching circuit 15 connects the memory 11a to the card CPU 12 side. Thereafter, the flow returns to step S1.

以上のように本実施例のICカード10によれば、ICカー
ド10がホスト機器に接続されている場合はメモリ11aが
コネクタ13側に接続され、ホストCPUに接続されるの
で、ホストCPUはメモリ11aに直接アクセスでき、カード
CPUを介してアクセスしていた従来に比べてアクセス速
度を飛躍的に向上できる。又ホストCPUがメモリ11aに対
して所望のタイミングで頻繁にアクセスできるので、ホ
スト機器に自由なアプリケーションが提供できる。
As described above, according to the IC card 10 of the present embodiment, when the IC card 10 is connected to the host device, the memory 11a is connected to the connector 13 side and connected to the host CPU, so that the host CPU Direct access to 11a, card
The access speed can be dramatically improved as compared with the conventional access via the CPU. In addition, since the host CPU can frequently access the memory 11a at a desired timing, free applications can be provided to the host device.

またICカード10がホスト機器に接続されていない場合
はメモリ11aはカードCPU12に接続されるので、カードCP
U12はメモリ11aにアクセスしてデータ処理を行なえ、IC
カード10単体でデータ処理を行なえる。
If the IC card 10 is not connected to the host device, the memory 11a is connected to the card CPU 12, so that the card CP
U12 can access memory 11a to perform data processing, and IC
Data processing can be performed by the card 10 alone.

なおICカード10がホスト機器に接続されている場合に
カードCPU12はメモリ11aに対して接続を遮断されてアク
セスできず、データ処理を行なえないが、一般的にICカ
ードがホスト機器に接続された状態ではICカード全体が
ホスト機器の筺体内に収容され、ICカードのキー入力は
行なえず、表示も見えず、ICカード単体でデータ処理を
行なう意味がなくなるので問題はない。
When the IC card 10 is connected to the host device, the card CPU 12 is disconnected from the memory 11a and cannot access the memory 11a to perform data processing, but generally the IC card is connected to the host device. In this state, the entire IC card is housed in the housing of the host device, key input of the IC card cannot be performed, the display cannot be seen, and there is no point in performing data processing by the IC card alone, so there is no problem.

また上記の構成ではメモリ11aのみについて接続の切
り換えを行なうものとしたが、ホストCPUがプログラム
メモリ11bに格納されているプログラムデータなどに直
接アクセスする必要がある場合もあり得るので、プログ
ラムメモリ11bについても上記と同様に接続の切り換え
を行なうことが考えられる。この場合ICカード10がホス
ト機器に接続された際にカードCPU12とプログラムメモ
リ11bの間が遮断されるので、接続切り換えの制御をプ
ログラムメモリ11bの制御プログラムにより行なうこと
はできない。従ってこの場合は接続検出回路14の接続検
出信号DETを選択信号SELの代りに接続切り換え回路15に
入力し、接続検出信号DETにより接続切り換え回路15が
制御されて接続の切り換えを行なうようにすれば良い。
In the above configuration, connection switching is performed only for the memory 11a.However, the host CPU may need to directly access program data and the like stored in the program memory 11b. It is conceivable to switch the connection in the same manner as described above. In this case, when the IC card 10 is connected to the host device, the connection between the card CPU 12 and the program memory 11b is cut off, so that the connection switching cannot be controlled by the control program of the program memory 11b. Therefore, in this case, the connection detection signal DET of the connection detection circuit 14 is input to the connection switching circuit 15 instead of the selection signal SEL, and the connection switching circuit 15 is controlled by the connection detection signal DET to switch the connection. good.

[発明の効果] 以上の説明から明らかなように、本発明によれば、メ
モリと、このメモリにアクセスして所定の処理を行う処
理手段を内蔵し、情報処理装置に着脱可能に接続され、
前記メモリが情報処理装置内の処理手段にアクセスされ
るICカードであって、前記ICカードが前記情報処理装置
に接続されているか否かを検出する検出手段と、この検
出手段により前記ICカードが前記情報処理装置に接続さ
れていることが検出された場合、前記ICカード内のメモ
リがICカード内の処理手段を介さずに情報処理装置内の
処理手段に接続されて直接アクセスされるよう制御する
制御手段と、を有する構成を採用したので、ICカードが
情報処理装置に接続された場合、情報処理装置内の処理
手順はICカード内のメモリに直接アクセスでき、アクセ
ス速度を飛躍的に向上できると共に、所望のタイミング
で頻繁にアクセスできるので、情報処理装置に自由なア
プリケーションが提供できるという優れた効果が得られ
る。
[Effects of the Invention] As is clear from the above description, according to the present invention, a memory and processing means for accessing the memory and performing predetermined processing are built in, and are detachably connected to the information processing apparatus.
The memory is an IC card that is accessed by processing means in the information processing device, and a detecting unit that detects whether the IC card is connected to the information processing device. When it is detected that the memory is connected to the information processing device, the memory in the IC card is connected to the processing unit in the information processing device and is directly accessed without passing through the processing unit in the IC card. And control means, when the IC card is connected to the information processing device, the processing procedure in the information processing device can directly access the memory in the IC card, and the access speed can be dramatically improved. Since it is possible to frequently access at a desired timing, an excellent effect that a free application can be provided to the information processing apparatus is obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明のICカードの基本的な構成を示すブロッ
ク図、第2図は本発明の実施例によるICカードの具体的
な構成を示すブロック図、第3図は第2図中のカードCP
Uによるメモリの接続切り換え処理の手順を示す流れ図
である。 1……メモリ、2……CPU 3……コネクタ、4……接続検出手段 5……接続切り換え手段、10……ICカード 11a,11b……メモリ 12……カードCPU、13……コネクタ 14……接続検出回路 15……接続切り換え回路 17……キー入力部、18……表示部
FIG. 1 is a block diagram showing a basic configuration of an IC card of the present invention, FIG. 2 is a block diagram showing a specific configuration of an IC card according to an embodiment of the present invention, and FIG. Card CP
9 is a flowchart showing a procedure of a memory connection switching process by U. 1 ... memory 2 ... CPU 3 ... connector 4 ... connection detection means 5 ... connection switching means 10 ... IC cards 11a, 11b ... memory 12 ... card CPU, 13 ... connector 14 ... … Connection detection circuit 15… Connection switching circuit 17… Key input section, 18… Display section

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】メモリと、このメモリにアクセスして所定
の処理を行う処理手段を内蔵し、情報処理装置に着脱可
能に接続され、前記メモリが情報処理装置内の処理手段
にアクセスされるICカードであって、 前記ICカードが前記情報処理装置に接続されているか否
かを検出する検出手段と、 この検出手段により前記ICカードが前記情報処理装置に
接続されていることが検出された場合、前記ICカード内
のメモリがICカード内の処理手段を介さずに情報処理装
置内の処理手段に接続されて直接アクセスされるよう制
御する制御手段と、 を有することを特徴とするICカード。
1. An IC having a built-in memory and processing means for accessing the memory and performing predetermined processing, the IC being detachably connected to an information processing apparatus, and the memory being accessed by a processing means in the information processing apparatus. A detecting means for detecting whether or not the IC card is connected to the information processing device; and detecting that the IC card is connected to the information processing device by the detecting means. Control means for controlling the memory in the IC card to be connected directly to the processing means in the information processing apparatus without going through the processing means in the IC card and controlling the memory to be directly accessed.
【請求項2】前記メモリ内には、プログラムデータが記
憶されていることを特徴とする請求項1に記載のICカー
ド。
2. The IC card according to claim 1, wherein program data is stored in said memory.
JP1247977A 1989-09-26 1989-09-26 IC card Expired - Fee Related JP2719419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1247977A JP2719419B2 (en) 1989-09-26 1989-09-26 IC card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1247977A JP2719419B2 (en) 1989-09-26 1989-09-26 IC card

Publications (2)

Publication Number Publication Date
JPH03110692A JPH03110692A (en) 1991-05-10
JP2719419B2 true JP2719419B2 (en) 1998-02-25

Family

ID=17171366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1247977A Expired - Fee Related JP2719419B2 (en) 1989-09-26 1989-09-26 IC card

Country Status (1)

Country Link
JP (1) JP2719419B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836984B2 (en) * 1991-02-26 1998-12-14 富士写真フイルム株式会社 Memory card with key and display

Also Published As

Publication number Publication date
JPH03110692A (en) 1991-05-10

Similar Documents

Publication Publication Date Title
JP3313007B2 (en) Microcomputer
US5557758A (en) Bridge between two buses of a computer system that determines the location of memory or accesses from bus masters on one of the buses
US5764968A (en) Clock supply permission/inhibition control system
EP1571559A1 (en) Bus system and access control method
US5359717A (en) Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
KR960008565A (en) Data processor with controlled burst memory access function and method thereof
US5454084A (en) Method and apparatus for controlling bus in computer system to which expansion unit is connectable
EP1916606B1 (en) Storage interfacing method and apparatus
US4799150A (en) Interface system between a host computer and a peripheral processor with address detection circuitry
JPH0792962A (en) Port-address input / output priority architecture
JP2719419B2 (en) IC card
EP0458693A2 (en) Document data input system for a scanner
JP2000276358A (en) Interruption controller, asic and electronic equipment
US6467018B1 (en) Method and apparatus for addressing individual banks of DRAMs on a memory card
US6701402B1 (en) Selectively operating a host's device controller in a first mode or a second mode
EP1248201A1 (en) Interface device and information processing system comprising it
JPH0652067A (en) Multiport ram check control method
JP3222540B2 (en) Storage medium and electronic device for attaching and detaching the storage medium
JP3447835B2 (en) RAM chip identification method
JPH03231393A (en) Ic card
US20030172222A1 (en) Data-transmission control method
JPS62280936A (en) Runaway detection method
JPH0512235A (en) Electronic equipment
JPH06150026A (en) Microcomputer and emulator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees