JP2716221B2 - DC-DC converter - Google Patents

DC-DC converter

Info

Publication number
JP2716221B2
JP2716221B2 JP1265735A JP26573589A JP2716221B2 JP 2716221 B2 JP2716221 B2 JP 2716221B2 JP 1265735 A JP1265735 A JP 1265735A JP 26573589 A JP26573589 A JP 26573589A JP 2716221 B2 JP2716221 B2 JP 2716221B2
Authority
JP
Japan
Prior art keywords
source
mos transistor
voltage
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1265735A
Other languages
Japanese (ja)
Other versions
JPH03128673A (en
Inventor
久嗣 原田
Original Assignee
甲府日本電気 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 甲府日本電気 株式会社 filed Critical 甲府日本電気 株式会社
Priority to JP1265735A priority Critical patent/JP2716221B2/en
Publication of JPH03128673A publication Critical patent/JPH03128673A/en
Application granted granted Critical
Publication of JP2716221B2 publication Critical patent/JP2716221B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 技術分野 本発明はDC−DCコンバータに関し、特に少なくとも一
対のスイッチングMOSトランジスタをドライブトランス
からのパルス状交流信号により交互にオンオフ制御して
直流電圧を交流電圧に変換後整流して直流化するように
したDC−DCコンバータに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter, and in particular, converts at least a pair of switching MOS transistors on and off alternately with a pulsed AC signal from a drive transformer to convert a DC voltage into an AC voltage, and then rectify the converted voltage. The present invention relates to a DC-DC converter configured to convert to DC.

従来技術 この種のDC−DCコンバータの回路例を第2図に示す。
図において、回路1は、第1の直流電圧源11をトランジ
スタ12,13のオンオフ制御によりパルス状の交流電圧に
変換する直流−交流変換部である。トランス2はこのパ
ルス状の交流電圧を次段のスイッチング用MOSトランジ
スタ4,5へ供給するためのドライブトランスである。
2. Description of the Related Art FIG. 2 shows a circuit example of this type of DC-DC converter.
In the figure, a circuit 1 is a DC-AC converter for converting a first DC voltage source 11 into a pulsed AC voltage by controlling on / off of transistors 12 and 13. The transformer 2 is a drive transformer for supplying this pulsed AC voltage to the next-stage switching MOS transistors 4 and 5.

このスイッチング用MOSトランジスタ4,5の各制御電極
はドライブトランス2の二次巻線21及び22の各巻始めに
夫々接続されており、各ソース電極は二次巻線21及び22
の各巻終りに夫々接続されている。
The control electrodes of the switching MOS transistors 4 and 5 are respectively connected to the beginnings of the secondary windings 21 and 22 of the drive transformer 2, and the source electrodes are connected to the secondary windings 21 and 22.
At the end of each volume.

そして、第2の直流電圧源8の間にこれ等両MOSトラ
ンジスタ4,5及びトランス9の一次巻線が直列に接続さ
れている。
These two MOS transistors 4 and 5 and the primary winding of the transformer 9 are connected in series between the second DC voltage sources 8.

他の一対のスイッチング用MOSトランジスタ6,7の各ゲ
ート電極にも、同様なパルス状の交流電圧が印加される
べく、直流−交流変換回路1とドライブトランス2と全
く同等の構成のドライブ回路が設けられているが、第2
図では簡単化のために省略している。
In order to apply the same pulsed AC voltage to the gate electrodes of the other pair of switching MOS transistors 6 and 7, a drive circuit having the same configuration as the DC-AC conversion circuit 1 and the drive transformer 2 is provided. Provided, but the second
In the figure, it is omitted for simplification.

この一対のMOSトランジスタ6,7も第2の直流電圧源8
の間にトランス9の二次巻線と共に直列に挿入されてい
る。
The pair of MOS transistors 6 and 7 are also connected to the second DC voltage source 8.
, And are inserted in series with the secondary winding of the transformer 9.

これ等スイッチング用MOSトランジスタ4〜7によっ
て第2の直流電圧源を交流電圧に変換し、この変換され
た交流電圧をトランス9を介して整流回路3へ供給する
ことにより、最終的に希望する直流電圧が得られるよう
になっている。
The switching DC transistors 4 to 7 convert the second DC voltage source into an AC voltage, and supply the converted AC voltage to the rectifier circuit 3 via the transformer 9 to finally obtain the desired DC voltage. A voltage can be obtained.

かかる構成において、直流−交流変換回路1により交
流化されたパルス状電圧はトランス2の二次巻線21及び
22へ夫々伝達され、対応するトランジスタ4,5の各制御
電極へ入力される。
In such a configuration, the pulse-like voltage converted by the DC-AC conversion circuit 1 is supplied to the secondary winding 21 of the transformer 2 and
The signals are transmitted to the respective control electrodes 22 and input to the respective control electrodes of the corresponding transistors 4 and 5.

トランジスタ6,7の各制御電極へも図示せぬドライブ
回路から同様にパルス状電圧が供給される。この場合、
トランジスタ4,5がオンしているときには、トランジス
タ6,7はオフとなっており、逆にトランジスタ4,5がオフ
のとき、トランジスタ6,7はオンとなる様に制御され
る。
A pulse voltage is similarly supplied to each control electrode of the transistors 6 and 7 from a drive circuit (not shown). in this case,
When the transistors 4 and 5 are on, the transistors 6 and 7 are off. Conversely, when the transistors 4 and 5 are off, the transistors 6 and 7 are controlled to be on.

従って、トランス9の二次巻線には第2の直流電圧源
8から交互に方向の異なる電流が流れることになり、よ
って第2の直流電圧源8が交流電圧に変換されるのであ
る。この交流電圧が整流回路3により整流平滑化されて
所望の直流電圧として出力される。
Therefore, a current having a different direction flows alternately from the second DC voltage source 8 to the secondary winding of the transformer 9, and the second DC voltage source 8 is converted into an AC voltage. This AC voltage is rectified and smoothed by the rectifier circuit 3 and output as a desired DC voltage.

この様な従来のDC−DCコンバータでは、スイッチング
用のMOSトランジスタのゲートとソース間にスイッチ用
パルス信号を印加するようになっている。このスイッチ
ング信号の立上り、立下り時の各遅延時間を短縮させる
ことにより、ドレイン、ソース間電圧の立上り、立下り
時の各遅延時間を短縮させようとすると、スイッチング
トランジスタ4,5のオン時には、他方のオフ時のスイッ
チングトランジスタ6,7の出力容量(ソース、ドレイン
間の寄生容量)を充電するための電流のピーク値が増大
することになる。
In such a conventional DC-DC converter, a switching pulse signal is applied between the gate and the source of a switching MOS transistor. By shortening each delay time at the time of the rising and falling of this switching signal, and trying to shorten each delay time at the time of the rising and falling of the voltage between the drain and the source, when the switching transistors 4 and 5 are turned on, The peak value of the current for charging the output capacitance (parasitic capacitance between the source and the drain) of the switching transistors 6 and 7 when the other transistor is off increases.

よって、オントランジスタ4,5のドレンイン、ソース
間を流れるスパイク状の電流のピーク値が増大し、MOS
トランジスタ4,5に印加されるストレスが大となると共
に、ノイズも増大する。
Therefore, the peak value of the spike-like current flowing between the drain-in and the source of the on-transistors 4 and 5 increases,
As the stress applied to the transistors 4 and 5 increases, noise also increases.

同様に、MOSトランジスタ6,7のオン時には、オフ時の
トランジスタ4,5の出力容量(寄生容量)を充電する電
流のピーク値が増大して、前述と同様な問題が生じるこ
とになる。
Similarly, when the MOS transistors 6 and 7 are on, the peak value of the current for charging the output capacitance (parasitic capacitance) of the transistors 4 and 5 when the MOS transistors 6 and 7 are off increases, and the same problem as described above occurs.

発明の目的 そこで、本発明はかかる従来のものの問題点を解消す
べくなされたものであって、その目的とするところは、
スイッチング用MOSトランジスタのストレスの低減とノ
イズ防止を可能としたDC−DCコンバータを提供すること
である。
Object of the Invention Therefore, the present invention has been made to solve the problems of the conventional one, and the purpose is to
An object of the present invention is to provide a DC-DC converter capable of reducing stress of a switching MOS transistor and preventing noise.

発明の構成 本発明のDC−DCコンバータは、制御電極とソース・ド
レイン路とを有する第1のMOSトランジスタと、制御電
極とソース・ドレイン路とを有し、このソース・ドレイ
ン路が前記第1のトランジスタの前記ソース・ドレイン
路と直列に接続された第2のMSOトランジスタと、前記
第1のMOSトランジスタの前記制御電極に第1のパルス
電圧を供給する第1の端子と、前記第2のMOSトランジ
スタの前記制御電極に第2のパルス電圧を供給する第2
の端子とを有し、前記第1および第2のMOSトランジス
タを交互にオンオフする該第1および第2のパルス電圧
を生成するドライブトランスと、前記第1および第2の
MOSトランジスタのオンオフ動作により交流に変換され
る直流電圧源と、前記第1および第2のMOSトランジス
タにより生成された交流電圧を整流する整流回路と、前
記ドライブトランスの前記第1の端子と前記第1のMOS
トランジスタの前記制御電極の間に設けられ、前記第1
のMOSトランジスタのソース・ドレンイン路を介して前
記第2のMOSトランジスタの出力容量を充電する電流の
ピーク値を低減する第1のインダクタンス素子と、前記
ドライブトランスの前記第2の端子と前記第2のMOSト
ランジスタの前記制御電極の間に設けられ、前記第2の
MOSトランジスタのソース・ドレイン路を介して前記第
1のMOSトランジスタの出力容量を充電する電流のピー
ク値を低減する第2のインダクタンス素子とを含む。
The DC-DC converter of the present invention has a first MOS transistor having a control electrode and a source / drain path, and has a control electrode and a source / drain path. A second MSO transistor connected in series with the source / drain path of the first transistor, a first terminal for supplying a first pulse voltage to the control electrode of the first MOS transistor, and a second terminal. A second pulse voltage for supplying a second pulse voltage to the control electrode of the MOS transistor;
And a drive transformer for generating the first and second pulse voltages for alternately turning on and off the first and second MOS transistors; and a drive transformer for generating the first and second pulse voltages.
A DC voltage source that is converted to AC by an ON / OFF operation of a MOS transistor; a rectifier circuit that rectifies an AC voltage generated by the first and second MOS transistors; a first terminal of the drive transformer; 1 MOS
A first transistor provided between the control electrodes of the transistor;
A first inductance element for reducing a peak value of a current for charging an output capacitance of the second MOS transistor via a source / drain path of the MOS transistor; a second terminal of the drive transformer; Provided between the control electrodes of the MOS transistor
A second inductance element for reducing a peak value of a current for charging an output capacitance of the first MOS transistor via a source / drain path of the MOS transistor.

実施例 以下に本発明の実施例を図面を参照して説明する。Embodiments Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の実施例の回路図であり、第2図と同
等部分は同一符号により示されている。第1図におい
て、第2図と異なる部分のみについて述べると、ドライ
ブトランス2の二次巻線21,22の各巻始めと対応トラン
ジスタ4,5の制御電極との間に夫々インダクタンス素子2
3,24が直列に挿入されている点である。
FIG. 1 is a circuit diagram of an embodiment of the present invention, and the same parts as those in FIG. 2 are denoted by the same reference numerals. In FIG. 1, only the parts different from those in FIG. 2 will be described. Inductance elements 2 are provided between the beginnings of the secondary windings 21 and 22 of the drive transformer 2 and the control electrodes of the corresponding transistors 4 and 5, respectively.
3, 24 are inserted in series.

他のMOSトランジスタ6,7の各制御電極とドライブトラ
ンスの二次巻線の巻始めとの間においても、同様に直列
にインダクタンス素子が設けられているものとする。
Similarly, it is assumed that an inductance element is provided in series between each control electrode of the other MOS transistors 6 and 7 and the start of the secondary winding of the drive transformer.

他の回路構成及び動作については第2図の回路のそれ
と同等であり、説明は省略する。
Other circuit configurations and operations are the same as those of the circuit of FIG. 2, and the description is omitted.

こうすることにより、トランジスタ4,5が同時にオン
するとき、これ等トランジスタのゲート、ソース間電圧
の立上り遅延時間はインダクタンス23,24によって長く
なり、オフ時のトランジスタ6,7の出力容量がその間充
電されるので、オン時のトランジスタ4,5のドレイン、
ソース電流の立上り時におけるスパイク状の電流ピーク
値を低減させることができることになる。
By doing so, when the transistors 4 and 5 are turned on at the same time, the rise delay time of the voltage between the gate and the source of these transistors is lengthened by the inductances 23 and 24, and the output capacitance of the transistors 6 and 7 when off is charged during that time. The drains of the transistors 4 and 5 at the time of ON,
The spike-like current peak value at the time of rising of the source current can be reduced.

トランジスタ6,7がオンの場合にも、同様にインダク
タンス素子の作用によって同一の効果が得られるもので
ある。
Similarly, when the transistors 6 and 7 are turned on, the same effect can be obtained by the action of the inductance element.

挿入されたインダクタンス素子23,24はディスクリー
トなものでも良いが、実装スペースを小さくするために
は、ドライブトランス2に等価的に生成されるリーケッ
ジインダクタンスを積極的に用いることもできる。この
リーケッジインダクタンスを積極的に生成するには、例
えばドライブトランス2の巻線をより大としたり、トラ
ンスの結合度を疎結合状態に設計することが考えられ
る。
Although the inserted inductance elements 23 and 24 may be discrete, a leakage inductance equivalently generated in the drive transformer 2 can be positively used to reduce the mounting space. In order to positively generate the leakage inductance, for example, it is conceivable to increase the size of the winding of the drive transformer 2 or to design the degree of coupling of the transformer in a loosely coupled state.

発明の効果 叙上の如く、本発明によれば、スイッチング用MOSト
ランジスタのゲート電極に直列にインダクタンス素子を
挿入することにより、当該トランジスタのゲートに印加
されるドライブ用パルス電圧の立上り遅延時間を大とす
ることができるので、スイッチング用MOSトランジスタ
に印加されるストレスの低減とノイズの低減を図ること
が可能となるという効果がある。
As described above, according to the present invention, by inserting an inductance element in series with the gate electrode of the switching MOS transistor, the rise delay time of the driving pulse voltage applied to the gate of the switching MOS transistor can be increased. Therefore, there is an effect that it is possible to reduce the stress applied to the switching MOS transistor and reduce the noise.

特に、インダクタンス素子としてドライブトランスの
リーケッジインダクタンスを積極的に用いる構成とすれ
ば、回路の実装スペースを大とする必要がなくなる。
In particular, if the leakage inductance of the drive transformer is positively used as the inductance element, it is not necessary to increase the circuit mounting space.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例の回路図、第2図は従来のDC−
DCコンバータの回路例を示す図である。 主要部分の符号の説明 2……ドライブトランス 3……整流回路 4〜7……スイッチング用MOSトランジスタ 8……直流電圧源 21,22……二次巻線 23,24……インダクタンス素子
FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG.
FIG. 3 is a diagram illustrating a circuit example of a DC converter. Description of reference numerals of main parts 2 ... Drive transformer 3 ... Rectifier circuit 4-7 ... Switching MOS transistor 8 ... DC voltage source 21,22 ... Secondary winding 23,24 ... Inductance element

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】制御電極とソース・ドレイン路とを有する
第1のMOSトランジスタと、 制御電極とソース・ドレイン路とを有し、このソース・
ドレイン路が前記第1のトランジスタの前記ソース・ド
レイン路と直列に接続された第2のMSOトランジスタ
と、 前記第1のMOSトランジスタの前記制御電極に第1のパ
ルス電圧を供給する第1の端子と、前記第2のMOSトラ
ンジスタの前記制御電極に第2のパルス電圧を供給する
第2の端子とを有し、前記第1および第2のMOSトラン
ジスタを交互にオンオフする該第1および第2のパルス
電圧を生成するドライブトランスと、 前記第1および第2のMOSトランジスタのオンオフ動作
により交流に変換される直流電圧源と、 前記第1および第2のMOSトランジスタにより生成され
た交流電圧を整流する整流回路と、 前記ドライブトランスの前記第1の端子と前記第1のMO
Sトランジスタの前記制御電極の間に設けられ、前記第
1のMOSトランジスタのソース・ドレイン路を介して前
記第2のMOSトランジスタの出力容量を充電する電流の
ピーク値を低減する第1のインダクタンス素子と、 前記ドライブトランスの前記第2の端子と前記第2のMO
Sトランジスタの前記制御電極の間に設けられ、前記第
2のMOSトランジスタのソース・ドレイン路を介して前
記第1のMOSトランジスタの出力容量を充電する電流の
ピーク値を低減する第2のインダクタンス素子とを含む
ことを特徴とするDC−DCコンバータ。
A first MOS transistor having a control electrode and a source / drain path; a first MOS transistor having a control electrode and a source / drain path;
A second MSO transistor having a drain path connected in series with the source / drain path of the first transistor; and a first terminal for supplying a first pulse voltage to the control electrode of the first MOS transistor. And a second terminal for supplying a second pulse voltage to the control electrode of the second MOS transistor, wherein the first and second MOS transistors alternately turn on and off the first and second MOS transistors. A drive transformer that generates a pulse voltage of the following, a DC voltage source that is converted into an AC by an on / off operation of the first and second MOS transistors, and a rectified AC voltage generated by the first and second MOS transistors Rectifier circuit, the first terminal of the drive transformer, and the first MO
A first inductance element provided between the control electrodes of the S transistor and configured to reduce a peak value of a current for charging an output capacitance of the second MOS transistor via a source / drain path of the first MOS transistor; And the second terminal of the drive transformer and the second MO.
A second inductance element that is provided between the control electrodes of the S transistor and reduces a peak value of a current that charges an output capacitance of the first MOS transistor via a source / drain path of the second MOS transistor; And a DC-DC converter.
【請求項2】前記インダクタンス素子は前記ドライブト
ランスのリーケッジインダクタンスからなることを特徴
とする請求項1記載のDC−DCコンバータ。
2. The DC-DC converter according to claim 1, wherein said inductance element comprises a leakage inductance of said drive transformer.
JP1265735A 1989-10-12 1989-10-12 DC-DC converter Expired - Fee Related JP2716221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1265735A JP2716221B2 (en) 1989-10-12 1989-10-12 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1265735A JP2716221B2 (en) 1989-10-12 1989-10-12 DC-DC converter

Publications (2)

Publication Number Publication Date
JPH03128673A JPH03128673A (en) 1991-05-31
JP2716221B2 true JP2716221B2 (en) 1998-02-18

Family

ID=17421268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1265735A Expired - Fee Related JP2716221B2 (en) 1989-10-12 1989-10-12 DC-DC converter

Country Status (1)

Country Link
JP (1) JP2716221B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366787B1 (en) * 2000-07-04 2003-01-09 하이퍼정보통신 주식회사 A zero voltage switching converter with low output ripple
JP2004536543A (en) 2001-02-01 2004-12-02 ディーアイ/ディーティー, インコーポレーテッド Isolated drive circuit used in switch mode power converter
US7102898B2 (en) 2001-02-01 2006-09-05 Di/Dt, Inc. Isolated drive circuitry used in switch-mode power converters

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178821A (en) * 1983-03-29 1984-10-11 Mitsubishi Electric Corp Transistor driving circuit
JPS62155527U (en) * 1986-03-22 1987-10-02
JPS63143086U (en) * 1987-03-11 1988-09-20

Also Published As

Publication number Publication date
JPH03128673A (en) 1991-05-31

Similar Documents

Publication Publication Date Title
EP1120896B1 (en) Resonant power converter
US6888728B2 (en) Switching power supply unit
US6373727B1 (en) Synchronous rectification in a flyback converter
US5140510A (en) Constant frequency power converter
US6366476B1 (en) Switching power supply apparatus with active clamp circuit
US5510974A (en) High frequency push-pull converter with input power factor correction
JP3475887B2 (en) Switching power supply
KR20040068239A (en) Flyback Power Converter
US20090140712A1 (en) Self-supply circuit and method for a voltage converter
JP2000324837A (en) Dc power supply circuit
JPH0357713B2 (en)
US20080232138A1 (en) Switching drive circuit for soft switching
US5687067A (en) Low noise controller for pulse width modulated converters
JP2716221B2 (en) DC-DC converter
JP3127979B2 (en) DC power supply
JP3003437B2 (en) Voltage converter
EP0942520A2 (en) DC to DC power converter
JP3022620B2 (en) DC-DC converter
JP3004759B2 (en) DC-DC converter
JP2751961B2 (en) DC / DC converter
JP3742008B2 (en) Switching power supply
WO2000038305A9 (en) A synchronous flyback converter
JP3235711B2 (en) Switching power supply
JP3302808B2 (en) Switching power supply
JP3169873B2 (en) Power supply

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees