JP2710696B2 - Soft-decision Viterbi decoding method - Google Patents

Soft-decision Viterbi decoding method

Info

Publication number
JP2710696B2
JP2710696B2 JP40388890A JP40388890A JP2710696B2 JP 2710696 B2 JP2710696 B2 JP 2710696B2 JP 40388890 A JP40388890 A JP 40388890A JP 40388890 A JP40388890 A JP 40388890A JP 2710696 B2 JP2710696 B2 JP 2710696B2
Authority
JP
Japan
Prior art keywords
phase
likelihood
bit
phase difference
calculating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP40388890A
Other languages
Japanese (ja)
Other versions
JPH04219028A (en
Inventor
政美 阿部
玄博 椎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP40388890A priority Critical patent/JP2710696B2/en
Publication of JPH04219028A publication Critical patent/JPH04219028A/en
Application granted granted Critical
Publication of JP2710696B2 publication Critical patent/JP2710696B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、差動型位相シフトキー
イング(Phase Shift Keying;PS
K)変調方式を採用するセルラ移動通信等の無線通信に
おける、たたみこみ符号の軟判定ビタビ復号方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase shift keying (PS) system.
K) The present invention relates to a soft-decision Viterbi decoding method for convolutional codes in wireless communication such as cellular mobile communication employing a modulation method.

【0002】[0002]

【従来の技術】従来、このような分野の技術としては、
次のような文献に記載されるものがあった。
2. Description of the Related Art Conventionally, techniques in such a field include:
Some of them were described in the following documents.

【0003】文献1;アイ イー イー イー トラン
スアクションズ オン コミニケーションズ テクノロ
ジィ(IEEE Transactions on C
ommunications Technolog
y)、COM−19[5](1971−10)(米)
A.J.VITERBI“カンバルーショナル コード
スアンド ゼア パフォーマンス イン コミニケーシ
ョン シンテムズ(Convolutional Co
des and Their Performance
in Communication System
s)”P.751−772 文献2;B.SKLAR“ディジタル コミニケーショ
ンズ(DIGITALCOMMUNICATION
S)”(1988)PRENTICE HALL(米)
sec.6.3.4,P.333−337 一般に、移動通信、衛星通信等の無線通信においては、
無線回線におけるマルチパスフェージング等の影響によ
る受信信号の品質劣化を改善するため、種々のダイバー
シチ受信、等化、符号誤り制御等の対策が施される。符
号誤り制御の一種であるたたみこみ符号化は、符号化レ
ート、拘束長、生成多項式により一意に決まるたたみ込
み符号生成規則に基づいて行われる。この生成規則を図
形化したものがトレリス図形と呼ばれる一種の状態遷移
図である。たたみこみ符号は、その復号の際、受信信号
とトレリス図形上の可能な経路(パス)を照らし合わ
せ、最もそれらしいパス(最適パス)を選択すること
で、受信信号のビット誤りを訂正することが可能であ
る。ビタビ復号は、たたみこみ符号の復号法として最も
一般的な方法であり、信号値そのものによりトレリス図
形の選択可能な信号系列と比較する硬判定と、信号値が
その値をとる確からしさ(尤度)により比較する軟判定
とがある。
Reference 1: IEE Transactions on Communications Technology (IEEE Transactions on C)
communications Technology
y), COM-19 [5] (1971-10) (US)
A. J. VITERBI "Convolutional Codes and There Performance In Communication Synthems (Convolution Co.)
des and Their Performance
in Communication System
s) "P.751-772 Reference 2; B.SKLAR" DIGITAL COMMUNICATIONS
S) "(1988) PRENTICE HALL (US)
sec. 6.3.4, p. 333-337 Generally, in wireless communication such as mobile communication and satellite communication,
Various measures such as diversity reception, equalization, and code error control are taken in order to improve the quality degradation of the received signal due to the influence of multipath fading or the like in a wireless channel. Convolutional coding, which is a kind of code error control, is performed based on a convolutional code generation rule uniquely determined by a coding rate, a constraint length, and a generator polynomial. A graphic representation of this generation rule is a kind of state transition diagram called a trellis graphic. The convolutional code can correct the bit error of the received signal by comparing the received signal with a possible path (path) on the trellis figure at the time of decoding and selecting the most suitable path (optimal path). It is possible. Viterbi decoding is the most common method for decoding a convolutional code. Hard decision is made by comparing a signal value itself with a selectable signal sequence of a trellis figure, and the likelihood that the signal value takes that value (likelihood). And soft decision for comparison.

【0004】ディジタル変調方式の一つであるPSK変
調方式は、搬送波の位相にビット値を割り当てる。例え
ば、4相PSK(QPSK)の場合、1位相に対し、2
ビットが割り当てられ、位相π/4の時(0,0)、3
π/4の時(0,1)、5π/4の時(1,1)、7π
/4の時(1,0)が得られる。しかし、受信信号の絶
対位相の確定は、一般に困難であるから、時間的に連続
して送信される位相の差をとり、この差に割り当てられ
たビット値により送信信号を再生する、差動のPSK方
式がより現実的である。
[0004] In the PSK modulation method, which is one of the digital modulation methods, a bit value is assigned to the phase of a carrier. For example, in the case of 4-phase PSK (QPSK), 2
Bits are allocated and at phase π / 4 (0,0), 3
π / 4 (0,1), 5π / 4 (1,1), 7π
At (/ 4), (1, 0) is obtained. However, it is generally difficult to determine the absolute phase of the received signal. The PSK scheme is more realistic.

【0005】従来、提案されている軟判定ビタビ復号方
法については、前記文献1に記載されており、その方法
を図2及び図3を参照しつつ説明する。
[0005] A conventionally proposed soft decision Viterbi decoding method is described in the above-mentioned reference 1, and the method will be described with reference to FIGS. 2 and 3.

【0006】図2は、たたみこみ符号化説明図である。FIG. 2 is an explanatory diagram of convolutional coding.

【0007】たたみこみ符号化を行う場合、入力mビッ
トに対し、出力nビットが生成されるとき、符号化レー
トはm/nとなる。最新の入力ビットを含めて過去のk
ビットから出力を生成する時、拘束長kという。この場
合、長さkの生成多項式がn個必要となる。図2は符号
化レート1/2、拘束長3、生成多項式111、101
の場合を示す。
In the case of performing convolutional coding, when n output bits are generated for m input bits, the coding rate is m / n. Past k including the latest input bit
When generating an output from bits, it is called a constraint length k. In this case, n generator polynomials of length k are required. FIG. 2 shows a coding rate of 1/2, a constraint length of 3, a generator polynomial 111, 101
The case of is shown.

【0008】図2では、最新入力ビットを含む3ビット
がバッファ10に蓄えられ、たたみこみにより、2ビッ
トの出力が得られる。生成多項式は111と101であ
るから、出力の一方はバッファ10の全ビットの論理和
となり、もう一方はバッファ10の1番目と3番目のビ
ットの論理和となる。
In FIG. 2, three bits including the latest input bit are stored in the buffer 10, and a 2-bit output is obtained by convolution. Since the generator polynomials are 111 and 101, one of the outputs is the logical sum of all the bits of the buffer 10 and the other is the logical sum of the first and third bits of the buffer 10.

【0009】図3は、図2のたたみこみ符号化の生成規
則を状態遷移図化したトレリス図形である。
FIG. 3 is a trellis diagram showing a state transition diagram of the generation rule of the convolutional coding of FIG.

【0010】この図3の縦方向は最新ビットを含まない
バッファ10内の状態を示し、2 −1の状態が生じ
る。例では4となる。各状態において、0が入力された
場合は、実線に沿って次の状態に移り、線上の2ビット
が出力される。また、1が入力された場合は、破線に沿
って次の状態に移り、線上の2ビットが出力される。
The vertical direction in FIG. 3 shows a state in the buffer 10 not including the latest bit, and a state of 2 k -1 occurs. In the example, it is 4. In each state, when 0 is input, the state shifts to the next state along the solid line, and two bits on the line are output. When 1 is input, the state shifts to the next state along the broken line, and 2 bits on the line are output.

【0011】図3を参照しつつ、たたみこみ符号化され
た符号を復号する方法として、最も一般的なビタビアル
ゴリズムについて説明する。
Referring to FIG. 3, the most general Viterbi algorithm will be described as a method of decoding a convolutionally encoded code.

【0012】復号側では、トレリス図上の実線あるいは
破線上のビット列に相当する信号を受信し、トレリス図
上での経路を予測することで、原信号を再生する。ただ
し、後述するように、パスメモリ長分の遅延(ディレ
イ)が生じる。トレリス図にあるように、各状態に入力
される経路(ブランチ)は、それぞれ2本ずつあり、各
ブランチには符号化と同じ規則に基づいた2ビットのブ
ランチシンボルが割り当てられている。
On the decoding side, a signal corresponding to a bit string on a solid line or a broken line on the trellis diagram is received, and the original signal is reproduced by predicting a path on the trellis diagram. However, as described later, a delay corresponding to the path memory length occurs. As shown in the trellis diagram, there are two paths (branches) input to each state, and a 2-bit branch symbol is assigned to each branch based on the same rules as in the coding.

【0013】まず、2ビットが入力されると、各状態へ
の入力ブランチについて、それぞれ入力ビットとのブラ
ンチメトリック(metric、規準)を計算し、該ブ
ランチメトリックのまさる方を選択する。選択されたブ
ランチがつながる前の状態におけるブランチメトリック
の累積(パスメトリック)と、選択されたブランチのメ
トリックの和を取り、各状態における新たなパスメトリ
ックとする。こうして、各状態につながるブランチが求
まる毎に、各状態に至る経路(パス)情報をメモリ(パ
スメモリ)に蓄えておく。ここで、ブランチを選択して
いく結果の累積がパスになる。あるいは、パスの最小単
位がブランチである。
First, when two bits are input, for each input branch to each state, a branch metric (metric) with the input bit is calculated, and the better of the branch metric is selected. The sum of the branch metric accumulation (path metric) in the state before the selected branch is connected and the metric of the selected branch is taken as a new path metric in each state. In this way, every time a branch leading to each state is determined, path (path) information leading to each state is stored in a memory (path memory). Here, the accumulation of the results of branch selection is a path. Alternatively, the minimum unit of the path is a branch.

【0014】2ビット入力毎に前記処理を繰り返すと、
前記文献2に記載されたパス絞り込みの過程に従い、や
がて過去のパスは一つに絞られていくので、求められた
パスから、たたみこみ符号化前の信号が求められる。実
際の装置のパスメモリ長は有限となるので、パスメモリ
長を越えてもパスが収束しない場合は、その時点でパス
メトリック最良の経路を選択することになる。
When the above processing is repeated for each 2-bit input,
In the course of the path narrowing down described in Document 2, the past paths are eventually narrowed down to one, so that a signal before convolutional coding is obtained from the obtained path. Since the path memory length of the actual device is finite, if the path does not converge even if the path memory length is exceeded, the path with the best path metric will be selected at that time.

【0015】次に、硬判定と軟判定の違いについて説明
する。
Next, the difference between the hard decision and the soft decision will be described.

【0016】入力ビット値そのものを使用して、トレリ
ス図上の可能なパスとのメトリックを計算する方法が硬
判定と呼ばれる。一方、入力ビット値がその値をとる確
からしさ(尤度)を使用する方法が軟判定と呼ばれる。
軟判定の方が、硬判定より、メトリック計算の精度が高
くなり、ビットエラー訂正能力は高くなる。
A method of calculating a metric with a possible path on a trellis diagram using the input bit value itself is called hard decision. On the other hand, a method using the likelihood that an input bit value takes that value is called soft decision.
The soft decision has a higher metric calculation accuracy and a higher bit error correction capability than the hard decision.

【0017】例えば、無線に限らず、ディジタル信号伝
送において、硬判定の場合は、ある受信レベルを閾値と
し、受信信号のレベルが閾値より大きい場合は、入力ビ
ットを1とし、小さい場合は0とすることで信号値を決
定する。これに対し、軟判定の場合は、まず、7値の閾
値を設定し、受信信号のレベルに応じ、8通りの領域に
分割し、それぞれに0〜7の値Nsを与える。即ち、1
であることが確実な領域、0であることが確実な領域、
0でも1てもどちらでもとれる領域、どちらかといえば
1に近い領域等に分ける。ここで、図3のトレリス図上
のブランチシンボル0、1を−1、1とし、0〜7の値
Nsを(2×Ns−7)に変換することで、入力ビット
とブランチシンボルの積和(相関)が大きいブランチを
選択していくビタビアルゴリズムが可能となる。
For example, in the case of hard decision in digital signal transmission as well as wireless communication, a certain reception level is set as a threshold, and when the level of a received signal is larger than the threshold, the input bit is set to 1; To determine the signal value. On the other hand, in the case of the soft decision, first, a seven-valued threshold is set, divided into eight regions according to the level of the received signal, and a value Ns of 0 to 7 is given to each region. That is, 1
Region where it is certain to be, region where it is certain to be 0,
The region is divided into a region where either 0 or 1 can be taken, and a region which is rather close to 1 or the like. Here, the branch symbols 0 and 1 on the trellis diagram of FIG. 3 are set to −1 and 1 and the value Ns of 0 to 7 is converted into (2 × Ns−7), so that the product sum of the input bit and the branch symbol is obtained. A Viterbi algorithm that selects a branch having a large (correlation) becomes possible.

【0018】[0018]

【発明が解決しようとする課題】しかしながら、従来の
技術では、軟判定ビタビ復号法で差動型PSK変調方式
における使用を考慮したものはなかった。
However, in the prior art, there has been no soft-decision Viterbi decoding method considering use in a differential PSK modulation method.

【0019】例えば、π/4シフト差動型4相PSK変
調方式(π/4シフトDQPSK変調方式)では、(2
n+1)番目に送信される位相は(0、π/2、π、3
π/2)のいずれかをとり、2n番目に送信される位相
は(π/4、3π/4、5π/4、7π/4)のいずれ
かをとるが、検出された位相は受信状態に応じ、0〜2
πの任意の値をとる。そこで、復調部で検出された位相
の順番とその値に応じて、4位相の内の一つを選択す
る。選択された位相は、相対的な位相なので、連続して
検出された位相の差を求める。位相差は(π/4、3π
/4、5π/4、7π/4)のいずれかとなる。位相差
にはそれぞれ(0、0)、(0、1)、(1、1)、
(1、0)が対応しており、位相差を算出することで、
送られたビットを求めることができる。
For example, in the π / 4 shift differential 4-phase PSK modulation method (π / 4 shift DQPSK modulation method), (2
The (n + 1) th transmitted phase is (0, π / 2, π, 3
π / 2), and the phase transmitted at the 2nth position is any of (π / 4, 3π / 4, 5π / 4, 7π / 4), but the detected phase is in the reception state. 0-2
Take any value of π. Therefore, one of the four phases is selected according to the order and the value of the phases detected by the demodulation unit. Since the selected phase is a relative phase, a difference between successively detected phases is obtained. The phase difference is (π / 4, 3π
/ 4, 5π / 4, 7π / 4). The phase differences are (0, 0), (0, 1), (1, 1),
(1, 0) correspond, and by calculating the phase difference,
The bits sent can be determined.

【0020】硬判定ビタビ復号の場合は、得られたビッ
ト列をそのまま使用すれば良いが、軟判定ビタビ復号の
場合、ビット値そのものではなく、そのビット値をとる
確からしさ(尤度)を、トレリス図上の最適パス決定に
使用することを特徴とするので、受信された搬送波の位
相検出からビット列を求める過程で、そのビット列をと
る尤度を算出する処理が必要となる。差動型の場合は、
ビット尤度は、連続して受信された位相のそれぞれの尤
度により、影響を受けるため、これをいかに算出するか
が重要な課題であり、これらを解決することが困難であ
った。
In the case of hard-decision Viterbi decoding, the obtained bit string may be used as it is, but in the case of soft-decision Viterbi decoding, not the bit value itself but the likelihood of taking the bit value (likelihood) is represented by trellis. Since it is characterized by being used for determining the optimum path on the drawing, a process of calculating the likelihood of taking the bit string is required in the process of obtaining the bit string from the phase detection of the received carrier. In the case of differential type,
Since the bit likelihood is affected by the likelihood of each of the consecutively received phases, how to calculate it is an important issue, and it has been difficult to solve them.

【0021】本発明は前記従来技術が持っていた課題と
して、軟判定ビタビ復号法で差動型PSK変調方式にお
ける使用を考慮する場合、ビット尤度の算出が困難であ
るという点について解決した軟判定ビタビ復号方法を提
供するものである。
The present invention solves the problem of the prior art that the bit likelihood is difficult to calculate when the soft decision Viterbi decoding method is used in a differential PSK modulation method. It is intended to provide a decision Viterbi decoding method.

【0022】[0022]

【課題を解決するための手段】本発明は前記課題を解決
するために、搬送波の時間的に連続して受信される位相
の差に対し、グレイ(Gray)符号化に基づいて、ビ
ット列を割り当てるDQPSK方式により、たたみこみ
符号を変調する場合、受信側で検出された搬送波の検出
位相を軟判定データ算出処理によってビット尤度に変換
し、このビット尤度を軟判定ビタビ復号に使用すること
を特徴としている。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention assigns a bit sequence to a difference in phase of a carrier continuously received in time based on Gray coding. When the convolutional code is modulated by the DQPSK method, the detected phase of the carrier detected on the receiving side is converted into bit likelihood by soft decision data calculation processing, and this bit likelihood is used for soft decision Viterbi decoding. And

【0023】即ち、軟判定データ算出処理では、受信側
で検出された搬送波の検出位相を、前記差動型位相シフ
トキーイング方式で送信する固有の位相と比較し、位相
ずれの絶対値が小さい該固有の位相を2つ選択する位相
選択処理と、前記位相ずれの大きさに対し単調減少し、
かつ位相ずれの絶対値が0のときは尤度の最大値をと
り、位相ずれの絶対値が(2π/前記差動型位相シフト
キーイング方式で送信する固有の位相の数)のときは尤
度の最小値をとる関数により、位相尤度をそれぞれ演算
する位相尤度演算処理と、前記位相尤度演算処理結果に
基づき、時間的に連続して選択されたそれぞれ2つの位
相の組み合わせにより、4通りの位相を算出する位相差
演算処理とを、実行する。
That is, in the soft decision data calculation processing, the detected phase of the carrier detected on the receiving side is compared with the inherent phase transmitted by the differential phase shift keying method, and the absolute value of the phase shift is small. Phase selection processing for selecting two unique phases, and monotonically decreasing with respect to the magnitude of the phase shift;
When the absolute value of the phase shift is 0, the maximum value of the likelihood is obtained. When the absolute value of the phase shift is (2π / the number of unique phases transmitted by the differential phase shift keying method), the likelihood is calculated. And a phase likelihood calculation process for calculating the phase likelihood by a function that takes the minimum value of the two, and a combination of two phases selected successively in time based on the result of the phase likelihood calculation process. And a phase difference calculation process for calculating the different phases.

【0024】さらに、前記各位相差の位相差尤度を、そ
の位相差を計算するのに使用した位相の尤度の小さい方
として算出する位相差尤度演算処理と、前記位相差尤度
が最大の第1の位相差と、該第1の位相差と異なる位相
差の中で位相差尤度が最大の第2の位相差とを選択する
位相差選択処理と、前記第1の位相差に対応するビット
列の複数のビットを読み出し、その各ビットの尤度を前
記第1の位相差の尤度と等しいものとしてビット尤度を
算出する対応ビット読み出し・ビット尤度演算処理と、
前記第1の位相差に対応するビット列のビットの内、前
記第2の位相差に対応するビット列のビットと等しいビ
ットの尤度を最大値とするビット尤度の補正を行うビッ
ト尤度補正処理とを、実行する。そして、前記ビット尤
度補正処理結果を、ビタビアルゴリズムにおけるメトリ
ックの演算に使用するようにしている。
Further, a phase difference likelihood calculation process for calculating the phase difference likelihood of each phase difference as the smaller of the likelihood of the phase used for calculating the phase difference, A first phase difference, and a phase difference selecting process of selecting a second phase difference having a maximum phase difference likelihood among phase differences different from the first phase difference; A corresponding bit readout / bit likelihood calculation process of reading a plurality of bits of a corresponding bit string and calculating a bit likelihood assuming that the likelihood of each bit is equal to the likelihood of the first phase difference;
Bit likelihood correction processing for correcting a bit likelihood that maximizes the likelihood of a bit equal to the bit of the bit string corresponding to the second phase difference among the bits of the bit string corresponding to the first phase difference And execute. Then, the result of the bit likelihood correction processing is used for calculating a metric in the Viterbi algorithm.

【0025】[0025]

【作用】本発明によれば、以上のように軟判定ビタビ復
号方法を構成したので、受信された搬送波の位相をビッ
ト尤度に変換する際、まず、位相選択処理により、その
位相信号の入力順に応じ、π/4シフトDQPSK方式
で送信される所定の位相のうち、近いものを2つ選択す
る。位相尤度演算処理により、所定の位相からの位相ず
れの絶対値に応じ、位相尤度を計算する。次に、位相差
演算処理により、時間的に連続して選択されたそれぞれ
2つの位相から、位相差を求める。位相差尤度は、位相
差尤度演算処理により、その位相差を求めるのに使用し
た位相の尤度の小さい方とする。位相差選択処理によ
り、位相差尤度の大きい方から2つの位相差を選択す
る。
According to the present invention, the soft-decision Viterbi decoding method is configured as described above. When converting the phase of a received carrier into bit likelihood, first, the phase selection processing is performed to input the phase signal. According to the order, two close ones are selected from the predetermined phases transmitted by the π / 4 shift DQPSK method. The phase likelihood is calculated by the phase likelihood calculation process in accordance with the absolute value of the phase shift from a predetermined phase. Next, a phase difference is calculated from two phases selected successively in time by a phase difference calculation process. The phase difference likelihood is the smaller one of the likelihood of the phase used for obtaining the phase difference by the phase difference likelihood calculation process. By the phase difference selection processing, two phase differences are selected from the one with the largest phase difference likelihood.

【0026】そして、対応ビット読み出し・ビット尤度
演算処理により、選択された位相差に対応するビット列
の尤度を選択された位相差の尤度とした後、ビット尤度
補正処理により、選択された位相差の第1候補と第2候
補の値に応じて計算する。この補正したビット尤度を、
ビタビアルゴリズムにおけるメトリックの演算に使用す
れば、的確な再生信号が得られる。従って、前記課題を
解決できるのである。
Then, the likelihood of the bit sequence corresponding to the selected phase difference is set as the likelihood of the selected phase difference by the corresponding bit readout / bit likelihood calculation process, and then selected by the bit likelihood correction process. The calculation is performed in accordance with the values of the first and second candidates for the phase difference. This corrected bit likelihood is
If used for calculating the metric in the Viterbi algorithm, an accurate reproduced signal can be obtained. Therefore, the above problem can be solved.

【0027】[0027]

【実施例】図1は本発明の実施例を示す軟判定ビタビ復
号方法の処理ステップのフローチャート、及び図4はそ
の軟判定ビタビ復号方法を実行するための軟判定ビタビ
復号装置の構成ブロック図である。
FIG. 1 is a flow chart of processing steps of a soft-decision Viterbi decoding method according to an embodiment of the present invention, and FIG. 4 is a block diagram of a soft-decision Viterbi decoding device for executing the soft-decision Viterbi decoding method. is there.

【0028】まず、図4の軟判定ビタビ復号装置につい
て説明する。
First, the soft decision Viterbi decoder shown in FIG. 4 will be described.

【0029】図4は、無線信号送受信装置の受信部を示
している。この受信部は、無線回線におけるマルチパス
フェージング等の影響を受けた無線周波数帯信号(RF
帯信号)aを復調し、ベースバンド信号のビットエラー
を修正して再生信号Cを得るもので、RF帯受信信号a
の位相を検出する復調部20と、軟判定ビタビ復号装置
30とを、備えている。
FIG. 4 shows a receiving section of the radio signal transmitting / receiving apparatus. This receiving unit receives a radio frequency band signal (RF
Band signal) a and demodulates the bit error of the baseband signal to obtain a reproduced signal C.
, And a soft-decision Viterbi decoding device 30.

【0030】なお、無線信号送受信装置に設けられる送
信部の図は省略するが、該送信部では、原信号をたたみ
こみ符号化、及びインタリーブ(interleav
e、交錯)変換し、π/4シフトDQPSK方式で変調
する。一例として、たたみこみ符号化の符号化レート1
/2、拘束長3、生成多項式111、101とする。イ
ンタリーブ変換とは、メモリに入力した信号ビットを、
並べ変えて出力する変換で、連続して発生するビットエ
ラーをランダムエラーに置き換える効果がある。復調部
20の出力側に設けられた軟判定ビタビ復号装置30
は、該復調部20で検出された位相bから軟判定データ
を算出するメモリ内蔵の軟判定データ算出部31を有
し、その出力側にはデインタリーブ用メモリ32が接続
されている。デインタリーブ用メモリ32は、軟判定デ
ータ算出部31で算出された軟判定データを記憶する機
能を有している。
Although a diagram of a transmission unit provided in the radio signal transmission / reception apparatus is omitted, the transmission unit performs convolutional coding of an original signal and interleaving (interleave).
e, crossover) conversion, and modulates with a π / 4 shift DQPSK method. As an example, a coding rate of convolutional coding 1
/ 2, constraint length 3, and generator polynomials 111 and 101. Interleave conversion means that the signal bits input to the memory are
Conversion that rearranges and outputs has the effect of replacing successive bit errors with random errors. Soft-decision Viterbi decoding device 30 provided on the output side of demodulation section 20
Has a soft decision data calculator 31 with a built-in memory for calculating soft decision data from the phase b detected by the demodulator 20, and a deinterleave memory 32 is connected to the output side. The deinterleaving memory 32 has a function of storing the soft decision data calculated by the soft decision data calculation unit 31.

【0031】デインタリーブ用メモリ32と、最適パス
を求める過程で候補となるパスを記憶しておくパスメモ
リ33とには、ビタビアルゴリズム実施部34が接続さ
れている。デインタリーブ用メモリ32に記憶されたデ
ータは送信時に並べ変えられたビット順序をもとに戻し
ながら、ビタビアリゴリズム実施部34に読み出される
ので、該ビタビアルゴリズム実施部34では、読み出さ
れた軟判定データを使用してトレリス図上の最適パスを
求め、再生信号Cを出力する機能を有している。 この
軟判定ビタビ復号装置30は、大規模集積回路(LS
I)等を用いた個別回路、あるいはプロセッサを用いた
プログラム制御等で構成される。
A Viterbi algorithm execution unit 34 is connected to the deinterleave memory 32 and the path memory 33 for storing paths that are candidates in the process of finding the optimum path. The data stored in the deinterleaving memory 32 is read out to the Viterbi algorithm execution unit 34 while restoring the bit order rearranged at the time of transmission, so that the read soft decision It has a function of obtaining an optimal path on the trellis diagram using data and outputting a reproduction signal C. The soft-decision Viterbi decoding device 30 includes a large-scale integrated circuit (LS
It is composed of an individual circuit using I) or the like, or a program control using a processor.

【0032】次に、本実施例の軟判定ビタビ復号方法
を、図1を参照しつつ説明する。
Next, the soft-decision Viterbi decoding method of this embodiment will be described with reference to FIG.

【0033】RF帯受信信号aが入力されると、図4の
復調部20では、ステップS40において、該RF帯受
信信号aの位相bを検出し、その検出した位相bを軟判
定ビタビ復号装置30内の軟判定データ算出部31へ送
る。
When the RF band received signal a is input, the demodulation section 20 shown in FIG. 4 detects the phase b of the RF band received signal a in step S40, and converts the detected phase b into a soft-decision Viterbi decoder. 30 to the soft decision data calculation unit 31.

【0034】軟判定データ算出部31では、ステップS
51〜S59に従い、軟判定データ算出処理S50を行
う。
In the soft decision data calculating section 31, step S
According to 51 to S59, a soft decision data calculation process S50 is performed.

【0035】即ち、位相bが入力されると、ステップS
51で位相選択が行われる。復調部20において検出さ
れる位相bは0〜2πの任意の値をとるので、その位相
信号が奇数番目に入力された場合は、(0、π/2、
π、3π/2)の4位相の内の1つを選択し、偶数番目
に入力された場合は、(π/4、3π/4、5π/4、
7π/4)の4位相の内の1を選択する。t番目に入力
された位相の選択値irad(1,t)は、数1に示す
ように、検出された位相ziradと候補となる位相k
π/4の差の絶対値θ(k)が最小となる位相とする。
That is, when the phase b is input, step S
At 51, phase selection is performed. Since the phase b detected by the demodulation unit 20 has an arbitrary value of 0 to 2π, when the phase signal is inputted in an odd number, (0, π / 2,
One of the four phases (π, 3π / 2) is selected, and when an even number is input, (π / 4, 3π / 4, 5π / 4,
7π / 4) is selected. As shown in Expression 1, the selected value irad (1, t) of the t-th input phase is the detected phase zirad and the candidate phase k
The phase at which the absolute value θ (k) of the difference of π / 4 is minimized.

【0036】[0036]

【数1】(Equation 1)

【0037】irad(1,t)=kπ/4|θ(k)
が最小になるk 但し、 θ(k)=|zirad−kπ/4| k=0,2,4,6 t=2n+1 k=1,3,5,7 t=2n この数1を満足するkに対し、θ(k)は、0≦θ
(k)≦(π/差動型PSK方式で送信する固有の位相
の数)を満たす。π/4シフトDQPSK方式で送信す
る固有の位相の数は4である。
Irad (1, t) = kπ / 4 | θ (k)
Where k (θ) = | zirad−kπ / 4 | k = 0,2,4,6 t = 2n + 1 k = 1,3,5,7 t = 2n k that satisfies the expression 1 On the other hand, θ (k) is 0 ≦ θ
(K) ≦ (π / the number of unique phases transmitted by the differential PSK method). The number of unique phases transmitted in the π / 4 shift DQPSK scheme is four.

【0038】また、数2に示すように、選択値の第2候
補として、検出された位相ziradと候補となる位相
kπ/4の差の絶対値が2番目に小さい位相をirad
(2,t)とする。
As shown in Equation 2, as the second candidate of the selected value, the phase having the second smallest absolute value of the difference between the detected phase zirad and the candidate phase kπ / 4 is irad.
(2, t).

【0039】[0039]

【数2】(Equation 2)

【0040】irad(2,t)=kπ/4|θ(k
)が2番目に小さくなるK 但し、 θ(k)=|zirad−kπ/4| k=0,2,4,6 t=2n+1 k=1,3,5,7 t=2n この数2を満足するkaに対し、θ(k)は(π/差
動型PSK方式で送信する固有の位相の数)≦θ
(k)≦(2π/差動型PSK方式で送信する固有の
位相の数)を満たす。
Irad (2, t) = k a π / 4 | θ (k
a) small K a where are the second, θ (k a) = | zirad-k a π / 4 | k a = 0,2,4,6 t = 2n + 1 k a = 1,3,5,7 t = 2n to ka which satisfies the number 2, θ (k a) is (number of unique phase of sending by [pi / differential PSK method) ≦ theta
(K a ) ≦ (2π / the number of unique phases transmitted by the differential PSK method).

【0041】これらの検出位相zirad、選択される
位相irad(1,t)、irad(2,t)、位相ず
れの絶対値θ(k)、θ(k)の関係を図5に示す。
図5はt=2n+1の場合で、検出位相ziradの値
から、irad(1,t)=0、irad(2,t)=
π/2となる。なお、検出位相が同じ値で、t=2nの
場合は、irad(1,t)=π/4、irad(2,
t)=7π/4となる。次に、図1のステップS52で
は、ステップS51で選択した位相をとる確からしさ
(尤度)を算出する。尤度は選択された位相kπ/4と
検出位相ziradの位相ずれθ(k)の関数とし、次
の数3、数4のように表す。第1候補irad(1,
t)をとる尤度をprad(1,t)とし、第2候補i
rad(2,t)をとる尤度をprad(2,t)とす
る。尤度は0〜1で考えた。
FIG. 5 shows the relationship among the detected phase zirad, the selected phases irad (1, t), irad (2, t), and the absolute values θ (k) and θ (k a ) of the phase shift.
FIG. 5 shows a case where t = 2n + 1. From the value of the detected phase zirad, irad (1, t) = 0 and irad (2, t) =
π / 2. When the detected phases are the same and t = 2n, irad (1, t) = π / 4, irad (2,
t) = 7π / 4. Next, in step S52 of FIG. 1, the probability (likelihood) of taking the phase selected in step S51 is calculated. The likelihood is a function of the phase shift θ (k) between the selected phase kπ / 4 and the detected phase zirad, and is expressed as in the following Expressions 3 and 4. The first candidate irad (1,
t) is taken as prad (1, t), and the second candidate i
Let rad (2, t) be the likelihood of taking rad (2, t). The likelihood was considered from 0 to 1.

【0042】[0042]

【数3】(Equation 3)

【0043】 prad(1,t)=(cos2θ(k)+1)/2Prad (1, t) = (cos 2θ (k) +1) / 2

【0044】[0044]

【数4】(Equation 4)

【0045】 prad(2,t)=1−prad(1,t) ステップS53では、S51で選択された位相と、1つ
前に選択された位相の位相差を算出する。1つ前に選択
された位相とその尤度は、軟判定データ算出部31内の
メモリに、第2候補まで保存されている。選択された位
相がそれぞれ第2候補まであるので、位相差の取り方は
4通りある。そこで、次の数5により、4通りの位相差
を計算する。
Prad (2, t) = 1−prad (1, t) In step S53, the phase difference between the phase selected in S51 and the phase selected immediately before is calculated. The previously selected phase and its likelihood are stored in the memory of the soft decision data calculation unit 31 up to the second candidate. Since each of the selected phases is up to the second candidate, there are four ways of obtaining the phase difference. Therefore, four phase differences are calculated by the following equation (5).

【0046】[0046]

【数5】(Equation 5)

【0047】 idif(a)=irad(1,t)−irad(1,t−1) idif(b)=irad(1,t)−irad(2,t−1) idif(c)=irad(2,t)−irad(1,t−1) idif(d)=irad(2,t)−irad(2,t−1) 但し、数5を計算すると、4通りの位相の内の2つは必
ず一致するので、実際の位相差は3通りしかない。これ
は、ある時点で選択される位相の第1候補と第2候補の
位相差の絶対値が、常にπ/2だからである。
Idif (a) = irad (1, t) −irad (1, t−1) idif (b) = irad (1, t) −irad (2, t−1) idif (c) = irad ( (2, t) -irad (1, t-1) idif (d) = irad (2, t) -irad (2, t-1) However, when Equation 5 is calculated, two of the four phases are obtained. Always match, there are only three actual phase differences. This is because the absolute value of the phase difference between the first candidate and the second candidate selected at a certain point in time is always π / 2.

【0048】ステップS53で求めた位相差の尤度をス
テップS54で算出する。位相差尤度は次の数6のよう
に、連続する時点の位相尤度の内、低い方の尤度とす
る。
The likelihood of the phase difference obtained in step S53 is calculated in step S54. The phase difference likelihood is the lower likelihood of the phase likelihood at successive points in time, as shown in the following Expression 6.

【0049】[0049]

【数6】(Equation 6)

【0050】 pdif(a)=min(prad(1,t),pra
d(1,t−1)) pdif(b)=min(prad(1,t),pra
d(2,t−1)) pdif(c)=min(prad(2,t),pra
d(1,t−1)) pdif(d)=min(prad(2,t),pra
d(2,t−1)) idif(a)〜idif(d)のうち2つは一致する
ので、位相差idif( )が一致する場合は、位相差
尤度pdiff( )の大きい方をその位相差の尤度と
する。ステップS55では、3つに絞られた位相差id
if( )の内、位相差尤度pdif( )の大きい方
から、2つを選択し、これをidif(1)、idif
(2)とし、この時の位相差尤度をpdif(1)、p
dif(2)とする。
Pdif (a) = min ( prad (1, t) , pr
d (1, t-1)) pdif (b) = min ( prad (1, t) , pr
d (2, t-1)) pdif (c) = min ( prad (2, t) , pr
d (1, t-1)) pdif (d) = min ( prad (2, t) , pr
d (2, t-1)) Since two of idif (a) to idif (d) match, if the phase difference idif () matches, the larger of the phase difference likelihood pdiff () This is the likelihood of the phase difference. In step S55, the phase difference id reduced to three
Of the if (), two are selected from the larger of the phase difference likelihood pdif (), and the two are selected as idif (1),
(2), and the phase difference likelihood at this time is pdif (1), p
dif (2).

【0051】ステップS56では、こうして得られた位
相差に対応するビット列を、軟判定データ算出部31内
のメモリから読み出す。位相差π/4の時(0、0)、
3π/4の時(0、1)、5π/4の時(1、1)、7
π/4の時(1、0)が対応する。idif(1)に対
応するビットを順にib1(1)、ib2(1)とし、
idif(2)に対応するビットを順に、ib1
(2)、ib2(2)とする。ib1(1)、ib1
(2)、ib2(1)、ib2(2)は、0あるいは1
をとる。
In step S56, a bit string corresponding to the phase difference thus obtained is read from the memory in the soft decision data calculation unit 31. When the phase difference is π / 4 (0, 0),
3π / 4 (0, 1), 5π / 4 (1, 1), 7
The time (1, 0) of π / 4 corresponds. Bits corresponding to idif (1) are referred to as ib1 (1) and ib2 (1), respectively.
Bits corresponding to idif (2) are sequentially set as ib1
(2) and ib2 (2). ib1 (1), ib1
(2), ib2 (1) and ib2 (2) are 0 or 1
Take.

【0052】 idif(1)−−>(ib1(1)、ib2(1)) idif(2)−−>(ib1(2)、ib2(2)) ステップS57で、ビット尤度を算出する。ビット尤度
pb1(1)は次の数7、数8により算出する。ib1
(1)=0の場合は数7により、ib1(1)=1の場
合は数8により算出する。pb2(1)も同様である。
ビット尤度は−1〜1で考えた。
Idif (1)-> (ib1 (1), ib2 (1)) idif (2)-> (ib1 (2), ib2 (2)) In step S57, the bit likelihood is calculated. The bit likelihood pb1 (1) is calculated by the following equations (7) and (8). ib1
When (1) = 0, it is calculated by Expression 7, and when ib1 (1) = 1, it is calculated by Expression 8. The same applies to pb2 (1).
The bit likelihood was considered to be -1 to 1.

【0053】[0053]

【数7】(Equation 7)

【0054】pb1(1)=1−2pdif(1)
ib1(1)=0
Pb1 (1) = 1-2pdif (1)
ib1 (1) = 0

【0055】[0055]

【数8】(Equation 8)

【0056】pb1(1)=2pdif(1)−1
ib1(1)=1 ここで、idif(1)に対応するビット列(ib1
(1)、ib2(1))と、idif(2)に対応する
ビット列(ib1(2)、ib2(2))は、idif
(1)とidif(2)の位相差の絶対値が常にπ/2
なので、次の数9が成立する。
Pb1 (1) = 2pdif (1) -1
ib1 (1) = 1 Here, the bit string (ib1 (1) corresponding to idif (1)
(1), ib2 (1)) and a bit string (ib1 (2), ib2 (2)) corresponding to idif (2) are idif.
The absolute value of the phase difference between (1) and idif (2) is always π / 2
Therefore, the following equation 9 holds.

【0057】[0057]

【数9】(Equation 9)

【0058】 ib1(1)=ib1(2)、 ib2(1)≠ib2(2) 又は ib1(1)≠ib1(2)、 ib2(1)=ib2(2) これは、位相差に対するビット列の割り当てがグレイ符
号化により決定されているので、ある位相差に割り当て
られるビット列とπ/2ずれた位相のビット列とは、ど
ちらか一方のビットが必ず一致するということである。
Ib1 (1) = ib1 (2), ib2 (1) ≠ ib2 (2) or ib1 (1) ≠ ib1 (2), ib2 (1) = ib2 (2) Since the assignment is determined by Gray encoding, a bit string assigned to a certain phase difference and a bit string shifted in phase by π / 2 means that one of the bits always matches.

【0059】数9の性質を利用し、図1のステップS5
8では、次の数10により、ステップS57で算出した
ビット尤度の補正を行う。
Using the property of equation 9, step S5 in FIG.
In step 8, the bit likelihood calculated in step S57 is corrected according to the following equation (10).

【0060】[0060]

【数10】(Equation 10)

【0061】 以上の処理により得られたpb1(1),pb2
(1)をビット尤度とし、ビット値が0、あるいは1で
ある可能性を示す。pb1(1)は−1から1の間の任
意の値を取り、pb1(1)が1に近いとき、1である
可能性が高く、pb1(1)が−1に近いとき、0であ
る可能性が高い。pb2(1)も同様である。軟判定デ
ータ算出処理が終ると、ステップS59で、軟判定デー
タを図4のビダビアルゴリズム実施部34へ出力する。
[0061] Pb1 (1), pb2 obtained by the above processing
Let (1) be the bit likelihood, indicating that the bit value may be 0 or 1. pb1 (1) takes an arbitrary value between -1 and 1, and is likely to be 1 when pb1 (1) is close to 1, and is 0 when pb1 (1) is close to -1. Probability is high. The same applies to pb2 (1). When the soft decision data calculation process is completed, the soft decision data is output to the Vidabi algorithm execution unit 34 in FIG. 4 in step S59.

【0062】ビダビアルゴリズム実施部34では、ステ
ップS60において、パスメモリ33の内容を参照し、
入力された軟判定データを使用してトレリス図上の最適
パスを求め、再生信号cを出力する。
In step S60, the Viterbi algorithm execution unit 34 refers to the contents of the path memory 33,
An optimal path on the trellis diagram is obtained using the input soft decision data, and a reproduced signal c is output.

【0063】本実施例の軟判定ビタビ復号方法によるビ
ットエラー特性のシミュレーション結果を図6に示す。
横軸は1ビットあたりの平均信号エルネギーEbと雑音
電力密度Noの比Eb/No、縦軸はビットエラーレー
トである。図中の曲線は、△がたたみこみ符号化をしな
かった場合、□が従来のたたみこみ符号を硬判定ビタビ
復号した場合、○が本実施例の軟判定ビタビ復号した場
合である。
FIG. 6 shows a simulation result of the bit error characteristic by the soft decision Viterbi decoding method of this embodiment.
The horizontal axis represents the ratio Eb / No between the average signal energy Eb per bit and the noise power density No, and the vertical axis represents the bit error rate. The curve in the figure indicates the case where △ did not perform the convolutional coding, the case where □ performed the hard decision Viterbi decoding of the conventional convolutional code, and the case of ○ the case where the soft decision Viterbi decoding of the present embodiment was performed.

【0064】図6のシミュレーション条件について説明
する。1スロットあたり17ビットの原信号をクラス1
(89ビット)とクラス2(82ビット)に分け、クラ
ス1の信号のみ、たたみこみ符号化する。たたみこみ符
号化の符号化レート1/2、拘束長6、生成多項式11
0101、101111とする。たたみこみ符号化後、
クラス1の信号(178ビット)とクラス2の信号(8
2ビット)を13×10の配列により、インタリーブ変
換し、π/4シフトDQPSK方式で変調後、位相情報
に誤りをランダムにあたえる。受信側では、位相情報を
ビット情報(軟判定の場合はビット尤度)に変換後、デ
インタリーブ変換し、クラス1のみビタビ復号する。前
記処理を200スロット分、実行し、クラス1とクラス
2のそれぞれについて、ビットエラーレートを計算す
る。
The simulation conditions of FIG. 6 will be described. Class 1 for 17-bit original signal per slot
(89 bits) and class 2 (82 bits), and only the signal of class 1 is subjected to convolutional coding. Coding rate of convolutional coding 1/2, constraint length 6, generator polynomial 11
0101 and 101111. After convolutional encoding,
Class 1 signal (178 bits) and class 2 signal (8 bits)
(2 bits) are interleaved in a 13 × 10 array, and modulated by the π / 4 shift DQPSK method, and then an error is randomly given to phase information. On the receiving side, the phase information is converted into bit information (bit likelihood in the case of soft decision), then deinterleaved, and Viterbi decoding is performed only for class 1. The above process is executed for 200 slots, and the bit error rate is calculated for each of class 1 and class 2.

【0065】この図6から明らかなように、本実施例で
は、同じEb/Noで送信する場合、従来の硬判定ビタ
ビ復号と比較し、ビットエラーレートが小さくなる。逆
に言えば、同じビットエラーレートにしたいとき、送信
電力が少なくて済む。
As is apparent from FIG. 6, in the present embodiment, when transmitting at the same Eb / No, the bit error rate is smaller than that of the conventional hard decision Viterbi decoding. Conversely, when the same bit error rate is desired, the transmission power can be reduced.

【0066】なお、本発明は図示の実施例に限定され
ず、種々の変形が可能である。その変形例としては、例
えば次のようなものがある。
The present invention is not limited to the illustrated embodiment, and various modifications are possible. For example, there are the following modifications.

【0067】(1)図1のステップ52において、位相
尤度の計算式は、数3、数4に限らず、θ(k)の大き
さに対し単調減少し、かつ、θ(k)が0の場合は尤度
の最大値をとり、θ(k)が(2π/差動型PSK方式
で送信する固有の位相の数)の場合は尤度の最小値をと
る関数であれば良い。上記実施例では、尤度を0〜1で
考えたが、場合により、0〜100、あるいは−1〜1
としても良い。
(1) In step 52 in FIG. 1, the equation for calculating the phase likelihood is not limited to the equations (3) and (4), but monotonically decreases with respect to the magnitude of θ (k), and θ (k) is If the value is 0, the maximum value of the likelihood is obtained, and if θ (k) is (2π / the number of unique phases transmitted by the differential PSK method), a function that takes the minimum value of the likelihood may be used. In the above embodiment, the likelihood is considered to be 0 to 1, but depending on the case, it is 0 to 100 or −1 to 1
It is good.

【0068】(2)図1のステップS59において、ス
テップS58で求めたビット尤度をそのまま軟判定デー
タとしても良いが、ステップS58のビット尤度は実数
なので、適当な量子化を行って、この値を軟判定データ
としても良い。また、このビット尤度は、ビタビアルゴ
リズムのメトリック演算法として、積和演算を行う場合
は、そのまま使用でき、差分演算等の別の方法でメトリ
ックを計算する場合も、多少の変更で転用することが可
能である。
(2) In step S59 of FIG. 1, the bit likelihood obtained in step S58 may be used directly as soft decision data. However, since the bit likelihood in step S58 is a real number, appropriate quantization is performed. The value may be used as soft decision data. In addition, this bit likelihood can be used as it is when performing a product-sum operation as a metric operation method of the Viterbi algorithm, and when calculating the metric by another method such as a difference operation, the bit likelihood should be diverted with a slight change. Is possible.

【0069】(3)図1の軟判定データ算出処理S50
は、ブロック(Block)符号の軟判定復号方法にも
使用できる。ブロック符号の軟判定復号の場合も、軟判
定ビタビ復号の場合と同じ理由で、ビット尤度による計
算の方がビットエラー訂正能力が向上する。また、ブロ
ック符号の復号とビタビ復号の併用も可能である。
(3) Soft decision data calculation processing S50 in FIG.
Can also be used for a soft decision decoding method of a block code. Also in the case of soft-decision decoding of a block code, the calculation based on bit likelihood improves the bit error correction capability for the same reason as in the case of soft-decision Viterbi decoding. It is also possible to use both block code decoding and Viterbi decoding.

【0070】(4)図1のビダビ復号は、種々のダイバ
ーシチ受信との併用も可能である。判定帰還型の等化と
の組み合わせも可能である。ブロック符号、インタリー
ブの他、ARQ(AUTOMATIC REPEAT
REQUEST)型の符号誤り制御(誤り検出時、情報
を再送する方式)との併用も可能である。
(4) The Viterbi decoding of FIG. 1 can be used in combination with various diversity receptions. A combination with the decision feedback type equalization is also possible. In addition to block codes and interleaving, ARQ (AUTOMATIC REPEAT)
REQUEST) type code error control (a method of retransmitting information when an error is detected) is also possible.

【0071】[0071]

【発明の効果】以上詳細に説明したように、本発明によ
れば、差動型PSK変調方式において、たたみこみ符号
を送信する場合、受信された搬送波の位相検出からビッ
ト列を求める過程で、そのビット列をとる尤度を算出
し、軟判定ビタビ復号するようにしたので、従来の硬判
定ビタビ復号と比較し、原信号のビットエラーレートを
低くでき、高精度な復号が行える。
As described above in detail, according to the present invention, when a convolutional code is transmitted in a differential PSK modulation method, a bit sequence is obtained in a process of obtaining a bit sequence from phase detection of a received carrier. Is calculated and soft-decision Viterbi decoding is performed, so that the bit error rate of the original signal can be reduced and high-precision decoding can be performed as compared with conventional hard-decision Viterbi decoding.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す軟判定ビタビ復号方法の
フローチャートである。
FIG. 1 is a flowchart of a soft-decision Viterbi decoding method according to an embodiment of the present invention.

【図2】たたみこみ符号化の説明図である。FIG. 2 is an explanatory diagram of convolutional coding.

【図3】トレリス図形を示す図である。FIG. 3 is a diagram showing a trellis figure.

【図4】本発明の実施例を示す軟判定ビタビ復号装置の
構成ブロック図である。
FIG. 4 is a block diagram illustrating a configuration of a soft-decision Viterbi decoding apparatus according to an embodiment of the present invention.

【図5】検出位相と選択される位相の関係図である。FIG. 5 is a relationship diagram between a detected phase and a selected phase.

【図6】図1のビットエラー特性図である。FIG. 6 is a bit error characteristic diagram of FIG. 1;

【符号の説明】[Explanation of symbols]

30 軟判定ビタビ復号装置 31 軟判定データ算出部 32 デインタリーブ用メモリ 33 パスメモリ 34 ビタビアルゴリズム実施部 S50 軟判定データ算出処理 S51 位相選択 S52 位相尤度演算 S53 位相差演算 S54 位相差尤度演算 S55 位相差選択 S56 対応ビット読み出し S57 ビット尤度演算 S58 ビット尤度補正 S59 判定データ出力 S60 ビタビアルゴリズム実施 Reference Signs List 30 soft decision Viterbi decoding device 31 soft decision data calculation unit 32 memory for deinterleaving 33 path memory 34 Viterbi algorithm execution unit S50 soft decision data calculation process S51 phase selection S52 phase likelihood calculation S53 phase difference calculation S54 phase difference likelihood calculation S55 Phase difference selection S56 Read corresponding bit S57 Bit likelihood calculation S58 Bit likelihood correction S59 Judgment data output S60 Viterbi algorithm implementation

フロントページの続き (56)参考文献 特開 昭52−106212(JP,A) 特開 平3−502029(JP,A) 阿部雅美、椎野玄博、正司保夫、”差 動形PSK変調方式における軟判定復号 法”、電気学会論文誌C、1991年、VO L.111、NO.11、P.563−568Continuation of the front page (56) References JP-A-52-106212 (JP, A) JP-A-3-502029 (JP, A) Masami Abe, Genhiro Shiino, Yasuo Shoji, “Softness in differential PSK modulation method” Judgment Decoding Method ", IEICE Transactions C, 1991, Vol. 111, NO. 11, p. 563-568

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 搬送波の時間的に連続して伝送される位
相の差に対し、グレイ符号化に基づいて、ビット列を割
り当てる差動型位相シフトキーイング方式により、たた
みこみ符号を変調する場合、受信側で検出された搬送波
の検出位相を、前記差動型位相シフトキーイング方式で
送信する固有の位相と比較し、位相ずれの絶対値が小さ
い該固有の位相を2つ選択する位相選択処理と、前記位
相ずれの大きさに対し単調減少し、かつ位相ずれの絶対
値が0のときは尤度の最大値をとり、位相ずれの絶対値
が(2π/前記差動型位相シフトキーイング方式で送信
する固有の位相の数)のときは尤度の最小値をとる関数
により、位相尤度をそれぞれ演算する位相尤度演算処理
と、前記位相尤度演算処理結果に基づき、時間的に連続
して選択されたそれぞれ2つの位相の組み合わせによ
り、4通りの位相を算出する位相差演算処理と、前記各
位相差の位相差尤度を、その位相差を計算するのに使用
した位相の尤度の小さい方として算出する位相差尤度演
算処理と、前記位相差尤度が最大の第1の位相差と、該
第1の位相差と異なる位相差の中で位相差尤度が最大の
第2の位相差とを選択する位相差選択処理と、前記第1
の位相差に対応するビット列の複数のビットを読み出
し、その各ビットの尤度を前記第1の位相差の尤度と等
しいものとしてビット尤度を算出する対応ビット読み出
し・ビット尤度演算処理と、前記第1の位相差に対応す
るビット列のビットの内、前記第2の位相差に対応する
ビット列のビットと等しいビットの尤度を最大値とする
ビット尤度の補正を行うビット尤度補正処理とを実行
し、前記ビット尤度補正処理結果を、ビタビアルゴリズ
ムにおけるメトリックの演算に使用することを特徴とす
る軟判定ビタビ復号方法。
When a convolutional code is modulated by a differential phase shift keying method for allocating a bit string based on Gray coding to a phase difference of a carrier wave transmitted continuously in time, a receiving side is used. Comparing the detected phase of the carrier detected in the phase with the unique phase transmitted by the differential phase shift keying method, and selecting two of the unique phases having a small absolute value of the phase shift; and When the magnitude of the phase shift monotonically decreases and the absolute value of the phase shift is 0, the maximum value of the likelihood is obtained, and the absolute value of the phase shift is (2π / the differential type phase shift keying system). (The number of unique phases), the phase likelihood calculation processing for calculating the phase likelihood by using the function that takes the minimum value of the likelihood, and the temporally continuous selection based on the result of the phase likelihood calculation processing. Done it A phase difference calculation process of calculating four types of phases by combining the two phases, and calculating a phase difference likelihood of each of the phase differences as a smaller one of the likelihood of the phase used to calculate the phase difference. Phase difference likelihood calculation processing, the first phase difference having the largest phase difference likelihood, and the second phase difference having the largest phase difference likelihood among the phase differences different from the first phase difference. Phase difference selection processing for selecting
A corresponding bit readout / bit likelihood calculation process of reading out a plurality of bits of a bit string corresponding to the phase difference, calculating the likelihood of each bit as the likelihood of the first phase difference, and calculating the bit likelihood. A bit likelihood correction for correcting a bit likelihood that maximizes a likelihood of a bit equal to a bit of a bit string corresponding to the second phase difference among bits of a bit string corresponding to the first phase difference; And using the result of the bit likelihood correction process for calculating a metric in a Viterbi algorithm.
JP40388890A 1990-12-19 1990-12-19 Soft-decision Viterbi decoding method Expired - Fee Related JP2710696B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40388890A JP2710696B2 (en) 1990-12-19 1990-12-19 Soft-decision Viterbi decoding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40388890A JP2710696B2 (en) 1990-12-19 1990-12-19 Soft-decision Viterbi decoding method

Publications (2)

Publication Number Publication Date
JPH04219028A JPH04219028A (en) 1992-08-10
JP2710696B2 true JP2710696B2 (en) 1998-02-10

Family

ID=18513614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40388890A Expired - Fee Related JP2710696B2 (en) 1990-12-19 1990-12-19 Soft-decision Viterbi decoding method

Country Status (1)

Country Link
JP (1) JP2710696B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3776283B2 (en) 2000-03-17 2006-05-17 三菱電機株式会社 Demodulator, receiver, and communication system
JP2003273751A (en) * 2002-03-12 2003-09-26 Matsushita Electric Ind Co Ltd Bit likelihood calculation method and demodulator
US7860191B2 (en) * 2007-09-07 2010-12-28 Qualcomm Incorporated Optimal two-layer coherent demodulation for D-PSK (Differential Phase Shift Keying)
JP5444038B2 (en) * 2010-02-23 2014-03-19 株式会社東芝 Receiver

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
阿部雅美、椎野玄博、正司保夫、"差動形PSK変調方式における軟判定復号法"、電気学会論文誌C、1991年、VOL.111、NO.11、P.563−568

Also Published As

Publication number Publication date
JPH04219028A (en) 1992-08-10

Similar Documents

Publication Publication Date Title
JP2864988B2 (en) Soft decision signal output type receiver
EP0728393B1 (en) Simultaneous demodulation and decoding of a digitally modulated radio signal
CN100355201C (en) Reduced soft output information packet selection
JP3998723B2 (en) Soft decision output for decoding convolutionally encoded codewords
KR100491910B1 (en) Method and apparatus for detecting communication signals having unequal error protection
US5181209A (en) Method for generalizing the viterbi algorithm and devices for executing the method
CA2266108C (en) Iterative demapping
USRE38010E1 (en) Trellis encoder and decoder based upon punctured rate ½ convolutional codes
JP3592357B2 (en) Receiver for digital signals transmitted in coded differential modulation mode
US20020131515A1 (en) Soft-decision metric generation for higher order modulation
EP1119109A1 (en) Bandwidth-efficient concatenated trellis-coded modulation decoder and decoding method thereof
US6536010B1 (en) Digital transmission system and method
JP2710696B2 (en) Soft-decision Viterbi decoding method
JP3237864B2 (en) Soft-decision Viterbi decoding method
US20030018941A1 (en) Method and apparatus for demodulation
JP2008502246A (en) Compensation system for turbo decoder phase shift
JP3979789B2 (en) Digital signal receiver
JP2000315957A (en) Decoder
US8422600B2 (en) Apparatus and method for estimating phase error based on variable step size
WO2002052729A2 (en) Decoder, system and method for decoding turbo block codes
JP2002314436A (en) Soft decision decoder and soft decision decoding method
US20060251192A1 (en) Method and system for redundancy-based decoding in 8-PSK GSM systems
JP3237866B2 (en) Soft decision decoding method
JP4188769B2 (en) Transmission method and apparatus, reception method and apparatus, and communication system using them
JP3827588B2 (en) Soft decision decoding apparatus and wireless communication apparatus

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971014

LAPS Cancellation because of no payment of annual fees