JP2704120B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2704120B2
JP2704120B2 JP6225442A JP22544294A JP2704120B2 JP 2704120 B2 JP2704120 B2 JP 2704120B2 JP 6225442 A JP6225442 A JP 6225442A JP 22544294 A JP22544294 A JP 22544294A JP 2704120 B2 JP2704120 B2 JP 2704120B2
Authority
JP
Japan
Prior art keywords
film
aluminum
semiconductor device
melting point
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6225442A
Other languages
Japanese (ja)
Other versions
JPH0897280A (en
Inventor
和己 菅井
明子 小林
忠明 八子
秀公 門倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Sumitomo Chemical Co Ltd
Original Assignee
NEC Corp
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Sumitomo Chemical Co Ltd filed Critical NEC Corp
Priority to JP6225442A priority Critical patent/JP2704120B2/en
Publication of JPH0897280A publication Critical patent/JPH0897280A/en
Application granted granted Critical
Publication of JP2704120B2 publication Critical patent/JP2704120B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にアルミニウム(Al)を使用した配線形成の
工程における微細なビアホールや溝へのアルミニウムの
埋め込みに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to embedding aluminum in fine via holes and grooves in a wiring forming process using aluminum (Al).

【0002】[0002]

【従来の技術】従来、半導体装置の製造方法において
は、絶縁膜上のビアホールに高融点金属や高融点金属化
合物をスパッタ法で堆積し、堆積した高融点金属や高融
点金属化合物の上に配線膜であるアルミニウムをスパッ
タ法で堆積している。
2. Description of the Related Art Conventionally, in a method of manufacturing a semiconductor device, a high melting point metal or a high melting point metal compound is deposited in a via hole on an insulating film by a sputtering method, and a wiring is formed on the deposited high melting point metal or high melting point metal compound. Aluminum, which is a film, is deposited by a sputtering method.

【0003】しかしながら、LSI(大規模集積回路)
の高集積化が進むにつれてビアホールや溝の高アスペク
ト比化が進み、スパッタ法ではビアホールや溝にアルミ
ニウムを埋め込めなくなり、ビアホールや溝に対してC
VD(Chemical Vapor Deposit
ion:気相化学成長)法によるアルミニウムの埋め込
みが試みられている。ここで、アスペクト比とは集積回
路基板の厚さとビアホールや溝の径との比を示してい
る。
However, LSI (Large Scale Integrated Circuit)
As the integration of silicon increases, the aspect ratio of via holes and trenches increases, and aluminum cannot be embedded in via holes and trenches by sputtering.
VD (Chemical Vapor Deposit)
Attempts have been made to embed aluminum by the ion (vapor phase chemical growth) method. Here, the aspect ratio indicates the ratio of the thickness of the integrated circuit board to the diameter of the via hole or groove.

【0004】「Deep Submicron Com
tact Hole Filling by Al C
VD at Low Temperature」(K.
Sugai,et al.,Electrochemi
cal Society,Extended Abst
racts,Volume 93−1,P.482,4
83)には、コリメータスパッタ法で高融点金属化合物
である下地密着層TiNを堆積し、その上にアルミニウ
ムをCVD法で堆積する方法が記載されている。
[0004] "Deep Submicron Com
tact Hole Filling by Al C
VD at Low Temperature "(K.M.
Sugai, et al. , Electrochemi
cal Society, Extended Abst
tracts, Volume 93-1; 482,4
83) describes a method in which a base adhesion layer TiN, which is a high melting point metal compound, is deposited by a collimator sputtering method, and aluminum is deposited thereon by a CVD method.

【0005】この方法では実験によって、直径0.3μ
m、アスペクト比2.7のビアホールへのアルミニウム
の埋め込みが確認されている。尚、コリメータスパッタ
法とはターゲットと基板との間にメッシュを配置し、運
動方向が基板面に対し主に垂直方向である材料粒子を基
板に堆積させる方法である。
[0005] In this method, 0.3 μm in diameter is determined by experiments.
It has been confirmed that aluminum is buried in a via hole having an m and aspect ratio of 2.7. Note that the collimator sputtering method is a method in which a mesh is arranged between a target and a substrate, and material particles whose movement direction is mainly perpendicular to the substrate surface are deposited on the substrate.

【0006】また、特開平5−93273号公報には、
有機チタンガス雰囲気にSiO2 基板を曝した後にCV
D法でアルミニウムを成膜することで、表面形状が平滑
なアルミニウム膜が得られることが開示されている。
[0006] Japanese Patent Application Laid-Open No. 5-93273 discloses that
CV after exposing SiO 2 substrate to organic titanium gas atmosphere
It is disclosed that an aluminum film having a smooth surface shape can be obtained by forming an aluminum film by Method D.

【0007】[0007]

【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、コリメータスパッタ法とアルミニ
ウムのCVD法とによってアルミニウムを堆積している
が、コリメータスパッタ法では直径0.25μm、アス
ペクト比3.3以上の微細なビアホールへのアルミニウ
ムの埋め込みを行う場合、実験結果からアルミニウムの
埋め込みがビアホール内部までできないことが確認され
ている。
In the above-mentioned conventional method for manufacturing a semiconductor device, aluminum is deposited by a collimator sputtering method and an aluminum CVD method. However, in the collimator sputtering method, the diameter is 0.25 μm and the aspect ratio is 3 In the case of embedding aluminum into fine via holes of 0.3 or more, it has been confirmed from experimental results that aluminum cannot be embedded inside the via holes.

【0008】そのため、上記の方法では高アスペクト比
のビアホールを持つ配線において断線が生じるため、半
導体装置の歩留まりが低下し、生産性が低下するという
問題がある。
[0008] Therefore, in the above-mentioned method, since a disconnection occurs in a wiring having a via hole with a high aspect ratio, there is a problem that the yield of the semiconductor device is reduced and the productivity is reduced.

【0009】また、有機チタンガス雰囲気に酸化シリコ
ン(SiO2 )基板を曝した後にCVD法でアルミニウ
ムを成膜する場合、直径0.3μm以下の微細なビアホ
ールにアルミニウムを形成することができるものの、そ
のとき堆積されるのが純Alであるため、配線のエレク
トロマイグレーション(electromigrati
on)耐性が低く、半導体装置の信頼性が著しく低くな
る。
In the case where aluminum is formed by a CVD method after exposing a silicon oxide (SiO 2 ) substrate to an organic titanium gas atmosphere, aluminum can be formed in a fine via hole having a diameter of 0.3 μm or less. Since pure Al is deposited at that time, electromigration of wiring is performed.
on) The durability is low, and the reliability of the semiconductor device is significantly reduced.

【0010】そこで、本発明の目的は上記の問題点を解
消し、微細なビアホールをアルミニウムで埋め込むこと
ができ、半導体装置の信頼性を向上させることができる
半導体装置の製造方法を提供することにある。
It is an object of the present invention to provide a method of manufacturing a semiconductor device which can solve the above-mentioned problems, fill a fine via hole with aluminum, and improve the reliability of the semiconductor device. is there.

【0011】[0011]

【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基板上の導電層に絶縁膜を堆積す
る工程と、前記絶縁膜上に高融点金属膜を堆積する工程
と、前記絶縁膜及び前記高融点金属膜に前記導電層との
接続用の貫通孔を形成する工程と、前記貫通孔が形成さ
れた前記半導体基板をハロゲンを含まないチタン化合物
ガス雰囲気に曝して前記絶縁膜及び前記高融点金属膜の
露出面に夫々前記チタン化合物ガスを吸着する工程と、
前記半導体基板において前記チタン化合物ガスが吸着さ
れた部分に気相化学成長法でアルミ薄膜を形成する工程
とを含んでいる。
According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: depositing an insulating film on a conductive layer on a semiconductor substrate; depositing a refractory metal film on the insulating film; forming a through hole for connection to the conductive layer on the insulating film and the refractory metal film, the insulation and曝the semiconductor substrate on which the through holes are formed in the titanium compound gas atmosphere containing no halogen Film and the refractory metal film
A step of adsorbing the titanium compound gas on each of the exposed surfaces ,
The titanium compound gas is adsorbed on the semiconductor substrate.
Forming an aluminum thin film on the separated portion by a chemical vapor deposition method.

【0012】[0012]

【作用】Al−CVDでは成長初期に多くの小さな島が
形成され、次第にそれらが融合して膜となる。しかも、
連続膜となったときの最小の膜厚が、それを埋め込むこ
とができるビアホールの最小半径となることが分かって
いる。
In the Al-CVD method, many small islands are formed in the early stage of growth, and they gradually fuse to form a film. Moreover,
It has been found that the minimum thickness of the continuous film becomes the minimum radius of the via hole in which the film can be embedded.

【0013】CVDは原料の基板表面での化学反応を利
用しているので、基板の表面状態によって形成される島
の密度や大きさが異なり、その結果として埋め込める限
界が基板の表面状態によって異なることが予想される。
Since CVD utilizes a chemical reaction on the surface of a substrate as a raw material, the density and size of islands formed differ depending on the surface condition of the substrate, and as a result, the limit of embedding varies depending on the surface condition of the substrate. It is expected that.

【0014】一方、Al配線の信頼性改善の観点から
は、高融点金属層上あるいは高融点金属化合物上にアル
ミニウム膜を形成する必要がある。そこで、TiやTi
N、あるいはTiWをテトラキスジメチルアミノチタン
に曝し、その上にアルミニウム膜を形成したところ、最
小の膜厚が1400Åのアルミニウム膜が堆積した。
On the other hand, from the viewpoint of improving the reliability of the Al wiring, it is necessary to form an aluminum film on the high melting point metal layer or on the high melting point metal compound. Therefore, Ti and Ti
When N or TiW was exposed to tetrakisdimethylaminotitanium and an aluminum film was formed thereon, an aluminum film having a minimum thickness of 1400 ° was deposited.

【0015】これに対して、酸化シリコン(SiO2
基板をテトラキスジメチルアミノチタンに曝し、その上
にアルミニウム膜を形成したところ、最小の膜厚が50
0Åのアルミニウム膜が堆積した。
On the other hand, silicon oxide (SiO 2 )
The substrate was exposed to tetrakisdimethylaminotitanium, and an aluminum film was formed thereon.
A 0 ° aluminum film was deposited.

【0016】したがって、テトラキスジメチルアミノチ
タンに曝したTiやTiN、あるいはTiW上では直径
0.28μm以下のビアホールにアルミニウムを埋め込
むことは不可能であること、またテトラキスジメチルア
ミノチタンに曝した酸化シリコン基板上では直径0.1
μmのビアホールまでアルミニウムの埋め込みが可能で
あることが分かった。
Therefore, it is impossible to embed aluminum in a via hole having a diameter of 0.28 μm or less on Ti, TiN, or TiW exposed to tetrakisdimethylaminotitanium, and a silicon oxide substrate exposed to tetrakisdimethylaminotitanium. 0.1 above
It was found that aluminum could be buried up to the via hole of μm.

【0017】このように、直径0.28μm以下の微細
なビアホールではビアホールの側壁をSiO2 にしてチ
タン化合物ガスに曝すことで、ビアホールにアルミニウ
ムを埋め込むことができることが新たに見出だされた。
As described above, it has been newly found that aluminum can be embedded in a via hole in a fine via hole having a diameter of 0.28 μm or less by exposing the sidewall of the via hole to SiO 2 and exposing it to a titanium compound gas.

【0018】そこで、本発明では微細なビアホールへの
アルミニウムの埋め込みと配線の高信頼性とを同時に達
成するために、接続用のビアホールを開ける前に高融点
金属または高融点金属化合物をSiO2 上に堆積してい
る。
Therefore, in the present invention, in order to simultaneously embed aluminum in a fine via hole and achieve high reliability of wiring, a high melting point metal or a high melting point metal compound is formed on SiO 2 before opening a connection via hole. Is deposited on

【0019】その後に、高融点金属または高融点金属化
合物をSiO2 とともにエッチングすることで、接続用
のビアホールの側壁をSiO2 とすることができる。ま
た、接続用のビアホール以外のところでは信頼性を高め
るため、高融点金属を堆積する構造を形成している。
Thereafter, the side wall of the via hole for connection can be made of SiO 2 by etching the high melting point metal or the high melting point metal compound together with SiO 2 . Further, a structure for depositing a high melting point metal is formed in order to enhance the reliability in places other than the connection via holes.

【0020】この後に、上記の構成の基板をチタン化合
物ガス雰囲気に曝し、CVD法でアルミニウムを堆積す
ることで、微細なビアホールの埋め込みと高信頼性の配
線とが可能となる。
Thereafter, the substrate having the above-described structure is exposed to a titanium compound gas atmosphere, and aluminum is deposited by a CVD method, thereby enabling fine via holes to be embedded and highly reliable wiring.

【0021】[0021]

【実施例】次に、本発明の一実施例について図面を参照
して説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0022】図1は本発明の一実施例による製造工程を
示す図である。図1(a)は高融点金属化合物であるT
iNを絶縁膜であるSiO2 上に堆積した工程を示し、
図1(b)はビアホールを形成した工程を示し、図1
(c)はTiN及びSiO2 にテトラキスジメチルアミ
ノチタンを吸着した工程を示し、図1(d)はアルミニ
ウム配線を形成した工程を示している。
FIG. 1 is a diagram showing a manufacturing process according to an embodiment of the present invention. FIG. 1 (a) shows T, which is a refractory metal compound.
4 shows a process of depositing iN on SiO 2 which is an insulating film,
FIG. 1B shows a step of forming a via hole, and FIG.
FIG. 1C shows a process in which tetrakisdimethylaminotitanium is adsorbed on TiN and SiO 2 , and FIG. 1D shows a process in which an aluminum wiring is formed.

【0023】これらの図において、1はシリコン基板
を、2,6はシリコン基板1上の酸化シリコン(SiO
2 )膜、3はチタン(Ti)、4,7はTiN、5は導
電層であるアルミニウム(Al)膜、8はビアホール用
の貫通孔、9はテトラキスジメチルアミノチタン、10
はアルミニウム(Al)層を夫々示している。
In these figures, 1 is a silicon substrate, and 2 and 6 are silicon oxide (SiO 2) on the silicon substrate 1.
2 ) film, 3 is titanium (Ti), 4 and 7 are TiN, 5 is an aluminum (Al) film as a conductive layer, 8 is a through hole for a via hole, 9 is tetrakisdimethylaminotitanium, 10
Indicates an aluminum (Al) layer.

【0024】この図1を用いて本発明の一実施例による
アルミニウムを使用した配線形成の工程における微細な
ビアホールや溝へのアルミニウムの埋め込みについて説
明する。
Referring to FIG. 1, embedding of aluminum into fine via holes and grooves in a wiring forming process using aluminum according to one embodiment of the present invention will be described.

【0025】まず、シリコン基板1上に酸化シリコン膜
2を約500nm堆積し、その酸化シリコン膜2の上に
チタン3を約100nmを堆積した後にTiN4を約1
00nm堆積する。
First, a silicon oxide film 2 is deposited on a silicon substrate 1 to a thickness of about 500 nm, titanium 3 is deposited on the silicon oxide film 2 to a thickness of about 100 nm, and TiN 4 is deposited to a thickness of about 1 nm.
Deposit 00 nm.

【0026】さらにその上に、アルミニウム膜5を約1
μm堆積してから、チタン3とTiN4とアルミニウム
膜5とのうち一部をエッチングし、その上に絶縁膜とし
て酸化シリコン膜6を約2μm堆積してその上にTiN
7を約100nm堆積する[図1(a)参照]。
Further, an aluminum film 5 is further
Then, a part of the titanium 3, TiN 4 and aluminum film 5 is etched, and a silicon oxide film 6 is deposited thereon as an insulating film to a thickness of about 2 μm, and TiN is deposited thereon.
7 is deposited to a thickness of about 100 nm (see FIG. 1A).

【0027】その後に、上記の状態の基板に対してドラ
イエッチングを施し、酸化シリコン膜6及びTiN7に
アルミニウム膜5との導通をとるためのビアホール用の
貫通孔8を開ける[図1(b)参照]。
Thereafter, dry etching is performed on the substrate in the above-described state, and a through hole 8 for a via hole is formed in the silicon oxide film 6 and the TiN 7 to establish conduction with the aluminum film 5 (FIG. 1B). reference].

【0028】この貫通孔8を開けた基板をテトラキスジ
メチルアミノチタン雰囲気1mTorrに室温で5mi
n曝し、露出しているTiN7及び貫通孔8の側壁の酸
化シリコン膜6にテトラキスジメチルアミノチタン9を
吸着させる[図1(c)参照]。
The substrate having the through holes 8 is placed in a tetrakisdimethylaminotitanium atmosphere at 1 mTorr for 5 mi at room temperature.
Then, tetrakisdimethylaminotitanium 9 is adsorbed to the exposed TiN 7 and the silicon oxide film 6 on the side walls of the through holes 8 (see FIG. 1C).

【0029】このテトラキスジメチルアミノチタン9を
吸着させた基板に対してCVD法でアルミニウム層10
を堆積させる。そのときの堆積条件は原料にジメチルア
ルミハイドライドを用い、成膜温度を160℃とし、圧
力を1Torrとしてアルミニウム層10を堆積させる
[図1(d)参照]。
The substrate on which the tetrakisdimethylaminotitanium 9 has been adsorbed has an aluminum layer 10 formed thereon by CVD.
Is deposited. The deposition conditions at this time are to use dimethyl aluminum hydride as a raw material, deposit the aluminum layer 10 at a deposition temperature of 160 ° C. and a pressure of 1 Torr (see FIG. 1D).

【0030】結果として高融点金属及び高融点金属化合
物をビアホール用の貫通孔8の側壁に成膜しなかったこ
とで、直径0.1μm、アスペクト比6のビアホール用
の貫通孔8へのアルミニウムの埋め込みを実現すること
ができる。
As a result, since the high melting point metal and the high melting point metal compound were not formed on the side wall of the through hole 8 for the via hole, aluminum was introduced into the through hole 8 for the via hole having a diameter of 0.1 μm and an aspect ratio of 6. Embedding can be realized.

【0031】上述した方法ではビアホールに埋め込んだ
アルミニウムがTiN7上にも堆積されるので、従来例
よりもエレクトロマイグレーション耐性を良くすること
ができ、信頼性が高くかつ歩留まりのよい半導体装置を
得ることができる。
In the above-described method, since the aluminum buried in the via hole is deposited also on the TiN 7, the electromigration resistance can be improved as compared with the conventional example, and a semiconductor device having high reliability and a high yield can be obtained. it can.

【0032】また、ビアホールを開ける前に絶縁膜であ
る酸化シリコン膜6上に堆積するTiN7をTiやTi
W等の他の高融点金属または高融点金属化合物として
も、上記と同様の効果を得ることができる。
Before opening a via hole, TiN 7 deposited on silicon oxide film 6 as an insulating film is replaced with Ti or Ti.
The same effect as described above can be obtained with other refractory metals or refractory metal compounds such as W.

【0033】さらに、貫通孔8を開けた基板をテトラキ
スジメチルアミノチタン雰囲気に曝す温度や圧力、及び
時間はTiN7及び貫通孔8の側壁の酸化シリコン膜6
にテトラキスジメチルアミノチタン9が吸着する条件で
あればどのような条件でも良く、特に条件を特定するも
のではない。
Further, the temperature, pressure, and time for exposing the substrate having the through hole 8 to a tetrakisdimethylaminotitanium atmosphere are determined by TiN 7 and the silicon oxide film 6 on the side wall of the through hole 8.
Any condition may be used as long as the condition allows tetrakisdimethylaminotitanium 9 to be adsorbed, and the condition is not particularly specified.

【0034】上記の方法ではCVD法によるアルミニウ
ム層10堆積の成膜条件を規定しているが、他の条件で
も上記と同様の効果がある。例えば、原料にトリメチル
アミンアラン、トリイソブチルアルミを用いたり、成膜
温度を70℃〜280℃としたり、圧力を0.1〜20
Torrとしたりしてもアルミニウム層10を堆積させ
ることができる。
In the above method, the film forming conditions for depositing the aluminum layer 10 by the CVD method are specified, but the same effects can be obtained under other conditions. For example, trimethylamine alane or triisobutylaluminum is used as a raw material, a film forming temperature is set to 70 ° C. to 280 ° C., and a pressure is set to 0.1 to 20 ° C.
Even if the pressure is set to Torr, the aluminum layer 10 can be deposited.

【0035】また、上記の方法において、ハロゲンを含
まないチタン化合物ガスによる前処理にテトラキスジエ
チルアミノチタン,ジシクロペンタジエニルアジ化チタ
ン,ビスジメチルアミノジシクロペンタジエニルチタ
ン,テトラトリメチルシリルメチルチタンのうちいずれ
か1つの雰囲気を用い、TiN7及び貫通孔8の側壁の
酸化シリコン膜6にテトラキスジエチルアミノチタンを
吸着させても上記と同様に貫通孔8へのアルミニウムの
埋め込みの向上が実験で確認されている。
In the above method, the pretreatment with a halogen-free titanium compound gas may be carried out by using tetrakisdiethylaminotitanium, dicyclopentadienyl azide, bisdimethylaminodicyclopentadienyltitanium, or tetratrimethylsilylmethyltitanium. Even in the case where one of the atmospheres is used and tetrakisdiethylaminotitanium is adsorbed on the TiN 7 and the silicon oxide film 6 on the side wall of the through hole 8, the improvement of the embedding of aluminum into the through hole 8 is confirmed by the experiment in the same manner as described above. .

【0036】尚、ハロゲンを含まないチタン化合物ガス
による前処理を行うことで、ハロゲンを含むチタン化合
物ガスを用いた場合の残留塩素によるアルミニウム薄膜
の腐食を防止することができる。
The pretreatment with a halogen-free titanium compound gas prevents corrosion of the aluminum thin film due to residual chlorine when a halogen-containing titanium compound gas is used.

【0037】このように、アルミニウム膜5との導通を
とるためのビアホール用の貫通孔8を開ける前に酸化シ
リコン膜6上にTiN7を堆積し、これら酸化シリコン
膜6及びTiN7に貫通孔8を開けてからTiN7及び
貫通孔8の側壁の酸化シリコン膜6にテトラキスジメチ
ルアミノチタン9を吸着させ、その後にCVD法でアル
ミニウム層10を堆積させることによって、高アスペク
ト比の微細なビアホールへのアルミニウムの埋め込みと
配線部での高融点金属膜上へのアルミニウムの成膜が実
現できる。よって、高歩留まりでかつ高信頼性の半導体
装置を得ることができる。
As described above, TiN 7 is deposited on the silicon oxide film 6 before opening the through hole 8 for a via hole for establishing conduction with the aluminum film 5, and the through hole 8 is formed in the silicon oxide film 6 and TiN 7. After opening, the tetrakisdimethylaminotitanium 9 is adsorbed on the TiN 7 and the silicon oxide film 6 on the side wall of the through hole 8, and then an aluminum layer 10 is deposited by a CVD method. Embedding and film formation of aluminum on the high melting point metal film in the wiring portion can be realized. Therefore, a semiconductor device with high yield and high reliability can be obtained.

【0038】[0038]

【発明の効果】以上説明したように本発明によれば、半
導体基板上の導電層に絶縁膜を堆積してから高融点金属
膜を堆積し、これら絶縁膜及び高融点金属膜に導電層と
の接続用の貫通孔を形成してから半導体基板をハロゲン
を含まないチタン化合物ガス雰囲気に曝して絶縁膜及び
高融点金属膜の露出面に夫々チタン原子を析出させて気
相化学成長法でアルミ薄膜を形成することによって、微
細なビアホールをアルミニウムで埋め込むことができ、
半導体装置の信頼性を向上させることができるという効
果がある。
As described above, according to the present invention, an insulating film is deposited on a conductive layer on a semiconductor substrate, and then a refractory metal film is deposited. After forming a through hole for connection, the semiconductor substrate is exposed to a halogen-free titanium compound gas atmosphere to deposit titanium atoms on the exposed surfaces of the insulating film and the refractory metal film, respectively. By forming a thin film, fine via holes can be filled with aluminum,
There is an effect that the reliability of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は高融点金属化合物であるTiNを絶縁
膜であるSiO2 上に堆積した工程を示す図、(b)は
ビアホールを形成した工程を示す図、(c)はTiN及
びSiO2 にテトラキスジメチルアミノチタンを吸着し
た工程を示す図、(d)はアルミニウム配線を形成した
工程を示す図である。
1A is a diagram showing a process of depositing a high melting point metal compound, TiN, on an insulating film of SiO 2 , FIG. 1B is a diagram showing a process of forming a via hole, and FIG. FIG. 3D is a diagram illustrating a process of adsorbing tetrakisdimethylaminotitanium to SiO 2 , and FIG. 4D is a diagram illustrating a process of forming an aluminum wiring.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2,6 酸化シリコン膜 3 チタン 4,7 TiN 5 アルミニウム膜 8 ビアホール用の貫通孔 9 テトラキスジメチルアミノチタン 10 アルミニウム層 Reference Signs List 1 silicon substrate 2, 6 silicon oxide film 3 titanium 4, 7 TiN 5 aluminum film 8 through hole for via hole 9 tetrakisdimethylaminotitanium 10 aluminum layer

フロントページの続き (72)発明者 小林 明子 東京都府中市四谷5丁目8番1号 日電 アネルバ株式会社内 (72)発明者 八子 忠明 愛媛県新居浜市惣開町5番1号 住友化 学工業株式会社内 (72)発明者 門倉 秀公 愛媛県新居浜市惣開町5番1号 住友化 学工業株式会社内 (56)参考文献 特開 平6−224309(JP,A) 特開 平6−224305(JP,A) 特開 平1−243551(JP,A) 特開 平5−93273(JP,A) 特開 平7−193064(JP,A)Continued on the front page (72) Inventor Akiko Kobayashi 5-8-1, Yotsuya, Fuchu-shi, Tokyo Nidec Anelva Co., Ltd. (72) Inventor Tadaaki Yago 5-1 Sokai-cho, Niihama-shi, Ehime Prefecture Sumitomo Chemical Industries, Ltd. (72) Inventor Hideko Kadokura 5-1, Sokai-cho, Niihama-shi, Ehime Sumitomo Chemical Industries, Ltd. (56) References JP-A-6-224309 (JP, A) JP-A-6-224305 (JP) JP-A-1-243551 (JP, A) JP-A-5-93273 (JP, A) JP-A-7-193064 (JP, A)

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上の導電層に絶縁膜を堆積す
る工程と、前記絶縁膜上に高融点金属膜を堆積する工程
と、前記絶縁膜及び前記高融点金属膜に前記導電層との
接続用の貫通孔を形成する工程と、前記貫通孔が形成さ
れた前記半導体基板をハロゲンを含まないチタン化合物
ガス雰囲気に曝して前記絶縁膜及び前記高融点金属膜の
露出面に夫々前記チタン化合物ガスを吸着する工程と、
前記半導体基板において前記チタン化合物ガスが吸着さ
れた部分に気相化学成長法でアルミ薄膜を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
A step of depositing an insulating film on a conductive layer on a semiconductor substrate; a step of depositing a refractory metal film on the insulating film; and a step of depositing the conductive layer on the insulating film and the refractory metal film. forming a through hole for connecting said insulating film and the refractory metal film the semiconductor substrate on which the through holes are formed in曝the titanium compound gas atmosphere containing no halogen
A step of adsorbing the titanium compound gas on each of the exposed surfaces ,
The titanium compound gas is adsorbed on the semiconductor substrate.
Forming an aluminum thin film on the separated portion by a chemical vapor deposition method.
【請求項2】 前記絶縁膜は、酸化シリコン膜からなる
ことを特徴とする請求項1記載の半導体装置の製造方
法。
2. The method according to claim 1, wherein the insulating film is made of a silicon oxide film.
【請求項3】 前記ハロゲンを含まないチタン化合物ガ
スは、テトラキスジメチルアミノチタン,テトラキスジ
エチルアミノチタン,ジシクロペンタジエニルアジ化チ
タン,ビスジメチルアミノジシクロペンタジエニルチタ
ン,テトラトリメチルシリルメチルチタンのうちの一方
からなることを特徴とする請求項1または請求項2記載
の半導体装置の製造方法。
3. The halogen-free titanium compound gas is selected from the group consisting of tetrakisdimethylaminotitanium, tetrakisdiethylaminotitanium, dicyclopentadienyl azide, bisdimethylaminodicyclopentadienyltitanium and tetratrimethylsilylmethyltitanium. 3. The method for manufacturing a semiconductor device according to claim 1, wherein the method comprises one.
【請求項4】 前記高融点金属膜は、高融点金属及び高
融点金属化合物の一方からなることを特徴とする請求項
1から請求項3のいずれか記載の半導体装置の製造方
法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein said high melting point metal film is made of one of a high melting point metal and a high melting point metal compound.
【請求項5】 前記高融点金属膜は、TiとTiNとT
iWとのうちのいずれか一つからなることを特徴とする
請求項1から請求項3のいずれか記載の半導体装置の製
造方法。
5. The refractory metal film is made of Ti, TiN and T
4. The method of manufacturing a semiconductor device according to claim 1, wherein the method comprises any one of iW.
JP6225442A 1994-09-21 1994-09-21 Method for manufacturing semiconductor device Expired - Lifetime JP2704120B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6225442A JP2704120B2 (en) 1994-09-21 1994-09-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6225442A JP2704120B2 (en) 1994-09-21 1994-09-21 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0897280A JPH0897280A (en) 1996-04-12
JP2704120B2 true JP2704120B2 (en) 1998-01-26

Family

ID=16829433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6225442A Expired - Lifetime JP2704120B2 (en) 1994-09-21 1994-09-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2704120B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672766B1 (en) * 2005-12-27 2007-01-22 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243551A (en) * 1988-03-25 1989-09-28 Seiko Epson Corp Semiconductor device
JP2765295B2 (en) * 1991-10-01 1998-06-11 日本電気株式会社 Method of forming aluminum thin film
JPH077805B2 (en) * 1993-01-28 1995-01-30 日本電気株式会社 Connection hole embedding method

Also Published As

Publication number Publication date
JPH0897280A (en) 1996-04-12

Similar Documents

Publication Publication Date Title
JP2516307B2 (en) Low-resistivity conductor structure capped with refractory metal and method of forming the same
WO1998028783A1 (en) Method of nucleation used in semiconductor devices
KR100259692B1 (en) Semiconductor device manufacturing method having contact structure
US7645698B2 (en) Method for forming barrier layer
CN1110083C (en) Method for making semiconductor device
US5380680A (en) Method for forming a metal contact of a semiconductor device
JP2704120B2 (en) Method for manufacturing semiconductor device
US5759915A (en) Method of forming semiconductor device having an improved buried electrode formed by selective CVD
KR100495856B1 (en) Copper metal wiring formation method of semiconductor device
JPS63147347A (en) Semiconductor device
US20100072622A1 (en) Method for forming Barrier Layer and the Related Damascene Structure
JP3149912B2 (en) Semiconductor device and method of manufacturing the same
JP2819869B2 (en) Method for manufacturing semiconductor device
JP3036499B2 (en) Method for forming aluminum film for wiring and semiconductor device having aluminum wiring
JPH07169834A (en) Method for embedding interlayer connecting hole
US6117758A (en) Etch removal of aluminum islands during manufacture of semiconductor device wiring layer
KR100214526B1 (en) Process for forming interconnector of semiconductor device
JPH11330005A (en) Producing method for semiconductor device
US6214723B1 (en) Method of manufacturing a semiconductor device
JPH06224150A (en) Forming method for multilayer interconnection structure
JPH07111289A (en) Semiconductor device and its manufacture
KR100373164B1 (en) Method of forming a metal line in a semiconductor device
JPH04207054A (en) Manufacture of semiconductor device
KR19980033882A (en) Metal wiring formation method of semiconductor device
JPH04196343A (en) Method for filling fine hole with metal film