JP2703443B2 - Disc player - Google Patents

Disc player

Info

Publication number
JP2703443B2
JP2703443B2 JP4013137A JP1313792A JP2703443B2 JP 2703443 B2 JP2703443 B2 JP 2703443B2 JP 4013137 A JP4013137 A JP 4013137A JP 1313792 A JP1313792 A JP 1313792A JP 2703443 B2 JP2703443 B2 JP 2703443B2
Authority
JP
Japan
Prior art keywords
speed
data
main data
disk
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4013137A
Other languages
Japanese (ja)
Other versions
JPH05205449A (en
Inventor
章 月橋
達志 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4013137A priority Critical patent/JP2703443B2/en
Publication of JPH05205449A publication Critical patent/JPH05205449A/en
Application granted granted Critical
Publication of JP2703443B2 publication Critical patent/JP2703443B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
  • Rotational Drive Of Disk (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、再生データをメモリに
一旦記憶した後に定格の速度で読み出すようにするとと
もに、同一部分を繰り返しながら定格の速度より高速で
ディスクに記録されたデジタル信号を読み出し、誤った
再生データを読み直して再生が出来るディスクプレーヤ
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of reading out a digital signal recorded on a disk at a higher speed than the rated speed while repeating the same part while storing reproduced data in a memory once and then reading the same portion. The present invention relates to a disc player capable of re-reading and reproducing erroneous reproduction data.

【0002】[0002]

【従来の技術】先に、本願出願人は、ディスクを定格の
速度より高速回転させ、ピックアップによりディスクを
高速にトレースしてディスクに記録されたデジタル信号
を読み取り、そのデジタル信号を復調して得られる音楽
情報等のメインデータをディスクの高速回転に応じてメ
モリに高速に書き込んだ後に、定格の速度に合わせて前
記メモリからメインデータが読み出されるように成され
るとともに、前記メモリ内のデータ量を管理しながら、
ディスクの同一部分を繰り返し読み直すべくピックアッ
プのトレース位置を順次進めて再生を行うディスクプレ
ーヤを提案している(特願平2−319984号参
照)。このディスクプレーヤにおいては、ディスクを高
速にトレースしていることから、メモリから定格の速度
でメインデータを読み出しながら、同一部分を繰り返し
トレースする時間を作り出し、再生されたメインデータ
の誤りが訂正出来なかったり、あるいは外部からの衝撃
や揺動により情報データの再生がとぎれた場合に正しく
読み出せなかったメインデータを含むデジタル信号を読
み直すことが出来る。その為、このような機能を設ける
ことにより防振対策に優れたディスクプレーヤを提供す
ることが出来、ヘッドホンステレオ型やポータブル型等
の持ち歩いて使用する携帯可能なCDプレーヤに好適で
ある。
2. Description of the Related Art First, the applicant of the present invention rotates a disk at a speed higher than a rated speed, traces the disk at a high speed by a pickup, reads a digital signal recorded on the disk, and demodulates the digital signal. After writing main data such as music information to the memory at high speed in accordance with the high-speed rotation of the disc, the main data is read from the memory in accordance with the rated speed, and the amount of data in the memory is read. While managing
In order to repeatedly read the same portion of the disc, a disc player has been proposed in which the trace position of the pickup is sequentially advanced to perform reproduction (see Japanese Patent Application No. 2-319998). In this disc player, since the disc is traced at a high speed, a time for repeatedly tracing the same part while reading the main data from the memory at a rated speed is created, and errors in the reproduced main data cannot be corrected. When the reproduction of the information data is interrupted due to a shock or a swing from the outside, the digital signal including the main data which could not be read correctly can be read again. Therefore, by providing such a function, it is possible to provide a disc player excellent in anti-vibration measures, and it is suitable for a portable CD player such as a headphone stereo type or a portable type which can be carried around.

【0003】ところで、CDプレーヤは、周知の如く、
選曲等の信号検索や表示器の表示に使用する為の目次情
報となるTOCと称される目次データが記録されたディ
スクの最内周のリードインエリアを再生した後に、音楽
情報等のメインデータが記録されているディスクのプロ
グラムエリアの再生を行う様に構成されており、ディス
クの内周側から外周側に向って再生する様に構成されて
いる。そして、CDプレーヤにおいては、線速度一定で
ディスクにデジタル信号が記録されているので、再生開
始直後にディスクの回転を最高速に立上げる必要があ
る。
[0003] By the way, as is well known, a CD player is
After playing back the innermost lead-in area of the disc on which table of contents data called TOC, which is used as a table of contents information for use in signal search such as music selection and display on a display, is used, main data such as music information is reproduced. Is reproduced from the program area of the disk on which the data is recorded, and is reproduced from the inner peripheral side to the outer peripheral side of the disk. In the CD player, since a digital signal is recorded on the disk at a constant linear velocity, it is necessary to start the rotation of the disk at the highest speed immediately after the start of reproduction.

【0004】[0004]

【発明が解決しようとする課題】ところで、ディスク再
生時において、ディスクに納められている複数の曲の中
から希望する曲のみを再生せんと選曲再生を行うことは
少なくない。この場合、目次データを読み込む為に再生
開始直後にディスクの回転を一旦最高速に立上げた後
に、所望の曲の先頭となる目標トラックが位置する径に
応じてディスクの回転数を低下させるという合理的でな
い動作が行われる。そして、前述した如き、高速でディ
スクを読み取るディスクプレーヤにおいては、ディスク
の回転数の範囲が拡大されるので、選曲再生時におい
て、目次データを読み込んでから所望の曲が再生される
までの所要時間が間延びするという欠点があった。
By the way, at the time of reproducing a disc, it is not rare to select and reproduce only a desired song from a plurality of songs stored on the disc. In this case, after reading the table of contents data, the rotation of the disk is once started up to the maximum speed immediately after the start of reproduction, and then the rotation speed of the disk is reduced according to the diameter of the target track at the beginning of the desired music. An unreasonable action is taken. As described above, in a disk player that reads a disk at a high speed, the range of the number of rotations of the disk is expanded, so that at the time of music selection and reproduction, the time required from reading the table of contents data to reproducing the desired music. However, there is a drawback that it is prolonged.

【0005】また、選曲再生は、目次データが読み込ま
れ、ディスクの総曲数及び総演奏時間が検出されないと
行うことが出来ないので、高速でディスクを読み取るデ
ィスクプレーヤにおいては、目次データを読み込む際の
ディスクの回転数が定格速度でディスクを読み取るディ
スクプレーヤのそれより高く、その分ディスクの回転を
立上げるまでの時間が長くなり、選曲操作を行える様に
なるまでの時間が間延びし、操作性の悪化を招くという
欠点があった。
[0005] In addition, since the table of contents data cannot be read unless the total number of music pieces and the total playing time of the disk are detected, the selection and reproduction of music cannot be performed. The number of rotations of the disc is higher than that of a disc player that reads the disc at the rated speed, and the time required to start up the disc rotation is prolonged, and the time required for performing music selection operation is extended, and operability is improved. There is a drawback that this leads to deterioration of the quality.

【0006】[0006]

【課題を解決するための手段】本発明は、目次データが
読み取れたことを検出する目次検出手段と、ディスクを
回転させるスピンドルモータを制御し、ディスクの回転
を定格速度及び高速に制御するモータ制御回路と、ディ
スクの回転を定格速度から高速に切換えるべく前記モー
タ制御回路の設定速度を切換える速度切換手段とを設
け、ディスクの回転を定格速度にして目次データの読み
取りを行う様にし、該目次データの読み取りが終了した
後にディスクの回転を高速にしてメインデータの読み取
りを行う様にしている。
SUMMARY OF THE INVENTION The present invention provides a table of contents detecting means for detecting that table of contents data has been read, and a motor control for controlling a spindle motor for rotating a disk and controlling the rotation of the disk at a rated speed and a high speed. A circuit and a speed switching means for switching a set speed of the motor control circuit so as to switch the rotation of the disk from a rated speed to a high speed. After the reading of the main data is completed, the rotation of the disk is accelerated to read the main data.

【0007】[0007]

【作用】本発明は、高速でディスクを読み取るディスク
プレーヤにおいて、ディスクの回転を定格速度にして目
次データの読み取りを行う様にして該目次データを読み
込む際のディスクの回転の立上げ時間を短縮し、速やか
に選曲操作を行える状態にするとともに、ピックアップ
により選曲する曲の先頭となる目標トラックを検索しな
がら、ディスクの回転を定格速度から高速速度に立上げ
る様にし、また、選曲再生時のディスク回転の合理的で
ない動作を解消し、選曲再生が速やかに行える様にして
いる。
According to the present invention, in a disk player for reading a disk at a high speed, the disk rotation is performed at a rated speed to read the index data, thereby shortening the start-up time of the disk rotation when reading the index data. In addition to making it possible to quickly perform song selection operations, the pickup rotates the disk from the rated speed to a high speed while searching for the target track at the beginning of the song to be selected by the pickup. The irrational operation of rotation is eliminated, and music selection and reproduction can be performed quickly.

【0008】[0008]

【実施例】図1は本発明の一実施例を示し、携帯用CD
プレーヤの回路ブロック図であり、図示のCDプレーヤ
はCD方式のディスク1を定格の線速度の他に定格の線
速度より高速(例えば2倍速)で回転させるべくスピン
ドルモータ2の回転が定格と高速の2種類で回転させる
ことが出来、該スピンドルモータ2を制御するモータサ
ーボ回路3が前記2種類の各速度に対応するサーボ定数
を選択的に設定出来る様に成されている。
1 shows an embodiment of the present invention and is a portable CD.
FIG. 2 is a circuit block diagram of a player. In the illustrated CD player, the spindle motor 2 rotates at a rated speed and at a high speed in order to rotate the CD-type disc 1 at a speed higher than the rated linear speed (for example, 2 times) in addition to the rated linear speed. The motor servo circuit 3 for controlling the spindle motor 2 can selectively set servo constants corresponding to the two types of speeds.

【0009】同図において、4は出射する光ビームによ
りディスク1を光学的にトレースするピックアップ、5
はピックアップ4によりトレースされて得られるディス
ク1に記録されたデジタル信号のRF信号(高周波信
号)を増幅し、波形整形するRFアンプ、6は該RFア
ンプ5を介して得られるRF信号により前記ピックアッ
プ4を駆動し、ディスク1をトレースする光ビームをデ
ィスク1の信号面に合焦させるフォーカシング制御及び
前記光ビームをディスク1の信号トラックに追従させる
トラッキング制御を行うとともに、前記ピックアップ4
をディスク1の径方向に送る制御を行うピックアップサ
ーボ回路である。
In FIG. 1, reference numeral 4 denotes a pickup for optically tracing the disk 1 by an emitted light beam;
Is an RF amplifier for amplifying and shaping an RF signal (high-frequency signal) of a digital signal recorded on the disk 1 obtained by being traced by the pickup 4, and 6 is a pickup using an RF signal obtained via the RF amplifier 5. 4 for controlling the focusing of a light beam tracing the disk 1 on the signal surface of the disk 1 and the tracking control for tracking the light beam on a signal track of the disk 1.
Is a pickup servo circuit for performing control to feed the disk in the radial direction of the disk 1.

【0010】7はRFアンプ5により波形整形されてデ
ジタル信号として出力されるディスク1のEFM変調さ
れた記録信号からフレームの先頭を示すフレーム同期信
号を検出するとともに、EFM復調を行う同期検出・E
FM復調回路、8は該同期検出・EFM復調回路7によ
りEFM復調された種々の復調データの中から曲の先頭
及び曲番、経過演奏時間等(P及びQコード)を示すサ
ブコードデータを分離し、該サブコードデータに含まれ
るQコードを復調するサブコード分離・Qコード復調回
路、9はディスク1のリードインエリアがトレースされ
た際に前記同期検出・EFM復調回路7により再生され
る目次データ(TOC)が記憶されるTOCメモリ、1
0はEFM復調後のデジタル信号から抽出される音楽情
報となるメインデータの誤り検出及び誤り訂正を行うパ
リティを用いて前記メインデータの誤り検出・訂正を行
う誤り検出・訂正回路、11は復調データの並び替えを
行う為、及びメインデータの誤り訂正用バッファとして
復調データを一旦記憶させる第1RAM、12は該第1
RAM11に復調データを書き込むタイミング及び復調
データを読み出すタイミングをそれぞれ制御する書き込
みアドレス及び読み出しアドレスを発生する第1アドレ
ス発生回路、13は前記誤り検出・訂正回路9により誤
り訂正が不可能なメインデータをその前後に得られたメ
インデータに応じて補間する補間回路である。
Reference numeral 7 denotes a synchronization detection / E for detecting a frame synchronization signal indicating the beginning of a frame from the EFM-modulated recording signal of the disk 1 which is shaped as a digital signal and output as a digital signal, and performs EFM demodulation.
The FM demodulation circuit 8 separates sub-code data indicating the beginning of the music, the music number, the elapsed playing time, etc. (P and Q codes) from various demodulated data EFM demodulated by the synchronization detection / EFM demodulation circuit 7. And a subcode separation / Q code demodulation circuit 9 for demodulating the Q code included in the subcode data. A table of contents 9 reproduced by the synchronization detection / EFM demodulation circuit 7 when the lead-in area of the disk 1 is traced. TOC memory for storing data (TOC), 1
0 is an error detection / correction circuit that performs error detection / correction of the main data using a parity that performs error detection and error correction of main data serving as music information extracted from a digital signal after EFM demodulation; And a first RAM 12 for temporarily storing demodulated data as an error correction buffer for main data.
A first address generation circuit 13 for generating a write address and a read address for controlling the timing of writing the demodulated data to the RAM 11 and the timing of reading the demodulated data, respectively, is used to generate main data that cannot be corrected by the error detection / correction circuit 9. This is an interpolation circuit that performs interpolation according to main data obtained before and after the interpolation.

【0011】図中、一点鎖線により囲まれている同期検
出・EFM復調回路7、サブコード分離・Qコード復調
回路8、TOCメモリ9、誤り検出・訂正回路10、第
1アドレス発生回路12及び補間回路13は、ディスク
1から読み取られたデジタル信号をデジタル信号処理し
てメインデータを得る為の信号処理回路14を構成して
いる。
In the figure, a synchronization detection / EFM demodulation circuit 7, a subcode separation / Q code demodulation circuit 8, a TOC memory 9, an error detection / correction circuit 10, a first address generation circuit 12, and an interpolation circuit surrounded by a chain line. The circuit 13 constitutes a signal processing circuit 14 for digital signal processing of a digital signal read from the disk 1 to obtain main data.

【0012】15はPLL回路により構成され、RFア
ンプ5から出力されるデジタル信号から該デジタル信号
が有するビットに同期したクロックを再生するクロック
再生回路である。
Reference numeral 15 denotes a clock reproducing circuit which is constituted by a PLL circuit and reproduces a clock synchronized with the bits of the digital signal output from the RF amplifier 5.

【0013】ここで、信号処理回路14を構成する各回
路は、前記クロック再生回路15により再生された再生
クロックにより各信号処理が行われる。そして、第1ア
ドレス発生回路12から発生される書き込みアドレス及
び読み出しアドレスは、前記再生クロックのタイミング
に応じて発生されるので、ディスク1の回転速度が変化
した場合、ジッタを吸収することは出来ないが、第1R
AM11がオーバーフローすることが防止される。ま
た、クロック再生回路15から得られる再生クロック
は、ディスク1の回転速度に応じて発生するので、信号
処理回路14を構成する各回路は、ディスク1が高速に
回転された際にはディスク1からの信号読み取り速度に
合わせて一般のCDプレーヤより高速に各信号処理が行
われる。
Here, each circuit constituting the signal processing circuit 14 performs each signal processing by the reproduced clock reproduced by the clock reproducing circuit 15. Since the write address and the read address generated from the first address generating circuit 12 are generated according to the timing of the reproduction clock, jitter cannot be absorbed when the rotation speed of the disk 1 changes. But the first R
AM 11 is prevented from overflowing. Further, since the reproduced clock obtained from the clock reproducing circuit 15 is generated in accordance with the rotation speed of the disk 1, each of the circuits constituting the signal processing circuit 14 is configured to output the signal from the disk 1 when the disk 1 is rotated at a high speed. , Each signal processing is performed at a higher speed than a general CD player.

【0014】16はディスクの再生方法、各種サーチ方
法及びピックアップ4のフォーカシング導入方法等、基
本的なプログラムが書き込まれており、種々の基本的な
動作制御を行うとともに、表示器(図示せず)を表示す
る制御や操作キー(図示せず)の入力制御を行うマイク
ロコンピュータで構成されたシステム制御回路である。
前記システム制御回路16には、サブコード分離・Qコ
ード復調回路8により復調されたQコードを監視するQ
コード監視手段17が備えられているとともに、ピック
アップ4によるトレース位置をディスクの径方向に変位
させるトラックジャンプ信号をピックアップサーボ回路
6に供給するトラックジャンプ制御手段18が備えられ
ている。
Reference numeral 16 stores basic programs, such as a method of reproducing a disk, various search methods, and a method of introducing focusing of the pickup 4, and performs various basic operation controls and a display (not shown). This is a system control circuit composed of a microcomputer that performs control for displaying an image and input control for operation keys (not shown).
The system control circuit 16 includes a Q for monitoring the Q code demodulated by the subcode separation / Q code demodulation circuit 8.
A code monitoring means 17 is provided, and a track jump control means 18 for supplying a track jump signal for displacing the trace position of the pickup 4 in the radial direction of the disk to the pickup servo circuit 6 is provided.

【0015】また、前記システム制御回路16には、デ
ィスク1のリードインエリアがトレースされた際にTO
Cメモリ9にTOCデータが書き込まれたことによりT
OCの読み取りが完了したことを検出するTOC読み取
り検出手段19が備えられているとともに、該TOC読
み取り検出手段19によりTOCの読み取りが完了した
ことが検出されたときにディスクの回転速度を定格から
定格の2倍速に切換える切換信号をモータサーボ回路3
に供給する速度切換手段20が備えられている。
When the lead-in area of the disk 1 is traced, the system control circuit 16
When TOC data is written to the C memory 9, T
A TOC reading detecting means 19 for detecting that the reading of the OC has been completed is provided. When the TOC reading detecting means 19 detects that the reading of the TOC has been completed, the rotational speed of the disk is changed from the rated value to the rated value. The switching signal for switching to twice the speed of the motor servo circuit 3
Is provided with a speed switching means 20 for supplying the speed.

【0016】21は信号処理回路14により復調された
シリアルデジタル信号のメインデータをパラレルデジタ
ル信号に変換するシリアル・パラレル変換回路、22は
該シリアル・パラレル変換回路21から出力されるメイ
ンデータが一旦記憶される第2RAM、23は該第2R
AM22へのメインデータの書き込みを制御する書き込
みアドレスを発生するとともに、前記第2RAM22か
らのメインデータの読み出しアドレスを発生する第2ア
ドレス発生回路、24は水晶振動子25を用いて水晶発
振精度の基準クロックを発生する基準発振器である。
Reference numeral 21 denotes a serial / parallel conversion circuit for converting the main data of the serial digital signal demodulated by the signal processing circuit 14 into a parallel digital signal. Reference numeral 22 temporarily stores the main data output from the serial / parallel conversion circuit 21. The second RAM 23, which is
A second address generating circuit 24 generates a write address for controlling writing of main data to the AM 22 and generates a read address of main data from the second RAM 22. This is a reference oscillator that generates a clock.

【0017】ここで、第2アドレス発生回路23から発
生される書き込みアドレスは、クロック再生回路15か
らの再生クロックに同期して発生され、一方、前記第2
アドレス発生回路23から発生される読み出しアドレス
は、基準発振器25からの基準クロックに同期して発生
されるとともに、ディスク1にメインデータを記録する
際のサンプリング周波数に合わせて発生される。その
為、第2RAM22へのメインデータの書き込みタイミ
ングが前記第2RAM22からのメインデータの読み出
しタイミングに比べて高速になり、また、前記第2RA
M22によりメインデータの出力タイミングにおけるジ
ッタ成分が吸収される。
Here, the write address generated from the second address generation circuit 23 is generated in synchronization with the reproduction clock from the clock reproduction circuit 15, while the write address is generated.
The read address generated from the address generation circuit 23 is generated in synchronization with a reference clock from the reference oscillator 25 and is generated in accordance with a sampling frequency when recording main data on the disk 1. Therefore, the timing of writing the main data to the second RAM 22 is faster than the timing of reading the main data from the second RAM 22, and the second RA
The jitter component at the output timing of the main data is absorbed by M22.

【0018】26は第2アドレス発生回路23の書き込
みアドレス及び読み出しアドレスを監視し、第2RAM
22のオーバーフローを監視するとともに、誤り検出訂
正回路10からの情報データの訂正不可を示す訂正不可
信号の発生状況を検出し、その発生状況で補間回路13
の補間能力を超えることを判断するとにより第2RAM
22へのメインデータの書き込み中止及び再開を行うタ
イミングを検出し、その検出出力に応じて第2アドレス
発生回路23を制御して第2RAM22へのメインデー
タの書き込みを制御するRAM制御回路である。また、
前記RAM制御回路26は、第2RAM22のオーバー
フローが検出されたときにその旨を示すオーバーフロー
信号を、補間回路13の補間能力を超えたときにその旨
を示す補間不可信号をそれぞれ発生し、トラックジャン
プ制御手段18からピックアップ4によるディスクの読
み取り位置(トレース位置)を1トラック分戻すトラッ
クジャンプ信号を発生させる。
26 monitors a write address and a read address of the second address generating circuit 23, and a second RAM
22 and detects the occurrence of a non-correctable signal indicating that the information data is uncorrectable from the error detection and correction circuit 10, and detects the occurrence of the non-correctable signal.
Is determined to exceed the interpolation capacity of the second RAM.
A RAM control circuit that detects the timing of stopping and restarting the writing of the main data to the second 22, and controls the second address generating circuit 23 in accordance with the detected output to control the writing of the main data to the second RAM 22. Also,
The RAM control circuit 26 generates an overflow signal indicating that the overflow of the second RAM 22 has been detected, and generates an interpolation impossible signal indicating that the overflow of the interpolation circuit 13 has occurred, when the overflow of the interpolation circuit 13 has been detected. The control means 18 generates a track jump signal for returning the reading position (trace position) of the disk by the pickup 4 by one track.

【0019】27はシステム制御回路16内に備えら
れ、第2RAM22へのメインデータの書き込みが可能
であることを示す書き込み可能信号(WOK信号)を発
生するWOK信号発生手段である。前記WOK信号発生
手段27は、RAM制御回路26からのオーバーフロー
信号及び補間不可信号の発生に応じて、かつQコード監
視手段17によるQコード監視状況及びトラックジャン
プ制御手段18の動作状況に応じてWOK信号を発生
し、具体的にはオーバーフロー信号、あるいは補間不可
信号が発生されると、WOK信号が発生されなくなり、
また、トラックジャンプ制御手段18からのトラックジ
ャンプ信号の発生と同時にWOK信号が発生されなくな
り、そして、トラックジャンプが終了し、ディスクの目
標とする範囲内(目標のフレームの前後3フレーム以
内)であることを示すQコードが検出されるとWOK信
号を発生する。
Reference numeral 27 denotes a WOK signal generation means provided in the system control circuit 16 for generating a writable signal (WOK signal) indicating that main data can be written to the second RAM 22. The WOK signal generation means 27 responds to the occurrence of the overflow signal and the interpolation impossible signal from the RAM control circuit 26 and the status of the Q code monitoring by the Q code monitoring means 17 and the operation status of the track jump control means 18. When a signal is generated, specifically, when an overflow signal or an interpolation impossible signal is generated, the WOK signal is not generated,
Further, the WOK signal is not generated at the same time as the generation of the track jump signal from the track jump control means 18, and the track jump is completed, and the disk is within the target range (within three frames before and after the target frame). When a Q code indicating the above is detected, a WOK signal is generated.

【0020】28は第2RAM22へのメインデータの
書き込みタイミングと同期してシリアル・パラレル変換
回路21から出力されるメインデータが書き込まれるシ
フトレジスタ(図示せず)と、第2RAM22のオーバ
ーフローが検出されたときに前記シフトレジスタに書き
込まれているメインデータをラッチするラッチ回路(図
示せず)とを備え、前記シフトレジスタに書き込まれて
いるメインデータと前記ラッチ回路にラッチされたメイ
ンデータとが一致しているか否かを判定し、第2RAM
22へのメインデータの書き込みを再開させるタイミン
グを設定するデータ一致判定回路である。
Reference numeral 28 denotes a shift register (not shown) in which the main data output from the serial / parallel conversion circuit 21 is written in synchronization with the timing of writing the main data to the second RAM 22, and an overflow of the second RAM 22 is detected. A latch circuit (not shown) for latching the main data written in the shift register, wherein the main data written in the shift register matches the main data latched in the latch circuit. To determine whether the second RAM
22 is a data coincidence determination circuit for setting the timing for restarting the writing of the main data to 22.

【0021】29は第2RAM22から読み出されるパ
ラレルデジタル信号のメインデータをシリアルデジタル
信号に変換するパラレル・シリアル変換回路、30は該
パラレル・シリアル変換回路29から出力されるメイン
データをアナログ信号に変換するD/Aコンバータであ
る。
Reference numeral 29 denotes a parallel-to-serial conversion circuit for converting the main data of the parallel digital signal read from the second RAM 22 into a serial digital signal, and reference numeral 30 converts the main data output from the parallel-to-serial conversion circuit 29 to an analog signal. It is a D / A converter.

【0022】次に動作に付いて説明する。Next, the operation will be described.

【0023】モータサーボ回路3には、RFアンプ5を
介して得られるデジタル信号とクロック再生回路15か
ら得られる再生クロック及び基準発振器24から得られ
る基準クロックとが供給され、前記モータサーボ回路3
はデジタル信号中の最短パルスのパルス幅を検出して、
そのパルス幅が所定の長さになるようにスピンドルモー
タ2を速度制御し、その上で再生クロックと基準クロッ
クとを各々分周した信号を位相比較して前記スピンドル
モータ2に位相サーボをかける。このようにしてディス
ク1は、所定の線速度で回転されるが、図1に示すCD
プレーヤにおいては、再生開始時において、まず、ディ
スク1を定格の線速度で回転するべく速度切換手段20
から切換信号が発生され、モータサーボ回路3のサーボ
定数が定格速度用に設定される。そして、TOC読み取
り検出手段19によりディスク1のTOCが読み取れた
ことが検出されると、その検出出力に応じて速度切換手
段20から切換信号が発生され、モータサーボ回路3の
サーボ定数が高速速度用に設定される。
The motor servo circuit 3 is supplied with a digital signal obtained through the RF amplifier 5, a reproduced clock obtained from the clock reproducing circuit 15, and a reference clock obtained from the reference oscillator 24.
Detects the pulse width of the shortest pulse in the digital signal,
The speed of the spindle motor 2 is controlled so that the pulse width becomes a predetermined length, and then the phases of signals obtained by dividing the reproduction clock and the reference clock are compared, and phase servo is applied to the spindle motor 2. In this way, the disk 1 is rotated at a predetermined linear speed.
At the start of playback, the player first sets the speed switching means 20 to rotate the disc 1 at the rated linear speed.
Generates a switching signal, and the servo constant of the motor servo circuit 3 is set for the rated speed. When the TOC reading detecting means 19 detects that the TOC of the disk 1 has been read, a switching signal is generated from the speed switching means 20 according to the detection output, and the servo constant of the motor servo circuit 3 is changed to the high speed speed. Is set to

【0024】ところで、再生が開始されると、ディスク
1は、リードインエリアからトレースされ、該リードイ
ンエリアに記録されたTOCが読み込まれると、その
後、プログラムエリアがトレースされる様になる。その
為、再生が開始されると、まず、リードインエリアが定
格の線速度によりトレースされ、TOCが読み込まれる
と、その後、プログラムエリアが所定の高速の線速度に
よりトレースされる。
When the reproduction is started, the disk 1 is traced from the lead-in area, and when the TOC recorded in the lead-in area is read, the program area is traced thereafter. Therefore, when the reproduction is started, first, the lead-in area is traced at the rated linear velocity, and after the TOC is read, the program area is traced at a predetermined high linear velocity.

【0025】一方、ピックアップ4によりディスク1の
リードインエリア及びプログラムエリアがトレースされ
ると、ディスクに記録された信号は、前記ピックアップ
4を介してRF信号(高周波信号)としてRFアンプ5
に供給される。前記RF信号は、前記RFアンプ5によ
り増幅され、波形整形されてデジタル信号として信号処
理回路14に供給される。そして、前記信号処理回路1
4により前記デジタル信号が復調され、該デジタル信号
に含まれている種々のデータが抽出される。
On the other hand, when the pickup 4 traces the lead-in area and the program area of the disk 1, the signal recorded on the disk is converted into an RF signal (high-frequency signal) by the RF amplifier 5 via the pickup 4.
Supplied to The RF signal is amplified by the RF amplifier 5, waveform-shaped, and supplied to the signal processing circuit 14 as a digital signal. And the signal processing circuit 1
4 demodulates the digital signal and extracts various data contained in the digital signal.

【0026】ここで、リードインエリアをトレースした
際には、同期検出・EFM復調回路7によりTOCの復
調が行われ、復調されたTOCデータがTOCメモリ9
に記憶される。前記TOCメモリ9にTOCデータが記
憶されると、その旨がTOC読み取り検出手段19によ
り検出され、前述した如く、速度切換手段20からの切
換信号の為、モータサーボ回路3によりスピンドルモー
タ2の駆動速度が切換えられ、ディスク1が所定の高速
の線速度で駆動される様になり、その速度によりプログ
ラムエリアがトレースされる様になる。
When the lead-in area is traced, TOC demodulation is performed by the synchronization detection / EFM demodulation circuit 7 and the demodulated TOC data is stored in the TOC memory 9.
Is stored. When the TOC data is stored in the TOC memory 9, the fact is detected by the TOC reading detecting means 19, and as described above, the drive signal of the speed switching means 20 causes the motor servo circuit 3 to drive the spindle motor 2. The speed is switched so that the disk 1 is driven at a predetermined high linear speed, and the program area is traced by the speed.

【0027】この様にして高速でディスク1のプログラ
ムエリアがトレースされる様になると、信号処理回路1
4によりメインデータ(オーディオデータ)が復調され
る様になり、該メインデータの誤り検出及び誤り訂正処
理が行われ、かつ欠落したメインデータの補間が行われ
る。そして、前記信号処理回路14から出力されるメイ
ンデータは、シリアル・パラレル変換回路21によりシ
リアルのデジタル信号からパラレルのデジタル信号に変
換された後、第2アドレス発生回路23からの書き込み
アドレスに応じて第2RAM22に書き込まれる。ま
た、前記第2RAM22に書き込まれたメインデータ
は、前記第2アドレス発生回路23からの読み出しアド
レスに応じて読み出され、そのメインデータは、パラレ
ル・シリアル変換回路29によりパラレルのデジタル信
号からシリアルのデジタル信号に変換される。そして、
前記パラレル・シリアル変換回路29から出力されるメ
インデータは、D/Aコンバータ30によりアナログ信
号に変換されるとともに、ステレオの左及び右チャンネ
ル成分に分離され、それぞれ後段のオーディオ回路(図
示せず)に供給される。
When the program area of the disk 1 is traced at a high speed in this manner, the signal processing circuit 1
4, the main data (audio data) is demodulated, error detection and error correction of the main data are performed, and interpolation of the missing main data is performed. The main data output from the signal processing circuit 14 is converted from a serial digital signal into a parallel digital signal by a serial / parallel conversion circuit 21, and then converted in accordance with a write address from a second address generation circuit 23. The data is written to the second RAM 22. The main data written in the second RAM 22 is read in accordance with a read address from the second address generation circuit 23, and the main data is converted from a parallel digital signal into a serial data by a parallel / serial conversion circuit 29. It is converted to a digital signal. And
The main data output from the parallel / serial conversion circuit 29 is converted into an analog signal by a D / A converter 30 and separated into stereo left and right channel components, each of which is a subsequent audio circuit (not shown). Supplied to

【0028】ところで、第2RAM22へのメインデー
タの書き込みタイミングは、信号処理回路14からのメ
インデータの出力タイミングに合わせて高速にしてある
が、前記第2RAM22からのメインデータの読み出し
タイミングは、ディスクにメインデータを記憶する際の
サンプリング周波数に合わせてあり、前記第2RAM2
2への書き込みタイミングに比べて低速にしてある。そ
の為、再生が進むと、前記第2RAM22はやがてオー
バーフローになる。
The timing of writing the main data to the second RAM 22 is set at a high speed in accordance with the timing of the output of the main data from the signal processing circuit 14. The second RAM 2 is adapted to the sampling frequency when storing the main data.
2 is slower than the timing of writing to the data. Therefore, as the reproduction proceeds, the second RAM 22 will eventually overflow.

【0029】ここで、前記第2RAM22のオーバーフ
ローは、第2アドレス発生回路23の書き込みアドレス
及び読み込みアドレスを監視することによりRAM制御
回路26で検出され、該RAM制御回路26からはオー
バーフローを示すオーバーフロー信号がシステム制御回
路16に供給される。その為、トラックジャンプ制御手
段18からピックアップ4によるディスクの読み取り位
置を1トラック分戻させるトラックジャンプ信号が発生
され、ピックアップ4によるディスクのトレース位置が
1トラック戻されることによりディスク上の同一部分が
繰り返しトレースされるようになる。この場合、第2R
AM22からは今まで書き込まれたメインデータが順次
読み出されるので、メインデータはとぎれることなく、
連続して再生される。
Here, the overflow of the second RAM 22 is detected by the RAM control circuit 26 by monitoring the write address and the read address of the second address generation circuit 23, and an overflow signal indicating the overflow is sent from the RAM control circuit 26. Is supplied to the system control circuit 16. Therefore, a track jump signal is generated from the track jump control means 18 to return the reading position of the disk by the pickup 4 by one track, and the same position on the disk is repeated by returning the tracing position of the disk by the pickup 4 by one track. Be traced. In this case, the second R
Since the main data written so far is sequentially read from the AM 22, the main data is not interrupted,
Plays continuously.

【0030】また、第2RAM22のオーバーフローが
検出されると、その時点からRAM制御回路26により
第2RAM22への書き込みを中止させる中止信号が出
力され、第2RAM22にメインデータが書き込まれる
のが中止されるので、メインデータの読み出しのみが行
われ、前記第2RAM22に書き込まれているメインデ
ータの量が減少していく。
When the overflow of the second RAM 22 is detected, a stop signal for stopping the writing to the second RAM 22 is output by the RAM control circuit 26 from that point, and the writing of the main data to the second RAM 22 is stopped. Therefore, only the reading of the main data is performed, and the amount of the main data written in the second RAM 22 decreases.

【0031】一方、ピックアップ4により読み取られた
デジタル信号が信号処理回路14により信号処理される
と、それに伴ってデジタル信号に含まれているQコード
がQコード監視手段17により随時監視され、そのQコ
ードがシステム制御回路16内のRAM(図示せず)に
記憶される。その為、第2RAM22がオーバーフロー
された時点のQコードは、前記システム制御回路16内
のRAMに記憶されているので、第2RAM22のオー
バーフローが発生すると、トラックジャンプ制御手段1
8が作動され、アクセス動作が開始し、ピックアップ4
によるトレース位置がディスクの1トラック分戻される
とともに、前記システム制御回路16内のRAMに記憶
されたQコードを目標として検索が行われる。そして、
ピックアップ4によるトレース位置がオーバーフローさ
れた時点のQコードを含むデジタル信号部分に近づき、
目標とする範囲内のQコードが復調されるようになり、
Qコード監視手段17によりそのQコードが検出される
ようになると、データ一致判定回路28にシリアル・パ
ラレル変換回路21から出力されるメインデータが取り
込まれるようになる。
On the other hand, when the digital signal read by the pickup 4 is processed by the signal processing circuit 14, the Q code contained in the digital signal is monitored by the Q code monitoring means 17 as needed, and the Q code is monitored. The code is stored in a RAM (not shown) in the system control circuit 16. Therefore, since the Q code at the time when the second RAM 22 overflows is stored in the RAM in the system control circuit 16, when the overflow of the second RAM 22 occurs, the track jump control means 1
8 is activated, the access operation starts, and the pickup 4
Is returned by one track of the disk, and a search is performed with the Q code stored in the RAM in the system control circuit 16 as a target. And
The trace position by the pickup 4 approaches the digital signal portion including the Q code at the time of overflow,
The Q code within the target range will be demodulated,
When the Q code is detected by the Q code monitoring means 17, the main data output from the serial / parallel conversion circuit 21 is taken into the data match determination circuit 28.

【0032】ここで、データ一致判定回路28には、第
2RAM22のオーバーフローが生じるまでの所定サン
プル数のメインデータが記憶されており、シリアル・パ
ラレル変換回路21からのメインデータが取り込まれる
ようになると、そのメインデータが前記データ一致判定
回路28に記憶されているメインデータと比較される。
そして、それらのメインデータの一致が検出されると、
その旨を示す一致信号がRAM制御回路26に供給さ
れ、第2RAM22へのメインデータの書き込みが再開
される。
Here, the data coincidence judgment circuit 28 stores main data of a predetermined number of samples before the overflow of the second RAM 22 occurs, and when the main data from the serial / parallel conversion circuit 21 is taken in. The main data is compared with the main data stored in the data match determination circuit 28.
When a match between the main data is detected,
A coincidence signal indicating this is supplied to the RAM control circuit 26, and writing of the main data to the second RAM 22 is restarted.

【0033】第2RAM22へのメインデータの書き込
みが再開されると、その再開されたメインデータは、第
2RAM22内のオーバーフローにより書き込みが中止
された時点の最終のメインデータが格納されたアドレス
の次のアドレスから順次書き込まれ、前記最終のメイン
データに続けて書き込まれることになる。そして、第2
RAM22への書き込みが再開されたメインデータは、
前記最終のメインデータとディスク上において連続する
ものであるので、正しい再生が連続して行われることに
なる。
When the writing of the main data to the second RAM 22 is restarted, the restarted main data is stored in the second RAM 22 next to the address where the last main data at the time when the writing was stopped due to the overflow. The data is sequentially written from the address, and is written following the last main data. And the second
The main data whose writing to the RAM 22 has been resumed is
Since the last main data is continuous on the disk, correct reproduction is continuously performed.

【0034】一方、何らかの理由によりデータ一致判定
回路28から一致信号が得られない場合、RAM制御回
路26は、第2アドレス発生回路23からの書き込みア
ドレス及び読み出しアドレスの一致及びタイミングによ
り第2RAM22内のメインデータが空になることを検
出して第2RAM22への書き込みを再開する。この場
合、読み出されるメインデータが正しくつながらない
が、再生がとぎれないようにメインデータを第2RAM
22内の最終のメインデータに続けて書き込ませ、該最
終のメインデータに連続して新たに書き込まれたメイン
データが読み出されるようにしている。
On the other hand, if a match signal cannot be obtained from the data match determination circuit 28 for some reason, the RAM control circuit 26 determines whether the write address and the read address from the second address generation circuit 23 match and the timing in the second RAM 22. Detecting that the main data becomes empty, the writing to the second RAM 22 is restarted. In this case, the read main data is not connected correctly, but the main data is stored in the second RAM so that the reproduction is not interrupted.
The main data in the block 22 is written following the last main data, and the newly written main data is read continuously to the last main data.

【0035】ところで、外部からの衝撃や揺動、あるい
はディスクの傷や汚れ等によりピックアップ4によるデ
ィスクの信号読み取りが正しく行われなくなると、誤り
検出・訂正回路10によりメインデータの誤り訂正が出
来ず、該誤り検出・訂正回路10から訂正不可信号が発
生する。そして、RAM制御回路26により前記訂正不
可信号が補間回路13の補間能力以上連続して発生した
ことが検出されると、前記RAM制御回路26から補間
不可信号が発生され、WOK信号発生手段27からWO
K信号の発生が停止される。その為、前記RAM制御回
路26を介して第2アドレス発生回路23が制御され、
第2RAM22にメインデータが書き込まれるのが中止
されるとともに、トラックジャンプ制御手段18により
ディスクのトレース位置を戻すようにピックアップ4を
トラックジャンプさせるトラックジャンプ信号が発生さ
れ、誤り訂正が出来ないメインデータを含むデジタル信
号ブロックの読み取りが行われる直前に読み取られたデ
ジタル信号ブロックのQコードを検索するべくピックア
ップ4によるディスクのトレース位置が戻される。
By the way, if the signal of the disk is not correctly read by the pickup 4 due to an external shock or swing, or a scratch or dirt on the disk, the error detection / correction circuit 10 cannot correct the error of the main data. , A non-correctable signal is generated from the error detection / correction circuit 10. Then, when the RAM control circuit 26 detects that the non-correctable signal has been continuously generated by the interpolation capability of the interpolation circuit 13 or more, the RAM control circuit 26 generates an interpolation impossible signal, and the WOK signal generation means 27 WO
The generation of the K signal is stopped. Therefore, the second address generation circuit 23 is controlled via the RAM control circuit 26,
The writing of the main data to the second RAM 22 is stopped, and the track jump control means 18 generates a track jump signal for causing the pickup 4 to jump the track so as to return the trace position of the disk. The trace position of the disk by the pickup 4 is returned to search for the Q code of the digital signal block read immediately before the read digital signal block is read.

【0036】ここで、外部からの衝撃や揺動により誤っ
たメインデータが発生した場合は、ピックアップ4によ
りディスクの同一部分を再びトレースすることにより誤
ったメインデータを読み直すことが出来、正しいメイン
データを得ることが出来るので、データ一致判定回路2
8に、誤る直前のメインデータと同一のメインデータが
入力され、前記データ一致判定回路28により一致信号
が発生される。前記データ一致判定回路28によるメイ
ンデータの比較は、トレース位置のトラックジャンプが
終了した直後に行われるのではなく、第2RAM22に
書き込まれた最終のメインデータが含まれたフレームの
近傍から行われる。この際、前記最終のメインデータに
対応するQコードを含むフレームを目標として該Qコー
ドの検出が行われるが、この場合、Qコードの取り込み
の失敗を考慮してQコードが検出されなくとも1フレー
ムが再生されるタイミングごとに記憶されたQコードの
時間情報に1フレーム分を加算していくことにより目標
のフレームを検出する。そして、トレース位置が目標と
するフレームの近傍に到達したら、比較する為のメイン
データをデータ一致判定回路28に取り込むようにし、
該データ一致判定回路28により取り込んだメインデー
タの比較が行われる。
If erroneous main data is generated due to an external shock or swing, the erroneous main data can be read again by tracing the same portion of the disk again by the pickup 4, and the correct main data can be read. Can be obtained, the data match determination circuit 2
8, the same main data as the main data immediately before the error is input, and the data match determination circuit 28 generates a match signal. The comparison of the main data by the data match determination circuit 28 is not performed immediately after the track jump of the trace position is completed, but is performed from the vicinity of the frame including the final main data written in the second RAM 22. At this time, the detection of the Q code is performed targeting the frame including the Q code corresponding to the final main data. In this case, even if the Q code is not detected in consideration of the failure of the Q code capture, A target frame is detected by adding one frame to the time information of the Q code stored at each timing when the frame is reproduced. Then, when the trace position reaches the vicinity of the target frame, the main data for comparison is taken into the data match determination circuit 28,
The data match determination circuit 28 compares the captured main data.

【0037】前記データ一致判定回路28により一致信
号が発生されると、RAM制御回路26からは開始信号
が発生され、誤ったメインデータの直前のメインデータ
に連続して読み直された正しいメインデータが書き込ま
れるようになる。
When a coincidence signal is generated by the data coincidence determination circuit 28, a start signal is generated from the RAM control circuit 26, and the correct main data read continuously from the main data immediately before the incorrect main data is read. Will be written.

【0038】したがって、この場合は、メインデータを
とぎれさせることなく、連続して再生することが出来
る。
Accordingly, in this case, the main data can be reproduced continuously without interruption.

【0039】一方、ディスクの傷や汚れ等により誤った
メインデータが発生した場合は、ピックアップ4により
ディスクの同一部分を再びトレースしても誤ったメイン
データを読み直すことが出来ず、正しいメインデータを
得ることが出来ない。その為、データ一致判定回路28
からは一致信号が得られず、第2RAM22内のメイン
データは消費されていくのみであり、RAM制御回路2
6によりやがて第2RAM22内のメインデータが空に
なることが検出される。その検出が行われると、ディス
クの同一部分を再びトレースすることを中止し、次の部
分をトレースするべくトラックジャンプ制御手段18を
作動させるとともに、前記RAM制御回路26から開始
信号が発生され、第2RAM22へのメインデータの書
き込みが再開される。この場合は、読み直されたメイン
データが第2RAM22内に書き込まれているメインデ
ータと正しくつながらないが、再生がとぎれないように
メインデータを第2RAM22内の最終のメインデータ
に続けて書き込ませ、該最終のメインデータに連続して
新たに書き込まれたメインデータが読み出されるように
成されている。
On the other hand, if erroneous main data is generated due to scratches or dirt on the disk, the erroneous main data cannot be read again even if the same portion of the disk is traced again by the pickup 4, and the correct main data cannot be read. I can't get it. Therefore, the data match determination circuit 28
Does not obtain a coincidence signal, and only the main data in the second RAM 22 is consumed.
6, it is detected that the main data in the second RAM 22 will be emptied soon. When the detection is performed, tracing of the same portion of the disk is stopped again, the track jump control means 18 is operated to trace the next portion, and a start signal is generated from the RAM control circuit 26. Writing of the main data to the 2RAM 22 is restarted. In this case, the reread main data is not correctly connected to the main data written in the second RAM 22, but the main data is written continuously to the last main data in the second RAM 22 so that the reproduction is not interrupted. The newly written main data is read continuously from the last main data.

【0040】ところで、ディスク1のリードインエリア
を定格の線速度によりトレースする構成であるので、定
格より高速の線速度に比べて当然のことながらディスク
の回転の立上げが短時間となり、この結果、定格線速度
の2倍速程度のものと比較すると、リードインエリアの
トレース時間の延長分を考慮してもTOCを読み込むま
での時間を短縮するのに有利である。その為、TOCの
読み込みの確実性を確保しながら、選曲再生が行える状
態に速やかに移行される。
By the way, since the lead-in area of the disk 1 is traced at the rated linear velocity, the start-up of the disk rotation is of course shorter in comparison with the linear velocity higher than the rated. Compared with the linear velocity of about twice the rated linear velocity, it is advantageous to reduce the time required to read the TOC even if the trace time of the lead-in area is extended. Therefore, the state is promptly shifted to a state in which music reproduction can be performed while ensuring the reliability of reading the TOC.

【0041】また、選曲操作が行われると、次に再生を
行う曲の先頭となる目標トラックに応じた絶対時間情報
データがTOCメモリ9から読み出され、システム制御
回路16によりピックアップ4による現在のトレース位
置から前記目標トラックまでの距離(トラック数)が算
出され、それに応じてトラックジャンプ制御手段18か
らトラックジャンプ信号が発生され、ピックアップ4に
よるトレース位置を移動させることにより目標トラック
の検索が行われるが、TOCの読み込み後、最初から選
曲再生を行う場合においては、ディスクの最内周トラッ
クに応じた最高回転数部分を所定の高速線速度に立上げ
ずにリードインエリアのトレース時の定格線速度から直
接、目標トラックが位置する径で高速線速度に合わせる
ことになり、目標トラックの検索中に高速線速度に応じ
た目標トラックの回転数に合わせることが出来るととも
に、ディスク回転速度の無駄な立上げ動作が排除され、
選曲動作を完了するまでの時間が短縮される。
When the music selection operation is performed, the absolute time information data corresponding to the target track which is the head of the music to be reproduced next is read out from the TOC memory 9, and the system control circuit 16 controls the current time by the pickup 4. The distance (the number of tracks) from the trace position to the target track is calculated, and a track jump signal is generated from the track jump control means 18 accordingly. The target track is searched by moving the trace position by the pickup 4. However, when music selection and reproduction are performed from the beginning after the TOC is read, the rated line at the time of tracing the lead-in area without raising the maximum rotational speed portion corresponding to the innermost track of the disk to a predetermined high-speed linear velocity is used. Directly from the speed, it will match the high-speed linear velocity at the diameter where the target track is located, During the search of the rack with can be matched to the rotational speed of the target track in response to the fast linear velocity, wasteful rising operation of the disk rotation speed is eliminated,
The time required to complete the music selection operation is reduced.

【0042】[0042]

【発明の効果】以上述べた如く、本発明に係るディスク
プレーヤは、メインデータとその内周側に位置する目次
データとが線速度一定で記録されているディスクを再生
するものにおいて、目次データの読み取りを行うときに
モータ制御回路の設定速度を定格線速度に切換えるとと
もに、目次データの読み取りが終了した後に前記モータ
制御回路の設定速度を高速線速度に切換えるようにし、
かつ、最初から選曲再生が行われる場合において、目次
データの読み取りが終了した後に定格線速度から選曲す
る曲の先頭となる目標トラックが位置する径に応じた高
速線速度に直接合わせる制御を行うようにしているの
で、最初から選曲再生が行われる場合に目次データの読
み取りが終了した後にメインデータの最内周トラックが
位置する径に応じた高速線速度に立ち上げられることな
く、選曲する曲の先頭となる目標トラックが位置する径
に応じた高速線速度に直接立ち上げられ、ディスクの回
転数を必要以上に上げる無駄なディスク回転の立ち上げ
動作を排除することが出来、ディスク回転の立ち上げ時
間を短縮して選曲動作完了までの時間の短縮化を図るこ
とが出来る。そして、目次データの読み取りが定格線速
度で行われることになるので、副次的に目次データの読
み取りの確実性を向上させる効果も得られる。
As described above, the disc player according to the present invention reproduces a disc in which main data and table of contents data located on the inner peripheral side thereof are recorded at a constant linear velocity. When reading, the set speed of the motor control circuit is switched to the rated linear speed, and after the table of contents data is read, the set speed of the motor control circuit is switched to the high linear speed,
In addition, in the case where music selection reproduction is performed from the beginning, after the reading of the table of contents data is completed, control is performed to directly adjust from the rated linear velocity to a high-speed linear velocity corresponding to the diameter of the target track at the head of the music to be selected from the rated linear velocity. Therefore, when the song selection and playback are performed from the beginning, after the table of contents data is read, the song to be selected is not started at a high-speed linear speed corresponding to the diameter where the innermost track of the main data is located. Direct start-up at a high linear velocity according to the diameter of the target track at the head position, eliminating unnecessary start-up operation of the disk rotation that increases the number of rotations of the disk more than necessary. The time required to complete the music selection operation can be reduced by shortening the time. Then, since the reading of the table of contents data is performed at the rated linear velocity, an effect of improving the reliability of reading the table of contents data can be obtained as a secondary effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す回路ブロック図であ
る。
FIG. 1 is a circuit block diagram showing one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

2 スピンドルモータ 3 モータサーボ回路 4 ピックアップ 9 TOCメモリ 14 信号処理回路 15 クロック再生回路 16 システム制御回路 18 トラックジャンプ制御手段 19 TOC読み取り検出手段 20 速度切換手段 2 Spindle motor 3 Motor servo circuit 4 Pickup 9 TOC memory 14 Signal processing circuit 15 Clock regeneration circuit 16 System control circuit 18 Track jump control means 19 TOC reading detection means 20 Speed switching means

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 音楽情報等のメインデータと、メインデ
ータより内周側にメインデータの目次情報となる目次デ
ータとが線速度一定で記録されているディスクを再生
るとともに、前記目次データを用いてメインデータの選
曲再生が行え、かつ、ディスクを定格回転より高速の高
速回転させることによりディスクの高速読み取りが可能
に成されたディスクプレーヤにおいて、前記目次データ
が読み取れたことを検出する目次検出手段と、ディスク
を回転させるスピンドルモータを制御し、ディスクの回
転を定格線速度及び高速線速度に制御するモータ制御回
路と、ディスクの回転を定格線速度から高速線速度に切
換えるべく前記モータ制御回路の設定速度を切換える速
度切換手段とを設け、該速度切換手段は目次データの読
み取りを行うときに前記モータ制御回路の設定速度を定
格線速度に切換えるとともに、目次データの読み取りが
終了した後に前記モータ制御回路の設定速度を高速線速
度に切換え、前記モータ制御回路は最初から選曲再生が
行われる場合において、目次データの読み取りが終了し
た後に定格線速度から選曲する曲の先頭となる目標トラ
ックが位置する径に応じた高速線速度に直接合わせる制
御を行うことを特徴とするディスクプレーヤ。
[Claim 1] and the main data such as music information, Meinde
Plays back a disc in which the index data, which is the index information of the main data, is recorded at a constant linear velocity on the inner side of the data .
Selection of main data using the table of contents data
In a disc player capable of performing song reproduction and reading a disc at a high speed by rotating the disc at a high speed higher than a rated rotation, a table of contents detecting means for detecting that the table of contents data has been read; and A motor control circuit for controlling the spindle motor to be rotated to control the rotation of the disk to a rated linear velocity and a high-speed linear velocity , and a set speed of the motor control circuit for switching the disk rotation from the rated linear velocity to a high-speed linear velocity Speed switching means, which reads the table of contents data.
Set the speed of the motor control circuit when performing
Switching to the rated line speed and reading the table of contents data
After completion, set the speed of the motor control circuit to the high linear speed.
At the same time, and the motor control circuit starts music selection and playback from the beginning.
When reading of the table of contents data is completed,
Target track that is the beginning of the track selected from the rated linear velocity
A system that directly adjusts to the high-speed linear velocity according to the diameter where the
A disc player characterized by performing control .
JP4013137A 1992-01-28 1992-01-28 Disc player Expired - Fee Related JP2703443B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4013137A JP2703443B2 (en) 1992-01-28 1992-01-28 Disc player

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4013137A JP2703443B2 (en) 1992-01-28 1992-01-28 Disc player

Publications (2)

Publication Number Publication Date
JPH05205449A JPH05205449A (en) 1993-08-13
JP2703443B2 true JP2703443B2 (en) 1998-01-26

Family

ID=11824778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4013137A Expired - Fee Related JP2703443B2 (en) 1992-01-28 1992-01-28 Disc player

Country Status (1)

Country Link
JP (1) JP2703443B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674668B2 (en) * 1989-06-29 1997-11-12 富士通株式会社 Disk device and its control method

Also Published As

Publication number Publication date
JPH05205449A (en) 1993-08-13

Similar Documents

Publication Publication Date Title
TW436764B (en) Disk recording system
US6594213B1 (en) Data recorder
US6487616B1 (en) Controller for data recorder
US5740140A (en) Data reproducting apparatus with controlled comparator for reducing connection error of main data with corresponding absolute time data
JP3241400B2 (en) Recording device
JPH06124546A (en) Information reproducing device
JP3754288B2 (en) Control device
US5777955A (en) Signal processing circuit for an optical disk player including data decoding based on a regenerated bit clock
JP2703443B2 (en) Disc player
JP3157342B2 (en) Digital signal recording medium playback device
JP2793062B2 (en) Disc player
JP2640059B2 (en) Disc player
JP2957794B2 (en) Digital signal recording medium playback device
JP3148457B2 (en) Digital signal recording medium playback device
JP2640044B2 (en) Digital signal recording medium playback device
JP2786937B2 (en) Digital signal recording medium playback device
JP2664557B2 (en) Digital signal recording medium playback device
JP2664558B2 (en) Digital signal recording medium playback device
JP3357870B2 (en) Disk recording device
JP2945659B2 (en) Playback device
JP2664554B2 (en) Digital signal recording medium playback device
JP3011585B2 (en) Digital signal recording medium playback device
JPH0421985A (en) Data reproducing device
JP3357869B2 (en) Disk recording device
JP2585467B2 (en) Playback data processing device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees