JP2698074B2 - A method of changing station data of a processor in a multiprocessor system - Google Patents

A method of changing station data of a processor in a multiprocessor system

Info

Publication number
JP2698074B2
JP2698074B2 JP62122495A JP12249587A JP2698074B2 JP 2698074 B2 JP2698074 B2 JP 2698074B2 JP 62122495 A JP62122495 A JP 62122495A JP 12249587 A JP12249587 A JP 12249587A JP 2698074 B2 JP2698074 B2 JP 2698074B2
Authority
JP
Japan
Prior art keywords
processor
station data
processors
change
main memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62122495A
Other languages
Japanese (ja)
Other versions
JPS63288355A (en
Inventor
満 浅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62122495A priority Critical patent/JP2698074B2/en
Publication of JPS63288355A publication Critical patent/JPS63288355A/en
Application granted granted Critical
Publication of JP2698074B2 publication Critical patent/JP2698074B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチプロセッサシステムにおいて局デー
タをシステム処理を中止することなく変更可能にする方
法に係わり、詳しくは、各同のプロセッサが個別にメイ
ンメモリ上に持つ局データを構成条件変更に伴い変更す
る際に、あるプロセッサで障害等が発生しても、システ
ム処理を中止するプロセッサは、構成条件変更対象設備
を使用中のもののみに限定するようにしたマルチプロセ
ッサシステムにおけるプロセッサの局データ変更方法に
関する。 〔従来の技術〕 各プロセッサが各々のメインメモリ上に局データを持
つマルチプロセッサシステムにおいて、システム処理を
実行しながらの局データの変更は、各プロセッサの局デ
ータを順に書替えることによって行っている。しかし、
替替え途中で特定プロセッサが障害を起こし、該プロセ
ッサの替替え処理が中止されて初期化された場合は、該
プロセッサのみが書替わらず変更前の局データを持つこ
ととなるため、プロセッサ間で矛盾を起こし正常なシス
テム処理が行えなくなる問題がある。このため、従来は
局データ変更中に障害等が発生した場合には、全プロセ
ッサを初期化し、処理を全て中止し、無効とすることに
より対処している。したがって、1プロセッサのみの障
害の場合でも、全プロセッサのシステム処理が中止さ
れ、サービス品質が低下する。また、この中断時間はプ
ロセッサ数に比例して伸びるため、プロセッサ数が多い
程サービス品質が低下する問題がある。 これを具体例により説明する。 第6図は各プロセッサが各々のメインメモリ上に局デ
ータを持つマルチプロセッサシステムを示している。こ
のシステムは、端末から受けたデータを他の端末または
他のシステムに転送するシステム処理を目的とする交換
システムを表している。 第7図は通信回線を増設する時点での局データ変更を
示している。第8図、第9図はそれぞれ局データ変更時
のプロセッサ障害を示している。 これらの図において、P0,P1,P2,P3は、プロセッサで
あり、バスにより相互に接続されている。MMは各プロセ
ッサのメインメモリであり、TYP0,TYP1は、このシステ
ムに接続された端末であり、LN0,LN1は、このシステム
と他システムを接続する通信回線でありLN1は増設しよ
うとする通信回線を示す。 TYP管理局データ、LN管理局データは、各TYP,LNの収
容プロセッサ位置を示す局データである。全てのプロセ
ッサは、これらの局データをメインメモリMM上に持ち、
これらのデータを参照することによりデータ転送等のシ
ステム処理を行う。 また、第8図、第9図の網かけの部分は、障害の発生
したプロセッサ及び、それに伴いサービス中止、初期化
されるプロセッサを示す。 第6図のシステムにおいて、プロセッサP0に通信回線
LN1を増設することを考える。この場合は第7図に示す
ように、増設する時点で、各プロセッサ上のメインメモ
リMMのLN管理用局データを順に書き替える。第7図のLN
管理用局データLN1は書き替えられる局データを示して
いる。 〔発明が解決しようとする問題点〕 局データ変更中に、プロセッサ障害がP0で発生した場
合、第8図に示すようにプロセッサP0のみが初期設定さ
れ、ファイルメモリ局データで元に書替えられたデータ
つまり変更前のシステム構成条件を表わすデータを持つ
ため、プロセッサ間で局データ矛盾を起こす。 具体的な処理例として、P2プロセッサがTYP1端末から
他システムに転送するデータを受け取った場合を考え
る。プロセッサP2が他システムと通信する際にプロセッ
サP0の増通信回線LN1を介して行おうとすると矛盾が起
こる。すなわち、プロセッサP2はバスを介してP0にデー
タを渡すが、P0では局データを参照して自プロセッサ内
に通信回線が無いと判断するため処理できず矛盾を起こ
す。これを避けるため、従来は局データ変更中にプロセ
ッサ障害が発生した場合には、1プロセッサのみの障害
の場合も、第9図に示すように全プロセッサのシステム
処理を中止し、全プロセッサを初期化する。このため、
その間サービスが中断するのでサービス品質が低下す
る。また、この中断時間はプロセッサ数に比例して伸び
るため、プロセッサ数が多い程サービス品質が低下する
問題がある。 本発明の目的は、各プロセッサが各々のメインメモリ
上に局データを持つマルチプロセッサシステムにおい
て、局データの変更中に障害が発生した場合に、システ
ム処理が中止される障害りしょう範囲を構成条件変更対
象設備を使用中のもののみに限定し、サービス品質の低
下を抑制することのできるマルチプロセッサシステムに
おけるプロセッサの局データ変更方法を提供することに
ある。 〔問題点を解決するための手段〕 上記目的達成のため、本発明では、複数プロセッサが
個別に持つ局データをプロセッサ毎に順次変更中に、局
データ変更済または変更中のプロセッサで障害が発生し
た場合に、該プロセッサは、処理を中止しファイルメモ
リ上の変更前の局データをメインメモリにロードするこ
とで局データを変更前に戻すと共に、初期設定を行な
い、該プロセッサ以外のプロセッサはシステム処理を中
止せずにファイルメモリ上の変更前局データをメインメ
モリにロードし局データを変更前に戻すだけで初期設定
は行わず、全てのプロセッサのシステム処理は局データ
に矛盾のあることを見出した場合のみその処理を中止す
る。 〔作用〕 本発明は、各プロセッサが各々のメインメモリ上に局
データを持つマルチプロセッサシステムにおいて、局デ
ータを変更する際、プロセッサ障害等により一部のプロ
セッサの局データの変更に失敗した場合、他のプロセ
ッサにおけるシステム処理の中止を伴うことなしに、全
プロセッサの局データを更新前に戻すことにより、プロ
セッサ間で矛盾のない状態とする。これにより、以後の
システム処理が矛盾なく動ける環境を提供する。他の
プロセッサにおけるシステム処理の中止を伴うことなし
に局データを戻したことにより、プロセッサ間にまたが
るシステム処理または中断のあるシステム処理で矛盾が
発生しうるので、これらの処理は局データに矛盾がある
場合を考慮し、矛盾検出時は該処理を中止する。上記
により、障害等によるシステム処理の中止の範囲を構
成条件変更対象設備を使用中のもののみに限定し、サー
ビス品質の低下を防ぐ。 〔実施例〕 第1図は本発明の一実施例を示す説明図であり、第2
図乃至第5図は第1図に示した実施例の実現方式を具体
的に示す説明図である。 これらの図において、P0,P1,P2,P3,PMは、それぞれプ
ロセッサであり、バスにより相互に接続されている。MM
は各プロセッサのメインメモリであり、FMはファイルメ
モリであり、TYP0,TYP1は、このシステムに接続された
端末であり、LN0,LN1は、このシステムと他システムを
接続する通信回線でありLN1は増設しようとする通信回
線を示す。 TYP管理局データ、LN管理局データは、各TYP,LNの収
容プロセッサ位置を示す局データである。全てのプロセ
ッサは、これらの局データをMM上に持ち、これらのデー
タを参照することによりデータ転送等のシステム処理を
行う。 また、図中の網かけの部分は、障害の発生したプロセ
ッサ及び、それに伴いサービス中止、初期化されるプロ
セッサを示す。 本発明方式では、第1図に示すように、障害となっ
たプロセッサが実行していたシステム処理を中止し該プ
ロセッサのみを初期化し、また、その他のプロセッサに
ついては、システム処理を中止することなく、局データ
だけを変更前に戻し、局データを戻した際に増設した
通信回線LN1を使用していたため矛盾を起こしたシステ
ム処理があれば、それのみを中止するだけで、他のシス
テム処理は続行される。このため、プロセッサ数に関係
なくりしょう範囲を限定でき、サービス品質の低下が少
ない。 第1図の実施例の実現方式を具体的に第2図乃至第4
図を用いて示す。第2図乃至第5図は、ファイルメモリ
位置、障害検出位置等が異なるものである。 第2図を参照する。個々のプロセッサが自プロセッサ
のファイルメモリと障害検出機構を持っている場合であ
る。プロセッサ障害検出時は、障害を検出した該プロセ
ッサP0は実行していたシステム処理を中止し、配下のフ
ァイルメモリFM上の局データをメインメモリMMにローデ
ィングし、局データを変更前に戻し、プロセッサを初期
化する。そして他プロセッサP1〜P3に障害発生を通知す
る。障害発生の通知を受けた非障害プロセッサP1〜P3
は、個々のプロセッサ毎に配下のファイルメモリFM上の
局データをメインメモリMMにローディングし、局データ
を変更前に戻すが、初期化は行わない。また、全プロセ
ッサは局データ矛盾を見出した時は該処理のみを止め
る。 第3図を参照する。個々のプロセッサが自プロセッサ
のファイルメモリと全プロセッサの障害検出機構を持っ
ている場合である。プロセッサ障害検出時は、検出した
該プロセッサP0は実行していたシステム処理を中止し、
配下のファイルメモリFM上の局データをメインメモリMM
にローディングして初期化する。非障害プロセッサP1〜
P3は、個々のプロセッサ毎に配下のファイルメモリFM上
の局データをメインメモリMMにローディングし、局デー
タを変更前に戻す。また、全プロセッサは局データ矛盾
を見出した時は該処理のみを止める。 第4図を参照する。プロセッサPMのみが全プロセッサ
のファイルメモリと障害検出機構を持つ場合である。プ
ロセッサP0の障害検出時は、プロセッサPMが、該プロセ
ッサP0の実行しているシステム処理を中止させ、PM配下
のファイルメモリFM上の該プロセッサ用局データを該プ
ロセッサP0のメインメモリMMに転送し、初期化する。非
障害プロセッサP1〜P3には、PMが配下のファイルメモリ
FM上の個々のプロセッサ用の局データを個々のプロセッ
サのメインメモリMMに転送し、全プロセッサの局データ
を変更前に戻す。また、全プロセッサは局データ矛盾を
見出した時は該処理のみを止める。 第5図を参照する。プロセッサPMが全プロセッサのフ
ァイルメモリFMを持ち、個々のプロセッサが障害検出機
構を持つ場合である。プロセッサP0の障害検出時は、該
プロセッサP0は実行しているシステム処理を中止し、プ
ロセッサPMにPM配下のファイルメモリFM上の該プロセッ
サ用局データの転送要求を出す。プロセッサPMは転送要
求を受けると、該プロセッサP0に局データを転送する。
該プロセッサP0は、この局データをメインメモリMM上に
転送して初期化し、他プロセッサP1〜P3に障害発生を通
知する。障害発生の通知を受けた非障害プロセッサP1〜
P3は、プロセッサPMにPM配下のファイルメモリFM上の該
プロセッサ用局データの転送要求を出す。プロセッサPM
は転送要求を受けると、該プロセッサP1〜P3に局データ
を転送する。該プロセッサP1〜P3は、この局データをメ
インメモリMM上に転送し、全プロセッサの局データを変
更前に戻す。また、全プロセッサは局データ矛盾を見出
した時は該処理のみを止める。 〔発明の効果〕 以上の説明から明らかな如く、本発明によれば、各プ
ロセッサが各々のメインメモリ上に局データを持つマル
チプロセッサシステムにおいて、局データの変更中に障
害が発生した場合に、障害発生プロセッサの初期化を除
き、他のプロセッサの初期化を行うことなしに、全プ
ロセッサの局データを更新前に戻すことにより、プロセ
ッサ間で矛盾のない状態とする、システム処理が処理
途中で局データの矛盾を発見した場合は該処理を中止す
る、の2つの論理を採ることにより、プロセッサ数に関
係なくシステム処理が中止される障害りしょう範囲を限
定し、サービス品質の低下を抑制する構成条件変更方式
を可能とするマルチプロセッサシステムにおけるプロセ
ッサの局データ変更方法を提供できる利点がある。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for changing station data in a multiprocessor system without interrupting system processing. When changing the station data in the main memory according to the change of configuration conditions, even if a failure occurs in a certain processor, the processor that stops system processing is limited to those that are using the equipment whose configuration conditions are to be changed. The present invention relates to a method of changing station data of a processor in a multiprocessor system. 2. Description of the Related Art In a multiprocessor system in which each processor has station data on each main memory, change of station data while executing system processing is performed by sequentially rewriting station data of each processor. . But,
If a specific processor fails during replacement and the replacement process of the processor is stopped and initialized, only the processor will have the station data before the change without being rewritten. There is a problem that inconsistency occurs and normal system processing cannot be performed. Therefore, conventionally, when a failure or the like occurs during the change of the station data, all the processors are initialized, all the processes are stopped, and the processing is invalidated. Therefore, even in the case of a failure of only one processor, the system processing of all processors is stopped, and the service quality is reduced. In addition, since the interruption time increases in proportion to the number of processors, there is a problem that as the number of processors increases, the service quality deteriorates. This will be described with a specific example. FIG. 6 shows a multiprocessor system in which each processor has station data on each main memory. This system represents a switching system for the purpose of system processing for transferring data received from a terminal to another terminal or another system. FIG. 7 shows the change of the station data at the time when the communication line is added. FIG. 8 and FIG. 9 each show a processor failure when the station data is changed. In these figures, P0, P1, P2, and P3 are processors and are interconnected by a bus. MM is the main memory of each processor, TYP0 and TYP1 are terminals connected to this system, LN0 and LN1 are communication lines connecting this system and other systems, and LN1 is a communication line to be added. Is shown. The TYP management station data and the LN management station data are station data indicating the accommodation processor position of each TYP and LN. All processors have these station data in main memory MM,
System processing such as data transfer is performed by referring to these data. The shaded portions in FIGS. 8 and 9 indicate a processor in which a failure has occurred and a processor whose service is to be suspended or initialized accordingly. In the system of FIG. 6, a communication line is connected to the processor P0.
Consider adding LN1. In this case, as shown in FIG. 7, at the time of expansion, the LN management station data in the main memory MM on each processor is sequentially rewritten. LN in Fig. 7
The management station data LN1 indicates station data to be rewritten. [Problems to be Solved by the Invention] If a processor failure occurs at P0 during the change of the station data, only the processor P0 is initialized as shown in FIG. 8 and rewritten by the file memory station data. Since the data, that is, the data indicating the system configuration conditions before the change, is included, the station data is inconsistent between the processors. As a specific processing example, consider the case where the P2 processor receives data to be transferred to another system from the TYP1 terminal. If the processor P2 attempts to communicate with another system via the communication line LN1 of the processor P0, a contradiction occurs. That is, the processor P2 passes the data to P0 via the bus, but the processor P2 refers to the station data and determines that there is no communication line in its own processor. In order to avoid this, conventionally, when a processor failure occurs during the change of station data, the system processing of all processors is stopped as shown in FIG. Become For this reason,
In the meantime, the service is interrupted, so that the service quality deteriorates. In addition, since the interruption time increases in proportion to the number of processors, there is a problem that as the number of processors increases, the service quality deteriorates. SUMMARY OF THE INVENTION An object of the present invention is to provide a multiprocessor system in which each processor has station data on its main memory, if a fault occurs during the change of station data, the system processing is stopped. It is an object of the present invention to provide a method for changing the station data of a processor in a multiprocessor system that can limit the change target equipment to only those in use and can suppress the deterioration of the service quality. [Means for Solving the Problems] In order to achieve the above object, according to the present invention, a failure occurs in the station data changed or changing processor while the station data individually held by a plurality of processors is sequentially changed for each processor. In this case, the processor stops the processing, loads the station data before the change in the file memory into the main memory, thereby returning the station data to the state before the change, performs the initial setting, and the processors other than the processor perform system initialization. Without interrupting the processing, load the pre-change station data in the file memory into the main memory and return the station data to the state before the change, but do not perform the initial setting, and confirm that the system processing of all processors is inconsistent with the station data. The processing is stopped only when it is found. [Operation] The present invention, in a multiprocessor system in which each processor has station data on each main memory, when changing the station data, when changing the station data of some processors due to a processor failure or the like, By returning the station data of all the processors to the state before updating without suspending the system processing in the other processors, a state in which there is no inconsistency between the processors is achieved. This provides an environment in which subsequent system processing can operate without contradiction. Returning station data without suspending system processing in other processors can cause inconsistencies in system processing that spans between processors or in interrupted system processing. Considering a certain case, the process is stopped when inconsistency is detected. As described above, the range of suspension of the system processing due to a failure or the like is limited to only those in which the configuration condition change target facility is in use, thereby preventing a decrease in service quality. Embodiment FIG. 1 is an explanatory view showing an embodiment of the present invention, and FIG.
FIG. 5 to FIG. 5 are explanatory diagrams specifically showing a method of realizing the embodiment shown in FIG. In these figures, P0, P1, P2, P3, and PM are processors, respectively, and are mutually connected by a bus. MM
Is a main memory of each processor, FM is a file memory, TYP0, TYP1 are terminals connected to this system, LN0, LN1 are communication lines connecting this system to other systems, and LN1 is Indicates the communication line to be added. The TYP management station data and the LN management station data are station data indicating the accommodation processor position of each TYP and LN. All processors have these station data on the MM, and perform system processing such as data transfer by referring to these data. The shaded portion in the figure indicates a processor in which a failure has occurred, and a processor whose service is to be suspended or initialized accordingly. In the method of the present invention, as shown in FIG. 1, the system processing executed by the failed processor is stopped to initialize only the processor, and the other processors are not stopped without stopping the system processing. However, if only the station data was returned before the change, and there was a system process that caused an inconsistency because the expanded communication line LN1 was used when returning the station data, just stop it and other system processes Continued. For this reason, the range of irrespective of the number of processors can be limited, and the quality of service does not deteriorate much. The implementation method of the embodiment of FIG.
This is shown using the figure. 2 to 5 differ from each other in the file memory position, the failure detection position, and the like. Please refer to FIG. This is a case where each processor has its own file memory and a failure detection mechanism. When a processor failure is detected, the processor P0 that has detected the failure stops the system processing being executed, loads the station data on the subordinate file memory FM to the main memory MM, returns the station data to before the change, Is initialized. Then, the other processors P1 to P3 are notified of the occurrence of the failure. Non-failed processors P1 to P3 that have been notified of the failure
Loads the station data on the file memory FM under the control of each processor into the main memory MM and returns the station data to the state before the change, but does not perform initialization. When all the processors find inconsistency in the station data, only the processing is stopped. Please refer to FIG. In this case, each processor has a file memory of its own processor and a failure detection mechanism of all processors. When a processor failure is detected, the detected processor P0 stops the system processing being executed,
The station data on the file memory FM under the main memory MM
And initialize it. Non-faulty processor P1 ~
P3 loads the station data in the file memory FM under the control of each processor into the main memory MM and returns the station data to the state before the change. When all the processors find inconsistency in the station data, only the processing is stopped. Please refer to FIG. In this case, only the processor PM has the file memories of all the processors and the failure detection mechanism. At the time of detecting the failure of the processor P0, the processor PM stops the system processing being executed by the processor P0 and transfers the station data for the processor on the file memory FM under the PM to the main memory MM of the processor P0. ,initialize. The non-failed processors P1 to P3 have file memories under the PM
The station data for each processor on the FM is transferred to the main memory MM of each processor, and the station data of all processors is returned to before the change. When all the processors find inconsistency in the station data, only the processing is stopped. Please refer to FIG. In this case, the processor PM has the file memories FM of all the processors, and each processor has a failure detection mechanism. When the failure of the processor P0 is detected, the processor P0 stops the system processing being executed, and issues a transfer request of the processor station data on the file memory FM under the PM to the processor PM. When receiving the transfer request, the processor PM transfers the station data to the processor P0.
The processor P0 transfers the station data to the main memory MM for initialization, and notifies other processors P1 to P3 of the occurrence of a fault. Non-failed processors P1 to P2
P3 issues a request to the processor PM to transfer the station data for the processor on the file memory FM under the PM. Processor PM
Receives the transfer request and transfers the station data to the processors P1 to P3. The processors P1 to P3 transfer the station data to the main memory MM, and return the station data of all the processors before the change. When all the processors find inconsistency in the station data, only the processing is stopped. [Effects of the Invention] As is apparent from the above description, according to the present invention, in a multiprocessor system in which each processor has station data on each main memory, when a failure occurs while changing station data, Except for the initialization of the failed processor, the station data of all processors is returned to the state before updating without initializing other processors, so that there is no inconsistency between processors. By adopting the two logics of stopping the processing when the inconsistency of the station data is found, the range of the failure where the system processing is stopped irrespective of the number of processors is limited, and the deterioration of the service quality is suppressed. There is an advantage that a method of changing station data of a processor in a multiprocessor system that enables a configuration condition changing method can be provided.

【図面の簡単な説明】 第1図は本発明の一実施例を示す説明図、第2図乃至5
図はそれぞれ第1図に示した実施例の実現方式を具体的
に示す説明図、第6図はマルチプロセッサシステムの構
成例を示す説明図、第7図乃至第9図は従来のプロセッ
サシステムの本発明に関係する動作の態様の説明図、で
ある。 符号の説明 P0,P1,P2,P3,PM……プロセッサ、MM……メインメモリ、
FM……ファイルメモリ、TYP0,TYP1……端末、LN0,LN1…
…通信回線、LN1……増設通信回線、
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an explanatory view showing an embodiment of the present invention, and FIGS.
6 is an explanatory diagram specifically showing a method of realizing the embodiment shown in FIG. 1, FIG. 6 is an explanatory diagram showing a configuration example of a multiprocessor system, and FIGS. 7 to 9 are diagrams of a conventional processor system. FIG. 4 is an explanatory diagram of an operation mode related to the present invention. Description of the symbols P0, P1, P2, P3, PM: Processor, MM: Main memory,
FM …… File memory, TYP0, TYP1 …… Terminal, LN0, LN1…
… Communication line, LN1 …… Expansion communication line,

Claims (1)

(57)【特許請求の範囲】 1.各プロセッサが各々のメインメモリ上にシステムの
目的とする処理(以後システム処理と呼ぶ)を実行する
ために必要なシステム構成条件を表すデータ(以後局デ
ータと呼ぶ)を持ち、またファイルメモリ上にプロセッ
サ初期設定時の局データを持ち、プロセッサ障害時には
自律的にこのファイルメモリ上の局データをメインメモ
リにローディングすると共に初期設定を行うマルチプロ
セッサシステムにおいて、 複数プロセッサが個別に持つ局データをプロセッサ毎に
順次変更中に、局データ変更済または変更中のプロセッ
サで障害が発生した場合に、 該プロセッサは、処理を中止しファイルメモリ上の変
更前の局データをメインメモリにロードすることで局デ
ータを変更前に戻すと共に、初期設定を行ない、該プロ
セッサ以外のプロセッサはシステム処理を中止せずにフ
ァイルメモリ上の変更前局データをメインメモリにロー
ドし局データを変更前に戻すだけで初期設定は行わない
ようにし、かつ システムを構成する前記複数のプロセッサの各々に分
散して局データを持っていることから、それら局データ
間に矛盾が起きた場合には、その矛盾を起こすもととな
ったシステム処理のみを中止し、他のシステム処理は続
行するようにした、 ことを特徴とするマルチプロセッサシステムにおけるプ
ロセッサの局データ変更方法。
(57) [Claims] Each processor has data (hereinafter, referred to as station data) indicating system configuration conditions necessary for executing a target process of the system (hereinafter, referred to as system processing) on each main memory, and also has, on a file memory, In a multiprocessor system that has station data at the time of initial setting of the processor and autonomously loads the station data in this file memory into the main memory and initializes the processor in the event of a processor failure, the station data individually owned by multiple processors is stored for each processor. If a failure occurs in the processor whose station data has been changed or is being changed while sequentially changing the station data, the processor stops processing and loads the station data before the change in the file memory into the main memory, thereby changing the station data. To the values before the change, make the initial settings, and process Is to load the pre-change station data on the file memory into the main memory and return the station data to the state before the change without interrupting the system processing so that the initial setting is not performed, and each of the plurality of processors constituting the system If inconsistencies occur between the station data, only the system processing that caused the inconsistency is stopped, and other system processing is continued. A method of changing station data of a processor in a multiprocessor system.
JP62122495A 1987-05-21 1987-05-21 A method of changing station data of a processor in a multiprocessor system Expired - Lifetime JP2698074B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62122495A JP2698074B2 (en) 1987-05-21 1987-05-21 A method of changing station data of a processor in a multiprocessor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62122495A JP2698074B2 (en) 1987-05-21 1987-05-21 A method of changing station data of a processor in a multiprocessor system

Publications (2)

Publication Number Publication Date
JPS63288355A JPS63288355A (en) 1988-11-25
JP2698074B2 true JP2698074B2 (en) 1998-01-19

Family

ID=14837259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62122495A Expired - Lifetime JP2698074B2 (en) 1987-05-21 1987-05-21 A method of changing station data of a processor in a multiprocessor system

Country Status (1)

Country Link
JP (1) JP2698074B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7383461B2 (en) 2004-02-12 2008-06-03 International Business Machines Corporation Method and system to recover a failed flash of a blade service processor in a server chassis

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150752A (en) * 1986-12-16 1988-06-23 Fujitsu Ltd Data revision system in communication processor

Also Published As

Publication number Publication date
JPS63288355A (en) 1988-11-25

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
KR100575497B1 (en) Fault tolerant computer system
EP0687975B1 (en) Method and system for downloading data to network nodes
JP2532317B2 (en) Backup method of general-purpose I / O redundancy method in process control system
US7318138B1 (en) Preventing undesired trespass in storage arrays
JP4341571B2 (en) Storage device system, control method therefor, and control program
US5742851A (en) Information processing system having function to detect fault in external bus
JP2006178659A (en) Fault tolerant computer system and interrupt control method therefor
JP2698074B2 (en) A method of changing station data of a processor in a multiprocessor system
JPS6357823B2 (en)
JPH0736721A (en) Control system for multiplex computer system
JPH0458636A (en) Communication path duplicate control system
JP2003140704A (en) Process controller
JPH0427239A (en) Control method for lan connecting device
JP2511542B2 (en) Information processing system
JPS60222945A (en) Backup system for abnormality or the like
JPS6242252A (en) Switching system for communication controller
JPH0628407A (en) Data base system
JPS63285053A (en) Fault processing system for network management equipment
JP3709050B2 (en) Data update system
JPS6013215B2 (en) System control method
JPS60263253A (en) Information processing system
JPS63276952A (en) Exchange system for active/standby operating system
JPH05175980A (en) Inter-system cross connectible communication control system
IE46833B1 (en) Improved control system for a switching system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 10