JP2681631B2 - AC power control device - Google Patents

AC power control device

Info

Publication number
JP2681631B2
JP2681631B2 JP61223499A JP22349986A JP2681631B2 JP 2681631 B2 JP2681631 B2 JP 2681631B2 JP 61223499 A JP61223499 A JP 61223499A JP 22349986 A JP22349986 A JP 22349986A JP 2681631 B2 JP2681631 B2 JP 2681631B2
Authority
JP
Japan
Prior art keywords
output
cycles
timing
power
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61223499A
Other languages
Japanese (ja)
Other versions
JPS6380762A (en
Inventor
健二郎 北原
実 谷亀
Original Assignee
国際電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国際電気株式会社 filed Critical 国際電気株式会社
Priority to JP61223499A priority Critical patent/JP2681631B2/en
Publication of JPS6380762A publication Critical patent/JPS6380762A/en
Application granted granted Critical
Publication of JP2681631B2 publication Critical patent/JP2681631B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Ac-Ac Conversion (AREA)

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は、交流電力制御装置に関し、特に、複数の負
荷への交流電力供給をサイリスタ又はトライアック等を
用いた比例ゼロクロス方式により制御する交流電力制御
装置に関する。 (従来技術とその問題点) 従来から、負荷に供給される交流電力を制御する場合
に、負荷と交流電源との間にサイリスタを接続し、この
サイリスタゲートに与える点弧用トリガパルスの発生タ
イミングを変えることにより、負荷に供給される交流電
力を制御する方法が広く採用されている。 このゲートパルスの制御の方法には一般に2つあり、
その1つは交流電源の零電位クロス点(ゼロクロス点と
言う)を起点として0〜180゜の位相角分の点弧角タイ
ミングを制御して電力を0〜100%の範囲で制御するい
わゆる位相制御方式(図1)、他の1つはゼロクス点で
点弧させる2つの連続1組のゲートパルス基本単位と
し、このゲートパルス単位により1サイクルの正弦波電
力を一定周期T期間中に何単位(n単位)与えられるか
により負荷電力を制御する方式(具体的には図2と図
3)があり、これをゼロクロス制御方式と言う。 ゼロクロス制御方式に於ける図2の方式は、T期間中
に電力が供給される期間(オン期間)がn周期分、即
ち、n×20ms(50Hz)又はn×16.6ms(60Hz)となり、
残りのT−n×20ms又はT−n×16.6msの期間は電力が
零(オフ)となる。即ち、T期間中に電力がオンオフす
ることになる。図3の方式は電力のオンになるタイミン
グをT期間の間に平均的に分散させる方式であり、T期
間中にnサイクルのオン期間が分散することになる。 これらの各方式の欠点として、位相制御方式の場合
は、点弧期間が電源サイクルの後方周期となり、これは
遅れ位相の電流と等価で、結果として純抵抗負荷であっ
ても力率が悪いことになる。また、点弧時点で過渡的な
ノイズを発生しこれも障害を与える。一方、ゼロクロス
方式の場合は、結果的にはオンオフ式の制御であるか
ら、電源に対して負荷変動を与えることになり、電圧変
動を生じ易く、他装置に対して悪影響を与える。 これらの制御方式を使った負荷を複数個並列的に接続
した場合、それらの欠点に基づく不都合も増大し、時と
して社会的問題となる。例として、半導体製造装置であ
る拡散炉に於いては、1炉のヒータが3〜5分割され、
それぞれ位相制御方式のサイリスタ電力制御装置により
炉の温度制御がされている。このような炉を多数使用し
た工場に於いては全て同じ位相制御方式を使用している
ため、工場全体の力率が60〜70%と悪く電力効率低下に
よる損失ははなはだ大である。 ゼロクロス方式に於いても同様にオンサイクルが重畳
した場合は、電力変動も増大し、且つ重畳のタイミング
が不規則のため、時として大きな変動を起こすことがあ
り、これによる障害はより大となる。具体的な例を図4
に示す。図中,,はオンサイクルが重なっておこ
りこの時点で電力の変動が生ずる。 (発明の目的) 本発明は、サイリスタやトライアックを用いた交流電
力制御装置に於いて、ゼロクロス方式により供給電力を
制御する場合に、複数の負荷の制御系統(ゾーンとい
う)間で互いに同時に電力のオンタイミングにならない
ようにタイミングを調整し、且つ全体的には制御に影響
がないようにしつつ電源に於いては総合して全体の電力
効率を向上させるようにした交流電力制御装置を提供す
るものである。 (発明の構成および動作) 本発明の交流電力制御装置は、複数(n=1〜N)の
負荷と交流電源との間にそれぞれ2つのサイリスタを接
続し、該2つのサイリスタのそれぞれに対して2つの連
続するゲートパルス(点弧パルス)の各1を与えて交流
電源の1サイクルを単位としてサイリスタを点弧するこ
とにより負荷に電力を供給する複数の制御系統を設け、
該複数の制御系統のサイリスタに対して2つの連続する
ゲートパルスを与えるパルス出力タイミングを制御する
ことにより一定期間Tを周期とする該期間T内の交流電
力の1サイクルを単位とする電力供給のオンサイクル数
を変化させるマイクロコンピュータを備えたゼロクロス
制御方式の交流電力制御装置において、 前記マイクロコンピュータは、 前記期間T中に出力可能なパルス出力タイミング数を
FTとし、前記複数の制御系統のそれぞれについて操作出
力が設定され該期間T中にサイリスタを点弧して負荷に
電力を供給するオンサイクルにすべき操作量C(n)を
算出するとともに、 前記期間T中の前記パルス出力タイミング毎に、 各制御系統について、そのタイミングのタイミング回
数Bまでに点弧すべきオンサイクル数(B×C(n)/F
T)と既に点弧したオンサイクル数A(n)との差によ
って求められるそのタイミングにおける出力期待度x
(n)=(B×C(n)/FT)−A(n)を算出し、得
られた各制御系統の出力期待度を比較し、該出力期待度
の大きい制御系統の順にそのタイミングにおける点弧パ
ルス出力優先順位を決め、 各制御系統の前記タイミング回数Bまでに点弧すべき
オンサイクル数(B×C(n)/FT)の全制御系統にわ
たる総和XTと、前記タイミング回数Bまでに既に点弧し
たオンサイクル数A(n)の全制御系統にわたる総和AT
とを比較し、該ATがXTより小さい間は前記点弧パルス出
力優先順位の高い順に制御系統の点弧パルスを出力して
オンサイクルとし、前記ATがXTに等しいか大きくなると
その制御系統は点弧パルスを出力しないように制御する
ことを特徴とするものである。 (実施例) 以下図面により本発明を詳細に説明する。 本発明装置における交流電力制御方法の要旨として
は、図4の従来例に示すように、複数(例えば、
(a),(b),(c)の3つ)の負荷の制御系統(以
下、ゾーンという)のサイリスタに対して供給されるゼ
ロクロス出力パルスによるオンサイクルが,,の
時点で重なっているものを、図5に示すごとく、互いに
重なり合わないようにマイクロコンピュータでタイミン
グを調整する制御を行うようにするものである。 このようにすることにより、サイリスタを用いた交流
電力制御に於いて位相制御の場合に比べて電流が実効値
で60%〜90%(操作量に依る)に低減された。 図6は本発明の交流電力制御方法が適用される交流電
力制御装置の一例を示している。図において、1は本発
明の要部となる制御アルゴリズムを実行させるマイクロ
コンピュータである。 ADコンバータ等によりディジタル量に変換された制御
信号はマイクロコンピュータ1に取りこまれる。マイク
ロコンピュータ1では、目標値との差をとって比例,積
分,微分(PID)演算が施され、その演算結果は操作出
力となる。本装置ではオンタイミングを分散させたゼロ
クロス比例制御方式をとることとし、ゼロクロスパルス
のタイミングは電源から零位相同期検出回路2によりマ
イクロコンピュータ1に加えられ、そのタイミングに合
わせて連続2回のサイリスタ点弧パルスをマイクロコン
ピュータ1により決定し、複数の負荷6〜6aの制御系統
のプログラムカウンタ3〜3a、パルスアンプ4〜4aを経
てサイリスタ5〜5aに加えられる。 本発明では、連続2回のサイリスタ点弧パルスを出力
して交流電源の1サイクルをオンサイクルとするタイミ
ングをパルス出力タイミングという。 前記操作出力は、通常0〜100%で与えられ、今、一
定期間T(例として、T=5秒とすると、50Hz電源では
250サイクル)を周期とし、その期間Tに対して、全て
オンサイクル(即ちフルパワー)を100%、全てオフサ
イクル(即ちゼロパワー)を0%として、T期間中のオ
ンサイクル数を比例的に制御するものとする。即ち、操
作出力(%)をマイクロコンピュータ1によりオンサイ
クル数(操作量)に変換し、それを平均的にT期間中に
分配させる。即ち、マイクロコンピュータ1は、それぞ
れのゾーンの負荷6〜6aに電力を供給すべくT期間中の
オンサイクル数を算出するわけであるが、次の動作の項
で説明するアルゴリズムで各サイリスタの点弧パルスを
パルスアンプ4〜4aで発生させ、それにより各ゾーンの
オンサイクルができるだけ同時に重なり合わないように
する。当然、この各ゾーンのT期間中に点弧すべきオン
サイクル数の合計が、T期間のサイクル数(点弧パルス
の出力可能なパルス出力タイミング数)より多い場合は
重なり合いが生ずるが、これも極力平均的に分散させよ
うとするものである。 オンサイクルとするタイミングを決定するのは、T期
間中の20msの間隔のタイミング毎に、その時点迄のサイ
クル数(タイミング数)に対する既に点弧したオンサイ
クル数の割合が、T期間中のサイクル数に対する点弧す
べきオンサイクル数の割合に最も近くなるようにする方
式を採る。 更に本装置の如く、複数の負荷に対しては、まず、各
ゾーンのうちいずれのゾーンのサイリスタに対して点弧
パルスを出力してオンサイクルとすべきかについて、T
期間中のパルス出力タイミング毎に、その他時点までに
おける各ゾーン毎の点弧すべきオンサイクル数と点弧済
オンサイクル数の差で表される出力期待度を求め、この
出力期待度の高いゾーンから順に点弧パルス出力(オン
サイクル)の優先順位を決めておく。次に、そのタイミ
ング時点までに点弧すべき全ゾーンのオンサイクル数の
総和XTと、全ゾーンの点弧済オンサイクル数の総和ATと
の比較を行い、それにより本来そのタイミングで出力す
べきであるかどうかを求め、AT<XTのときはそのゾーン
に点呼パルスを出力すべきと判断し、AT≧XTのときはそ
のゾーンに点弧パルスを出力しないと判断する。そし
て、前記優先順位に従って順次各ゾーンのサイリスタへ
の点弧パルス出力を制御して行くのが基本的なアルゴリ
ズムである。これを図7のフローチャートで示す。 この図7のフローのプログラムは、図6のマイクロコ
ンピュータ1で実行され、ゼロクロス点を検出する零電
位同期検出回路2の割込みタイミング時に同期して起動
される。このフローのアルゴリズムに於いて各ゾーンの
オンタイミングがどうして重ならないのかのポイント
は、図8の条件の下で、(3)式が常に成り立つように
全ゾーン(制御系統)の点弧済オンサイクル数の総和AT
を増加させながらP点をT迄到達させることであり、こ
の時点で、T期間中に出力すべき全ゾーンの操作量(オ
ンサイクル数)の総和CTはT期間中に均等に分散させた
ことになる。 即ち、図8によれば、バランス良く出力パルスが分配
されている時は次式が成り立つ。 FT:B≒CT:AT (1) 但し、FT:T期間中に出力可能なパルス出力タイミング
数(=T期間のサイクル数)、例えば、50Hz商用電源
で、5秒周期を基本周期Tとすると、FT=250) B:ある時点(P点)までのタイミング回数 CT:T期間中の全ゾーンの操作量、即ち、各ゾーンの操作
量(オンサイクルにすべき数)C(n)の総和 AT:ある時点(P点)までの全ゾーンのオンサイクル
数、即ちP点までの各ゾーンの点弧済オンサイクル数A
(n)の総和 (1)式を書き換えると、次の式が得られる。 FT×AT≒B×CT (2) ここで、(3)式のATは、各ゾーンのオンサイクル数
の全ゾーンにわたる総計であるから、各ゾーンのオンサ
イクルが全体として、互いにできるだけ重なり合わぬよ
うに出力されることになる。更に、特定のゾーンのオン
サイクルが一部分に片寄らないのは、パルス出力タイミ
ング毎に、各ゾーンの出力期待度を求めて出力期待度の
高い順にオンサイクルにするからである。 図7において、スタートは出力可能なパルス出力タイ
ミング毎にエントリされる。ステップ(35)に示す各ゾ
ーンの出力期待度x(n)は、x(n)=(B×C
(n)/FT)−A(n)で表され、x(n)が大きい
程、出力期待度が高い。また、ステップ40で優先度の高
いゾーン(又はチャンネル)から処理ループを開始す
る。 次に、図7のフローチャートについて説明する。 出力可能なパルス出力タイミング毎に割込みスタート
し、その時点までのパルス出力タイミング回数Bが期間
Tのパルス出力タイミング数FTに到達したか否かを判定
(5)し、到達していれば(20)に移行し、まだ到達し
ていないとき各ゾーンのすべて(n=1〜N)について
点弧すべきオンサイクル数(操作量)C(n)の変化の
有無を判定(15)し、変化があれば点弧すべきオンサイ
クル数(操作量)C(n)を変更(20)する。全ゾーン
についてこの処理ループが終了(10)したのち、(25)
に移行して各ゾーンの点弧すべきオンサイクル数(操作
量)C(n)のいずれかに変化があった場合は点弧すべ
きオンサイクル数(操作量)C(n)の総和CTを更新
し、全ゾーンの点弧済オンサイクル数ATをクリアする。
C(n)変化がなければ(30)に移行し、タイミング回
数Bを1回づつ増やす。 (35)では、各ゾーン(制御系統)毎の出力期待度x
(n)、即ち、そのパルス出力タイミング時点までに点
弧すべきオンサイクル数(B×C(n)/FT)から、そ
れまでに点弧したオンサイクル数A(n)を差し引いた
差、即ち、T期間中に点弧すべきオンサイクル数の残り
を算出して、その残りの大きい順、即ち出力期待度の大
きい順に点弧パルスを出力してオンサイクルにする優先
順位を決める。 (40)以降において、与えられた優先順に処理が行わ
れる。(45)において、そのタイミング迄に点弧すべき
全ゾーンのオンサイクル数の総和XTを算出し、(50)に
おいて全ゾーンの点弧済オンサイクル数の総和ATと点弧
すべき全ゾーンのオンサイクル数の総和XTとの比較を行
い、ATがXTより小さいときは(65)においていそのゾー
ンに点弧パルスを出力してオンサイクルとし、(40)へ
戻って次に優先順位の高いゾーンについて同様の処理を
行う。(50)において、ATがXT以上のときはそのゾーン
には点弧パルスを出力しないで(40)に戻る。これを全
ゾーンについて処理が終了するまで行う。 (発明の効果) 以上の説明から理解されるように、本発明により次の
ような効果が得られる。 (1)単純なゼロクロス交流電力制御に比べ複数負荷の
電流重畳が減り、電力消費が平準化され、電圧変動が減
少する。 (2)位相制御交流電力に比べ、電流の実効値が減り力
率が改善される。
Description: TECHNICAL FIELD The present invention relates to an AC power control device, and more particularly to an AC power control for controlling AC power supply to a plurality of loads by a proportional zero-cross method using a thyristor, a triac, or the like. Regarding the device. (Prior art and its problems) Conventionally, when controlling AC power supplied to a load, a thyristor is connected between the load and the AC power supply, and the timing of generation of a trigger pulse for ignition given to the thyristor gate. The method of controlling the AC power supplied to the load by changing is widely adopted. There are generally two methods for controlling the gate pulse,
One of them is the so-called phase which controls the electric power in the range of 0 to 100% by controlling the firing angle timing for the phase angle of 0 to 180 ° with the zero potential cross point (called zero cross point) of the AC power supply as the starting point. Control method (Fig. 1), the other one is a basic unit of two consecutive gate pulses to be fired at the Xerox point, and by this gate pulse unit, one cycle of sine wave power is used for a certain period T period. There is a system (specifically, FIGS. 2 and 3) that controls the load power depending on whether (n units) is given, and this is called a zero-cross control system. In the system of FIG. 2 in the zero-cross control system, the period during which the power is supplied during the T period (ON period) is n cycles, that is, n × 20 ms (50 Hz) or n × 16.6 ms (60 Hz),
The power is zero (off) during the remaining T-n × 20 ms or T-n × 16.6 ms. That is, the power is turned on and off during the T period. The system of FIG. 3 is a system in which the power-on timing is dispersed evenly during the T period, and the n-cycle ON period is dispersed during the T period. As a drawback of each of these methods, in the case of the phase control method, the ignition period is the rear cycle of the power cycle, which is equivalent to the current of the delayed phase, and as a result, the power factor is poor even with a pure resistance load. become. In addition, transient noise is generated at the time of ignition, which also causes an obstacle. On the other hand, in the case of the zero-cross method, since the control is an on / off type control as a result, a load variation is given to the power source, a voltage variation is likely to occur, and other devices are adversely affected. When a plurality of loads using these control methods are connected in parallel, inconveniences due to these drawbacks increase and sometimes become a social problem. As an example, in a diffusion furnace which is a semiconductor manufacturing apparatus, one heater is divided into 3 to 5
The temperature of the furnace is controlled by the thyristor power controller of the phase control system. Since factories using many such furnaces all use the same phase control method, the power factor of the entire plant is bad at 60-70%, and the loss due to the reduction in power efficiency is significant. Even in the zero-cross method, when the on-cycle is similarly superimposed, the power fluctuation also increases and the timing of the superimposition is irregular, which may cause a large fluctuation from time to time. . A concrete example is shown in FIG.
Shown in In the figure, the on-cycles overlap and the power fluctuations occur at this point. (Object of the Invention) The present invention, in an AC power control device using a thyristor or a triac, when controlling the supply power by the zero-cross method, it is possible to control the power of a plurality of loads simultaneously between control systems (called zones). An AC power control device that adjusts the timing so that it does not turn on and does not affect the control as a whole, while improving the overall power efficiency of the power supply as a whole. Is. (Structure and Operation of the Invention) The AC power control device of the present invention connects two thyristors between a plurality of (n = 1 to N) loads and an AC power supply, and connects the two thyristors to each of the two thyristors. A plurality of control systems for supplying power to the load by igniting the thyristor in units of one cycle of the AC power supply by giving each one of two consecutive gate pulses (firing pulse) are provided.
By controlling the pulse output timing that gives two consecutive gate pulses to the thyristors of the plurality of control systems, the power supply in units of one cycle of the AC power in the period T having the fixed period T as a cycle is performed. In a zero-cross control AC power control device including a microcomputer that changes the number of on-cycles, the microcomputer controls the number of pulse output timings that can be output during the period T.
FT, the operation output is set for each of the plurality of control systems, and the operation amount C (n) that should be in an on-cycle for firing the thyristor during the period T to supply power to the load is calculated, and For each pulse output timing during the period T, for each control system, the number of on-cycles (B × C (n) / F) that should be fired up to the timing count B of that timing.
Output expectation x at that timing obtained by the difference between T) and the number A (n) of on-cycles that have already been fired
(N) = (B × C (n) / FT) −A (n) is calculated, and the obtained output expectations of the respective control systems are compared with each other. The firing pulse output priority is determined, and the total number XT of the number of on-cycles (B × C (n) / FT) to be fired by the timing number B of each control system over the entire control system and the timing number B Total AT over all control systems with on-cycle number A (n) already fired at
When the AT is smaller than XT, the ignition system outputs the ignition pulses of the control system in the order of the higher priority order of the ignition pulse output to be an on-cycle, and when the AT is equal to or larger than XT, the control system is It is characterized in that the ignition pulse is controlled so as not to be output. (Example) The present invention will be described in detail below with reference to the drawings. The gist of the AC power control method in the device of the present invention is, as shown in the conventional example of FIG.
(A), (b), (c) three) load control systems (hereinafter referred to as zones), the on-cycles due to the zero-cross output pulses supplied to the thyristors overlap at the points of As shown in FIG. 5, the microcomputer controls the timing so as not to overlap each other. By doing so, in AC power control using a thyristor, the current was reduced to 60% to 90% in effective value (depending on the manipulated variable) compared to the case of phase control. FIG. 6 shows an example of an AC power control device to which the AC power control method of the present invention is applied. In the figure, reference numeral 1 is a microcomputer for executing a control algorithm which is a main part of the present invention. The control signal converted into a digital value by an AD converter or the like is taken into the microcomputer 1. In the microcomputer 1, proportional, integral, and derivative (PID) operations are performed by taking the difference from the target value, and the operation result becomes an operation output. This device adopts a zero-cross proportional control method in which the on-timing is dispersed, and the timing of the zero-cross pulse is applied to the microcomputer 1 by the zero-phase synchronization detection circuit 2 from the power supply, and the thyristor points of two consecutive thyristor points are synchronized with the timing. The arc pulse is determined by the microcomputer 1 and applied to the thyristors 5 to 5a via the program counters 3 to 3a and the pulse amplifiers 4 to 4a of the control system of the loads 6 to 6a. In the present invention, the timing of outputting two consecutive thyristor firing pulses to turn on one cycle of the AC power supply is called pulse output timing. The operation output is usually given at 0 to 100%, and now, for a certain period T (for example, T = 5 seconds, in a 50Hz power source,
250 cycles), with 100% of all on-cycles (ie, full power) and 0% of all off-cycles (ie, zero power) for that period T, and the number of on-cycles during the T period is proportional to Shall be controlled. That is, the operation output (%) is converted by the microcomputer 1 into the number of on-cycles (operation amount), and this is distributed on average during the T period. That is, the microcomputer 1 calculates the number of on-cycles during the T period in order to supply the electric power to the loads 6 to 6a in each zone, but the point of each thyristor is calculated by the algorithm described in the following operation section. Arc pulses are generated by the pulse amplifiers 4-4a so that the on-cycles of each zone do not overlap at the same time as much as possible. Naturally, if the total number of on-cycles to be fired during the T period of each zone is larger than the number of cycles of the T period (the number of pulse output timings that can output the firing pulse), overlapping occurs, but this also occurs. It is intended to disperse as averagely as possible. The timing of the on-cycle is determined by the ratio of the number of on-cycles already fired to the number of cycles (timing number) up to that point at each 20 ms interval during the T period. A method is adopted in which the ratio is closest to the ratio of the number of on-cycles to be fired to the number. Further, for a plurality of loads as in the present device, first of all, regarding which zone of each zone the thyristor should be outputted with an ignition pulse to be on-cycle,
For each pulse output timing during the period, calculate the output expectation expressed by the difference between the number of on-cycles to be ignited and the number of ignited on-cycles for each zone up to the other time points. The priority order of the ignition pulse output (on cycle) is determined in order from. Next, the total sum XT of the on-cycle numbers of all zones to be ignited by that timing is compared with the total sum AT of the number of ignited on-cycles of all the zones, so that it should be output at that timing. If AT <XT, it is determined that the firing pulse should be output to the zone, and if AT ≧ XT, it is determined that the firing pulse is not output to the zone. Then, the basic algorithm is to sequentially control the firing pulse output to the thyristors in each zone in accordance with the priority order. This is shown in the flowchart of FIG. The program of the flow of FIG. 7 is executed by the microcomputer 1 of FIG. 6 and is activated in synchronization with the interrupt timing of the zero-potential synchronization detection circuit 2 that detects a zero-cross point. In the algorithm of this flow, the reason why the on-timing of each zone does not overlap is that the ignition on-cycle of all zones (control system) is satisfied so that equation (3) always holds under the condition of FIG. Total number AT
To increase the point P to T while increasing the value of T. At this point, the sum CT of the manipulated variables (the number of on-cycles) of all zones to be output during the T period is evenly distributed during the T period. become. That is, according to FIG. 8, the following equation holds when the output pulses are distributed in a well-balanced manner. FT: B≈CT: AT (1) However, if the number of pulse output timings (= the number of cycles of the T period) that can be output during the FT: T period, for example, with a 50Hz commercial power supply, a 5 second period is the basic period T , FT = 250) B: Number of timings up to a certain time point (point P) CT: Manipulation amount of all zones during T period, that is, sum of manipulation amount of each zone (number to be on-cycle) C (n) AT: The number of on-cycles in all zones up to a certain time (point P), that is, the number of ignited on-cycles in each zone up to point P
Rewriting equation (1) gives the following equation. FT x AT ≒ B x CT (2) Here, since the AT in equation (3) is the total number of on-cycles in each zone over all zones, the on-cycles in each zone are output so that they do not overlap each other as much as possible. Further, the reason that the on-cycles of the specific zones are not biased to a part is that the output expectation of each zone is obtained for each pulse output timing and the on-cycles are set in descending order of the output expectation. In FIG. 7, the start is entered for each pulse output timing that can be output. The output expectation x (n) of each zone shown in step (35) is x (n) = (B × C
It is represented by (n) / FT) -A (n), and the larger x (n), the higher the output expectation. Further, in step 40, the processing loop is started from a zone (or channel) having a high priority. Next, the flowchart of FIG. 7 will be described. An interrupt is started at each pulse output timing that can be output, and it is determined whether the pulse output timing count B up to that point has reached the pulse output timing count FT of the period T (5). ), And if not yet reached, determine whether there is a change in the number of on-cycles (manipulation amount) C (n) that should be fired for all of the zones (n = 1 to N) (15), and change If there is, the on-cycle number (operation amount) C (n) to be fired is changed (20). After this processing loop ends (10) for all zones, (25)
If there is a change in any of the number of on-cycles (operation amount) C (n) that should be fired in each zone after shifting to, the total CT of the number of on-cycles (operation amount) C (n) that should be fired To clear the number of fired on-cycles AT in all zones.
If there is no change in C (n), the process shifts to (30), and the timing count B is increased by one. In (35), output expectation x for each zone (control system)
(N), that is, the difference between the number of on-cycles (B × C (n) / FT) to be ignited by the pulse output timing and the number of on-cycles A (n) ignited up to that point, That is, the rest of the number of on-cycles to be fired during the T period is calculated, and the firing pulse is output in the descending order of the rest, that is, in the descending order of the output expectancy, and the on-cycle priority is determined. After (40), the processing is performed in the given priority order. In (45), the total sum XT of the on-cycle numbers of all zones to be ignited by that timing is calculated, and in (50) the total sum AT of the number of ignited on-cycles of all zones and the total number of zones to be ignited. When the total number of on-cycles is compared with XT, if AT is smaller than XT, an ignition pulse is output to that zone at (65) to turn it on-cycle, and then return to (40) to have the next highest priority. Similar processing is performed for the zone. At (50), when AT is XT or more, the ignition pulse is not output to that zone and the process returns to (40). This is repeated until the processing is completed for all zones. (Effect of the Invention) As will be understood from the above description, the present invention has the following effects. (1) Compared with simple zero-cross AC power control, the current superposition of multiple loads is reduced, power consumption is leveled, and voltage fluctuations are reduced. (2) Phase control Compared with AC power, the effective value of the current is reduced and the power factor is improved.

【図面の簡単な説明】 図1は位相制御方式に於けるゲートトリーガパルスと交
流制御波形の説明用波形図、図2はオンオフ式ゼロクロ
ス制御を説明するための波形図、図3は分散比例ゼロク
ロス制御の説明用波形図、図4は従来の複数負荷に於け
るゼロクロス波形の重り例の説明用波形図、図5は本発
明のゼロクロス出力波形の重なり合いを調整する動作の
説明用波形図、図6は本発明装置の構成例を示すブロッ
ク図、図7はNゾーンの時分割分散比例ゼロクロス方式
による本発明の動作例を示すフローチャート、図8は本
発明の動作原理説明図である。 1……演算制御用マイクロコンピュータ、2……零位相
同期検出回路、3,3a……プログラマブルカウンタ、4,4a
……ゲートパルス増幅部、5,5a……交流制御用サイリス
タ(又はトライアック)、6,6a……負荷。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a waveform diagram for explaining a gate trigger pulse and an AC control waveform in a phase control system, FIG. 2 is a waveform diagram for explaining on-off type zero-cross control, and FIG. FIG. 4 is a waveform diagram for explaining zero-cross control, FIG. 4 is a waveform diagram for explaining an example of weighting of zero-cross waveforms in conventional multiple loads, and FIG. 5 is a waveform diagram for explaining an operation of adjusting overlap of zero-cross output waveforms of the present invention. FIG. 6 is a block diagram showing a configuration example of the device of the present invention, FIG. 7 is a flowchart showing an operation example of the present invention by the N-zone time division distributed proportional zero-cross method, and FIG. 8 is an explanatory diagram of the operation principle of the present invention. 1 ... Arithmetic control microcomputer, 2 ... Zero phase synchronization detection circuit, 3, 3a ... Programmable counter, 4, 4a
...... Gate pulse amplifier, 5,5a …… AC control thyristor (or triac), 6,6a …… Load.

Claims (1)

(57)【特許請求の範囲】 1.複数(n=1〜N)の負荷と交流電源との間にそれ
ぞれ2つのサイリスタを接続し、該2つのサイリスタの
それぞれに対して2つの連続するゲートパルス(点弧パ
ルス)の各1を与えて交流電源の1サイクルを単位とし
てサイリスタを点弧することにより負荷に電力を供給す
る複数の制御系統を設け、該複数の制御系統のサイリス
タに対して2つの連続するゲートパルスを与えるパルス
出力タイミングを制御することにより一定期間Tを周期
とする該期間T内の交流電力の1サイクルを単位とする
電力供給のオンサイクル数を変化させるマイクロコンピ
ュータを備えたゼロクロス制御方式の交流電力制御装置
において、 前記マイクロコンピュータは、 前記期間T中に出力可能なパルス出力タイミング数をFT
とし、前記複数の制御系統のそれぞれについて操作出力
が設定され該期間T中にサイリスタを点弧して負荷に電
力を供給するオンサイクルにすべき操作量C(n)を算
出するとともに、 前記期間T中の前記パルス出力タイミング毎に、 各制御系統について、そのタイミングのタイミング回数
Bまでに点弧すべきオンサイクル数(B×C(n)/F
T)と既に点弧したオンサイクル数A(n)との差によ
って求められるそのタイミングにおける出力期待度x
(n)=(B×C(n)/FT)−A(n)を算出し、得
られた各制御系統の出力期待度を比較し、該出力期待度
の大きい制御系統の順にそのタイミングにおける点弧パ
ルス出力優先順位を決め、 各制御系統の前記タイミング回数Bまでに点弧すべきオ
ンサイクル数(B×C(n)/FT)の全制御系統にわた
る総和XTと、前記タイミング回数Bまでに既に点弧した
オンサイクル数A(n)の全制御系統にわたる総和ATと
を比較し、該ATがXTより小さい間は前記点弧パルス出力
優先順位の高い順に制御系統の点弧パルスを出力してオ
ンサイクルとし、前記ATがXTに等しいか大きくなるとそ
の制御系統は点弧パルスを出力しないよう制御すること
を特徴とする交流電力制御装置。
(57) [Claims] Two thyristors are respectively connected between a plurality of (n = 1 to N) loads and an AC power supply, and each one of two consecutive gate pulses (firing pulse) is given to each of the two thyristors. A plurality of control systems for supplying power to the load by igniting the thyristor in units of one cycle of the AC power supply are provided, and pulse output timing for giving two consecutive gate pulses to the thyristors of the plurality of control systems In the AC power control device of the zero-cross control method, which is equipped with a microcomputer that changes the number of on-cycles of power supply in units of 1 cycle of AC power in the period T having a fixed period T as a cycle, The microcomputer determines the number of pulse output timings that can be output during the period T by FT.
The operation amount is set for each of the plurality of control systems, and the operation amount C (n) that should be in an on-cycle for igniting the thyristor to supply power to the load during the period T is calculated. For each pulse output timing in T, for each control system, the number of on-cycles (B × C (n) / F) to be fired up to the number of times B of the timing
Output expectation x at that timing obtained by the difference between T) and the number A (n) of on-cycles that have already been fired
(N) = (B × C (n) / FT) −A (n) is calculated, and the obtained output expectations of the respective control systems are compared with each other. The firing pulse output priority is determined, and the total number XT of the number of on-cycles (B × C (n) / FT) to be fired by the timing number B of each control system over the entire control system and the timing number B Is compared with the total sum AT over the entire control system of the number of on-cycles A (n) that has already been ignited, and while the AT is smaller than XT, the ignition pulses of the control system are output in descending order of priority of the ignition pulse output. And an on-cycle, and when the AT becomes equal to or larger than XT, the control system controls so as not to output an ignition pulse.
JP61223499A 1986-09-24 1986-09-24 AC power control device Expired - Fee Related JP2681631B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61223499A JP2681631B2 (en) 1986-09-24 1986-09-24 AC power control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61223499A JP2681631B2 (en) 1986-09-24 1986-09-24 AC power control device

Publications (2)

Publication Number Publication Date
JPS6380762A JPS6380762A (en) 1988-04-11
JP2681631B2 true JP2681631B2 (en) 1997-11-26

Family

ID=16799099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61223499A Expired - Fee Related JP2681631B2 (en) 1986-09-24 1986-09-24 AC power control device

Country Status (1)

Country Link
JP (1) JP2681631B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4980387B2 (en) * 2009-03-05 2012-07-18 三菱電機株式会社 DC power supply apparatus, DC power supply system including the same, and heat pump water heater system including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5884314A (en) * 1981-11-13 1983-05-20 Sansha Electric Mfg Co Ltd Power controller

Also Published As

Publication number Publication date
JPS6380762A (en) 1988-04-11

Similar Documents

Publication Publication Date Title
US5523631A (en) Control system for powering plural inductive loads from a single inverter source
JP2681631B2 (en) AC power control device
JPH09106215A (en) Heater controller
US4661765A (en) Alternating current load power controller
JPH04218289A (en) Electric control method for load and device thereof
EP1058485A1 (en) Device for lighting filament lamp
CN112695193B (en) Coordination control method for ensuring efficient operation of hot rolling heating furnace burner
SE9503927D0 (en) Power control in the oven
JPH07324756A (en) Heater
JP2014155232A (en) Phase controller
JP4093513B2 (en) ON / OFF control method of burner in combustion equipment
JPH0620172Y2 (en) AC power control device for electric heating device
JP2004364471A (en) Multiphase ac power controller and its power controlling method
JPH0261045B2 (en)
JPH023377B2 (en)
JPH01139928A (en) Electric heater
JP2003234164A (en) Output controlling method of heating system by alternate-current electric power, and heating system using this controlling method
JPH09238461A (en) Ac power cycle controller
JPH03135362A (en) Control of cycle of ac voltage
JP2000077345A (en) Electrical furnace control apparatus
JP3041522B2 (en) Power control method and power control circuit
JPH03215121A (en) Power controller
JPH03114193A (en) Induction heating cooking apparatus
JPH01230931A (en) Electric heater
JPH0261044B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees