JP2643926B2 - Memory cartridge for telephone exchange device connection - Google Patents

Memory cartridge for telephone exchange device connection

Info

Publication number
JP2643926B2
JP2643926B2 JP50021483A JP50021483A JP2643926B2 JP 2643926 B2 JP2643926 B2 JP 2643926B2 JP 50021483 A JP50021483 A JP 50021483A JP 50021483 A JP50021483 A JP 50021483A JP 2643926 B2 JP2643926 B2 JP 2643926B2
Authority
JP
Japan
Prior art keywords
memory
cartridge
control module
battery
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50021483A
Other languages
Japanese (ja)
Other versions
JPS59502168A (en
Inventor
ベネツト・ジヨセフ・マイケル
ゴ−ドン・アラン・メイヤ−
シルヴエリオ・ヴインセント・ジヨン
ヅイドニ−・ハ−バ−ト・モアタイマ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Priority claimed from PCT/US1983/001831 external-priority patent/WO1984002207A1/en
Publication of JPS59502168A publication Critical patent/JPS59502168A/en
Application granted granted Critical
Publication of JP2643926B2 publication Critical patent/JP2643926B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は少なくとも1つのメモリ装置を含む電話交換
装置接続用メモリカートリッジに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a telephone exchange device connection memory cartridge including at least one memory device.

現代の市販電子キー電話システムにはシステムサイ
ズ、局タイプ、機能の組合せなど各種多様化している。
従って、ユーザはシステムサイズ(中央局ラインの数及
び局セットの数)、使用される局セットのタイプ、及び
呼機能の特徴などの点でユーザの要件に最も適した経済
的な特定の電話システムを選択することが可能である。
あるプロセッサ制御式キー電話システムにおいては、シ
ステムの動作は共通制御モジュール内のメモリカード上
の前もってプログラムされた読出し専用メモリ(ROM)
を使用して制御される。
Modern commercial electronic key telephone systems are diversified in various ways such as system sizes, station types, and combinations of functions.
Thus, the user has the choice of an economical specific telephone system that best suits the user's requirements in terms of system size (number of central office lines and number of station sets), type of station set used, and call feature characteristics. It is possible to select
In some processor-controlled key telephone systems, the operation of the system is controlled by a pre-programmed read-only memory (ROM) on a memory card in a common control module.
Is controlled using

問題は現在のキー電話システムのシステムサイズ、使
用される局セットのタイプあるいは機能を変更する場合
である。通常、これらシステムの変更には共通制御モジ
ュール内のハードウェア及びメモリ回路カードの両方を
交換することが必要である。不幸にして、ハードウェア
及びメモリ回路カードの交換には熟練した技能者による
共通制御モジュールの分解及び所望のシステム変更が必
要である。従って、システムのパートを分解することな
くユーザによって簡単に経済的にしかも確実に変更可能
なシステム構成が要求される。
The problem is when changing the system size of the current key telephone system, the type or function of the station set used. Usually, changing these systems requires replacing both the hardware and the memory circuit card in the common control module. Unfortunately, replacing hardware and memory circuit cards requires disassembly of common control modules and desired system changes by skilled technicians. Therefore, there is a need for a system configuration that can be easily and economically and reliably changed by a user without disassembling the system parts.

この問題は本発明による1つのパワー源及び外部源か
らパワーを受けるための回路を含み、該カートリッジが
該回路の電圧が所定値を越えた場合該回路を該メモリ装
置に接続あるいは該回路の電圧が該所定値を越えない場
合該パワー源を該メモリ装置に接続することを特徴とす
るメモリカートリッジによって解決される。
The problem includes a circuit for receiving power from one power source and an external source according to the present invention, wherein the cartridge connects the circuit to the memory device or the voltage of the circuit when the voltage of the circuit exceeds a predetermined value. If the power supply does not exceed the predetermined value, the power source is connected to the memory device.

発明の要約 本発明に従って、プロセッサ制御式キー電話通信シス
テムが該プロセッサにプログラム指令を補足するユーザ
互換挿入式メモリカートリッジを収容できるよう構成さ
れる。このユーザ互換メモリカートリッジは前もってプ
ログラムされたROM及びユーザプログラマブルRAMを含む
がこれによって、例えば、システムサイズ、使用する局
セットのタイプ及び呼機能を簡単に経済的にしかも確実
に変更することが可能となる。本発明によって開示され
るもう1つの特徴によると、該メモリカートリッジが1
つの制御信号を生成するが、該信号は該カートリッジメ
モリにシステムプロセッサ内のプログラムメモリの一部
を補足させる。本発明のもう1つの特徴に従って追加の
ユーザ設置カートリッジが提供されシステムの一部が分
解することなく保持音楽、ページング、外部警報及び停
電転送機能などのような追加オプション機能が提供され
る。
SUMMARY OF THE INVENTION In accordance with the present invention, a processor-controlled key telephone communication system is configured to accommodate a user-compatible insertable memory cartridge that supplements the processor with program instructions. The user-compatible memory cartridge includes a pre-programmed ROM and a user-programmable RAM, which makes it possible, for example, to easily, economically and reliably change the system size, the type of station set used and the call functions. Become. According to another feature disclosed by the present invention, the memory cartridge comprises
Two control signals are generated which cause the cartridge memory to supplement a portion of the program memory in the system processor. In accordance with another aspect of the present invention, additional user-installed cartridges are provided to provide additional optional features such as retained music, paging, external alarm and power outage transfer functions without disassembly of parts of the system.

図面の簡単な説明 本発明のより詳細な説明は図面に示される説明のため
の実施態様によって一層明白となるが、ここで: 第1図は本発明を説明するための通信システムの要素
を示し; 第2図は第1図の通信システムの略ブロック図であ
り; 第3図はメモリカートリッジ及びその共通制御モジュ
ールへの接続の簡略図であり; 第4図はメモリカートリッジのバッテリー保護モジュ
ールの簡略図であり; 第5図は保持音楽及びページング機能を提供するカー
トリッジの簡略図であり;そして 第6図は停電転送及び外部警報機能を提供するカート
リッジの簡略図である。
BRIEF DESCRIPTION OF THE DRAWINGS A more detailed description of the invention will become more apparent by the illustrative embodiments shown in the drawings, in which: FIG. 1 shows elements of a communication system for describing the invention. FIG. 2 is a simplified block diagram of the communication system of FIG. 1; FIG. 3 is a simplified diagram of a memory cartridge and its connection to a common control module; FIG. 4 is a simplified diagram of a battery protection module of the memory cartridge. FIG. 5 is a simplified diagram of a cartridge providing a holding music and paging function; and FIG. 6 is a simplified diagram of a cartridge providing a power failure transfer and an external alarm function.

詳細な説明 第1図は本発明の通信システムの好ましい実施態様を
示す。第1図の通信システムは局セットに接続された電
話ライン、ST1−ST6、並びにそれぞれライン及びコネク
タ105−112を介して共通制御モジュール100に接続され
た2個の中央局ライン、CO1及びCO2を収容する。
DETAILED DESCRIPTION FIG. 1 shows a preferred embodiment of the communication system of the present invention. The communication system of FIG. 1 comprises a telephone line, ST1-ST6, connected to the station set, and two central office lines, CO1 and CO2, respectively connected to the common control module 100 via lines and connectors 105-112. To accommodate.

共通制御モジュール100は内部メモリを含み局セット
に関与する相互通信及び中央局ライン通信の確立及び制
御を行う。共通制御モジュール100はまた第1図に示す
ごとくオプションのカートリッジ101、102、及び103を
挿入するための3個のユーザアクセスカートリッジ位置
を持つ。例えば、ユーザ互換プログラム式メモリカート
リッジ101を共通制御ユーザ100に挿入することによって
各種オプションシステムの機能の制御を行うことが可能
である。ユーザ互換ハードウェアカートリッジ102によ
ってシステムに端末M1に接続された外部から提供される
音楽源を使用することにより保持音楽機能を提供した
り、端末P1を使用してシステムページング機能を提供す
ることができる。ユーザ互換ハードウェアカートリッジ
103はシステムに停電転送機能及び警報機能の両方を提
供できる。
The common control module 100 includes internal memory and establishes and controls intercommunication and central office line communications involving the station set. The common control module 100 also has three user access cartridge locations for inserting optional cartridges 101, 102, and 103 as shown in FIG. For example, by inserting the user compatible programmable memory cartridge 101 into the common control user 100, it is possible to control the functions of various optional systems. The user compatible hardware cartridge 102 can be used to provide a retained music function by using an externally provided music source connected to the terminal M1 to the system, or provide a system paging function by using the terminal P1. . User compatible hardware cartridge
103 can provide both a power loss transfer function and an alarm function to the system.

第2図は第1図の通信システムを制御する制御モジュ
ール100の略ブロック図を示す。電源230は全ての局セッ
トST1−ST6並びに第2図の全ての回路ブロックにパワー
を供給する。制御モジュール100はアドレスバス202、デ
ータバス203及び制御バス204を介してプログラムカート
リッジ101に接続されたマイクロプロセッサ(CPU)20
1、読出し専用メモリ(ROM)205、直接アクセスメモリ
(RAM)206、プロトコルハンドラ207、ライン回路制御
器208並びに復号論理及びネットワーク制御器(DLNC)2
09を含む。マイクロプロセッサ(CPU)201とアドレス、
データ及び制御バスとの間の通信は入/出力(I/O)ポ
ートを介して達成されるが該I/Oポートはそれぞれバッ
ファ210、211及び212によって緩衝される。ROM205及び
/あるいはプログラムカートリッジ101からのプログラ
ム指令は周知の方法によってCPU201を制御し通信システ
ムの各種機能を遂行する。追加のメモリRAM206はROM205
内にプログラムされた所望の機能の遂行に関するユーザ
作成データを格納及びアクセスするのに使用される。
FIG. 2 shows a schematic block diagram of a control module 100 for controlling the communication system of FIG. Power supply 230 supplies power to all station sets ST1-ST6 and to all circuit blocks in FIG. The control module 100 includes a microprocessor (CPU) 20 connected to the program cartridge 101 via an address bus 202, a data bus 203, and a control bus 204.
1. Read-only memory (ROM) 205, direct access memory (RAM) 206, protocol handler 207, line circuit controller 208, and decoding logic and network controller (DLNC) 2.
Including 09. Microprocessor (CPU) 201 and address,
Communication between the data and control buses is achieved via input / output (I / O) ports, which are buffered by buffers 210, 211 and 212, respectively. A program command from the ROM 205 and / or the program cartridge 101 controls the CPU 201 by a known method and performs various functions of the communication system. Additional memory RAM 206 is ROM 205
Used to store and access user-created data regarding the performance of desired functions programmed within.

制御モジュール100の好ましい実施態様においては、R
OM205及びRAM206はそれぞれ基本的をシステム通信機能
を遂行するのに必要なプログラムメモリ及び一時メモリ
を提供する。追加あるいは変更の各種通信システム機能
はユーザ互換プログラムカートリッジ101内にプログラ
ムされる。プログラムカートリッジ101はこれら新たな
各種機能に関するプログラム指令及び一時データを格納
するための追加のROM及びRAMを含む。後述するごとく、
プログラムカートリッジ101を接続しこれをROM205の全
てあるいは一部と取って代えることによって通信システ
ム内のこれら新たなあるいは変更された各種機能を実現
することが可能である。
In a preferred embodiment of the control module 100, R
The OM 205 and the RAM 206 provide program memory and temporary memory, respectively, necessary to perform basic system communication functions. Various added or changed communication system functions are programmed in the user compatible program cartridge 101. Program cartridge 101 includes additional ROM and RAM for storing program commands and temporary data for these new various functions. As described below,
By connecting the program cartridge 101 and replacing it with all or a part of the ROM 205, it is possible to realize these new or changed various functions in the communication system.

マイクロプロセッサ(CPU)201はバス202−204を介し
てROM205及び/あるいはプログラム式メモリ(プログラ
ム)カートリッジ101より動作コードから成るプログラ
ム指令及び、アドレス欄を受信する。これらプログラム
指令を使用してCPU201は局セットST1−ST6間及び/ある
いは局セットと中央局ラインCO1及びCO2の間の通信接続
を制御する。これらプログラム指令に応答して、CPU201
はメモリの読出し、書込み、データの復号及びその論理
操作を行い、制御命令及びデータをバス202−204を介し
て各種回路モジュール(207−209)に出力する。
The microprocessor (CPU) 201 receives a program command including an operation code and an address field from the ROM 205 and / or the programmable memory (program) cartridge 101 via the buses 202-204. Using these program commands, the CPU 201 controls the communication connection between the station sets ST1-ST6 and / or between the station sets and the central office lines CO1 and CO2. In response to these program commands, CPU201
Performs read / write of memory, decoding of data and logical operation thereof, and outputs control commands and data to various circuit modules (207-209) via buses 202-204.

1つの回路モジュールは復号論理及びネットワーク制
御器(DLNC)209であり周知の方法によって各種システ
ムタイマ、プログラマブルトーン生成器、ネットワーク
制御論理を提供しスイッチ接続の選択及び制御のための
信号を送る。回路DLNC209はまたCPUに対して4レベル割
り込み信号INT及び正常タイマ溢れ信号RESETを生成す
る。最後に、DLNC209は他の回路モジュールの動作を制
御するためのアドレスセレクト及び制御信号(213−21
7)を生成するための各種復号論理を提供する。
One circuit module is the decode logic and network controller (DLNC) 209, which provides various system timers, programmable tone generators, and network control logic in well-known fashion to send signals for selecting and controlling switch connections. The circuit DLNC 209 also generates a four-level interrupt signal INT and a normal timer overflow signal RESET for the CPU. Finally, the DLNC 209 controls address select and control signals (213-21) for controlling the operation of other circuit modules.
7) Provide various decoding logics for generating

DLNC209からの制御信号215に応答してスイッチ228が
動作し局セットST1−ST6間、及び/あるいは任意の局セ
ットとCOライン、CO1−CO2間の音声接続が確立される。
スイッチ228は標準の周知の二極双方向交さ点を使用し
て実現できる。
The switch 228 operates in response to the control signal 215 from the DLNC 209 to establish a voice connection between the station sets ST1 to ST6 and / or an arbitrary station set and a CO line or CO1 to CO2.
Switch 228 can be implemented using standard well-known two-way bi-directional intersections.

DLNC209からの信号213に応答してトーン整形回路222
は周知の回路を使用して各種システム機能の動作の際に
必要とされるトーンを生成し局セットST1−ST6に出力す
る。
Tone shaping circuit 222 in response to signal 213 from DLNC 209
Generates a tone required for the operation of various system functions using a known circuit, and outputs the tone to the station sets ST1-ST6.

DLNC209からの装置制御信号216に応答して、ライン回
路制御器(LCC)208はCPU201からの制御信号を復号し信
号バス229を介してライン回路224を付勢する。ライン回
路224はCOラインの呼出し検出、COラインの電流感知、C
Oラインの消勢、多周波シグナリング及び回転パルス出
力、伝送利得、交換ネットワークを形成するスイッチ22
8の潜在的障害及び/あるいはCOライン上の縦ノイズか
らの隔離などの標準ライン回路機能を提供する。
In response to a device control signal 216 from DLNC 209, a line circuit controller (LCC) 208 decodes the control signal from CPU 201 and energizes line circuit 224 via signal bus 229. The line circuit 224 detects the call of the CO line, senses the current of the CO line,
O-line de-energization, multi-frequency signaling and rotation pulse output, transmission gain, switches forming a switching network 22
Provides standard line circuit features such as isolation from eight potential faults and / or longitudinal noise on the CO line.

制御信号217に応答して、プロトコルハンドラ(PH)2
07はプロトコルインタフェース223を介してI/O局セット
通信を遂行する。PH207の動作はDLNC209からの制御信号
217に加えてアドレスバス202、データバス203、及び制
御バス204を介してCPU201によって制御される。接続さ
れた局セット、ST1−ST6に伝送されるべきデータは、CP
U201によってPH207内のメモリに転送される。同様に、
接続された局からのデータはCPU201によってPH207メモ
リから読出される。“走査”機能と呼ばれる動作の間メ
ッセージがPH207の制御下において定期的に各局に送ら
れる。これらメッセージはPH207によって局セットと共
通制御モジュール100の間の通信に必要な形式に書式化
される。プロトコルインタフェース223はプロトコルハ
ンドラ207と電話局ライン105−110の間の実インタフェ
ースを提供する。
In response to control signal 217, protocol handler (PH) 2
07 performs I / O station set communication via the protocol interface 223. The operation of PH207 is a control signal from DLNC209.
It is controlled by the CPU 201 via an address bus 202, a data bus 203, and a control bus 204 in addition to 217. The data to be transmitted to the connected station set, ST1-ST6, is CP
It is transferred to the memory in PH207 by U201. Similarly,
Data from the connected station is read from the PH207 memory by the CPU 201. Messages are sent periodically to each station under the control of PH207 during an operation called the "scan" function. These messages are formatted by the PH 207 into the format required for communication between the station set and the common control module 100. Protocol interface 223 provides the actual interface between protocol handler 207 and central office lines 105-110.

各局の走査はその局のポールとして機能するが、該局
は1つのメッセージにてこれに応答する。PH207と各局
の間の走査送信は全ての局が走査されるまで順番に進行
し、最後の局が走査されるとその走査サイクルが完結す
る。CPU201とPH207との間のデータ移送は1つの走査サ
イクルが完結し次の走査サイクルが始まる前に起こる。
DLNCは次にリード236を介してCPU201に割り込み信号INT
を提供する。信号INTを受信すると、マイクロプロセッ
サCPU201はPH207とのデータ交換を完結する。
Each station's scan acts as a poll for that station, which responds with one message. Scan transmission between the PH 207 and each station proceeds in order until all stations are scanned, and when the last station is scanned, the scanning cycle is completed. Data transfer between CPU 201 and PH 207 occurs before one scan cycle is completed and the next scan cycle begins.
DLNC then sends an interrupt signal INT to CPU 201 via lead 236.
I will provide a. Upon receiving the signal INT, the microprocessor CPU 201 completes the data exchange with the PH 207.

DLNC209からの制御信号214に応答して、インタフェー
ス227はそれぞれバス231及び232を介してオプションカ
ートリッジ102及び103とスイッチ228の間の信号を結合
する。例えば、ラインが保持状態に置かれると、制御信
号214は外部提供音楽を保持ラインに結合させる。この
音楽はカートリッジ102のリードM1上に受信されコネク
タ233、バス231、インタフェース227、スイッチ228を介
して保持状態に置かれたラインに送られる。同様に、ペ
ージングモードの間、ページング者のラインからの信号
がスイッチ228、インタフェース227を介してカートリッ
ジ102のリードP1に結合される。
In response to control signals 214 from DLNC 209, interface 227 couples signals between option cartridges 102 and 103 and switch 228 via buses 231 and 232, respectively. For example, when the line is placed on hold, control signal 214 couples externally provided music to the hold line. This music is received on the lead M1 of the cartridge 102, and is sent to the held line via the connector 233, the bus 231, the interface 227, and the switch 228. Similarly, during the paging mode, signals from the pager's line are coupled to lead P1 of cartridge 102 via switch 228 and interface 227.

DLNC209からの制御信号218に応答してスイッチパネル
225の内容はデータバス203に出力される。スイッチパネ
ル225はシステムオプションに関するユーザ入力情報、
例えば、パルス出力あるいは多周波トーンシグナリング
並びに出ダイアリイグ制約あるいは局読出し優先などを
含む。DLNC209からの制御信号219はディスプレイ226内
の発光ダイオード(LED)を付勢し、システムの特定の
動作状態を表示する。
Switch panel in response to control signal 218 from DLNC 209
The contents of 225 are output to the data bus 203. Switch panel 225 contains user input information on system options,
For example, pulse output or multi-frequency tone signaling as well as outgoing dialing constraints or station read priority. A control signal 219 from the DLNC 209 activates a light emitting diode (LED) in the display 226 to indicate a particular operating condition of the system.

第3図は共通制御モジュール100に接続されたユーザ
互換プログラムカートリッジ101を示す。ユーザが新し
いあるいは改良されたシステム通信機能を必要とする場
合、別のプログラムカートリッジ101を共通制御モジュ
ール100に挿入することによって新たなシステム機能を
提供することができる。このプログラムカートリッジ10
1のユーザ互換性によって、システムの一部を分解する
ことなく経済的に簡単にしかも安心してシステム機能の
追加あるいは変更を行うことが可能である。
FIG. 3 shows a user compatible program cartridge 101 connected to the common control module 100. If the user needs a new or improved system communication function, a new system function can be provided by inserting another program cartridge 101 into the common control module 100. This program cartridge 10
With one user compatibility, it is possible to easily and safely add or change system functions economically without disassembling a part of the system.

プログラムカートリッジ101は第3図に示す回路を含
む包囲された印刷配線板(図示なし)を備えた外部ハウ
ジングとして構成される。印刷配線板エッジ308は周知
の方法によって共通制御モジュール100に搭載されたレ
セプタ装置のコネクタ235に差し込みできるよう構成さ
れる。コネクタ235内のリードはアドレスバス202、デー
タバス203、DCパワー(+5V)317、リードDA及びDBを含
む。プログラムカートリッジ101はROMバンク301及びRAM
バンク302と同定される2群の標準メモリ装置を含む
が、これらは復号器303によって読出しのために選択さ
れる。RAM302は書込み付勢回路304を使用することによ
って選択的に書込まれる。アドレスバス202及び制御バ
ス204は復号器303に接続しROMバンク301及びRAMバンク3
02へのアクセスを提供する。データバス203はROMバンク
301及びRAMバンク302に接続する。
The program cartridge 101 is configured as an external housing with an enclosed printed circuit board (not shown) containing the circuitry shown in FIG. The printed wiring board edge 308 is configured to be inserted into the connector 235 of the receptor device mounted on the common control module 100 by a known method. The leads in connector 235 include address bus 202, data bus 203, DC power (+ 5V) 317, leads DA and DB. The program cartridge 101 has a ROM bank 301 and RAM.
It includes two groups of standard memory devices, identified as bank 302, which are selected for reading by decoder 303. RAM 302 is selectively written by using write enable circuit 304. An address bus 202 and a control bus 204 are connected to a decoder 303, and a ROM bank 301 and a RAM bank 3 are connected.
Provide access to 02. Data bus 203 is a ROM bank
301 and the RAM bank 302.

パワーリード317はROMバンク301、RAMバンク302、復
号器303、及び書込み付勢回路304にDCパワーを提供す
る。この例においては、RAMバンク302内の情報は電話指
定テーブルなどのような顧客入力情報を含む。顧客がこ
の情報を再入力しなければならないような事態の発生を
防ぐために、RAMバンク302内のデータはRAM内のデータ
を破壊する恐れのある不注意なRAM書込み指令から保護
される。通常、この不注意な書込み指令はノイズあるい
はソフトウエア異常状態において発生する。好ましい実
施態様においては、書込み付勢回路304はRAMメモリ書込
み保護回路を含む。
Power lead 317 provides DC power to ROM bank 301, RAM bank 302, decoder 303, and write enable circuit 304. In this example, the information in RAM bank 302 includes customer input information such as a telephone designation table. To prevent a situation where the customer must re-enter this information, the data in RAM bank 302 is protected from inadvertent RAM write commands that could corrupt the data in RAM. Usually, this careless write command is generated in a noise or software abnormal state. In a preferred embodiment, write enable circuit 304 includes a RAM memory write protection circuit.

RAMバンク302はそのメモリ内の情報の損失を防止する
ために常に電源を必要とする揮発性メモリであるため充
電式バックアップバッテリー305が提供される。後に詳
細に述べるごとく、充電式バッテリー305はリード317上
にパワー中断が発生した時あるいはカートリッジ101が
共通制御モジュール100から消勢された時、パワー保護
回路306及びリード316を介してRAMバンク302に一時的な
電源を提供する。
A rechargeable backup battery 305 is provided because the RAM bank 302 is a volatile memory that always requires power to prevent loss of information in the memory. As will be described in more detail below, the rechargeable battery 305 is connected to the RAM bank 302 via the power protection circuit 306 and the lead 316 when a power interruption occurs on the lead 317 or when the cartridge 101 is de-energized from the common control module 100. Provide temporary power.

さらに第3図に示すごとく、共通制御モジュール100
の好ましい実施態様において、ROM205は48K語のメモリ
を含む。第3図においては、説明の都合上、ROM205は2
個のROM、ROM312及びROM315として示されている。プロ
グラムカートリッジ101が共通制御モジュール100に差し
込まれると、ROM205メモリの全てあるいは一部への起動
信号が切断されプログラムカートリッジ101のROM301に
取って代えられる。(トランジスタ311及び314を含む)
メモリへの起動信号を接続もしくは切断するための2個
の回路は信号リードDA及びDBに応答してそれぞれROM312
及びROM315への+5Vパワーの接続を制御する。スイッチ
318がリード317に接続している時は、+5VのDC信号であ
る切断信号がリードDAに送られる。この+5VDC信号はレ
ジスタ310及びバイアストランジスタ311間を非伝導状態
にする。トランジスタ311が非伝導である場合、これはR
OM装置205のROM312への起動信号即ち+5VのDCパワーが
切断される。例えば、ROM312は各16Kから成る合計48Kの
ROM装置である。スイッチ318がリード317上の+5Vに接
続されてない場合はトランジスタ311は“オン”であり
起動信号である+5VのDCパワーがROM312の動作を起動す
る。このような状態においては、プログラムカートリッ
ジ101のROM301はROM312に取って代わらない。
Further, as shown in FIG. 3, the common control module 100
In a preferred embodiment, ROM 205 includes 48K words of memory. In FIG. 3, the ROM 205 is 2
ROMs, ROM 312 and ROM 315. When the program cartridge 101 is inserted into the common control module 100, the start signal to all or a part of the ROM 205 memory is cut off and replaced with the ROM 301 of the program cartridge 101. (Including transistors 311 and 314)
Two circuits for connecting or disconnecting the activation signal to the memory are connected to the ROM 312 in response to the signal leads DA and DB, respectively.
And the connection of + 5V power to the ROM 315. switch
When 318 is connected to lead 317, a disconnection signal, which is a + 5V DC signal, is sent to lead DA. This +5 VDC signal causes the register 310 and the bias transistor 311 to be non-conductive. If transistor 311 is non-conductive, this is R
The start signal to the ROM 312 of the OM device 205, that is, the + 5V DC power is cut off. For example, ROM312 has a total of 48K consisting of 16K each.
ROM device. When switch 318 is not connected to + 5V on lead 317, transistor 311 is "on" and the activation signal + 5V DC power activates ROM 312 operation. In such a state, the ROM 301 of the program cartridge 101 does not replace the ROM 312.

同様に、スイッチ307がリード317に接続されている状
態においてはリードDB上に+5VのDC信号である切断信号
が生成される。この+5VDC信号はレジスタ313及びバイ
アストランジスタ314間を非伝導状態にする。トランジ
スタ314が非伝導である場合、これはROM315に供給され
る+5VのDCパワーを切断する。前述の例では、ROM315は
ROM装置205の各最高35Kから成る合計48KのROM装置であ
る。従って、スイッチ307及び318の位置によって、プロ
グラムカートリッジ101が共通制御モジュール100のROM
装置205のROM312及び/あるいはROM315に取って代わ
る。
Similarly, when the switch 307 is connected to the lead 317, a disconnection signal that is a +5 V DC signal is generated on the lead DB. This +5 VDC signal causes a non-conductive state between the register 313 and the bias transistor 314. If transistor 314 is non-conductive, it will cut off the + 5V DC power supplied to ROM 315. In the above example, ROM315
This is a ROM device of a total of 48K including a maximum of 35K of the ROM device 205. Therefore, depending on the positions of the switches 307 and 318, the program cartridge 101
Replaces ROM 312 and / or ROM 315 of device 205.

本発明においては、さらに、プログラムカートリッジ
101上の物理的装置にて共通制御モジュール100の上のス
イッチを動作することによってリードDA及びDBに対し切
断信号が生成できるようになっている。さらに、+5Vパ
ワー以外の信号でもROM312及び315を起動するのに使用
できるような考慮がなされている。例えば、ROM312及び
315への読出しリードあるいはデータバス203の接続を切
断することによっても所望の結果を得ることができる。
ここに開示する交換技法は共通制御モジュール100から
消勢されるROMの量及びプログラムカートリッジ101によ
って該ROMに取って代えられる量の両方に独立である。
また、共通制御モジュール100内に位置するRAMはプログ
ラムカートリッジ101内に位置するRAMによって補足する
ことができる。取って代えられるあるいはシステムに追
加されるROM及び/あるいはRAMの量はプログラムカート
リッジ101によって提供される各種機能を実現するのに
必要なプログラム指令(ROM)及び一時メモリ(RAM)の
量に依存する。
In the present invention, a program cartridge is further provided.
By operating a switch on the common control module 100 with a physical device on 101, a disconnection signal can be generated for the leads DA and DB. Furthermore, consideration has been given that signals other than + 5V power can be used to activate the ROMs 312 and 315. For example, ROM312 and
A desired result can also be obtained by disconnecting the read lead to 315 or the connection of the data bus 203.
The replacement techniques disclosed herein are independent of both the amount of ROM deactivated from the common control module 100 and the amount replaced by the program cartridge 101 by the ROM.
The RAM located in the common control module 100 can be supplemented by the RAM located in the program cartridge 101. The amount of ROM and / or RAM replaced or added to the system depends on the amount of program instructions (ROM) and temporary memory (RAM) needed to implement the various functions provided by program cartridge 101. .

本発明の好ましい実施態様においては、基本電話サー
ビス機能を提供するのに十分なROM205及びRAM206(第2
図)が通信システムに提供される。従って、このような
基本システムにおいてはプログラムカートリッジ101は
必要でない。共通制御モジュール100にプログラムカー
トリッジ101が1つも接続されていない場合、リードDA
及びDBは両方とも開いておりトランジスタ311及び314は
ROM312及び315の動作を付勢する。
In a preferred embodiment of the invention, sufficient ROM 205 and RAM 206 (second
Figure) is provided to the communication system. Therefore, the program cartridge 101 is not required in such a basic system. If no program cartridge 101 is connected to the common control module 100, the read DA
And DB are both open and transistors 311 and 314
Activates the operation of ROMs 312 and 315.

RAMバンク302はそのメモリ内の情報の損失を防止する
ために常にパワー源が必要であるために、+5Vパワーが
中断された時パワー保護回路306に充電式バッテリーバ
ックアップパワーが提供される。しかし、バッテリー30
5が過放電状態に入るのを防ぐために所定のレベル以下
に放電することを防ぐ必要がある。もしバッテリー305
が過放電レベルに達すると、これは充電が不可能となり
カートリッジ101を分解するかあるいは該カートリッジ
を交換してこれを取り替えることが必要となる。本発明
においては、パワー保護回路306がバッテリーバックア
ップ及びバッテリー保護の両方を提供するため、カート
リッジ101の分解あるいは交換は必要でない。
Since the RAM bank 302 always needs a power source to prevent loss of information in its memory, the power protection circuit 306 is provided with rechargeable battery backup power when + 5V power is interrupted. But battery 30
It is necessary to prevent 5 from discharging below a predetermined level to prevent it from entering an overdischarge state. If battery 305
When the battery reaches the overdischarge level, it cannot be charged and the cartridge 101 must be disassembled or the cartridge must be replaced and replaced. In the present invention, disassembly or replacement of the cartridge 101 is not required because the power protection circuit 306 provides both battery backup and battery protection.

第4図はプログラムカートリッジ101内に含まれるパ
ワー保護回路306の簡略図を示す。プログラム回路101が
共通制御モジュール100に接続されると、リード317上の
+5Vパワーはダイオード401、レジスタ402及びリード31
6を介してRAMバンク302にパワーを供給する。同時に、
ダイオード403及びレジスタ404を経ての電流は充電式バ
ッテリー305(ニッケルカドミウムバッテリーあるいは
これに類似のバッテリー)電圧がフル充電(+5Vからダ
イオード403内の電圧降下を引いた値)に達するまでバ
ッテリー305を充電し、その後ダイオード403及びレジス
タ404を経ての電流の流れは停止する。リード317上に+
5Vが存在する時のリード316上の電圧はほぼ4.8ボルトで
ある。リード316上の電圧またはコンデンサ408及び電界
効果形トランジスタ(FET)408のゲートGの間にも出現
する。ゲートG上の電圧は+1.5から+3.0ボルトより大
きいため、FET407は導電しドレンDとソースSの間に電
流を流す。こうして電流がトランジスタ405のエミッタ
ベースジャンクションからレジスタ406、ドレインD、
ソースSそしてアースへと流れる。トランジスタ405は
オンにされエミッタE、コレクタCそしてリード316へ
と電流が流れる。リード317上の+5VDCパワーが中断さ
れた場合、あるいはプログラムカートリッジが共通制御
モジュール100から消勢された場合は、ダイオード401及
びダイオード403に電流は流れない。しかしRAMバンク30
2にはトランジスタ405のエミッタ−コレクタ経路を経て
バッテリー305から電流が供給される。バッテリー305は
電流を供給する時、徐々に放電してその出力電圧が減少
する。バッテリー305間の電圧が所定の値以下に降下す
ると、バッテリー305は+5ボルトがリード317に再度接
続された時充電不可能となる。このような状態の結果と
しての損傷は永久的なものでありバッテリー305の交換
が必要である。このような過放電状態を防ぐため、ゲー
トGの所の電圧が+1.5から+3Vのレベル以下に落ちる
とFET407がオフとなる。FET407がオフとなると、トラン
ジスタ405もオフとなり、RAMバンク302への電流の流れ
が中断される。この時点においてバッテリー305はRAMバ
ンク302から消勢され、こうして過放電状態に達するこ
とから保護される。勿論、DC電圧が除去されるとRAMバ
ンク302の揮発性メモリの内容は消失する。リード317上
に+5VDCパワーが再度送られると、バッテリー305はダ
イオード403及びレジスタ404を経て充電される。
FIG. 4 is a simplified diagram of the power protection circuit 306 included in the program cartridge 101. When the program circuit 101 is connected to the common control module 100, the + 5V power on lead 317 will cause the diode 401, register 402 and lead 31
Power is supplied to the RAM bank 302 via 6. at the same time,
The current through diode 403 and resistor 404 charges battery 305 until the rechargeable battery 305 (nickel cadmium battery or similar battery) voltage reaches full charge (+ 5V minus the voltage drop in diode 403). Then, the flow of current through the diode 403 and the resistor 404 stops. + On lead 317
The voltage on lead 316 when 5V is present is approximately 4.8 volts. It also appears between the voltage or capacitor 408 on the lead 316 and the gate G of the field effect transistor (FET) 408. Since the voltage on gate G is greater than +1.5 to +3.0 volts, FET 407 conducts and conducts current between drain D and source S. Thus, the current flows from the emitter-base junction of the transistor 405 to the resistor 406, the drain D,
Flows to source S and ground. Transistor 405 is turned on and current flows to emitter E, collector C and lead 316. If the +5 VDC power on lead 317 is interrupted, or if the program cartridge is de-energized from common control module 100, no current flows through diodes 401 and 403. But RAM bank 30
2 is supplied with current from the battery 305 via the emitter-collector path of the transistor 405. When supplying current, the battery 305 gradually discharges and its output voltage decreases. When the voltage between batteries 305 drops below a predetermined value, battery 305 becomes unchargeable when +5 volts is reconnected to lead 317. Damage resulting from such a condition is permanent and requires replacement of the battery 305. To prevent such an overdischarge state, when the voltage at the gate G falls from +1.5 to +3 V or less, the FET 407 is turned off. When the FET 407 is turned off, the transistor 405 is also turned off, and the current flow to the RAM bank 302 is interrupted. At this point, the battery 305 is de-energized from the RAM bank 302 and thus protected from reaching an over-discharge condition. Of course, when the DC voltage is removed, the contents of the volatile memory of the RAM bank 302 are lost. When +5 VDC power is again delivered on lead 317, battery 305 is charged via diode 403 and resistor 404.

第5図はオプションの保持音楽/ページングカートリ
ッジ102の略図を示す。カートリッジ102はユーザ互換ハ
ードウェアカートリッジでシステムへの外部保持音楽及
びページング回路の接続を制御する。カートリッジ102
は第5図の回路を含む搭載回路板(図示なし)を備える
外部ハウジングを含む。印刷配線板500のエッジはイン
タフェース227のカートリッジレセプタのコレクタ233を
差し込む。局あるいはラインが保持状態に置かれると、
顧客音楽源M1から受信される音楽が隔離変圧器501、周
知の過電圧保護及び高域ろ波器回路502、及び保持音楽
ボリューム制御器503を介してインタフェース227のMOH
リードに結合される。この音楽は共通制御モジュール10
0のスイッチ228を経て保持ラインに分配される。さら
に、ページングモードが付勢されてない間音楽がバック
グランド音楽としてバックグランド音楽ボリューム制御
器504、ブレーク接点K1A及び変圧器505を介してページ
ングリードP1に送られる。
FIG. 5 shows a schematic diagram of the optional holding music / paging cartridge 102. Cartridge 102 is a user compatible hardware cartridge that controls the connection of externally held music and paging circuitry to the system. Cartridge 102
Includes an outer housing with a mounting circuit board (not shown) containing the circuit of FIG. At the edge of the printed wiring board 500, the collector 233 of the cartridge receptor of the interface 227 is inserted. When a station or line is put on hold,
The music received from the customer music source M1 is coupled to the MOH of the interface 227 via the isolation transformer 501, the well-known overvoltage protection and high-pass filter circuit 502, and the holding music volume controller 503.
Coupled to the lead. This music is shared control module 10
It is distributed to the holding line via the switch 228 of 0. Further, while the paging mode is not activated, the music is sent as background music to the paging lead P1 via the background music volume controller 504, the break contact K1A and the transformer 505.

ページングモードはフリップフロップ506がインタフ
ェース227からのページングモード設定信号(SPM)に応
答してセットされることによって開始される。ページン
グモードの間、フリップフロップ506の出力は大地電位
である。スイッチ507はトーンシグナリング位置508及び
非トーンシグナリング位置509を持つ。ページングモー
ドにおいては、スイッチ507が位置508にセットされる
と、出力Q上の大地電位がバッファ増幅器510に接続さ
れ、該増幅器はリレーK1及び周知のクリック抑制回路51
1を動作する。クリック抑制回路511はページングリード
P1に可聴クリック音が出力されるのを防ぐ。ダイオード
D1はリレーK1と+Vの間と増幅器511の出力の間を接続
し増幅器510へのサージ保護を提供する。
The paging mode is started when the flip-flop 506 is set in response to a paging mode setting signal (SPM) from the interface 227. During paging mode, the output of flip-flop 506 is at ground potential. Switch 507 has a tone signaling location 508 and a non-tone signaling location 509. In the paging mode, when switch 507 is set to position 508, the ground potential on output Q is connected to buffer amplifier 510, which relay K1 and well-known click suppression circuit 51
Work one. Click suppression circuit 511 is paging read
Prevents audible clicks from being output to P1. diode
D1 connects between relays K1 and + V and the output of amplifier 511 to provide surge protection for amplifier 510.

リレーK1が動作すると、メーク接点K1Bが閉じ、ブレ
ーク接点が開く。従って、リレーM1を介して提供される
音楽が中断され、インタフェース227のリードPAGEから
のページング信号が変圧器505を介してページラインP1
に送られる。リードPAGEを介して受信される各音声ペー
ジング信号の前にトーン信号が受信される。スイッチ50
7がトーン位置508にある場合、リレーK1は直ちに動作さ
れリードPAGE上のトーン信号がリードP1を介してページ
ングシステム(図示なし)に出力される。
When the relay K1 operates, the make contact K1B closes and the break contact opens. Accordingly, the music provided via relay M1 is interrupted, and the paging signal from lead PAGE of interface 227 is applied to page line P1 via transformer 505.
Sent to A tone signal is received before each voice paging signal received via lead PAGE. Switch 50
When 7 is in tone position 508, relay K1 is activated immediately and the tone signal on lead PAGE is output to a paging system (not shown) via lead P1.

音声ページングの前にトーンシグナリングが必要でな
い場合はスイッチ507は非トーン位置509にセットされ
る。非トーン位置においては単一ショット512及びORゲ
ート513がフリップフロップ506の出力リードQに接続さ
れる。単一ショット512は出力リードQから受信される
大地電位入力に応答して所定の期間(T秒)論理1出力
を提供する。単一ショット512の出力は2入力ORゲート5
13の1つの入力に接続し、約T秒間ORゲート513から論
理1を出力させる。ORゲート513の論理1出力は増幅器5
10に接続し約T秒間リレーK1の動作を抑制する。リレー
K1の動作が抑制されると、メーク接点K1Bは開いたまま
となりページングモードの最初のT秒間に起こるトーン
信号が変圧器505及びページリードP1に到達するのを防
ぐ。
If tone signaling is not required prior to voice paging, switch 507 is set to non-tone position 509. In the non-tone position, a single shot 512 and an OR gate 513 are connected to the output lead Q of flip-flop 506. Single shot 512 provides a logic one output for a predetermined period (T seconds) in response to the ground potential input received from output lead Q. The output of a single shot 512 is a 2-input OR gate 5
13 and output logic 1 from OR gate 513 for about T seconds. Logic 1 output of OR gate 513 is amplifier 5
Connect to 10 and suppress the operation of relay K1 for about T seconds. relay
When operation of K1 is suppressed, make contact K1B remains open, preventing tone signals occurring during the first T seconds of the paging mode from reaching transformer 505 and page lead P1.

T秒が経過すると、ORゲート513への両方の入力が論
理0、つまり大地電位となり、増幅器510はリレーK1を
動作する。従って、ページモードが確立してT秒後、メ
ーク接点が閉じ音声信号がページリードP1に結合され
る。
When T seconds have elapsed, both inputs to OR gate 513 go to logic zero, ground potential, and amplifier 510 activates relay K1. Therefore, T seconds after the page mode is established, the make contact is closed and the audio signal is coupled to the page lead P1.

第6図はオプションの外部警報及び停電転送カートリ
ッジ103の簡略図を示す。カートリッジ103はユーザ互換
カートリッジでありシステムへの外部警報及び停電転送
回路の接続を制御する。カートリッジ103は第6図に示
す回路を含む搭載印刷配線板(図示なし)を備えた外部
ハウジングを含む。印刷配線板600のエッジは制御モジ
ュール100のカートリッジレセプタのコネクタ234に差し
込まれる。
FIG. 6 shows a simplified diagram of the optional external alarm and power outage transfer cartridge 103. The cartridge 103 is a user compatible cartridge and controls connection of an external alarm and power failure transfer circuit to the system. Cartridge 103 includes an outer housing with a mounted printed wiring board (not shown) containing the circuitry shown in FIG. The edge of the printed wiring board 600 is inserted into the connector 234 of the cartridge receptor of the control module 100.

所定の警報状態が発生するとインタフェース227内に
警報設定信号ASが生成されこれによってフリップフロッ
プ601がセットされる。フリップフロップ601が動作され
ると、大地電位Qが出力されリレーK2が動作される。ダ
イオードD2はリレーK2によって生成される過渡電圧から
フリップフロップ601を保護する。リレーK2が動作する
と、メーク接点K2Aが閉じ、インタフェース227からの−
48VDCをリードA1間に提供し顧客に警報状態を知らせ
る。警報が解除されるとインタフェース227からのリセ
ット信号ARがフリップフロップ601を解除しリードA1間
からの−48VDC電圧を除去する。これに加えて、商業AC
電圧が停電した場合には、通常、コネクタ234を介して
インタフェース227から供給される−48ボルトが失われ
この結果リレーK3が解かれる。リレーK3が解かれると、
ブレーク接点K3A及びK3Bが電話対S1及びインタフェース
227を介して標準電話局セット(図示なし)を中央局ラ
インCO1に接続する。同様に、ブレーク接点K3C及びK3D
が電話対S2及びインタフェース227を介して別の電話局
セット(図示なし)を中央局ラインCO2に接続する。
When a predetermined alarm condition occurs, an alarm setting signal AS is generated in the interface 227, whereby the flip-flop 601 is set. When the flip-flop 601 is operated, the ground potential Q is output and the relay K2 is operated. Diode D2 protects flip-flop 601 from the transient voltage generated by relay K2. When the relay K2 operates, the make contact K2A is closed, and the
48VDC is provided between leads A1 to notify the customer of the alarm condition. When the alarm is released, the reset signal AR from the interface 227 releases the flip-flop 601 and removes the -48 VDC voltage between the leads A1. In addition to this, commercial AC
In the event of a power outage, the -48 volts supplied from interface 227 via connector 234 is typically lost, resulting in relay K3 being disconnected. When relay K3 is released,
Break contacts K3A and K3B are telephone pair S1 and interface
A standard telephone office set (not shown) is connected via 227 to the central office line CO1. Similarly, break contacts K3C and K3D
Connects another set of central offices (not shown) to the central office line CO2 via telephone pair S2 and interface 227.

商業AC電圧が停電した場合は、共通制御器100及び局
セットST1−ST6は正常動作に必要なパワが得られないた
め、中央局ラインCO1及びCO2を介して提供される−48ボ
ルトから動作するためにリードS1及びS2に接続された標
準電話局セットによる限定された電話サービスが提供さ
れる。
In the event of a commercial AC power failure, the common controller 100 and station sets ST1-ST6 do not have the power required for normal operation and thus operate from -48 volts provided through the central office lines CO1 and CO2. Thus, limited telephone service is provided by a standard central office set connected to leads S1 and S2.

前述の説明は単に本発明を解説するためのものであ
る。当業者にとっては本発明の精神及び範囲から逸脱す
ることなく他の回路及び実施態様を実現することができ
よう。
The preceding description is merely illustrative of the invention. Other circuits and embodiments may be implemented by those skilled in the art without departing from the spirit and scope of the invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゴ−ドン・アラン・メイヤ− アメリカ合衆国07747ニユ−ジヤ−シ イ・マタワン・オニツクス・プレイス91 (72)発明者 シルヴエリオ・ヴインセント・ジヨン アメリカ合衆国07748ニユ−ジヤ−シ イ・ミドルタウン・ブレヴインズ・アヴ エニユ−53 (72)発明者 ヅイドニ−・ハ−バ−ト・モアタイマ− アメリカ合衆国07760ニユ−ジヤ−シ イ・ラムソン・ホリ−・ツリ−・レ−ン 21 (56)参考文献 特開 昭58−111468(JP,A) 特開 昭53−144213(JP,A) 特開 昭55−55624(JP,A) 実開 昭57−114466(JP,U) 実開 昭57−189029(JP,U) 実開 昭57−225(JP,U) ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Godon Alan Meyer United States 07747 New Jersey Matawan Onyx Place 91 (72) Inventor Sylverio Vincent Gillon United States 07748 New Jersey -C. Middletown Braveins Av Any-53 (72) Inventor Dadney Harbour More Timer-United States 07760 New Jersey C. Ramson Holly Tree Lane 21 (56) References JP-A-58-111468 (JP, A) JP-A-53-144213 (JP, A) JP-A-55-55624 (JP, A) JP-A-57-114466 (JP, U) 1979-589029 (JP, U) 19757-225 (JP, U)

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の通信回線に接続された制御モジュー
ルであって、起動信号によって接続が制御される主メモ
リに接続され該主メモリに格納されたプログラム命令下
で該通信回線間の通信を制御するよう動作する制御モジ
ュールに接続されて該主メモリの全部又は一部を置き換
えるためのメモリカートリッジにおいて、 該制御モジュールの新たなもしくは変更された各種機能
を実現するプログラム命令を格納するメモリ手段と、 該主メモリへの該起動信号を切断するための第1の切断
信号を発生する手段とを含むことを特徴とするメモリカ
ートリッジ。
1. A control module connected to a plurality of communication lines, wherein the control module is connected to a main memory whose connection is controlled by an activation signal, and performs communication between the communication lines under a program command stored in the main memory. A memory cartridge connected to a control module operable to control and replacing all or part of the main memory, a memory means for storing program instructions for realizing various new or changed functions of the control module; Means for generating a first disconnection signal for disconnecting the activation signal to the main memory.
【請求項2】請求の範囲第1項に記載のメモリカートリ
ッジにおいて、さらに、 パワー受信手段と、 パワー消費揮発性メモリデバイスと、 バッテリーと、 該バッテリー、該メモリデバイスのパワー端子、および
該パワー受信手段に接続された手段であって、該パワー
受信手段における電圧が所定の電圧を越える場合に該パ
ワー受信手段を該メモリデバイスに接続し、かつ該バッ
テリーを該メモリデバイスから切り離し、そして該パワ
ー受信手段における電圧が該所定の電圧を越えない場合
には該パワー受信手段を該メモリデバイスから切り離
し、かつ該バッテリーを該メモリデバイスに接続するた
めの手段とを含むことを特徴とするメモリカートリッ
ジ。
2. The memory cartridge according to claim 1, further comprising: a power receiving unit, a power consuming volatile memory device, a battery, the battery, a power terminal of the memory device, and the power receiving device. Means connected to the means, when the voltage at the power receiving means exceeds a predetermined voltage, connecting the power receiving means to the memory device, disconnecting the battery from the memory device, and Means for disconnecting the power receiving means from the memory device if the voltage at the means does not exceed the predetermined voltage, and connecting the battery to the memory device.
【請求項3】請求の範囲第1項に記載のメモリカートリ
ッジにおいて、さらに 該主メモリへの起動信号を切断するための第2の切断信
号を発生するための手段と、 該第1の切断信号もしくは該第2の切断信号のいずれか
を該制御モジュールに対して切換えるための手段とを含
むことを特徴とするメモリカートリッジ。
3. The memory cartridge according to claim 1, further comprising: means for generating a second disconnection signal for disconnecting an activation signal to said main memory; and said first disconnection signal. Or means for switching any of the second disconnection signals to the control module.
【請求項4】請求の範囲第1項に記載のメモリカートリ
ッジにおいて、 該カートリッジは、それが該制御モジュールに挿入され
たときに起動信号が提供されるよう構成されていること
を特徴とするメモリカートリッジ。
4. The memory cartridge according to claim 1, wherein said cartridge is configured to provide an activation signal when it is inserted into said control module. cartridge.
【請求項5】請求の範囲第1項に記載のメモリカートリ
ッジにおいて、 該カートリッジは、該制御モジュールに外部回路を提供
するよう構成されていることを特徴とするメモリカート
リッジ。
5. The memory cartridge according to claim 1, wherein the cartridge is configured to provide an external circuit to the control module.
JP50021483A 1982-12-01 1983-11-21 Memory cartridge for telephone exchange device connection Expired - Lifetime JP2643926B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US445982FREGB 1982-12-01
US445982 1982-12-01
PCT/US1983/001831 WO1984002207A1 (en) 1982-12-01 1983-11-21 A memory cartridge for connection to a telephone switching arrangement

Publications (2)

Publication Number Publication Date
JPS59502168A JPS59502168A (en) 1984-12-27
JP2643926B2 true JP2643926B2 (en) 1997-08-25

Family

ID=22175596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50021483A Expired - Lifetime JP2643926B2 (en) 1982-12-01 1983-11-21 Memory cartridge for telephone exchange device connection

Country Status (1)

Country Link
JP (1) JP2643926B2 (en)

Also Published As

Publication number Publication date
JPS59502168A (en) 1984-12-27

Similar Documents

Publication Publication Date Title
JPH0634536B2 (en) Telephone switching equipment
US4167786A (en) Load control processor
JP2986216B2 (en) Telecommunication switch with improved redundancy.
JP2000138762A (en) Device and method for calling
ES473021A1 (en) Time division telecommunication system
JP2643926B2 (en) Memory cartridge for telephone exchange device connection
JPS60216661A (en) Coin telephone set
JPS54107609A (en) Overcurrent automatic interruption system for telephone exchanger subscribing circuit
EP0495252B1 (en) Memory card and switching system suitable for using the same
US4679228A (en) Speakerphone sensing circuit
JP2000244369A (en) Transmitter
JPS6010996A (en) Time division highway switch device
JPH02260792A (en) Center equipment for communication system
JPS6351627B2 (en)
JPH0224298Y2 (en)
JPH044607B2 (en)
JPH07336465A (en) Private branch switching system
JPS6147037B2 (en)
KR200207603Y1 (en) Apparatus for providing external music in SL Ivy of key phone system
KR100293928B1 (en) Structure of small scaling system that can be expanded to large scaling one in electronic switching system
JPS56107685A (en) Electric power supply system of electronic exchange
JPH06348376A (en) External storage device
JPS59190770A (en) Interphone set
JPH0342742B2 (en)
JPS58178426A (en) Data processing system