JP2616460B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2616460B2
JP2616460B2 JP6239700A JP23970094A JP2616460B2 JP 2616460 B2 JP2616460 B2 JP 2616460B2 JP 6239700 A JP6239700 A JP 6239700A JP 23970094 A JP23970094 A JP 23970094A JP 2616460 B2 JP2616460 B2 JP 2616460B2
Authority
JP
Japan
Prior art keywords
film
wiring
forming
metal film
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6239700A
Other languages
Japanese (ja)
Other versions
JPH0878414A (en
Inventor
敏己 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6239700A priority Critical patent/JP2616460B2/en
Publication of JPH0878414A publication Critical patent/JPH0878414A/en
Application granted granted Critical
Publication of JP2616460B2 publication Critical patent/JP2616460B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、特にアルミニウム等の
配線を備える半導体装置およびその製造方法に関し、特
に微細化に適した配線およびその形成方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a wiring of aluminum or the like and a method of manufacturing the same, and more particularly to a wiring suitable for miniaturization and a method of forming the wiring.

【0002】[0002]

【従来の技術】RIE(Reactive Ion Etching)法など
のドライエッチング法によりアルミニウムなどの金属薄
膜をパターニングして配線を形成する際に、被加工金属
薄膜に予め不純物イオンを注入しておくとエッチングレ
ートが上昇することが知られている。イオン注入により
金属間の結合エネルギーが小さくなり、金属薄膜がエッ
チングされやすくなるからである。
2. Description of the Related Art When forming a wiring by patterning a metal thin film such as aluminum by dry etching such as RIE (Reactive Ion Etching), an impurity ion is implanted into a metal thin film to be processed in advance. Is known to rise. This is because the bonding energy between metals is reduced by ion implantation, and the metal thin film is easily etched.

【0003】金属膜のこの特長を利用して配線を形成す
る技術がいくつか提案されている。図3(a)〜(c)
は、特開昭59−100537号公報にて提案された配
線の形成方法を示す工程順断面図である。まず、図3
(a)に示すように、シリコン基板31上にシリコン酸
化膜32を介してアルミニウム膜33を設け、その上に
配線形成用のフォトレジスト膜36を形成する。次に、
例えばボロン35のイオン注入を行ってフォトレジスト
膜に被覆されていない部分のアルミニウム膜33にダメ
ージを与える。
Several techniques have been proposed for forming wirings utilizing this feature of metal films. 3 (a) to 3 (c)
3A to 3C are cross-sectional views in the order of steps showing a method for forming a wiring proposed in Japanese Patent Application Laid-Open No. Sho 59-100357. First, FIG.
1A, an aluminum film 33 is provided on a silicon substrate 31 via a silicon oxide film 32, and a photoresist film 36 for forming wiring is formed thereon. next,
For example, ions of boron 35 are implanted to damage the aluminum film 33 in a portion not covered by the photoresist film.

【0004】次に、図3(b)に示すように、プラズマ
39雰囲気中に曝し、アルミニウム膜33を選択的にエ
ッチングしてアルミニウム配線37を形成する。その
後、フォトレジスト膜36を除去すれば、図3(c)に
示されるように、目的のアルミニウム配線37を有する
半導体装置が得られる。
[0004] Next, as shown in FIG. 3 (b), the aluminum film 33 is exposed to a plasma 39 atmosphere and the aluminum film 33 is selectively etched to form an aluminum wiring 37. Thereafter, when the photoresist film 36 is removed, a semiconductor device having the target aluminum wiring 37 is obtained as shown in FIG.

【0005】図4(a)〜(d)は、特開昭63−18
1447号公報にて提案された配線の形成方法を示す工
程順断面図である。この従来例では、図4(a)に示す
ように、シリコン基板41上にシリコン酸化膜42を介
してアルミニウム膜43を形成した後、全面に例えばボ
ロン45をイオン注入する。次に、図4(b)に示すよ
うに、配線形成用のフォトレジスト膜46を形成し、図
4(c)に示すように、プラズマ49に曝してアルミニ
ウム配線47を形成する。その後、フォトレジスト膜4
6を剥離すれば、アルミニウム配線47を有する半導体
装置が得られる。
FIGS. 4A to 4D show Japanese Patent Application Laid-Open No. 63-18 / 1988.
4A to 4C are cross-sectional views in a process order showing a method of forming a wiring proposed in Japanese Patent No. 1447; In this conventional example, as shown in FIG. 4A, after an aluminum film 43 is formed on a silicon substrate 41 via a silicon oxide film 42, for example, boron 45 is ion-implanted over the entire surface. Next, as shown in FIG. 4B, a photoresist film 46 for forming a wiring is formed, and as shown in FIG. 4C, an aluminum wiring 47 is formed by exposing to a plasma 49. After that, the photoresist film 4
By peeling off 6, a semiconductor device having aluminum wiring 47 is obtained.

【0006】而して、近年、配線の微細化は急速に進め
られており、ハーフミクロン(0.5μm)からクオー
タミクロン(0.25μm)の時代をを迎えようとして
いる。このような微細化された構造のパターニングでは
パターンの粗密によるマイクロローディング効果が著し
くなり面内均一性の高い加工が困難となる。このマイク
ロローディング効果は、狭い開口部では広い開口部に比
較してドライエッチング用のイオンやラジカルが底に届
きにくくなることによって起こる。
In recent years, the miniaturization of wiring has been rapidly advanced, and the era of half micron (0.5 μm) to quarter micron (0.25 μm) is approaching. In the patterning of such a miniaturized structure, the microloading effect due to the density of the pattern becomes remarkable, and processing with high in-plane uniformity becomes difficult. This microloading effect is caused by the fact that ions and radicals for dry etching hardly reach the bottom in a narrow opening compared to a wide opening.

【0007】図3、図4に示した従来の方法では、アル
ミニウムにイオン注入を行うことによってアルミニウム
のレジストや酸化膜に対するエッチング選択性は高くな
るものの、このマイクロローディング効果を抑制する効
果はなく、そのため、パターンが微細化されかつ面内に
粗・密のパターンが混在しているときには、エッチング
不良が発生する。すなわち、図5(a)に示すように、
狭い溝部Bで下地が完全に露出するまでエッチングを続
けると、広い溝部分Bではパターンが細くなってなって
しまい、逆に、広い溝部Aでのパターニングが完了した
時点でエッチングを終了すると、狭い溝部Bではエッチ
ング残りが発生する〔図5(b)〕。
In the conventional method shown in FIG. 3 and FIG. 4, although the etching selectivity of aluminum to a resist or an oxide film is increased by ion implantation of aluminum, there is no effect of suppressing the microloading effect. Therefore, when the pattern is miniaturized and coarse and dense patterns are mixed in the plane, an etching failure occurs. That is, as shown in FIG.
If the etching is continued until the base is completely exposed in the narrow groove B, the pattern becomes thin in the wide groove B, and conversely, when the etching is completed when the patterning in the wide groove A is completed, the pattern becomes narrow. An etching residue occurs in the groove B (FIG. 5B).

【0008】ところで、フォトレジストのアルミニウム
に対するエッチングの選択性は高くないので、通常アル
ミニウム膜の2倍以上の膜厚のフォトレジストを形成し
てエッチングを行っている。従って、配線のパターンが
微細化されそのアスペクト比が悪化した場合にはそれ以
上にフォトレジストのアスペクト比が悪化する。このフ
ォトレジストのアスペクト比の増加がマイクロローディ
ング効果の主要な原因となっているので、エッチングマ
スクにフォトレジスト以外のエッチング耐性のあるマス
ク(ハードマスク)を用い、マスクのアスペクト比を改
善することが提案されている。
Incidentally, since the selectivity of the photoresist to aluminum for etching is not high, a photoresist having a thickness twice or more the thickness of the aluminum film is usually formed and etched. Therefore, when the wiring pattern is miniaturized and its aspect ratio is deteriorated, the aspect ratio of the photoresist is further deteriorated. Since the increase in the aspect ratio of the photoresist is a major cause of the microloading effect, it is necessary to improve the mask aspect ratio by using an etching resistant mask (hard mask) other than the photoresist as the etching mask. Proposed.

【0009】図6(a)〜(d)は、その製造方法を示
す工程順断面図であって、これは、青木他により、ジャ
パニーズ ジャーナル オブ アブライド フィジクス
(Jpn.J.Appl.Phys.) 1992 30巻 L4376
ページ、において発表されたものである。この手法で
は、まず、図6(a)に示すように、シリコン基板51
上にシリコン酸化膜52を介してアルミニウム膜53を
形成し、その上にマスク材となるシリコン酸化膜52a
を堆積する。そして、その上に配線パターン状のフォト
レジスト膜56を設ける。
FIGS. 6 (a) to 6 (d) are cross-sectional views in the order of steps showing a method of manufacturing the same, which is disclosed by Aoki et al. In Japanese Journal of Abride Physics (Jpn.J. Volume 30 L4376
Page. In this method, first, as shown in FIG.
An aluminum film 53 is formed thereon via a silicon oxide film 52, and a silicon oxide film 52a serving as a mask material is formed thereon.
Is deposited. Then, a photoresist film 56 having a wiring pattern is provided thereon.

【0010】次に、図6(b)に示すように、フォトレ
ジスト膜56をマスクとして、プラズマ59を用いたド
ライ法によりシリコン酸化膜52aをパターニングし
て、酸化膜マスク52b〔(c)図参照〕を形成する。
次に、図6(c)に示すように、形成された酸化膜マス
ク52bをマスクとしてプラズマ59を用いたドライ法
により、アルミニウム膜53をパターニングして、図6
(d)に示すように、アルミニウム配線57を形成す
る。この方法によれば、エッチング面に斜め方向から入
射するイオンなどを増加させることができるため、マイ
クロローディング効果を抑制することができる。
Next, as shown in FIG. 6B, using the photoresist film 56 as a mask, the silicon oxide film 52a is patterned by a dry method using a plasma 59 to form an oxide film mask 52b [FIG. Reference].
Next, as shown in FIG. 6C, the aluminum film 53 is patterned by a dry method using the plasma 59 using the formed oxide film mask 52b as a mask.
An aluminum wiring 57 is formed as shown in FIG. According to this method, it is possible to increase the number of ions or the like incident on the etched surface from an oblique direction, so that the microloading effect can be suppressed.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上述し
たハードマスクを用いる従来の技術では、微細化がさら
に進んだ場合には次のような問題が生じる。第1に、マ
スクのアスペクト比が改善されても配線のアスペクト比
はそのままであるから配線のアスペクト比がさらに高く
なるとマイクロローディング効果が再び著しくなってく
る。第2に、デバイスサイズの微細化に伴い、アルミニ
ウム配線のエレクトロマイグレーション、ストレスマイ
グレーションに対する耐性を向上させる必要が高くな
り、そのためアルミニウム上に、チタン、窒化チタンや
タングステン等を積層した積層配線構造が用いられるよ
うになってきているが、この積層配線が採用された場合
には、配線の各層とハードマスク(SiO2 )とのエッ
チング選択比を大きくとることが困難となり、ハードマ
スクでの対応が困難となる。本発明はこの点に対処して
なされたものであって、その目的は、ハードマスクに頼
ることなくマイクロローディング効果を抑制しうる配線
の構造およびその形成方法を提供することである。
However, in the conventional technique using the above-described hard mask, the following problems occur when the miniaturization is further advanced. First, even if the aspect ratio of the mask is improved, the aspect ratio of the wiring remains the same. Therefore, when the aspect ratio of the wiring is further increased, the microloading effect becomes significant again. Second, with the miniaturization of the device size, it is necessary to improve the resistance of the aluminum wiring to electromigration and stress migration. Therefore, a laminated wiring structure in which titanium, titanium nitride, tungsten, or the like is laminated on aluminum is used. However, when this laminated wiring is adopted, it is difficult to increase the etching selectivity between each layer of the wiring and the hard mask (SiO 2 ), and it is difficult to cope with the hard mask. Becomes The present invention has been made in view of this point, and an object of the present invention is to provide a wiring structure capable of suppressing a microloading effect without relying on a hard mask, and a method of forming the same.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、配線を構成する金属膜が、配線パ
ターンが密な領域では不純物を含有し、配線パターンが
粗な領域では不純物を含有していないことを特徴とする
半導体装置、が提供される。
According to the present invention, in order to attain the above object, according to the present invention, a metal film constituting a wiring contains an impurity in a region where a wiring pattern is dense and an impurity in a region where a wiring pattern is coarse. And a semiconductor device characterized by containing no.

【0013】また、本発明によれば、(1)半導体基板
上の層間絶縁膜上全面に金属膜を形成する工程と、
(2)配線パターンが密になる領域に開口を有するフォ
トレジストマスクを形成する工程と、(3)イオン注入
法により不純物を注入して、前記開口下の前記金属膜に
選択的に不純物を導入する工程と、(4)イオン注入用
のフォトレジスト膜を剥離し、新たに配線形成用のフォ
トレジストマスクを形成する工程と、(5)前記配線形
成用のフォトレジストマスクを介して前記金属膜をドラ
イエッチング法にて加工して配線を形成する工程と、を
備える半導体装置の製造方法、が提供される。
Further, according to the present invention, (1) a step of forming a metal film on the entire surface of an interlayer insulating film on a semiconductor substrate;
(2) a step of forming a photoresist mask having an opening in a region where the wiring pattern is dense; and (3) an impurity is implanted by ion implantation to selectively introduce the impurity into the metal film below the opening. (4) stripping the photoresist film for ion implantation and forming a new photoresist mask for wiring formation; and (5) forming the metal film via the photoresist mask for wiring formation. Forming a wiring by processing the substrate by a dry etching method.

【0014】[0014]

【作用】本発明においては、金属膜の配線パターンの密
になる領域にあらかじめイオン注入を行うものであるの
で、その領域での金属の結合エネルギーが小さくなり、
その結果エッチングレートが増大することから、パター
ンの粗・密からくるマイクロローディング効果を抑制す
ることができ、均等なエッチングを行うことが可能とな
る。
According to the present invention, since the ion implantation is performed in advance in the region where the wiring pattern of the metal film is dense, the binding energy of the metal in that region is reduced.
As a result, the etching rate increases, so that the microloading effect caused by the coarse and dense pattern can be suppressed, and uniform etching can be performed.

【0015】また、アルミニウム膜上にマイグレーショ
ン対策としてチタン等の被膜を形成した場合にも、その
被膜の結晶構造が乱されエッチングレートが増大するこ
とから、単一の金属膜の配線を用いる場合と同様にマイ
クロローディング効果を抑制することができる。
Also, when a film of titanium or the like is formed on the aluminum film as a measure against migration, the crystal structure of the film is disturbed and the etching rate is increased. Similarly, the microloading effect can be suppressed.

【0016】[0016]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。 [第1の実施例]図1(a)〜(c)は、本発明の第1
の実施例を説明するための工程順に示した半導体チップ
の断面図である。まず、図1(a)に示すように、シリ
コン基板11上に熱酸化法あるいは気相成長法により厚
さ約500nmのシリコン酸化膜12を形成し、その上
に、イオン蒸着法あるいはスパッタ法により厚さ約1μ
mのアルミニウム膜13を形成する。次いで、アルミニ
ウム膜13上に厚さ約1μmにフォトレジストを塗付
し、露光・現像を行って、配線パターンが密となる領域
に開口を有するフォトレジスト膜14を形成する。
Next, embodiments of the present invention will be described with reference to the drawings. [First Embodiment] FIGS. 1A to 1C show a first embodiment of the present invention.
FIG. 5 is a cross-sectional view of a semiconductor chip shown in the order of steps for describing the example. First, as shown in FIG. 1A, a silicon oxide film 12 having a thickness of about 500 nm is formed on a silicon substrate 11 by a thermal oxidation method or a vapor phase growth method, and is formed thereon by an ion deposition method or a sputtering method. About 1μ thick
An aluminum film 13 having a thickness of m is formed. Next, a photoresist is applied on the aluminum film 13 to a thickness of about 1 μm, and exposure and development are performed to form a photoresist film 14 having an opening in a region where a wiring pattern is dense.

【0017】次に、図1(b)に示すように、フォトレ
ジスト膜14をマスクとしてイオン注入法にて、リン1
5を例えば加速エネルギー45keV、ドーズ量1×1
16/cm2 で注入する。なお、注入イオンのドーズ量
やエネルギーは、配線の粗密差の程度やアルミニウム膜
の膜厚に応じて最適値に設定すればよい。また、イオン
注入を複数回に分け、異なるエネルギーにより注入して
全膜厚に均等に不純物がドープされるようにしてもよ
い。イオン注入後、フォトレジスト膜14を剥離し、続
いて、アルミニウム膜13上にフォトレジストを2.5
μmの膜厚に塗付し、露光・現像を行って、図1(c)
に示すように、配線形成用のフォトレジスト膜16を形
成する。
Next, as shown in FIG. 1 (b), phosphorus 1 is ion-implanted using the photoresist film 14 as a mask.
5 at an acceleration energy of 45 keV and a dose of 1 × 1
Inject at 0 16 / cm 2 . Note that the dose amount and energy of the implanted ions may be set to optimal values according to the degree of the density difference of the wiring and the thickness of the aluminum film. Further, the ion implantation may be divided into a plurality of times, and the ions may be implanted with different energies so that the entire film thickness is uniformly doped with impurities. After the ion implantation, the photoresist film 14 is peeled off.
After coating to a film thickness of μm, exposure and development,
As shown in FIG. 5, a photoresist film 16 for forming a wiring is formed.

【0018】次に、図1(d)に示すように、フォトレ
ジスト膜16をマスクとしてドライエッチング法にて例
えば、マイクロ波電力:300mA、RF電力:150
W、圧力:2mTorr、塩素ガス流量:30sccm
でエッチングを行ない、アルミニウム配線17を形成す
る。アルミニウム配線17形成後、フォトレジスト膜1
6を剥離し、水素雰囲気中で例えば450℃、30分の
熱処理(いわゆる水素アロイ)を行ない、アルミニウム
膜中の不純物拡散を行う。
Next, as shown in FIG. 1D, using the photoresist film 16 as a mask, for example, microwave power: 300 mA, RF power: 150 by dry etching.
W, pressure: 2 mTorr, chlorine gas flow rate: 30 sccm
To form an aluminum wiring 17. After forming the aluminum wiring 17, the photoresist film 1 is formed.
6 is peeled off, and a heat treatment (so-called hydrogen alloy) is performed in a hydrogen atmosphere at, for example, 450 ° C. for 30 minutes to diffuse impurities in the aluminum film.

【0019】このように本実施例によれば、アルミニウ
ム膜のパターンが密な領域に不純物を注入することによ
りその領域でのエッチングレートを増大させることがで
き、パターンの粗密によるマイクロローディング効果を
抑制することができる。
As described above, according to the present embodiment, by implanting impurities into a region where the pattern of the aluminum film is dense, the etching rate in that region can be increased, and the microloading effect due to the density of the pattern can be suppressed. can do.

【0020】そして、アルミニウム膜中に注入した不純
物を拡散させることにより、拡散した不純物とアルミニ
ウムの合金が粒界に形成されあるいは不純物が粒界に析
出することとなり膜表面が硬化する。硬化した膜は、機
械的強度が増しさらに組成変動に対しても抵抗力が増す
ため、エレクトロマイグレーションやストレスマイグレ
ーション耐性が向上する。
By diffusing the impurities implanted into the aluminum film, an alloy of the diffused impurities and aluminum is formed at the grain boundaries or the impurities are precipitated at the grain boundaries, so that the film surface is hardened. The cured film has increased mechanical strength and increased resistance to composition fluctuations, and thus has improved electromigration and stress migration resistance.

【0021】また、アルミニウム配線構造を工夫するこ
とにより、0.3μmレベルまではエレクトロマイグレ
ーション・ストレスマイグレーション耐性に問題ないこ
とが確認されており、不純物が拡散されていない領域が
あっても問題にならない(吉川 他 IEEE トラン
ザクション オン エレクトロン デバイス(TRAN
SACTION ON ELECTRON DEVIC
ES)1993 40冊 2号 296ページ)。
It has been confirmed that by devising the aluminum wiring structure, there is no problem in electromigration / stress migration resistance up to the 0.3 μm level, and there is no problem even if there is a region where impurities are not diffused. (Yoshikawa et al. IEEE Transaction on Electron Device (TRAN
SACTION ON ELECTRON DEVIC
ES) 1993, 40 volumes, No. 2, 296 pages).

【0022】[第2の実施例]次に、図2を参照して本
発明の第2の実施例について説明する。図2(a)〜
(d)は、本発明の第2の実施例を説明するための工程
順に示した半導体チップの断面図である。まず、図2
(a)に示すように、シリコン基板21上に熱酸化法あ
るいは気相成長法により厚さ約500nmのシリコン酸
化膜22を形成し、その上に、イオン蒸着法あるいはス
パッタ法により厚さ0.9μmのアルミニウム膜23を
形成し、さらにその上にスパッタ法により厚さ0.1μ
mの窒化チタン(TiN)膜28を形成する。次いで、
窒化チタン膜28上にフォトレジストを1μmの厚さに
塗付し、露光・現像を行って配線パターンが密になる領
域に開口を有するフォトレジスト膜24を形成する。
[Second Embodiment] Next, a second embodiment of the present invention will be described with reference to FIG. FIG.
(D) is sectional drawing of the semiconductor chip shown in order of the process for demonstrating the 2nd Example of this invention. First, FIG.
As shown in (a), a silicon oxide film 22 having a thickness of about 500 nm is formed on a silicon substrate 21 by a thermal oxidation method or a vapor phase growth method, and a silicon oxide film 22 having a thickness of 0.1 nm is formed thereon by an ion deposition method or a sputtering method. A 9 μm aluminum film 23 is formed, and a 0.1 μm thick aluminum film 23 is further formed thereon by sputtering.
An m-thick titanium nitride (TiN) film 28 is formed. Then
A photoresist is applied on the titanium nitride film 28 to a thickness of 1 μm, and is exposed and developed to form a photoresist film 24 having an opening in a region where the wiring pattern is dense.

【0023】次に、図2(b)に示すように、フォトレ
ジスト膜24をマスクとしてイオン注入法にてヒ素25
を例えば加速エネルギー70keV、ドーズ量1×10
16/cm2 で注入する。次に、図2(c)に示すよう
に、イオン注入後、フォトレジスト膜24を剥離し、新
たに窒化チタン膜上に、膜厚2.5μmの配線形成用の
フォトレジスト膜26を形成する。
Next, as shown in FIG. 2B, arsenic 25 is ion-implanted using the photoresist film 24 as a mask.
For example, at an acceleration energy of 70 keV and a dose of 1 × 10
Inject at 16 / cm 2 . Next, as shown in FIG. 2C, after ion implantation, the photoresist film 24 is peeled off, and a 2.5 μm-thick photoresist film 26 for wiring formation is newly formed on the titanium nitride film. .

【0024】次に、図2(d)に示すように、フォトレ
ジスト膜26をマスクとしてドライエッチング法にて例
えば、マイクロ波電力:300mA、RF電力:150
W、圧力:2mTorr、塩素ガス流量:30sccm
でエッチングを行ない、窒化チタン膜28の被膜を有す
るアルミニウム配線27を形成する。その後、フォトレ
ジスト膜26を剥離し、水素アロイを例えば450℃で
30分行い配線中の不純物拡散を行う。
Next, as shown in FIG. 2D, for example, microwave power: 300 mA, RF power: 150 by dry etching using the photoresist film 26 as a mask.
W, pressure: 2 mTorr, chlorine gas flow rate: 30 sccm
To form an aluminum wiring 27 having a coating of a titanium nitride film 28. Thereafter, the photoresist film 26 is peeled off, and a hydrogen alloy is applied at, for example, 450 ° C. for 30 minutes to diffuse impurities in the wiring.

【0025】このように、本実施例によれば、図6に示
した従来例では対応が困難であったエレクトロ/ストレ
スマイグレーション対策用の被膜の施された配線を形成
する場合にも、配線パターンが密な領域に不純物を注入
することによりその領域のエッチングレートを増大させ
ることができ、パターンの粗密によるマイクロローディ
ング効果を抑制することができる。
As described above, according to the present embodiment, even when a wiring coated with a film for preventing electro / stress migration, which is difficult to cope with in the conventional example shown in FIG. By implanting an impurity into a dense region, the etching rate in that region can be increased, and the microloading effect due to the dense and dense pattern can be suppressed.

【0026】[0026]

【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、配線形成用金属膜の密な配線領域
に予め不純物をドープしておいてからパターニングを行
うものであるので、密な配線領域でのエッチングレート
のみを速めることができ、したがって、マイクロローデ
ィング効果を抑制して、高精度で信頼性の高い配線を形
成することができる。
As described above, in the method of manufacturing a semiconductor device according to the present invention, a dense wiring region of a wiring forming metal film is doped with impurities in advance and then patterned. Therefore, it is possible to increase only the etching rate in a proper wiring region, thereby suppressing a microloading effect and forming a highly accurate and highly reliable wiring.

【0027】また、イオン注入によるエッチングレート
促進効果は、アルミニウム膜以外の高融点金属被膜や高
融点金属化合物被膜に対しても同様に期待できるため、
従来例では対応が困難であったエレクトロマイグレーシ
ョン・ストレスマイグレーション対策用の被膜の施され
た配線を形成する場合にも、配線パターンが密な領域に
不純物をイオン注入してその領域でのエッチングレート
を選択的に増大させることにより容易に対応することが
できるようになる。
The effect of accelerating the etching rate by ion implantation can be similarly expected for a high-melting point metal film or a high-melting point metal compound film other than the aluminum film.
Even in the case of forming wiring with a coating for electromigration and stress migration, which was difficult to deal with in the conventional example, impurities are ion-implanted into the area where the wiring pattern is dense, and the etching rate in that area is reduced. By selectively increasing the number, it is possible to easily cope with the problem.

【0028】また、本発明によれば、不純物の拡散され
た金属膜では、不純物合金が粒界に形成されあるいは不
純物が粒界に析出して膜表面が硬化するため、部分的で
はあるが機械的強度や組成変動に対する抵抗力を向上さ
せることができるようになりエレクトロマイグレーショ
ンやストレスマイグレーション耐性を向上させることが
できる。
Further, according to the present invention, in a metal film in which an impurity is diffused, an impurity alloy is formed at a grain boundary or an impurity precipitates at the grain boundary and the film surface is hardened. As a result, it is possible to improve the mechanical strength and the resistance to the composition fluctuation, thereby improving the resistance to electromigration and stress migration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の製造方法を示す工程順
断面図。
FIG. 1 is a sectional view showing a manufacturing method according to a first embodiment of the present invention in the order of steps.

【図2】本発明の第2の実施例の製造方法を示す工程順
断面図。
FIG. 2 is a sectional view showing a manufacturing method according to a second embodiment of the present invention in the order of steps.

【図3】イオン注入によりエッチングレートを向上させ
た従来の半導体装置の製造方法を説明するための工程順
断面図。
FIG. 3 is a cross-sectional view in a process order for explaining a conventional method of manufacturing a semiconductor device in which an etching rate is improved by ion implantation.

【図4】イオン注入によりエッチングレートを向上させ
た従来の半導体装置の製造方法を説明するための工程順
断面図。
FIG. 4 is a cross-sectional view in a process order for explaining a method of manufacturing a conventional semiconductor device in which an etching rate is improved by ion implantation.

【図5】マイクロローディング効果を説明するための断
面図。
FIG. 5 is a cross-sectional view for explaining a microloading effect.

【図6】従来例の製造方法を説明するための工程順断面
図。
FIG. 6 is a sectional view in order of process for explaining a manufacturing method of a conventional example.

【符号の説明】[Explanation of symbols]

11、21、31、41、51 シリコン基板 12、22、32、42、52、52a シリコン酸化
膜 52b 酸化膜マスク 13、23、33、43、53 アルミニウム膜 14、24 フォトレジスト膜 15 リン 25 ヒ素 35、45 ボロン 16、26、36、46、56 フォトレジスト膜 17、27、37、47、57 アルミニウム配線 28 窒化チタン膜 39、49、59 プラズマ
11, 21, 31, 41, 51 Silicon substrate 12, 22, 32, 42, 52, 52a Silicon oxide film 52b Oxide film mask 13, 23, 33, 43, 53 Aluminum film 14, 24 Photoresist film 15 Phosphorus 25 Arsenic 35, 45 Boron 16, 26, 36, 46, 56 Photoresist film 17, 27, 37, 47, 57 Aluminum wiring 28 Titanium nitride film 39, 49, 59 Plasma

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 金属膜の配線を有する半導体装置におい
て、前記金属膜は配線パターンが密な領域では不純物を
含有し、配線パターンが粗な領域では不純物を含有して
いないことを特徴とする半導体装置。
1. A semiconductor device having a wiring of a metal film, wherein the metal film contains impurities in a region where a wiring pattern is dense, and does not contain impurities in a region where the wiring pattern is rough. apparatus.
【請求項2】 前記不純物がリン(P)またはヒ素(A
s)であることを特徴とする請求項1記載の半導体装
置。
2. The method according to claim 1, wherein said impurity is phosphorus (P) or arsenic (A).
2. The semiconductor device according to claim 1, wherein s) is satisfied.
【請求項3】 前記金属膜が、アルミニウムを主体とす
る金属膜またはこれに高融点金属若しくは高融点金属化
合物の被膜の施されたものであることを特徴とする請求
項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the metal film is a metal film mainly composed of aluminum or a film coated with a high melting point metal or a high melting point metal compound.
【請求項4】 (1)半導体基板上の層間絶縁膜上に金
属膜を形成する工程と、 (2)前記金属膜上に配線パターンが密になる領域に開
口を有するフォトレジストマスクを形成する工程と、 (3)イオン注入法により不純物を注入して、前記開口
下の前記金属膜に選択的に不純物を導入する工程と、 (4)イオン注入用のフォトレジスト膜を剥離し、新た
に配線形成用のフォトレジストマスクを形成する工程
と、 (5)前記配線形成用のフォトレジストマスクを介して
前記金属膜をドライエッチング法にて加工して配線を形
成する工程と、を備えることを特徴とする半導体装置の
製造方法。
4. A step of: (1) forming a metal film on an interlayer insulating film on a semiconductor substrate; and (2) forming a photoresist mask having an opening in a region where a wiring pattern is dense on the metal film. (3) implanting impurities by ion implantation to selectively introduce impurities into the metal film below the openings; and (4) stripping the photoresist film for ion implantation and newly Forming a photoresist mask for forming a wiring; and (5) forming a wiring by processing the metal film by a dry etching method through the photoresist mask for forming a wiring. A method for manufacturing a semiconductor device.
JP6239700A 1994-09-08 1994-09-08 Semiconductor device and manufacturing method thereof Expired - Lifetime JP2616460B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6239700A JP2616460B2 (en) 1994-09-08 1994-09-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6239700A JP2616460B2 (en) 1994-09-08 1994-09-08 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0878414A JPH0878414A (en) 1996-03-22
JP2616460B2 true JP2616460B2 (en) 1997-06-04

Family

ID=17048627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6239700A Expired - Lifetime JP2616460B2 (en) 1994-09-08 1994-09-08 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2616460B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3641342B2 (en) 1997-03-07 2005-04-20 Tdk株式会社 Semiconductor device and organic EL display device
JP3853981B2 (en) 1998-07-02 2006-12-06 株式会社東芝 Manufacturing method of semiconductor memory device
JP3691780B2 (en) 2001-11-01 2005-09-07 Tdk株式会社 Patterned thin film forming method and microdevice manufacturing method
JP4377676B2 (en) 2003-12-24 2009-12-02 株式会社東芝 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0878414A (en) 1996-03-22

Similar Documents

Publication Publication Date Title
CA1204883A (en) Semiconductor device and manufacturing process thereof
EP0063916B1 (en) Semiconductor intregrated circuits and manufacturing process thereof
EP0146038A2 (en) Planarization of multi-level interconnected metallization system
Fried et al. A VLSI bipolar metallization design with three-level wiring and area array solder connections
JPH0320064B2 (en)
JP2616460B2 (en) Semiconductor device and manufacturing method thereof
TWI227046B (en) Process of metal interconnects
JPH10326830A (en) Manufacture of semiconductor device
US4847673A (en) Semiconductor device
US4407859A (en) Planar bubble memory circuit fabrication
JPH0897212A (en) Manufacture of semiconductor device
KR100191710B1 (en) Metal wiring method of semiconductor device
TWI277126B (en) Method of relieving wafer stress
KR0172254B1 (en) Method of forming metal wire of semiconductor device
KR100617044B1 (en) method for forming metal line of semiconductor device
KR950011553B1 (en) Metalizing method of semiconductor device
KR100204009B1 (en) Manufacturing method of semiconductor device
JPS5928358A (en) Manufacture of semiconductor device
JPH0722395A (en) Manufacture of semiconductor device
JPS63122245A (en) Manufacture of semiconductor device
JPS5966125A (en) Manufacture of semiconductor device
JP3586971B2 (en) Method for manufacturing semiconductor device
JPH09115906A (en) Manufacture of semiconductor device
JPS63197358A (en) Formation of metallic thin film
KR19990069729A (en) Interlayer insulating film planarization method