JP2599726B2 - Light receiving device - Google Patents

Light receiving device

Info

Publication number
JP2599726B2
JP2599726B2 JP62206801A JP20680187A JP2599726B2 JP 2599726 B2 JP2599726 B2 JP 2599726B2 JP 62206801 A JP62206801 A JP 62206801A JP 20680187 A JP20680187 A JP 20680187A JP 2599726 B2 JP2599726 B2 JP 2599726B2
Authority
JP
Japan
Prior art keywords
region
type
receiving device
semiconductor
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62206801A
Other languages
Japanese (ja)
Other versions
JPS6450460A (en
Inventor
英正 水谷
茂樹 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62206801A priority Critical patent/JP2599726B2/en
Priority to AU21164/88A priority patent/AU609508B2/en
Priority to DE3855672T priority patent/DE3855672T2/en
Priority to EP88307732A priority patent/EP0304335B1/en
Publication of JPS6450460A publication Critical patent/JPS6450460A/en
Priority to US07/572,355 priority patent/US5043785A/en
Application granted granted Critical
Publication of JP2599726B2 publication Critical patent/JP2599726B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は光電変換用の受光装置に関するものであり、
特に、例えば長尺の撮像装置等に適した受光装置に関す
る。
Description: TECHNICAL FIELD The present invention relates to a light receiving device for photoelectric conversion,
In particular, the present invention relates to a light receiving device suitable for, for example, a long imaging device.

[従来の技術および発明が解決しようとする問題点] 従来、受光装置は、例えばCCD等のように半導体基板
に拡散プロセスを用いて形成している。その場合、その
大きさは最長でも半導体基板の範囲内であり、長尺のセ
ンサアレイを得るのは困難である。また、システム化の
ために受光装置を他の基板上に形成したい場合には、別
に製造された半導体センサチップをシステム基板上にあ
とから貼り付けねばならず、工程が多く位置合せ精度も
低下する。
[Problems to be Solved by Conventional Technology and Invention] Conventionally, a light receiving device is formed on a semiconductor substrate such as a CCD by using a diffusion process. In that case, the size is at most within the range of the semiconductor substrate, and it is difficult to obtain a long sensor array. In addition, when the light receiving device is to be formed on another substrate for systemization, a separately manufactured semiconductor sensor chip must be pasted on the system substrate, which involves many steps and lowers the alignment accuracy. .

一方、基板を自由に選択できる方法として、アモルフ
ァスシリコン(a−Si)を利用した受光装置が開発され
ている。しかしa−Siを用いたトランジスタは特性が悪
く、動作の高速化の点で問題があった。
On the other hand, a light-receiving device using amorphous silicon (a-Si) has been developed as a method for freely selecting a substrate. However, a transistor using a-Si has poor characteristics and has a problem in terms of high-speed operation.

最近それを解決する1つの手段としてセンサ部をa−
Siで形成し、トランジスタ部を多結晶シリコン(poly−
Si)を用いて形成する方法が提案されている(特開昭59
−126666号公報)。しかしこの方法においてはpoly−Si
トランジスタを形成するために通常のICプロセスを用い
た上で、a−Siセンサを形成するため、工程が増加して
高コストになるという問題がある。
Recently, as one means to solve it, a sensor
The transistor part is made of polycrystalline silicon (poly-
A method using Si) has been proposed (Japanese Unexamined Patent Publication No.
-126666). However, in this method, poly-Si
Since an a-Si sensor is formed after a normal IC process is used to form a transistor, there is a problem that the number of steps is increased and the cost is increased.

このように従来例では、半導体以外の基板上に低コス
トで高性能の受光装置を構成する事は困難であった。
As described above, in the conventional example, it is difficult to configure a low-cost and high-performance light receiving device on a substrate other than a semiconductor.

[問題点を解決するための手段] 本発明は、基板の絶縁性表面上に形成された半導体層
と該半導体層の上に設けられた絶縁層とを有する受光装
置において、 配線用のコンタクトに接続された第1導電型の第1の
半導体領域と、該絶縁性表面に交差する接合面をもって
該第1の半導体領域に接する該第1導電型とは異なる第
2導電型の第2の半導体領域と、を有するフォトダイオ
ードと、 第2導電型の第3の半導体領域と該第2の半導体領域
とをソース・ドレインとし、該ソース・ドレイン間の該
第1導電型の第4の半導体領域をチャネル領域とし、該
チャネル領域上に該絶縁層を介して設けられたゲートを
有する電界効果トランジスタと、 該接合面を避けて該第2の半導体領域の上に該絶縁層
を介して設けられた蓄積ゲートと、 を有することを特徴とする受光装置に要旨が存在す
る。
[Means for Solving the Problems] The present invention relates to a light receiving device having a semiconductor layer formed on an insulating surface of a substrate and an insulating layer provided on the semiconductor layer; A first semiconductor region of the first conductivity type connected thereto and a second semiconductor of a second conductivity type different from the first conductivity type contacting the first semiconductor region with a bonding surface intersecting the insulating surface. A third semiconductor region of the second conductivity type and the second semiconductor region as a source and a drain, and a fourth semiconductor region of the first conductivity type between the source and the drain. A field effect transistor having a gate provided over the channel region with the insulating layer interposed therebetween; and a field effect transistor provided over the second semiconductor region with the insulating layer interposed therebetween while avoiding the junction surface. Having a storage gate and SUMMARY exists in the light receiving device characterized by and.

ここで所望の領域とは、装置の目的、用途および規格
に応じて決定される領域である。また、横型とは、フォ
トセンサを構成する第1の型の半導体領域と第2の型の
半導体領域との接合が表面に対して垂直になされている
ことを意味する。
Here, the desired area is an area determined according to the purpose, use, and standard of the device. Further, the lateral type means that the first type semiconductor region and the second type semiconductor region constituting the photosensor are joined perpendicularly to the surface.

[作用] 本発明によれば、フォトセンサとして基板表面と交差
する接合面をもつフォトダイオードを用いたことによ
り、感度を向上させることができる。また、接合面を避
けてソース(ドレイン)上にのみ蓄積ゲートを設けたこ
とにより、ソース(ドレイン)領域への蓄積電荷量を高
めることができる。さらに、フォトダイオードの接合面
を基板と交差させ、蓄積ゲートを設けることによって、
多結晶半導体薄膜を用いても十分な感度と応答性と信号
電荷量とを得ることが可能となる。
[Operation] According to the present invention, the sensitivity can be improved by using a photodiode having a junction surface crossing the substrate surface as a photosensor. Further, since the storage gate is provided only on the source (drain) avoiding the junction surface, the amount of charge stored in the source (drain) region can be increased. Furthermore, by providing a storage gate by crossing the junction surface of the photodiode with the substrate,
Even if a polycrystalline semiconductor thin film is used, it is possible to obtain sufficient sensitivity, responsiveness, and signal charge amount.

[実施例] 実施例1 第1図は本発明の実施例1の受光装置の斜視図、第2
図は第1図の装置の等価回路図である。
Embodiment 1 Embodiment 1 FIG. 1 is a perspective view of a light receiving device according to Embodiment 1 of the present invention, and FIG.
The figure is an equivalent circuit diagram of the device of FIG.

第1図において、基板1上にn型又はi型の半導体薄
膜2が設けられている。基板1としては、この受光装置
が基板入射タイプの場合は石英、ガラス等の透明基板が
用いられる。また、第1の半導体薄膜は多結晶Siもしく
は単結晶Siを用いる。多結晶Si(poly−Si)としては、
通常のシランガス(SiH4)を用いて減圧CVD法で堆積し
た粒径50nm以下のpoly−Siでもよいが、本出願人が特願
昭62−73629号、特願昭62−73630号で提案している所の
大粒径poly−Siが高性能の受光装置を得る上で好まし
い。また単結晶Siとしては、レーザアニールで再結晶化
したものや、SiO2上の微小SiH4パターンをシードとした
単結晶成長方法で成長させた単結晶を平坦化したものを
用いる事ができる。上記大粒径poly−Siは、形成方法が
容易であるため、本実施例に最も適当である。この大粒
径poly−Siについては後で詳しく説明する。膜厚は分光
感度とのかね合いで決定されるが、約1μm程度であ
る。
In FIG. 1, an n-type or i-type semiconductor thin film 2 is provided on a substrate 1. When the light receiving device is a substrate incident type, a transparent substrate such as quartz or glass is used as the substrate 1. The first semiconductor thin film uses polycrystalline Si or single crystal Si. As polycrystalline Si (poly-Si),
Poly-Si having a particle size of 50 nm or less deposited by a low pressure CVD method using a normal silane gas (SiH 4 ) may be used, but the present applicant has proposed in Japanese Patent Application Nos. 62-73629 and 62-73630. The large particle size poly-Si is preferable for obtaining a high-performance light receiving device. As the single crystal Si, a recrystallized single crystal by laser annealing or a flattened single crystal grown by a single crystal growth method using a micro SiH 4 pattern on SiO 2 as a seed can be used. The large particle size poly-Si is most suitable for the present embodiment because the forming method is easy. The large grain size poly-Si will be described later in detail. The film thickness is determined in consideration of spectral sensitivity, and is about 1 μm.

さて、このように設けたn型又はi型の半導体薄膜に
対し、所定の領域4,24,14にp型の不純物であるボロン
等を基板に達するまで拡散させる。拡散方法としては、
n型又はi型半導体薄膜のうち不純物を拡散しない領域
3上にSiO2又はSi3N4膜を拡散マスクとして残して、BBr
3等による気相拡散、もしくは、BSG膜からの拡散、さら
にはレジストマウスを利用したイオンインプラによる拡
散等が用いられる。
Now, in the n-type or i-type semiconductor thin film thus provided, p-type impurities such as boron are diffused in predetermined regions 4, 24, and 14 until reaching the substrate. As a method of spreading,
BBr leaving the SiO 2 or Si 3 N 4 film as a diffusion mask on the region 3 of the n-type or i-type semiconductor thin film where the impurities do not diffuse.
Gas diffusion by 3 or the like, diffusion from a BSG film, and diffusion by ion implantation using a resist mouse are used.

この時フォトセンサ7のP+部4とMOS−FET8のソース
部24、ドレイン部14が同時に形成される。フォトセンサ
7はP+部4とn型又はi型部3とが縞状に並んで、横型
のP+−nフォトダイオードを構成している。横型のフォ
トダイオードでは、n型又はi型領域の表面に高濃度層
がないために、短波長の光によって表面で発生したキャ
リヤがすぐに再結合せずに光電流として利用できるた
め、短波長(青色側)の分光感度が高い。前述の大粒径
poly−Siにおいても、キャリヤの拡散長との兼ね合い
で、ストライプのピッチはなるべす小さい方が、大きな
光電流を得る事ができる。
At this time, the P + portion 4 of the photosensor 7 and the source portion 24 and the drain portion 14 of the MOS-FET 8 are formed simultaneously. In the photosensor 7, the P + portion 4 and the n-type or i-type portion 3 are arranged in a stripe pattern to constitute a horizontal P + -n photodiode. In a horizontal photodiode, since there is no high-concentration layer on the surface of the n-type or i-type region, carriers generated on the surface by short-wavelength light can be used as a photocurrent without recombination immediately. High spectral sensitivity (blue side). Large particle size mentioned above
Also in poly-Si, a larger photocurrent can be obtained if the stripe pitch is as small as possible in consideration of the diffusion length of the carrier.

さて、MOS−FET8においては、n型又はi型のチャネ
ル領域13をはさんでP+のソース・ドレイン領域14,24が
形成され、約100nmのゲート膜5を介してゲート6が設
けられる。ゲート膜は特性上は半導体薄膜の熱酸化膜が
好ましいが、コスト上からは減圧CVDによるSiO2膜や、
プラズマCVD等によるSi3N4膜が好ましい。また、ゲート
は、poly−Si又はa−Siや、アルミを堆積した後、第1
図に示すようにチャネル部13上でソース・ドレイン領域
にオーバラップする程度の余裕をもった幅でパターニン
グに形成する。なお、第1図ではコンタクトおよび配線
は省略してある。
In the MOS-FET 8, P + source / drain regions 14 and 24 are formed with an n-type or i-type channel region 13 interposed therebetween, and a gate 6 is provided via a gate film 5 of about 100 nm. The gate film is preferably a thermal oxide film of a semiconductor thin film in terms of characteristics, but from the viewpoint of cost, an SiO 2 film formed by low-pressure CVD,
A Si 3 N 4 film formed by plasma CVD or the like is preferable. The gate is formed by depositing poly-Si or a-Si or aluminum, and then forming the first gate.
As shown in the figure, patterning is performed with a width having a margin enough to overlap the source / drain region on the channel portion 13. In FIG. 1, contacts and wiring are omitted.

第2図の等価回路で明らかなように本実施例で構成さ
れた受光装置は、高感度のフォトダイオード7からの出
力を高速のMOS−FET8でスイッチングする事が可能で、
多数のセンサアレイを形成しても高速読取が可能であ
る。
As is clear from the equivalent circuit of FIG. 2, the light receiving device constructed in this embodiment can switch the output from the high-sensitivity photodiode 7 by the high-speed MOS-FET 8,
High-speed reading is possible even if a large number of sensor arrays are formed.

半導体層としてi型層を用いる場合は、チャネル領域
にn型不純物を軽くチャネルドープすることが望まし
い。
When an i-type layer is used as the semiconductor layer, it is preferable that the channel region is lightly channel-doped with an n-type impurity.

次に前述の大粒径poly−Si膜の形成方法について詳し
く説明する。
Next, a method of forming the above-described large grain poly-Si film will be described in detail.

第7図はSiO2堆積面71に大粒径の多結晶膜が成長する
過程を概念的に示した図である。
FIG. 7 is a view conceptually showing a process of growing a large grain polycrystalline film on the SiO 2 deposition surface 71.

第7図(A)は成長核が形成された段階、第7図
(B)はその核が成長して島状になり接触した段階、第
7図(C)は更に成長して連続膜73となった段階を示
す。第7図(A)における核の形成密度は飛来原子と堆
積面との相互作用に大きく依存するから、それ以外に、
ガス種、圧力、温度等の堆積条件にも大きく依存する。
7 (A) shows a stage where a growth nucleus is formed, FIG. 7 (B) shows a stage where the nucleus grows into an island shape and comes into contact with each other, and FIG. Indicates the stage at which Since the density of the nuclei in FIG. 7 (A) greatly depends on the interaction between the flying atoms and the deposition surface,
It greatly depends on deposition conditions such as gas type, pressure and temperature.

第8図にSi3N4膜又はSiO2膜上にシリコン(Si)核を
形成する場合に、堆積条件パラメータとしてHClの添加
比を選んだ場合の核形成密度(ND)の変化を示す。Si3N
4膜は減圧化学気相法(LPCVD)により形成したもの、Si
O2膜は、常圧化学気相法にて形成したものである。ソー
スガスとしてSiH2Cl2、キャリヤガスとしてH2の反応ガ
スを用い、SiH2Cl2:HCl:H2=1.2:x:100(1/min)の組成
比において、減圧下(〜150Torr)で反応させている。
その時の基板(堆積面)の温度は950℃である。図中、S
i3N4膜のNDは81、SiO2膜のNDは82である。図中で明らか
なように核形成密度は堆積面によって固有の値を示す
が、それ以上にHClの流量比(混合比)によって大きく
変化し、HClで制御可能な事を示している。従ってHClは
核形成密度コントロールガスと言える。
In the case of forming a silicon (Si) nuclei the Si 3 N 4 film or SiO 2 film in FIG. 8 shows changes in nucleation density (N D) in the case where the deposition condition parameters picked addition ratio of HCl . Si 3 N
Four films were formed by low pressure chemical vapor deposition (LPCVD), Si
The O 2 film is formed by a normal pressure chemical vapor deposition method. Using a reaction gas of SiH 2 Cl 2 as a source gas and H 2 as a carrier gas, under a reduced pressure (H150 Torr) at a composition ratio of SiH 2 Cl 2 : HCl: H 2 = 1.2: x: 100 (1 / min) The reaction is.
The temperature of the substrate (deposition surface) at that time is 950 ° C. In the figure, S
N D of i 3 N 4 film 81, the N D of the SiO 2 film is 82. As is clear from the figure, the nucleation density shows a specific value depending on the deposition surface, but more than that, it greatly changes depending on the flow rate ratio (mixing ratio) of HCl, indicating that it can be controlled by HCl. Therefore, HCl can be said to be a nucleation density control gas.

第9図にHCl量と平均粒径との関係を示す。この中で
例えば核形成密度が107個/cの値が得られる、HCl流量1.
11/minの条件で30分堆積した所、膜面内の平均粒径が3
μmといった大粒径の多結晶シリコンが得られた。平均
粒子径は核形成密度の1/2乗に反比例するから、膜面内
の平均粒子径を1μm以上にする為には、核形成密度を
約108/c以下にコントロールすれば良い。
FIG. 9 shows the relationship between the amount of HCl and the average particle size. In this, for example, a nucleation density of 10 7 / c is obtained, and an HCl flow rate of 1.
After deposition for 30 minutes under the condition of 11 / min, the average particle size in the film surface was 3
Polycrystalline silicon having a large grain size such as μm was obtained. Since the average particle diameter is inversely proportional to the 乗 power of the nucleation density, the nucleation density may be controlled to about 10 8 / c or less in order to make the average particle diameter in the film plane 1 μm or more.

しかし、一方、核形成密度が大幅に小さくなってくる
と粒径の不均一性が生じてくる。これは、統計学的なバ
ラツキとともに堆積面上でのシリコン原子の拡散長に対
して核間距離が無視できなくなる為である。実験におい
て実際の半導体デバイスにおいて実用的な範囲は核形成
密度が106/c以上、即ち平均粒径が10μm以下であっ
た。
However, on the other hand, when the nucleation density is significantly reduced, non-uniformity of the particle size occurs. This is because the internuclear distance cannot be ignored with respect to the diffusion length of silicon atoms on the deposition surface together with statistical variations. In the experiment, the practical range of the actual semiconductor device was a nucleation density of 10 6 / c or more, that is, an average particle size of 10 μm or less.

第8図に示すようにSi3N4膜に対してSiO2膜は核形成
密度が約2桁小さく大粒径の多結晶膜が得やすい。
As shown in FIG. 8, the nucleation density of the SiO 2 film is about two orders of magnitude smaller than that of the Si 3 N 4 film, and a polycrystalline film having a large grain size is easily obtained.

第10図に平均粒径の圧力依存性を示す。条件はHClが
1.11/min以外は第9図と同じである。減圧は核形成密度
を低減するとともに核の分布を均一にして粒径を均一化
する効果をもつ。第10図における他の条件は、SiH2Cl2:
HCl:H2=1.2:1.1:100(1/min)、温度960℃、堆積時間3
0分である。減圧の効果は特に、200Torr以下で急激に増
加する。
FIG. 10 shows the pressure dependence of the average particle size. The condition is HCl
Except for 1.11 / min, it is the same as FIG. The decompression has the effect of reducing the nucleation density and making the distribution of nuclei uniform to make the particle size uniform. Other conditions in FIG. 10 include SiH 2 Cl 2 :
HCl: H 2 = 1.2: 1.1: 100 (1 / min), temperature 960 ° C, deposition time 3
0 minutes. In particular, the effect of reduced pressure increases sharply below 200 Torr.

第11図に、平均粒径と堆積膜厚の温度依存性を示す。
他の堆積条件は、SiH2Cl2:HCl:H2=1.2:1.0:100(1:mi
n)、圧力150Torr、堆積時間30分である。平均粒径は、
1000℃より低くなるにつれ増大してくる。しかし堆積膜
厚のカーブでわかるように、成長レートが落ち、850℃
に至ると成長レートがほぼ零になる。従って下限がこの
成長レートで決まってくる。もちろん各結晶粒の結晶性
は高温度の方が良く、よってデバイスの仕様によって適
当な温度を選択する事ができる。
FIG. 11 shows the temperature dependence of the average grain size and the deposited film thickness.
Other deposition conditions are as follows: SiH 2 Cl 2 : HCl: H 2 = 1.2: 1.0: 100 (1: mi
n), pressure 150 Torr, deposition time 30 minutes. The average particle size is
It increases as the temperature becomes lower than 1000 ° C. However, as can be seen from the curve of the deposited film thickness, the growth rate was reduced to 850 ° C.
, The growth rate becomes almost zero. Therefore, the lower limit is determined by this growth rate. Of course, the higher the temperature, the better the crystallinity of each crystal grain, so that an appropriate temperature can be selected according to the specifications of the device.

今までソースガスとしてSiH2Cl2ガスに関して述べた
がその他のSi系のソースガスSiHCl2,SiH2,SiCl4等の
ガスを用いても同様の傾向を示す。また、シリコン以外
として、トリメチルガリウム(TMG)及びアルシン(AsH
3)の混合比60:1を用いれば、GaAsといった、化合物半
導体に対しても応用できる。この場合もキャリヤガスは
H2であり、600℃以上10〜20Torrで堆積可能である。
So far, SiH 2 Cl 2 gas has been described as a source gas, but the same tendency is exhibited even when other Si-based source gases such as SiHCl 2 , SiH 2 , SiCl 4 are used. Other than silicon, trimethylgallium (TMG) and arsine (AsH
If the mixing ratio of 3 ) of 60: 1 is used, it can be applied to compound semiconductors such as GaAs. Also in this case, the carrier gas
It is H 2 and can be deposited at a temperature of 600 ° C. or higher and 10 to 20 Torr.

核形成密度コントロールガスとしてHCl以外にCl2
F2,CCl4,CCl2F2等半導体材料に反応するガス系が用い
る事が可能である。
Cl 2 other than HCl as a nucleation density control gas,
A gas system that reacts with a semiconductor material such as F 2 , CCl 4 , and CCl 2 F 2 can be used.

このようにして透明石英基板上に設けた大粒径Poly−
Si膜の表面をメカノケミカルポリッシング研磨し、p型
MOS−FETを作製したところ、ホール(hole)移動度が約
70cm2/V・secという通常のpoly−Siに比較して高い性能
のMOS−FETが得られた。
The large particle size Poly-
The surface of the Si film is polished by mechanochemical polishing and p-type
When the MOS-FET was fabricated, the hole mobility was about
A MOS-FET having a higher performance than ordinary poly-Si of 70 cm 2 / V · sec was obtained.

このように本実施例では、横型のフォトダイオードを
用いているため、短波長の光感度が高く、フォトダイオ
ードの高濃度拡散領域(P+)がそのままMOS−FETのドレ
イン領域になっているため、微小な光電流が配線による
損失なく伝達でき、また拡散工程が非常に少なくてすむ
受光装置が得られた。
As described above, in this embodiment, since the horizontal photodiode is used, the photosensitivity of short wavelength is high, and the high-concentration diffusion region (P + ) of the photodiode is directly used as the drain region of the MOS-FET. Thus, a light receiving device capable of transmitting a minute photocurrent without loss due to wiring and requiring very few diffusion steps was obtained.

実施例2 第3図は本発明の実施例2を示す平面図、第4図は第
3図の装置の断面図、第5図は3図の装置の等価回路図
である。
Second Embodiment FIG. 3 is a plan view showing a second embodiment of the present invention, FIG. 4 is a sectional view of the device of FIG. 3, and FIG. 5 is an equivalent circuit diagram of the device of FIG.

第3図においてn型半導体薄膜2に対しp型のボロン
をセンサー領域4、ソース・ドレイン領域14,24およびM
OSキャパシタンス領域34に同時に拡散しP+型領域が形成
されている。その後ゲート膜を形成した後MOSキャパシ
タンスのゲート16およびMOS−FETのゲート6をn+−poly
−Si又はn+−a−Siで形成する。12は配線用のコンタク
トである。
In FIG. 3, p-type boron is applied to the n-type semiconductor thin film 2 with the sensor region 4, the source / drain regions 14, 24 and M
The P + type region is formed by simultaneously diffusing into the OS capacitance region 34. Then, after forming a gate film, the gate 16 of the MOS capacitance and the gate 6 of the MOS-FET are changed to n + -poly
-Si or n + -a-Si. Reference numeral 12 denotes a wiring contact.

本実施例では第5図の等価回路に示すように、光電流
を蓄積するための容量9があるので、微小光電流を一旦
蓄積して時系列的に読み出す方式のセンサアレイに適し
ている。また、本実施例ではセンサのP+領域4、MOSキ
ャパのP+領域34、MOS−FETのドレイン領域14が共通の拡
散領域となっているため配線の手間およびリークが少な
く、面積の有効活用ができる。従って歩留りも良好で製
造上の利点は大きい。
In the present embodiment, as shown in the equivalent circuit of FIG. 5, since there is a capacitor 9 for accumulating a photocurrent, it is suitable for a sensor array of a system in which a minute photocurrent is temporarily stored and read out in a time series. Further, in this embodiment, the P + region 4 of the sensor, the P + region 34 of the MOS capacitor, and the drain region 14 of the MOS-FET are common diffusion regions, so that wiring work and leakage are reduced, and the area is effectively utilized. Can be. Therefore, the yield is good and the advantage in manufacturing is great.

今までの実施例ではセンサアレイ化した場合を具体的
に図示していないが、基本的に第1図、第3図の装置を
並列的に配列すれば良い。ただしその場合、センサのn
型領域3を除いて電気的に絶縁する必要があるため、半
導体薄膜をエッチング等によって隣接するエレメントと
切り離す必要がある。
In the embodiments described above, the case where the sensor array is used is not specifically shown, but basically the devices shown in FIGS. 1 and 3 may be arranged in parallel. However, in that case, the sensor n
Since it is necessary to electrically insulate except for the mold region 3, it is necessary to separate the semiconductor thin film from an adjacent element by etching or the like.

また、今までの説明でn型とp型は互換性がある。た
だしi型層は低濃度層として用いる。
In the description so far, the n-type and the p-type are compatible. However, the i-type layer is used as a low concentration layer.

実施例3 第6図(a)〜(d)に本発明の実施例3の工程断面
図を示す。
Third Embodiment FIGS. 6 (a) to 6 (d) are cross-sectional views showing the steps of a third embodiment of the present invention.

以下、第6図(a)〜(d)に従って工程を説明す
る。
Hereinafter, the steps will be described with reference to FIGS. 6 (a) to 6 (d).

透明の絶縁性基板1上に低濃度のn型又はi型の半導
体層を堆積し、所定の領域に不純物拡散あるいはイオン
打ち込み用のマスク30を形成し、マスクで覆われていな
い領域にp型の不純物を拡散しp型領域を形成する
(a)。次にマスク材を除去しゲート酸化膜5を形成
し、n型又はi型領域中の所望の位置にコンタクトホー
ル31を形成する(b)。次に高濃度のn+−poly−Si又は
a−Si層をその上に堆積し、コンタクト部36とゲート部
6を残してエッチング除去をする(c)。次に層間絶縁
膜10を全面に堆積させ、第2のコンタクトホールを開孔
し、電極11を形成する(d)。
A low-concentration n-type or i-type semiconductor layer is deposited on the transparent insulating substrate 1, a mask 30 for impurity diffusion or ion implantation is formed in a predetermined region, and a p-type mask is formed in a region not covered by the mask. Is diffused to form a p-type region (a). Next, the mask material is removed to form a gate oxide film 5, and a contact hole 31 is formed at a desired position in the n-type or i-type region (b). Next, a high-concentration n + -poly-Si or a-Si layer is deposited thereon and etched away leaving the contact portion 36 and the gate portion 6 (c). Next, an interlayer insulating film 10 is deposited on the entire surface, a second contact hole is opened, and an electrode 11 is formed (d).

この間の熱アニールによりp高濃度n+−poly−Si(又
はn+−a−Si)層36より低濃度n型又はi型領域にn型
不純物が拡散されn+型領域40が形成される。
During this time, the n-type impurity is diffused into the n-type or i-type region with a lower concentration than the p-type high concentration n + -poly-Si (or n + -a-Si) layer 36 to form the n + -type region 40. .

以上の工程により、オーミックコンタクトの良好な受
光装置が得られた。また、従来では、一回余分なn型層
の高濃度拡散が必要であるが、本実施例ではそれも必要
なく、少ない工程で信頼性の高いコンタクトを実現する
ことが可能となった。
Through the above steps, a light receiving device with good ohmic contact was obtained. Further, in the related art, one extra high-concentration diffusion of the n-type layer is required. However, in the present embodiment, this is not necessary, and a highly reliable contact can be realized with a small number of steps.

[発明の効果] 以上のように、本発明を用いれば、フォトセンサとし
て基板表面と交差する接合面をもつフォトダイオードを
用いたことにより、感度を向上させることができる。
[Effects of the Invention] As described above, according to the present invention, the sensitivity can be improved by using a photodiode having a junction surface crossing the substrate surface as a photosensor.

また、接合面を避けてソース(ドレイン)上にのみ蓄
積ゲートを設けたことにより、ソース(ドレイン)領域
への蓄積電荷量を高めることができる。
Further, since the storage gate is provided only on the source (drain) avoiding the junction surface, the amount of charge stored in the source (drain) region can be increased.

さらに、フォトダイオードの接合面を基板と交差さ
せ、蓄積ゲートを設けることによって、多結晶半導体薄
膜を用いても十分な感度と応答性と信号電荷量とを得る
ことが可能になる。
Furthermore, by providing the storage gate with the junction surface of the photodiode intersecting with the substrate, it is possible to obtain sufficient sensitivity, responsiveness, and signal charge even when using a polycrystalline semiconductor thin film.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明による実施例1の受光装置の斜視図、第
2図は第1図の装置の等価回路図、第3図は本発明によ
る実施例2の受光装置の平面図、第4図は第3図の装置
の断面図、第5図は第3図の装置の等価回路図、第6図
(a)〜(d)は本発明の実施例3の工程断面図、第7
図は大粒径poly−Siの結晶成長の様子を示す概念図、第
8図は大粒径poly−Siの核形成密度に与える核形成密度
コントロールガスの影響を示すグラフ、第9図は大粒径
poly−Siの結晶粒径に与える核形成密度コントロールガ
スの影響を示すグラフ、第10図は大粒径poly−Siの結晶
粒径に与える圧力の影響を示すグラフ、第11図は大粒径
poly−Siの核形成密度に与える温度の影響を示すグラフ
である。 1……絶縁性基板、2……n型半導体薄膜、3,13……第
1の型の半導体領域、4,14,24……第2の型の半導体領
域、5……ゲート酸化膜、6……MOS−FETのゲート部、
7……フォトセンサ部、8……FET部、9……容量、10
……層間絶縁膜、11……電極、12……配線用コンタクト
部、16……MOSキャパシタンスのゲート部、30……マス
ク材、31……コンタクトホール、34……MOSキャパシタ
ンス領域、36……コンタクト部、40……n+型領域。
FIG. 1 is a perspective view of a light receiving device according to a first embodiment of the present invention, FIG. 2 is an equivalent circuit diagram of the device of FIG. 1, FIG. 5 is a sectional view of the device of FIG. 3, FIG. 5 is an equivalent circuit diagram of the device of FIG. 3, FIGS. 6 (a) to 6 (d) are process sectional views of Embodiment 3 of the present invention, and FIG.
The figure is a conceptual diagram showing the state of crystal growth of large-grain poly-Si, FIG. 8 is a graph showing the effect of the nucleation density control gas on the nucleation density of large-grain poly-Si, and FIG. Particle size
FIG. 10 is a graph showing the effect of nucleation density control gas on the crystal grain size of poly-Si, FIG. 10 is a graph showing the effect of pressure on the crystal grain size of large-diameter poly-Si, and FIG. 11 is a large grain size.
5 is a graph showing the effect of temperature on the nucleation density of poly-Si. 1 ... an insulating substrate, 2 ... an n-type semiconductor thin film, 3, 13 ... a first type semiconductor region, 4, 14, 24 ... a second type semiconductor region, 5 ... a gate oxide film, 6 ... gate part of MOS-FET
7 ... Photo sensor section, 8 ... FET section, 9 ... Capacitance, 10
...... Interlayer insulating film, 11 ... Electrode, 12 ... Contact part for wiring, 16 ... Gate part of MOS capacitance, 30 ... Mask material, 31 ... Contact hole, 34 ... MOS capacitance area, 36 ... Contact part, 40 …… n + type region.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板の絶縁性表面上に形成された半導体層
と該半導体層の上に設けられた絶縁層とを有する受光装
置において、 配線用のコンタクトに接続された第1導電型の第1の半
導体領域と、該絶縁性表面に交差する接合面をもって該
第1の半導体領域に接する該第1導電型とは異なる第2
導電型の第2の半導体領域と、を有するフォトダイオー
ドと、 第2導電型の第3の半導体領域と該第2の半導体領域と
をソース・ドレインとし、該ソース・ドレイン間の該第
1導電型の第4の半導体領域をチャネル領域とし、該チ
ャネル領域上に該絶縁層を介して設けられたゲートを有
する電界効果トランジスタと、 該接合面を避けて該第2の半導体領域の上に該絶縁層を
介して設けられた蓄積ゲートと、 を有することを特徴とする受光装置。
1. A light-receiving device having a semiconductor layer formed on an insulating surface of a substrate and an insulating layer provided on the semiconductor layer, wherein the light-receiving device has a first conductivity type connected to a wiring contact. A second semiconductor region different from the first conductivity type in contact with the first semiconductor region with a bonding surface crossing the insulating surface;
A photodiode having a second semiconductor region of a conductive type; a third semiconductor region of a second conductive type and the second semiconductor region as a source / drain; and a first conductive region between the source / drain. A field effect transistor having a gate provided on the channel region with the insulating layer interposed therebetween, and a fourth semiconductor region of the type serving as a channel region; A light receiving device, comprising: a storage gate provided via an insulating layer.
【請求項2】前記第1の半導体領域と前記第2の半導体
領域は、複数の矩形部分を有し、それらが互い違いに配
されていることを特徴とする特許請求の範囲第1項記載
の受光装置。
2. The semiconductor device according to claim 1, wherein said first semiconductor region and said second semiconductor region have a plurality of rectangular portions, which are arranged alternately. Light receiving device.
【請求項3】前記半導体層は、粒径が0.5μm以上の多
結晶シリコンからなることを特徴とする特許請求の範囲
第1項記載の受光装置。
3. The light receiving device according to claim 1, wherein said semiconductor layer is made of polycrystalline silicon having a grain size of 0.5 μm or more.
JP62206801A 1987-08-20 1987-08-20 Light receiving device Expired - Fee Related JP2599726B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62206801A JP2599726B2 (en) 1987-08-20 1987-08-20 Light receiving device
AU21164/88A AU609508B2 (en) 1987-08-20 1988-08-18 Photosensor device
DE3855672T DE3855672T2 (en) 1987-08-20 1988-08-19 Photosensitive device
EP88307732A EP0304335B1 (en) 1987-08-20 1988-08-19 Photosensor device
US07/572,355 US5043785A (en) 1987-08-20 1990-08-27 Photosensor device photodiode and switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62206801A JP2599726B2 (en) 1987-08-20 1987-08-20 Light receiving device

Publications (2)

Publication Number Publication Date
JPS6450460A JPS6450460A (en) 1989-02-27
JP2599726B2 true JP2599726B2 (en) 1997-04-16

Family

ID=16529320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62206801A Expired - Fee Related JP2599726B2 (en) 1987-08-20 1987-08-20 Light receiving device

Country Status (1)

Country Link
JP (1) JP2599726B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
GB2439118A (en) 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
GB2439098A (en) 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6064467A (en) * 1983-09-20 1985-04-13 Seiko Epson Corp Solid-state image sensor
JPH0691109B2 (en) * 1985-09-30 1994-11-14 ソニー株式会社 Method for manufacturing field effect transistor

Also Published As

Publication number Publication date
JPS6450460A (en) 1989-02-27

Similar Documents

Publication Publication Date Title
JP2744367B2 (en) Multi-wavelength responsive infrared detector
KR100460404B1 (en) Circuit-incorporating photosensitive device
US5043785A (en) Photosensor device photodiode and switch
JPS6318667A (en) Photoelectric transducer device
JPH0287684A (en) Integrated pin photo detector and method
US5086326A (en) Photoelectric conversion device
JP2505767B2 (en) Method for manufacturing photoelectric conversion device
US5141878A (en) Silicon photodiode for monolithic integrated circuits and method for making same
US11508870B2 (en) Process for fabricating at least one tensilely strained planar photodiode
JP2505754B2 (en) Method for manufacturing photoelectric conversion device
JPH0719882B2 (en) Photoelectric conversion device
EP0206650B1 (en) Photoelectric conversion device
JP2599726B2 (en) Light receiving device
US20150263064A1 (en) Passivation of back-illuminated image sensor
JP3093212B2 (en) Method for manufacturing solid-state imaging device
JPH0158711B2 (en)
CN116666500B (en) Germanium photoelectric detector and method for improving long-wave response thereof through thermal mismatch stress
US11374040B1 (en) Pixel arrays including heterogenous photodiode types
JP2823853B2 (en) Manufacturing method of image reading device
JPS61258471A (en) Semiconductor integrated circuit device
JPH0983010A (en) Infrared light emitting device and fabrication thereof
JP2601475B2 (en) Method for manufacturing photoelectric conversion device
JP2647954B2 (en) Method of forming semiconductor light receiving device
JPS61114546A (en) Manufacture of semiconductor device
JPS6346765A (en) Array type infrared ray detector

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees