JP2591064B2 - Teletext broadcast receiver - Google Patents

Teletext broadcast receiver

Info

Publication number
JP2591064B2
JP2591064B2 JP12773288A JP12773288A JP2591064B2 JP 2591064 B2 JP2591064 B2 JP 2591064B2 JP 12773288 A JP12773288 A JP 12773288A JP 12773288 A JP12773288 A JP 12773288A JP 2591064 B2 JP2591064 B2 JP 2591064B2
Authority
JP
Japan
Prior art keywords
header
address
display
screen
text
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12773288A
Other languages
Japanese (ja)
Other versions
JPH01296878A (en
Inventor
俊勝 川上
親 福田
博康 新保
豊明 畝村
賢 坂本
友二 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12773288A priority Critical patent/JP2591064B2/en
Publication of JPH01296878A publication Critical patent/JPH01296878A/en
Application granted granted Critical
Publication of JP2591064B2 publication Critical patent/JP2591064B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、文字多重放送を受信表示するに際し、その
表示画面を例えば約1/4等に縮小し、単一画面又は4画
面等同時に表示するようにした文字多重放送受信装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION INDUSTRIAL APPLICABILITY The present invention reduces the display screen, for example, to about 1/4 when receiving and displaying a text multiplex broadcast, and displays a single screen or four screens simultaneously. The present invention relates to a text multiplex broadcast receiving apparatus.

従来の技術 近年、ニューメディアと呼ばれ実用化された文字多重
放送も、普及段階に来ており、さらに普及拡大を企る
為、種々の付加機能が検討されている。
2. Description of the Related Art In recent years, teletext multiplex broadcasting, which is called a new media and has been put into practical use, has come to the stage of popularization, and various additional functions are being studied in order to further expand the spread.

第6図は文字多重放送受信装置(以下、デコーダ)の
概略ブロックを示すものである。図中1はデコーダの各
種処理の為の中央処理ユニット(cpu)である。2はそ
の処理手順を行なう為のプログラムを格納しているROM
であり、3はcpu1のワークRAMである。4はビデオ信号
から文字信号を抜取ってcpu1に供給する抜き取り部であ
る。5は各ブロックを制御する為に必要な各種信号を発
生するシステム制御部であり、6は表示制御部で、受信
した文字信号に従ってビデオRAM7に格納、読み出し、出
力を行うものである。8は漢字ROMであり、文字信号内
に符号化(コード化)されて指定されている文字のフォ
ント(パタン)を格納しており、cpu1が定められた符号
体系(jls)にのっとってコード符号を漢字ROM8にアド
レスとして加え、そのコードに相当するパターン出力を
読み出しビデオRAM7上に書くことにより画面に文字を映
出することになる。
FIG. 6 shows a schematic block diagram of a teletext receiver (hereinafter referred to as a decoder). In the figure, reference numeral 1 denotes a central processing unit (cpu) for various processes of the decoder. 2 is a ROM storing a program for performing the processing procedure
And 3 is a work RAM of cpu1. Reference numeral 4 denotes a sampling unit that extracts a character signal from the video signal and supplies the character signal to cpu1. Reference numeral 5 denotes a system control unit that generates various signals necessary for controlling each block. Reference numeral 6 denotes a display control unit that stores, reads, and outputs the video RAM 7 in accordance with the received character signal. Reference numeral 8 denotes a kanji ROM, which stores a font (pattern) of a specified character which is encoded (coded) in a character signal, and in which cpu1 is code-coded according to a predetermined coding system (jls). Is added to the kanji ROM 8 as an address, and a pattern output corresponding to the code is read out and written on the video RAM 7, thereby displaying characters on the screen.

第7図は第6図の表示制御部6における垂直表示アド
レス発生部のブロック図を示したものである。
FIG. 7 is a block diagram of a vertical display address generator in the display controller 6 of FIG.

図中9は水平パルスHを計数し、垂直方向の物理的位
置を示すカウンタである。10,11,12はカウンタ9の出力
により第8図A,B,Cの制御信号を発生するゲート発生回
路、13,14はヘッダ部,テキスト部のそれぞれビデオRAM
7の表示開始アドレスを格納するレジスタである。
In the figure, reference numeral 9 denotes a counter which counts horizontal pulses H and indicates a physical position in the vertical direction. Reference numerals 10, 11, and 12 denote gate generation circuits for generating control signals shown in FIGS. 8A, 8B, and 8C based on the output of the counter 9.
7 is a register for storing the display start address.

15はヘッダ部とテキスト部の表示アドレスを切換える
セレクタである。16は表示アドレス発生用カウンタで水
平パルスHを計数している。
Reference numeral 15 denotes a selector for switching the display addresses of the header section and the text section. Reference numeral 16 denotes a display address generation counter that counts horizontal pulses H.

ここで第8図Aは垂直表示幅(204ライン)を示す信
号、Bはヘッダ部かテキスト部かを区別する為の信号、
Cはヘッダ部及びテキスト部の表示開始アドレスをカウ
ンタ16にロードする為のロードパルスである。
Here, FIG. 8A is a signal indicating a vertical display width (204 lines), B is a signal for distinguishing between a header portion and a text portion,
C is a load pulse for loading the counter 16 with the display start address of the header section and the text section.

以下動作について説明する。 The operation will be described below.

ヘッダアドレスレジスタ13、及びテキストアドレスレ
ジスタ14にはcpu1によりそれぞれ、先頭データが格納さ
れているメモリアドレス(表示開始アドレス)がセット
される。この2つのアドレスをゲート発生回路11で発生
したヘッダ部/テキスト部切換信号Bでセレクタ15によ
り切換える。セレクタ15で切換えられた表示開始アドレ
スは表示アドレス発生用カウンタ16に入力される。ゲー
ト発生回路12で発生したロードパルスCはそれぞれヘッ
ダ部先頭ア,テキスト部先頭イの位置にあり、この位置
で表示開始アドレスがカウンタ16にロードされ、この値
からカウントアップすることになる。従ってヘッダアド
レスはア〜イの手前迄、テキストアドレスはイから画面
最下端迄発生する事になる。
In the header address register 13 and the text address register 14, a memory address (display start address) at which the head data is stored is set by cpu1. These two addresses are switched by a selector 15 by a header / text switching signal B generated by the gate generation circuit 11. The display start address switched by the selector 15 is input to the display address generation counter 16. The load pulse C generated by the gate generation circuit 12 is located at the top of the header section and at the top of the text section, respectively. At this position, the display start address is loaded into the counter 16 and counts up from this value. Therefore, the header address is generated from before A to A, and the text address is generated from A to the bottom of the screen.

以上の様に構成されたデコーダについて、以下その動
作を簡単に説明する。
The operation of the decoder configured as described above will be briefly described below.

文字信号抜取部4によってビデオ信号から抜取られた
文字信号がcpu1の処理によって図形情報は圧縮等が施さ
れていればそれらの伸張作業をしたのち、又符号化され
た文字情報はそのコードに従って漢字ROM8をアクセス
し、読み出したパターンを表示制御部6に入力し、表示
制御部6は入力に従ってビデオRAM7に格納する。
If the character signal extracted from the video signal by the character signal extracting unit 4 is subjected to cpu1 processing and the graphic information is subjected to decompression work if compression or the like is performed, the encoded character information is converted to kanji according to the code. The ROM 8 is accessed and the read pattern is input to the display control unit 6, and the display control unit 6 stores the read pattern in the video RAM 7 according to the input.

表示制御部6は同時にビデオRAM7から表示データを読
み出し、R,G,B信号として出力する。
The display controller 6 simultaneously reads the display data from the video RAM 7 and outputs it as R, G, B signals.

これらが通常の動作である。ここで付加機能として、
文字画面を縮小して、通常のテレビ画面上に合成して表
示する、いわゆるピクチャ・インピクチャが考えられて
いる。例えば普通の文字画面横248ドット、縦204ライン
の画面を1/2のそれぞれ124ドット×102ラインと通常画
面の1/4の画面に縮小して映出するものであり、通常テ
レビ画面をメインとして文字画面を1/4の大きさでテレ
ビ画面の隅に表示しておけば両方同時に見ることができ
又、くわしく見たい画面がきたときにはすぐに入れ替え
も出来、さらに4画面同時に表示も出来るので情報も増
え便利である。尚、表示を縮小するには、図形等はソフ
トウェアにより決められたアルゴリズムで、又文字等は
読み易くした縮小文字をROM化し、それを利用すること
により実現できる。
These are normal operations. Here, as an additional function,
A so-called picture-in-picture in which a character screen is reduced and synthesized and displayed on a normal television screen has been considered. For example, a normal character screen that is 248 dots wide and 204 lines high is reduced and projected to 1/2 of 124 dots x 102 lines each of 1/4 of the normal screen. If you display the character screen in the corner of the TV screen in 1/4 size, you can see both at the same time, you can switch immediately when the screen you want to see in detail, and you can also display 4 screens at the same time More information is useful. It should be noted that the display can be reduced by using an algorithm determined by software for figures and the like, and the characters and the like can be realized by making readable reduced characters into ROM and using them.

発明が解決しようとする課題 文字多重放送の受信画面は一般的にテレビ画面上、上
記したヘッダ部とテキスト部で構成されている。ヘッダ
部は垂直方向12ライン、水平方向248ドットのエリアを
有し、その画面の見出し、番組番号等を表示する。
Problems to be Solved by the Invention A reception screen of teletext broadcasting is generally composed of the above-mentioned header section and text section on a television screen. The header section has an area of 12 lines in the vertical direction and 248 dots in the horizontal direction, and displays a heading of the screen, a program number, and the like.

テキスト部は同様に192ライン×248ドットのエリアを
有し、文字・図形情報の本文を表示する。
The text portion similarly has an area of 192 lines × 248 dots and displays the text of character / graphic information.

通常、ヘッダ部は、番組の選択を行なう場合、リモコ
ンからキー入力確認用のキーモニタエリアにもなってお
り、背景色もヘッダラスタ色とテキストラスタ色と別々
に指定でき、重要なエリアとなっている。
Normally, when selecting a program, the header is also used as a key monitor area for confirming key input from the remote controller, and the background color can be specified separately for the header raster text and the text raster color, making it an important area. ing.

この様なエリアをもつ受信画面を縮小し4面同時に表
示しようとした場合、ヘッダ部をどう扱うかが課題とな
る。又着色単位が4ライン×4ドットの為、ヘッダを縦
横1/2して4分割した際6ライン×124ドットとなり、縦
方向(垂直)の着色単位が2ライン余ってしまい、他の
縮小したヘッダへ影響を及ぼすという問題もあった。
When a receiving screen having such an area is to be reduced and displayed on four screens at the same time, how to handle the header becomes an issue. Also, since the coloring unit is 4 lines x 4 dots, when the header is divided vertically and horizontally and divided into four, it becomes 6 lines x 124 dots, and the vertical (vertical) coloring unit has two extra lines, and other reduced There was also the problem of affecting the header.

課題を解決するための手段 上記課題を解決するために、本発明の文字多重放送受
信装置は、ヘッダ部、テキスト部の目的、性格を考慮
し、各々のエリア内で分割縮小表示をするようにし、さ
らにヘッダ部内を分割することにより生じた着色単位の
不具合も、記憶回路の読み出し開始位置をもう一ケ所増
すことにより、一方が他方へ影響を及ぼさない様にした
ことを特徴としている。
Means for Solving the Problems In order to solve the above problems, the text multiplex broadcast receiving apparatus of the present invention is designed to perform divided and reduced display in each area in consideration of the purpose and characteristics of a header section and a text section. Further, the problem of the coloring unit caused by dividing the inside of the header portion is characterized in that the reading start position of the memory circuit is increased by another position so that one does not affect the other.

作用 本発明は上記した構成によって、文字多重放送の受信
画面を縮小し、複数画面同時表示した時、キーモニタ表
示した時でも、テキスト部への影響を与えることなく、
異和感なしに見る事が出来る。
Function The present invention, by the above-described configuration, reduces the reception screen of teletext broadcasting, when simultaneously displaying a plurality of screens, even when displaying a key monitor, without affecting the text portion,
You can see without discomfort.

実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図aは通常の受信表示画面、同図bが本発明に於
ける4画面同時表示の例である。
FIG. 1A shows an example of a normal reception display screen, and FIG. 1B shows an example of simultaneous display of four screens in the present invention.

第2図は本発明の一実施例に於けるヘッダ部の分割回
路を含む文字多重放送受信装置の一部である垂直表示ア
ドレス発生部のブロック図である。
FIG. 2 is a block diagram of a vertical display address generator which is a part of a teletext receiver including a header division circuit according to an embodiment of the present invention.

図中9〜16迄は第6図の構成と同様である。17はヘッ
ダ部を分割する為のゲート信号を発生する回路であり、
この例ではヘッダ12ラインの1/2の6ラインになる様な
Dを発生する。又ヘッダの7ライン目で発生するロード
パルス ウをもゲート発生回路17で発生させORゲートで
ロードパルスCと論理和をとりC′のパルスを得てい
る。18は、分割される第2のヘッダの表示開始アドレス
を格納するレジスタである。
9 to 16 are the same as those in FIG. 17 is a circuit for generating a gate signal for dividing the header portion,
In this example, D is generated so as to be 6 lines, which is 1/2 of the 12 lines of the header. Also, the load pulse c generated on the seventh line of the header is generated by the gate generation circuit 17 and ORed with the load pulse C by the OR gate to obtain a pulse C '. Reference numeral 18 denotes a register for storing a display start address of the second header to be divided.

19はヘッダアドレスレジスタ13,18の出力をゲート信
号Dによって切換えるセレクタである。
Reference numeral 19 denotes a selector for switching the outputs of the header address registers 13 and 18 by a gate signal D.

以上の様に構成された文字多重放送受信装置について
以下、その動作について説明する。
The operation of the text multiplex broadcast receiving apparatus configured as described above will be described below.

受信画面を縮小して、複数画面同時に表示(以下マル
チ表示)する時、ヘッダ部はヘッダ部内でマルチ表示す
ることにしたが、ハードの追加なしでは着色単位の問題
はクリアできない。そこでヘッダの分割位置を増設し、
さらにメモリのアドレスも次のように切換えられる様に
してこの問題を解決した。
When a plurality of screens are simultaneously displayed (hereinafter, multi-display) by reducing the reception screen, the header part is displayed in a multi-display manner in the header part. However, the problem of the coloring unit cannot be cleared without adding hardware. So we increased the header division position,
Further, this problem has been solved by changing the address of the memory as follows.

ゲート発生回路17,ヘッダアドレスレジスタ18,ヘッダ
アドレスセレクタ19を新設し、ヘッダとテキストのトッ
プアドレスは従来通りセレクタ15で切換えられたアドレ
スをロードパルスCのア,イでロードするが、さらにヘ
ッダアドレス切換え用ゲート信号Dによって選択し、ロ
ードパルス ウをORゲート20でCと論理和をとっている
のでヘッダの7ライン目で新しい表示アドレスがカウン
タ16にロードされ、ヘッダ部に於いて変化点が2つ得ら
れ、着色単位の不具合が解決される。
A gate generation circuit 17, a header address register 18, and a header address selector 19 are newly provided, and the top address of the header and the text is loaded by the load pulse C at the address switched by the selector 15 as in the past. Since the load pulse is ORed with C by the OR gate 20, a new display address is loaded into the counter 16 on the seventh line of the header, and the change point in the header portion is determined. Two are obtained, and the problem of the coloring unit is solved.

又、ヘッダアドレスレジスタ13,18に格納されるアド
レスは第4図aの如くアドレスが近い為、共用部分が多
い事が分かる。従って、ここに着目して第1のヘッダア
ドレス13の大部分を共用化し一部を反転などする事によ
り、ヘッダアドレス18に相当する第5図の18′ようなア
ドレス変換手段を設けることにより、回路を簡略化出
来、ゲート数及び、ソフト作成の手間を省くことが可能
となる。
Also, the addresses stored in the header address registers 13 and 18 are close to each other as shown in FIG. Therefore, by paying attention to this, by sharing most of the first header address 13 and inverting a part of the first header address 13, by providing an address conversion means 18 'in FIG. The circuit can be simplified, and the number of gates and the trouble of creating software can be saved.

尚、この一実施例は垂直方向についての実施例を述べ
たが、水平方向も周波数が高くなるだけで同様に行なう
ことが可能であることは言うまでもない。
Although this embodiment has been described with respect to the vertical direction, it goes without saying that the same operation can be performed in the horizontal direction only by increasing the frequency.

発明の効果 以上の様な本発明によれば、縮小し複数同時に表示し
た際のヘッダ部の表示に違和感を与えず、ソフトウェア
の負担軽減と回路のゲート数削減が図れる。
According to the present invention as described above, it is possible to reduce the load on software and the number of gates of a circuit without giving a sense of incongruity to the display of a header portion when a plurality of images are reduced and simultaneously displayed.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明によって得られる画面の分割例bを従来
例aとして比較して示す正面図、第2図は本発明の一実
施例における文字多重放送装置の垂直表示アドレス発生
回路のブロック図、第3図はそのタイミングチャート
図、第4図は本発明に於けるヘッダ部の詳細図、第5図
は本発明の他の実施例を示すブロック図、第6図は従来
例の文字多重放送受信装置のブロック図、第7図は第6
図の表示制御部の一部である垂直表示アドレス発生回路
のブロック図、第8図はそのタイミングチャート図であ
る。 9……ラインカウンタ、10,11,12,17……ゲート発生回
路、13,18……ヘッダ表示開始アドレスレジスタ、14…
…テキスト表示開始アドレスレジスタ、15,19……アド
レスデータセレクタ、16……垂直表示アドレス発生用カ
ウンタ、20……ORゲート。
FIG. 1 is a front view showing a screen division example b obtained by the present invention in comparison with a conventional example a, and FIG. 2 is a block diagram of a vertical display address generating circuit of a teletext broadcasting apparatus in one embodiment of the present invention. FIG. 3 is a timing chart thereof, FIG. 4 is a detailed view of a header section in the present invention, FIG. 5 is a block diagram showing another embodiment of the present invention, and FIG. FIG. 7 is a block diagram of a broadcast receiving apparatus, and FIG.
FIG. 8 is a block diagram of a vertical display address generation circuit which is a part of the display control section shown in FIG. 8, and FIG. 8 is a timing chart thereof. 9 ... line counter, 10, 11, 12, 17 ... gate generation circuit, 13, 18 ... header display start address register, 14 ...
... Text display start address register, 15, 19 ... Address data selector, 16 ... Vertical display address generation counter, 20 ... OR gate.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 畝村 豊明 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 坂本 賢 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 近藤 友二 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Toyoaki Unemura 1006 Kazuma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. In-company (72) Inventor Yuji Kondo 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】テレビジョン信号の垂直帰線期間重畳され
た文字信号を受信し、記憶し、読み出して表示部上に表
示する文字多重放送受信装置において、ヘッダ部を分割
及びアドレスを所定の位置でカウンタにロードするため
のロードパルスを発生する分割信号発生手段と、分割で
表示すべきメモリの先頭アドレスを設定する複数のヘッ
ダアドレス記憶手段と、前記分割信号発生手段により前
記複数のヘッダアドレス記憶手段の出力を切り換えるヘ
ッダアドレス切換手段を備え、受信、表示するべき画面
を縮小して複数画面同時に表示するときに画面の見出し
に相当するヘッダ部も縮小し、通常のヘッダ位置に複数
のヘッダを表示することを特徴とする文字多重放送受信
装置。
1. A text multiplex broadcast receiving apparatus for receiving, storing, reading out and displaying on a display unit a character signal superimposed on a vertical blanking period of a television signal. Dividing signal generating means for generating a load pulse for loading the counter, a plurality of header address storing means for setting a head address of a memory to be displayed by dividing, and storing the plurality of header addresses by the dividing signal generating means. A header address switching means for switching the output of the means, when a screen to be received and displayed is reduced and a plurality of screens are simultaneously displayed, a header portion corresponding to a screen header is also reduced, and a plurality of headers are placed in a normal header position. A teletext broadcast receiving apparatus for displaying.
【請求項2】1つのヘッダアドレス記憶手段に対して、
アドレス変換手段を設けて、前記ヘッダアドレス記憶手
段にヘッダアドレスを設定すると、前記アドレス変換手
段により一義的に第2のヘッダアドレスが決定されるこ
とを特徴とする請求項1記載の文字多重放送受信装置。
2. A method according to claim 1, wherein one header address storage means comprises:
2. The text multiplex broadcast reception according to claim 1, wherein an address conversion means is provided, and when a header address is set in the header address storage means, the second header address is uniquely determined by the address conversion means. apparatus.
JP12773288A 1988-05-25 1988-05-25 Teletext broadcast receiver Expired - Lifetime JP2591064B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12773288A JP2591064B2 (en) 1988-05-25 1988-05-25 Teletext broadcast receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12773288A JP2591064B2 (en) 1988-05-25 1988-05-25 Teletext broadcast receiver

Publications (2)

Publication Number Publication Date
JPH01296878A JPH01296878A (en) 1989-11-30
JP2591064B2 true JP2591064B2 (en) 1997-03-19

Family

ID=14967321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12773288A Expired - Lifetime JP2591064B2 (en) 1988-05-25 1988-05-25 Teletext broadcast receiver

Country Status (1)

Country Link
JP (1) JP2591064B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0656727B1 (en) * 1993-11-03 1999-04-28 SONY-WEGA PRODUKTIONS GmbH Teletext receiver

Also Published As

Publication number Publication date
JPH01296878A (en) 1989-11-30

Similar Documents

Publication Publication Date Title
US4200869A (en) Data display control system with plural refresh memories
KR920008152B1 (en) Character graphic information display device
US4814756A (en) Video display control system having improved storage of alphanumeric and graphic display data
JP2629268B2 (en) Teletext broadcast receiver
JP3203650B2 (en) Television signal receiver
EP0513805B1 (en) Method and apparatus for controlling access of font data memory used in display control system
JPH0426273B2 (en)
JP2591064B2 (en) Teletext broadcast receiver
EP0400990B2 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JPH023511B2 (en)
JP2822668B2 (en) Display control device
EP0477843B1 (en) Image display system
JP2839578B2 (en) Image data input processing device
JP3007634B2 (en) Teletext receiver
KR910007183B1 (en) Teletext tv apparatus
JPH0766258B2 (en) Word processor
US5568182A (en) Teletext and videotex processing system and method
KR100207453B1 (en) Apparatus for on screen displaying put on the edge osd character
JPS6057781A (en) Character broadcast receiver
JP2781924B2 (en) Superimpose device
JPH08123400A (en) Display control device, storing method for displayed information and display device
JPH066705A (en) Text broadcasting receiver
JPH0553546A (en) Display memory controller of teletext system
JPH0435108B2 (en)
JPH07162817A (en) Teletext receiver