JP2584647B2 - 通信網のノード装置 - Google Patents

通信網のノード装置

Info

Publication number
JP2584647B2
JP2584647B2 JP63015948A JP1594888A JP2584647B2 JP 2584647 B2 JP2584647 B2 JP 2584647B2 JP 63015948 A JP63015948 A JP 63015948A JP 1594888 A JP1594888 A JP 1594888A JP 2584647 B2 JP2584647 B2 JP 2584647B2
Authority
JP
Japan
Prior art keywords
port means
signal
lower direction
input port
node device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63015948A
Other languages
English (en)
Other versions
JPH01192242A (ja
Inventor
隆志 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP63015948A priority Critical patent/JP2584647B2/ja
Priority to US07/302,258 priority patent/US4885742A/en
Publication of JPH01192242A publication Critical patent/JPH01192242A/ja
Application granted granted Critical
Publication of JP2584647B2 publication Critical patent/JP2584647B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44Star or tree networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は通信網のノード装置、たとえばローカルエリ
アネットワークのOSI物理層からネットワーク層(網と
網制御)に効果的に適用されるノード装置に関する。
従来技術 バス型LANの性能評価として多く用いられるのは、第
8図に示すスループット・遅延特性、すなわち伝達され
た通信量対通信が成立するまでの待ち時間の特性であ
る。バス型LANでは一般に、トラヒックすなわち発生し
た通信の量が低いときには遅延が小さいが、トラヒック
が高いときには共有されるべき網が使用可能になるまで
待たなければないらない。したがって遅延が大きくな
る。同図において、LANの2つの代表的な方式、すなわ
ちCSMA/CD(搬送波検出多重アクセス/衝突検出)方式
が曲線310で、またトークンリング方式が曲線312で、そ
れらのスループット遅延特性を示している。
たとえば、米国のIEEE802.3で規定されるイーサネッ
トやスターLANなどのCSMA/CD方式によるLANは、プロト
コルが単純であり、トラヒックが低いときには遅延が少
なく、効率が高い。しかし高いトラヒックのときには、
衝突が多発し、スループットが制限されてしまう。この
傾向はトラヒックの増大とともに著しくなり、ある限度
を超えると逆にスループットの低下を招く。
これは、CSMA/CD方式では、トラヒックが高くなると
パケットの衝突の確率が高くなり、パケット再送のリト
ライのために遅延が増大することに起因している。ま
た、衝突により破壊されたパケットが無意味に通信網を
占有するので、その分、網の容量が減少する。したがっ
て、トラヒックがネットワークの容量に対して無視でき
ない程度に高くなると、逆にスループットが低下してし
まう。これを防ぐには、予想されるトラヒックよりかな
り高いデータ速度でシステムを設計する必要があり、こ
れは装置や伝送路を高価なものにする。
IEEE802.4で規定されるトークンバス方式や、同802.5
で規定されるトークンリングなどのトークン方式のLAN
は、トラヒックの高い場合、CSMA/CD方式に比べて遅延
の増大が少なく効率が高い。しかし、低いトラヒックの
場合は遅延はあまり小さくならない。また、プロトコル
が複雑であるため、装置構成が複雑になり、装置価格の
上昇を避けようとすると、高いデータ速度を採用するこ
とができない。
CSMA/CD方式のひとつに特公昭58−40384に記載のもの
がある。これは、衝突の発生にてもパケットの損傷がな
く1つの通信が成立する。したがって、高トラヒック時
にも遅延の増大が少なく効率が高い。しかし、衝突の判
定を出力パケットと入力パケットのアドレスの比較によ
って行なっているので、やはり装置構成が複雑であり、
しかもこれはIEEE802.3規格を満足していない。通信シ
ステムは、汎用性、両立性が1つの重要な要素であるの
で、規格を満足しないことは装置の商品性を低下させ
る。
目 的 本発明はこのような従来技術の欠点を解消し、比較的
単純な装置構成にて他との両立性を保持し、通信を損傷
することなく高負荷に耐えられるノード装置を提供する
ことを目的とする。
構 成 本発明は上記の目的を達成させるため、少なくとも1
つのノード装置を含み、ノード装置が複数あるときはそ
れらが伝送路を介してトリー状の階層構造に相互接続さ
れて通信網を形成するノード装置であって、上位のノー
ド装置への伝送路が接続される上位方向入力ポート手段
および上位方向出力ポート手段と、下位のノード装置ま
たは端末への伝送路が接続される複数の下位方向入力ポ
ート手段および下位方向出力ポート手段とを含み、最上
位にあるノード装置に最先に到来した信号のみが通信網
にブロードキャストされ、他の信号は排除される通信網
のノード装置は、上位方向入力ポート手段、上位方向出
力ポート手段、下位方向入力ポート手段および下位方向
出力ポート手段の接続を制御する接続制御手段を含み、
接続制御手段は、上位方向入力ポート手段に信号がなく
下位方向入力ポート手段に信号があると、最先に信号が
入力した下位方向入力ポート手段を他の下位方向出力ポ
ート手段および上位方向出力ポート手段に接続し、それ
以外の下位方向入力ポート手段の出力ポート手段への接
続を断とし、上位方向入力ポート手段に信号があると、
上位方向入力ポート手段を全下位方向入力ポート手段に
接続し、全下位方向入力ポート手段の出力ポート手段へ
の接続を断とし、このノード装置が最上位にある場合
は、接続制御手段は、下位方向入力ポート手段のいずれ
かに信号があると、最先に信号が入力した下位方向入力
ポート手段を他の下位方向出力ポート手段に接続し、そ
れ以外の下位方向入力ポート手段の出力ポート手段への
接続を断とすることを特徴としたものである。以下、本
発明の一実施例に基づいて具体的に説明する。
本発明によるノード装置が適用される通信方式は、CS
MA/CD方式において衝突が生じても1つの通信が成立す
るように構成されている。この点では上述の特開昭58−
40384の方式と同じである。これにより、リトライのた
めに遅延が多くなることもなくなり、また衝突により破
壊されたパケットが無意味にネットワークを占有するこ
ともないので、スループットが低下することが避けられ
る。本発明の特定の実施例ではネットワークがトリー状
の階層構造をなし、最上位のノードに最先着したパケッ
トを有効としてネットワーク中にこれをブロードキャス
トし、他のパケットを無効として排除することにより、
パケットが衝突により破壊されるのを防止している。本
明細書では、このように無効として排除されたパケット
の状態をやはり「衝突(collision)」と称する。
ところで、上述の特開昭58−40384のCSMA/CD方式で
は、端末は、自局が送信したパケットの有効、無効の判
定、すなわち衝突検知の方式として、送信中のパケット
と最上位のノードから送られてきた受信パケットとを比
較し両者が相違する場合を衝突と判断するように構成さ
れている。つまりこれは、CSMA/CD方式でありながらIEE
E802.3で規定される方式とは異なるものとなっている。
この方式によるかぎり、網インタフェース装置(NCU)
はそれ専用に設計する必要があり、全2重の機能を必要
とするので、装置構成が複雑になっていた。
しかし本発明によれば、衝突検知方式として、送信中
の出力ポートに対応する入力ポートの信号の有無を検知
する方式を採用している。したがって、このような衝突
検出機能はノード装置に配備することが可能であり、し
たがって網インタフェース装置はIEEE802.3規格を満足
する両立性を保持することができる。
第2図を参照すると、本発明の実施例によるネットワ
ーク構成はトリー状階層構造をとっている。この実施例
は3層構造をとり、最上位のノード装置1aの下位には中
間層として2台の中間ノード装置1bが収容され、さらに
両中間ノード装置1bの下位には最下位層として最下位ノ
ード装置1cがそれぞれ2台ずつ収容されている。最下位
ノード装置1cにはそれぞれ2台の端末2が収容されてい
る。ノード装置1相互間およびノード装置1・端末2間
を接続する伝送路は、たとえば光伝送路が有利に適用さ
れる。なお、これらのノード装置1は同じ構成の装置で
よく、本発明は収容する他のノード装置1や端末2の数
や、階層の数などについてこの特定に実施例に限定され
ない。また、単一のノード装置1によってネットワーク
を形成してもよい。また、いずれの階層のノード装置1
にも端末2を収容してもよい。
これらの各階層のノード装置1a,1bおよび1cのいずれ
にも適用可能なノード装置を参照符号1で示し、その構
成例を第1図に示す。この例のノード装置1は4ポート
ノード装置であり、上位方向ポート(NCM)3aおよび下
位方向ポート4が接続制御モジュール(SCU)5に収容
されている。接続制御モジュール5は両ポート3aおよび
4の接続制御を行なう制御装置である。勿論本発明は、
この4ポート装置に限定されるものではなく、その数は
任意である。
上位方向ポートは上位方向ノード装置接続モジュール
3aにて構成されている。つまり、上位方向ポート3aは単
一である。下位方向ポート4は、下位方向ノード装置接
続モジュール4aおよび端末接続モジュール4bの任意の組
合せにて構成される。つまり、両者は自在に交換が可能
であり、また両モジュールは収容される伝送路または端
末に対応して配備される。たとえば第2図のネットワー
ク構成例では、中間ノード装置1bは2つの下位方向NCM4
aを有し、最下位ノード装置1cはそれらの代りに2つの
端末NCM4bを備えている。下位方向ポート4はこのよう
に、単一または複数のポートを有する複数の下位方向接
続モジュールからなる。
第1図に戻って、接続制御モジュール5は、上位方向
入力チャネル6aおよび上位方向出力チャネル6bを有し、
これらによって上位方向ノード装置接続モジュール3aに
接続されている。また、下位方向入力チャネル7aおよび
下位方向出力チャネル7bを有し、これらによって下位方
向ノード装置接続モジュール4aに接続され、さらに、下
位方向入力チャネル7aおよび下位方向出力チャネル7bと
衝突信号チャネル7cとによって端末接続モジュール4bに
接続される。
たとえば、最上位ノード装置1aおよび中間ノード装置
1bの下位方向ポート4は、下位方向ノード装置接続モジ
ュール4aおよび端末接続モジュール4bの適宜の組合せで
構成されている。同様に最下位ノード装置1cは、端末接
続モジュール4bのみで構成されている。なお、最上位ノ
ード装置1aの上位方向ポート3は使用されない。
上位方向ノード装置接続モジュール3aおよび下位方向
ノード装置接続モジュール4aの構成例を第3図に示す。
これからわかるように本実施例では、両接続モジュール
3aおよび4aは光・電気(O/E)データリンク11および電
気・光(E/O)データリンク12が図示のように接続され
て構成されている。これらの代りに、たとえばRS422規
格の送受信器で構成してもよい。
端末接続モジュール4bの構成例が第4図に示されてい
る。これは、接続制御モジュール5の入出力信号と端末
2のそれを物理的に変換するためのRS422送信器13およ
び同受信器14と、接続制御モジュール5の出力する衝突
信号すなわち第1の所定の信号を端末2の有する網イン
タフェース装置に適合した信号に変換するための衝突信
号伝達部15とからなる。衝突信号伝達部15は、クロック
発生回路(CKG)16および2つのNOR17が図示のように接
続されている。端末接続モジュール4bは、これに接続さ
れる端末2の網インタフェース装置の方式に応じて入出
力通信信号および衝突信号のインタフェースを合わせる
ように設計される。
第5図を参照すると、接続制御モジュール5は基本的
には入力信号検出部20、先着入力チャネル検出部30、ス
イッチングゲート部40、通信終了検出部50、衝突検出部
60およびシーケンス制御部70にて構成されている。上位
方向入力チャネル6aおよび下位方向入力チャネル7aから
の信号は、インバータ18により反転され、入力信号検出
部20、先着入力チャネル検出部30、スイッチングゲート
部40および通信終了検出部50に接続される。衝突検出部
60の出力信号は端末接続モジュール4bに接続される。シ
ーケンス制御部70は、先着入力チャネル検出部30からの
制御信号に応動して入力チャネル検出部30およびスイッ
チングゲート部40の制御を行なう。
入力信号検出部20は、図示のように4つのラッチ21か
らなり、下位方向入力チャネル7aの信号の有無を検出し
記憶する。
先着入力チャネル検出部30は、1個のラッチ31と、4
個のフリップフロップ32と、下位方向入力チャネル7aに
同時に入力があったときにそれらに優先順位を与えるた
めの1群のNAND33と、先着入力を検出した時他の下位方
向入力チャネル7aの入力を禁止するための5入力NAND34
とを有し、これらが図示のように接続されている。これ
によって、下位方向入力チャネル7aの先着入力チャネル
を検出した記憶するとともに、上位方向入力チャネル6a
から入力信号があった場合はそれを優先させる機能を実
現している。この構成では、上位方向入力チャネル6aに
入力信号があったときは、下位方向入力チャネル7aが先
着であったとしても先着入力チャネルとしては扱われな
い。5入力NAND34の出力にANDゲート35が図示のように
接続されているが、これは、シーケンス制御部70からの
制御信号により全入力チャネルを入力可能にする機能を
有する。
スイッチングゲート部40は、4個のNANDゲート41と、
5個の4入力NANDゲート42と、4個のORゲート43が図示
のように接続されて構成されている。これは、先着入力
検出部30からの信号に基づき先着入力チャネルまたは上
位方向入力チャネル6aをそれに対応する出力チャネル以
外の出力チャネルに接続するスイッチング機能を果たし
ている。
通信終了検出部50は、図示のように1個の5入力NAND
51とシフトレジスタ52とを有し、本実施例では、先着入
力チャネルおよび上位方向入力チャネル6aの双方とも信
号がなくなると、通信の終了と判定する機能部である。
これによって、入力信号検出部20の4個のラッチ21と、
先着入力チャネル検出部30の1個のラッチ31および4個
のフリップフロップ32とをリセットする。また、シーケ
ンス制御部70のシフトレジスタ71もリセットされ、系が
初期化される。
衝突検出部60は、図示のように4個のOR61からなり、
入力信号検出部20からの出力が低レベルであり、先着入
力チャネル検出部30からの出力も低レベルであるとき、
すなわち先着入力でない入力信号のあった入力チャネル
に対応する端末接続モジュール4bへの衝突信号(CP)チ
ャネル7cの出力レベルを低レベルにする。これが前述の
第1の所定の信号すなわち衝突信号である。
シーケンス制御部70は、シフトレジスタ71と、その出
力に接続されたゲート回路72とが図示のように接続され
て構成されている。同制御部70はスイッチ73および74を
有し、前者は、端末2の網インタフェース装置に含まれ
るデコーダが無効のパケットのプリアンブルに位相同期
されるのを防止する機能(PLP)を同制御部70に与える
ための手操作スイッチであり、後者は全2重(FULL)と
半2重(HALF)の切換えスイッチである。
シーケンス制御部70はこのような構成によって、先着
入力信号の検出から始まる第1の一定時間にわたってス
イッチングゲート部40のORゲート41への出力を低レベル
として先着入力チャネルに対応する出力チャネル以外の
すべての下位方向出力チャネル7bから高レベル信号を出
力させる。この高レベル信号212(第7A図)が第2の所
定の信号である。これとともに、先着入力チャネルの検
出から第1の一定の時間の2倍に実質的に等しい時間が
経過すると、先着入力チャネル検出部30の出力をすべて
高レベルにする。これによって全2重通信を可能にして
いる。
ここで、第1の一定時間は、本システムではネットワ
ーク時定数に実質的に等しく設定されている。すなわ
ち、先着下位方向入力ポートの信号の検出から始まる時
間であり、最上位ノード装置1aとそれから最も遠い距離
にある最下位ノード装置1cまでの距離の2倍に実質的に
等しい距離を伝搬する伝搬遅延時間に設定される。
また第2の一定時間はリンク時定数に実質的に等しく
設定されている。これは、ノード装置1において上位方
向入力ポートへの信号の検出から始まる時間であり、こ
の時間以降には受信端末以外の端末からの入力信号はな
い。その値は、隣接ノード装置間距離のうちの最長のも
のに実質的に相当すべく設定される。したがって、上述
した第1の一定の時間の2倍に実質的に等しい時間に
は、第1および第2の一定時間が含まれることになる。
まず、接続制御モジュール5の基本的な動作について
説明する。この例では、シーケンス制御部70のスイッチ
73および74をそれぞれONにしておく。
下位方向入力チャネル7aにおける入力信号の有無にか
かわらず、上位方向入力チャネル6aに入力信号が到来
し、これが先着入力信号であると、先着入力チャネル検
出部30はその全出力を低レベルにする。これによってス
イッチングゲート部40は、下位方向入力チャネル7aから
の全入力を禁止する。このとき、下位方向入力チャネル
7aに信号があると、入力信号検出部20はそれに対応する
出力を低レベルとする。これによって衝突検出部60は、
該当する衝突信号チャネル7cに衝突信号を出力する。
ところで、下位方向入力チャネル7aのいずれかに入力
信号が到来し、これが先着入力信号であったときは、先
着入力チャネル検出部30はこれに対応する出力を高レベ
ルに、他を低レベルにする。これによってスイッチング
ゲート部40は、先着入力チャネル以外の下位方向入力チ
ャネル7aからの入力を禁止する。このとき、その下位方
向入力チャネル7aに信号があると、入力信号検出部20は
それに対応する出力を低レベルとし、これによって衝突
検出部60は、該当する衝突信号チャネル7cに衝突信号を
出力する。
第6A図および第6B図を参照して第2図に示すネットワ
ークの基本動作を説明する。第6A図において、端末200
がメッセージパケット200aを端末201へ宛てて送信する
とほぼ同時に、端末202,203および204がそれぞれメッセ
ージパケット202a,203aおよび204aを送信したとする。
最下位ノード装置100および中間ノード装置101におい
ては、端末200に関連するメッセージパケット200aが先
着入力信号となる。したがって、それぞれの下位方向ポ
ートからこれを出力する。またノード装置102および103
においては、端末204に関連するメッセージパケット204
aが先着入力信号であったので、それぞれの下位方向ポ
ートからこれを出力し、これは端末201に到着する。ノ
ード装置100は、端末202からメッセージパケット202aが
入力されると、その端末202へ衝突信号210を出力する。
最上位ノード装置104ではメッセージパケット200aが
先着入力信号となったとすると、第6B図に示すように、
これが下位方向ポートから出力される。ノード装置102
および103ではそれらの上位方向ポートにこのメッセー
ジパケット200aが入力される。したがって、メッセージ
パケット204aに代ってメッセージパケット200aがそれら
の下位方向ポートから出力される。これは端末201に受
信される。このようにしてノード装置104において先着
入力信号となったメッセージパケット200aは、他のメッ
セージパケット204aなどの送信があっても端末201にて
適切に受信される。
ところで、シーケンス制御部70のスイッチ73および74
をOFFにすると、接続制御モジュール5は次のようなさ
らに改良された動作を行なう。この改良の1つの目的は
全2重通信を可能にすることにある。つまり、先着下位
方向入力ポートの信号の検出から始まる第1の一定時間
の終了後に、上位方向入力ポートと少なくとも先着下位
方向入力ポートに対応する下位方向出力ポートとを接続
することによって、下位方向入力ポートに信号があった
ときの全2重通信を可能にしている。勿論、通信終了に
ついては双方向を監視する。
他の目的は端末2の網インタフェース装置のデコーダ
の誤動作の防止にある。これは、先着下位方向入力ポー
トを検出すると、それに対応する下位方向出力ポート以
外の少なくとも端末の接続された下位方向出力ポートの
信号に第1の一定時間にわたって第2の信号を高レベル
信号として付加することによって実現される。これによ
って、網インタフェース装置のデコーダの誤動作を防止
し、それらの特別な仕様への限定や改造を不要にしてい
る。
下位方向入力チャネル7aにおける入力信号の有無にか
かわらず、上位方向入力チャネル6aに先着入力信号があ
ると、先着入力チャネル検出部30はその全出力を低レベ
ルにし、スイッチングゲート部40は、下位方向入力チャ
ネル7aからの全入力を禁止する。そこでシーケンス制御
部70は、先着入力チャネルの検出から始まる第1の一定
時間にわたってすべての下位方向入力チャネルから第2
の所定の信号すなわち高レベルの信号を出力させる。こ
のとき、下位方向入力チャネル7aに信号があると、入力
信号検出部20はそれに対応する出力を低レベルとし、こ
れによって衝突検出部60は、該当する衝突信号チャネル
7cに衝突信号210を出力する。
シーケンス制御部70は、先着入力チャネルの検出から
第2の一定時間に実質的に等しい期間が経過すると、先
着入力チャネル検出部30の出力をすべて高レベルにし、
全下位方向入力チャネル7aの入力を可能にし、全2重通
信を可能にする。実施例においては、第2の時定数の代
りに、下位方向入力チャネル7aに先着入力信号があった
場合と同様、第1の一定時間を用いている。
下位方向入力チャネル7aのいずれかに先着入力信号が
あると、先着入力チャネル検出部30はそれに対応する出
力を高レベルに、他を低レベルにし、スイッチングゲー
ト部40は先着入力チャネル以外の下位方向入力チャネル
7aからの入力を禁止する。シーケンス制御部70は、先着
入力チャネルの検出から始まる第1の一定時間にわたっ
て全下位方向出力チャネル7bから第2の所定の信号を高
レベルで出力する。このとき、その下位方向入力チャネ
ル7aに信号があれば、入力信号検出部20はそれに対応す
る出力を低レベルとし、これによって衝突検出部60は、
該当する衝突信号チャネル7cに衝突信号210を出力す
る。
シーケンス制御部70は、先着入力チャネルの検出から
第1の一定時間に実質的に等しい期間が経過すると、先
着入力チャネル検出部30の出力をすべて高レベルにし、
全下位方向入力チャネル7aの入力を可能にし、全2重通
信を可能にする。
第7A図、第7B図および第7C図を参照してこの改良動作
についてネットワークの動作を説明する。最初のパケッ
トの発信状況については第6A図の場合と同様とする。
ノード装置100および101においては、メッセージパケ
ット200aが先着入力信号であるので、それぞれの下位方
向ポートからこれを出力する。またノード装置102およ
び103においては、他のメッセージパケット204aが先着
入力信号であったので、それぞれの下位方向ポートから
これを出力し、端末201にこれが到着する。この時、第7
A図に示すように、最下位ノード装置100はメッセージパ
ケット200aと同202aが衝突するので、衝突信号210を端
末202に向けて送出する。したがって、メッセージパケ
ット200aにこの衝突信号210が重複することになり、端
末202が受信する信号は高レベル状態を持続する。した
がって、同端末202の網インタフェース装置にあるデコ
ーダ、たとえばマンチェスタ符号化方式によるデコーダ
は動作せず、すなわち位相同期しない。
ノード装置104ではメッセージパケット200aが先着入
力信号であれば、第7B図に示すように、これがその下位
方向ポートから出力される。ノード装置102および103で
はそれらの上位方向ポートにこのメッセージパケット20
0aが入力されるので、メッセージパケット204aに代って
メッセージパケット200aがそれらの下位方向ポートから
出力される。これは端末201に受信される。
当初その端末201が受信した信号は、衝突信号210がメ
ッセージパケット204aに重複していたものであった。し
かし衝突信号210が終了すると、端末201が受信する信号
はメッセージパケット200aのプリアンブル部分にかかっ
ているので、端末201の網インタフェース装置のデコー
ダは、ここで初めて位相同期がとれることになる。通常
市販されている網インタフェース装置用デコーダには、
一旦位相同期されると、信号がなくなってさらに次の信
号が始まっても一定時間位相同期されない方式のものが
ある。しかし、シーケンス制御部70がスイッチ73で実現
される上述のような機能を有していれば、そのような方
式のデコーダを備えている端末装置にも本ノード装置1
は有効に対応することができる。
このようにしてノード装置104において先着入力信号
となったメッセージパケット200aは、他のメッセージパ
ケット204aなどの送信があっても端末201にて適切に受
信される。
このステップは全2重通信を可能にするので、すべて
の端末2には全2重通信が可能なものを用いることがで
きる。端末201が肯定応答(ACK)または否定応答(NAC
K)などの応答パケット201aを送信すれば、それは送信
端末200に正しく受信される。しかし他の端末は、メッ
セージパケット200aに応答パケット201aが混信するた
め、第7C図にハッチングにて示すように信号を正しく受
信することができない。
このように本実施例では、接続制御モジュール5は、
上位方向入力ポートの信号の検出から始まる第1または
第2の一定時間の終了後に、入力信号のなかった下位方
向入力ポートまたはすべての下位方向入力ポートと、上
位方向出力ポートとを接続する。これによって、上位方
向入力ポートに信号があった場合の全2重通信を可能に
している。
ところで、本実施例はイーサネットに有利に適用され
るように構成されていたが、たとえばスターLANに適用
可能に修正してもよい。その場合、端末接続モジュール
4bは、下位方向出力チャネル7bに衝突信号チャネル7cが
重畳されるように構成される。また、端末2の網インタ
フェース装置を独自に設計する場合は、端末接続モジュ
ール4bの有する機能を網インタフェース装置に配備して
もよい。この場合、ノード装置1の下位方向ポート4は
下位方向ノード接続モジュール4aのみを含む。さらに、
前述の第2の所定の信号を発生する機能を網インタフェ
ース装置に設けてもよい。
このように本実施例によれば、既存のイーサネットや
スターLANなどのプロトコルIEEE802.3を満足しながら、
それらに比べて高いスループットと優れたスループット
・遅延特性とが得られる。その得られる特性の例を第8
図の曲線314で例示する。また、全2重通信が制限なく
行なわれ、しかも上述の既存のプロトコルに従う網イン
タフェース装置との両立性を保持し、これを改造する必
要がない。
効 果 本発明によるノード装置は、このように比較的単純な
装置構成にて既存方式との両立性を保持し、通信を損傷
することなく高負荷に耐えることができる。
【図面の簡単な説明】
第1図は、本発明によるノード装置の実施例を示す機能
ブロック図、 第2図は本発明の実施例によるノード装置をトリー状階
層構造のネットワークに適用したネットワーク構成例を
示す図、 第3図は同実施例における上位方向ノード装置接続モジ
ュールおよび下位方向ノード装置接続モジュールの構成
例を示す機能ブロック図、 第4図は同実施例における端末接続モジュールの構成例
を示す機能ブロック図、 第5図は同実施例における接続制御モジュールの構成例
を示す機能ブロック図、 第6A図および第6B図は、第2図に示すネットワーク例に
おけるノード装置の基本動作を通信の流れに沿って説明
するための説明図、 第7A図、第7B図および第7C図は、同ネットワーク例にお
けるノード装置の改良動作を第6A図および第6B図と同様
にして説明するための説明図、 第8図はバス型LANおよび同実施例の性能評価例を示す
スループット・遅延特性の図である。 主要部分の符号の説明 1……ノード装置 3a……上位方向装置接続モジュール 4a……下位方向装置接続モジュール 4b……端末接続モジュール 5……接続制御モジュール 20……入力信号検出部 30……先着入力チャネル検出部 40……スイッチングゲート部 50……通信終了検出部 60……衝突検出部 70……シーケンス制御部

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】少なくとも1つのノード装置を含み、該ノ
    ード装置が複数あるときはそれらが伝送路を介してトリ
    ー状の階層構造に相互接続されて通信網を形成するノー
    ド装置であって、 上位のノード装置への伝送路が接続される上位方向入力
    ポート手段および上位方向出力ポート手段と、 下位のノード装置または端末への伝送路が接続される複
    数の下位方向入力ポート手段および下位方向出力ポート
    手段とを含み、 最上位にあるノード装置に最先に到来した信号のみが該
    通信網にブロードキャストされ、他の信号は排除される
    通信網のノード装置において、該ノード装置は、 前記上位方向入力ポート手段、上位方向出力ポート手
    段、下位方向入力ポート手段および下位方向出力ポート
    手段の接続を制御する接続制御手段を含み、 該接続制御手段は、 前記上位方向入力ポート手段に信号がなく前記下位方向
    入力ポート手段に信号があると、最先に信号が入力した
    下位方向入力ポート手段を他の下位方向出力ポート手段
    および上位方向出力ポート手段に接続し、それ以外の下
    位方向入力ポート手段の出力ポート手段への接続を断と
    し、 前記上位方向入力ポート手段に信号があると、該上位方
    向入力ポート手段を全下位方向入力ポート手段に接続
    し、全下位方向入力ポート手段の出力ポート手段への接
    続を断とし、 該ノード装置が最上位にある場合は、前記接続制御手段
    は、前記下位方向入力ポート手段のいずれかに信号があ
    ると、最先に信号が入力した下位方向入力ポート手段を
    他の下位方向出力ポート手段に接続し、それ以外の下位
    方向入力ポート手段の出力ポート手段へと接続を断とす
    ることを特徴とする通信網のノード装置。
  2. 【請求項2】特許請求の範囲第1項記載の装置におい
    て、 前記下位方向入力ポート手段および下位方向出力ポート
    手段には端末が収容され、 端末を収納するノード装置は衝突検出手段を含み、 該衝突検出手段は、前記下位方向入力ポート手段の信号
    の検出する始まる第1の一定時間に該ノード装置の下位
    方向入力ポート手段および該下位方向入力ポート手段に
    対応する下位方向出力ポート手段の信号の有無を検出
    し、両者に信号が検出されると、該信号のあった下位方
    向入力ポート手段および下位方向出力ポート手段に収容
    されている端末に第1の所定の信号を送出することを特
    徴とするノード装置。
  3. 【請求項3】特許請求の範囲第1項記載のノード装置を
    少なくとも1つ含み、該ノード装置が複数あるときはそ
    れらが伝送路を介して相互に接続されてトリー状の階層
    構造を形成していることを特徴とする通信網。
JP63015948A 1988-01-28 1988-01-28 通信網のノード装置 Expired - Lifetime JP2584647B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63015948A JP2584647B2 (ja) 1988-01-28 1988-01-28 通信網のノード装置
US07/302,258 US4885742A (en) 1988-01-28 1989-01-27 Node apparatus and communication network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63015948A JP2584647B2 (ja) 1988-01-28 1988-01-28 通信網のノード装置

Publications (2)

Publication Number Publication Date
JPH01192242A JPH01192242A (ja) 1989-08-02
JP2584647B2 true JP2584647B2 (ja) 1997-02-26

Family

ID=11902987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63015948A Expired - Lifetime JP2584647B2 (ja) 1988-01-28 1988-01-28 通信網のノード装置

Country Status (2)

Country Link
US (1) US4885742A (ja)
JP (1) JP2584647B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341483A (en) * 1987-12-22 1994-08-23 Kendall Square Research Corporation Dynamic hierarchial associative memory
US5226039A (en) * 1987-12-22 1993-07-06 Kendall Square Research Corporation Packet routing switch
US5251308A (en) * 1987-12-22 1993-10-05 Kendall Square Research Corporation Shared memory multiprocessor with data hiding and post-store
US5761413A (en) * 1987-12-22 1998-06-02 Sun Microsystems, Inc. Fault containment system for multiprocessor with shared memory
US5282201A (en) * 1987-12-22 1994-01-25 Kendall Square Research Corporation Dynamic packet routing network
US5055999A (en) 1987-12-22 1991-10-08 Kendall Square Research Corporation Multiprocessor digital data processing system
US5822578A (en) * 1987-12-22 1998-10-13 Sun Microsystems, Inc. System for inserting instructions into processor instruction stream in order to perform interrupt processing
FR2649574B1 (fr) * 1989-07-04 1991-10-18 Rce Sa Reseau de communication entre equipements utilisateurs
US5153595A (en) * 1990-03-26 1992-10-06 Geophysical Survey Systems, Inc. Range information from signal distortions
US5237693A (en) * 1990-04-04 1993-08-17 Sharp Kabushiki Kaisha System for accessing peripheral devices connected in network
US5390038A (en) * 1990-06-08 1995-02-14 Cecchini; Warren P. Half-duplex communications interface
US5245609A (en) * 1991-01-30 1993-09-14 International Business Machines Corporation Communication network and a method of regulating the transmission of data packets in a communication network
US5450582A (en) * 1991-05-15 1995-09-12 Matsushita Graphic Communication Systems, Inc. Network system with a plurality of nodes for administrating communications terminals
JP3160350B2 (ja) * 1991-05-30 2001-04-25 株式会社リコー 通信網制御方法
DE4125374C2 (de) * 1991-07-31 1995-03-09 Siemens Ag Automatisiert arbeitende, mehrere Anlagenteile aufweisende Kokerei
CA2078310A1 (en) * 1991-09-20 1993-03-21 Mark A. Kaufman Digital processor with distributed memory system
CA2078312A1 (en) 1991-09-20 1993-03-21 Mark A. Kaufman Digital data processor with improved paging
US5768250A (en) * 1994-05-04 1998-06-16 Hewlett-Packard Company Error recovery in a network having cascaded hubs
US5519709A (en) * 1994-05-04 1996-05-21 Hewlett-Packard Company Two priority fair distribution round robin protocol for a network having cascaded hubs
US5469439A (en) * 1994-05-04 1995-11-21 Hewlett Packard Company Two priority fair distributed round robin protocol for a network having cascaded hubs
US5621901A (en) * 1994-10-31 1997-04-15 Intel Corporation Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other
US5623610A (en) * 1994-10-31 1997-04-22 Intel Corporation System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset
US5742847A (en) * 1994-10-31 1998-04-21 Intel Corporation M&A for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guaranty latencies and bandwidths to the isochronous functions
GB2308533B (en) * 1994-10-31 1999-04-07 Intel Corp M & A for exchanging data, status, and commands over a hierarchical
US5615404A (en) * 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
WO1996033590A1 (en) * 1995-04-21 1996-10-24 Illinois Institute Of Technology Method and apparatus for distributed queue digital data transmission employing variable length data slots
JPH08307442A (ja) * 1995-05-12 1996-11-22 Toshiba Corp データ伝送方式
ZA965340B (en) 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
JP3698761B2 (ja) * 1995-07-19 2005-09-21 富士通株式会社 情報転送方法及び情報転送装置
JP3832860B2 (ja) * 1996-09-07 2006-10-11 バイエリッシェ モートーレン ウエルケ アクチエンゲゼルシャフト 複数のバス共有機器のためのデータバス
DE19715396A1 (de) * 1997-04-14 1998-10-15 Philips Patentverwaltung Übertragungssystem mit mehreren Netzelementen
US6507585B1 (en) 1998-05-27 2003-01-14 3Com Corporation Multi-carrier LAN adapter device using frequency domain equalizer
US6704317B1 (en) 1998-05-27 2004-03-09 3Com Corporation Multi-carrier LAN modem server
US6891887B1 (en) 1998-05-27 2005-05-10 3Com Corporation Multi-carrier LAN adapter device using interpolative equalizer
US6377683B1 (en) 1998-05-29 2002-04-23 3Com Corporation Low complexity frequency domain echo canceller for DMT transceivers
US6603811B1 (en) 1998-05-29 2003-08-05 3Com Corporation Low complexity frequency domain equalizer having fast re-lock
EP1278342B1 (en) * 2001-01-26 2005-03-30 Nec Corporation Method and system for controlling communication network and router used in the network
US7231463B2 (en) * 2002-01-04 2007-06-12 Intel Corporation Multi-level ring peer-to-peer network structure for peer and object discovery
US7826101B2 (en) * 2003-06-25 2010-11-02 Ricoh Company, Ltd. Document management method, document management program, recording medium, and document management apparatus
US10911341B2 (en) * 2018-11-19 2021-02-02 Cisco Technology, Inc. Fabric data plane monitoring

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347498A (en) * 1979-11-21 1982-08-31 International Business Machines Corporation Method and means for demand accessing and broadcast transmission among ports in a distributed star network
US4814979A (en) * 1981-04-01 1989-03-21 Teradata Corporation Network to transmit prioritized subtask pockets to dedicated processors
US4445171A (en) * 1981-04-01 1984-04-24 Teradata Corporation Data processing systems and methods
JPS5840384A (ja) * 1981-09-04 1983-03-09 Osaka Soda Co Ltd 軟弱土質の安定化方法
JPS5864847A (ja) * 1981-10-13 1983-04-18 Oki Electric Ind Co Ltd デ−タ通信方式
US4740954A (en) * 1986-12-31 1988-04-26 Bell Communications Research, Inc. Multicast routing algorithm
US4811337A (en) * 1988-01-15 1989-03-07 Vitalink Communications Corporation Distributed load sharing

Also Published As

Publication number Publication date
US4885742A (en) 1989-12-05
JPH01192242A (ja) 1989-08-02

Similar Documents

Publication Publication Date Title
JP2584647B2 (ja) 通信網のノード装置
US10447493B2 (en) MAC and physical layer techniques for enabling communications on shared physical medium with multi-drop capability
EP0103623B1 (en) Multipoint data communication system with collision detection
US5631905A (en) Communications network control method
US5436617A (en) Repeaters for digital data networks
EP0422914A2 (en) Station-to-station full duplex communication in a communications network
WO1987001253A1 (en) Bandwidth efficient multipoint date communication system
JPH0821944B2 (ja) 多重アクセス・デイジタル伝送システム
US5144293A (en) Serial link communication system with cascaded switches
EP1422833B1 (en) Information transmission system and information transmission method
Rufino et al. A Columbus' egg idea for CAN media redundancy
Takagi et al. CSMA/CD with deterministic contention resolution
US5267238A (en) Network interface units and communication system using network interface unit
US5467351A (en) Extendible round robin local area hub network
US6028837A (en) Ether ring architecture for local area networks
Rufino Dual-media redundancy mechanisms for CAN
JP2739239B2 (ja) 通信網のノード装置
KR100433761B1 (ko) 전이중 패스트 이더넷 방식과 토큰 링 매체 제어 방식을링형의 통신망에 적용하여 설계하는 방법
JPH1155304A (ja) スイッチングハブ
JP2820789B2 (ja) 通信網制御方法
KR960001266B1 (ko) 근거리 데이타 분배 시스템
JP2004120042A (ja) 二重系データ伝送システム
JP2562896B2 (ja) 不定形通信網のノ−ド装置および網監視装置
JPH0832612A (ja) イーサネットスイッチ
WO2002043318A2 (en) Media access control with echo based collision detection and resolution

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12