JP2576361B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2576361B2 JP2576361B2 JP5153176A JP15317693A JP2576361B2 JP 2576361 B2 JP2576361 B2 JP 2576361B2 JP 5153176 A JP5153176 A JP 5153176A JP 15317693 A JP15317693 A JP 15317693A JP 2576361 B2 JP2576361 B2 JP 2576361B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- semiconductor device
- mixed gas
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にプラズマにより絶縁膜またはポリシリコン膜
をエッチングするドライエッチング方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a dry etching method for etching an insulating film or a polysilicon film by using plasma.
【0002】[0002]
【従来の技術】半導体装置の製造工程において、半導体
基板上に形成された絶縁膜にコンタクト孔を形成する場
合のドライエッチング方法では、CHF3 +O2 ,CH
F3 +CF4 +(+O2 )又はCHF3 +C2 F6 (+
O2 )等のガス系が用いられてきた。この様なガス系を
用いシリコンやポリシリコンに対して、高選択比の得ら
れる条件でエッチングを行った場合、エッチング処理を
重ねるごとにエッチングチャンバー内にプロセスガスと
フォトレジストとの重合によって形成される堆積物が付
着して行き、この堆積物の剥れによりパーティクルが発
生していた。このため、ドライエッチング装置のエッチ
ングチャンバーを大気開放してエッチグチャンバーの清
掃を頻繁に行う必要があった。2. Description of the Related Art In a manufacturing process of a semiconductor device, in a dry etching method for forming a contact hole in an insulating film formed on a semiconductor substrate, CHF 3 + O 2 , CH
F 3 + CF 4 + (+ O 2 ) or CHF 3 + C 2 F 6 (+
Gas systems such as O 2 ) have been used. When etching is performed on silicon or polysilicon using such a gas system under conditions that provide a high selectivity, each time the etching process is repeated, it is formed by polymerization of process gas and photoresist in the etching chamber. The deposits adhered, and particles were generated due to the detachment of the deposits. Therefore, it is necessary to frequently open the etching chamber of the dry etching apparatus to the atmosphere and clean the etching chamber.
【0003】また近年、エッチングチャンバーの清掃頻
度を低減させる方法として、O2 ガスの添加量を総流量
の10%程度添加させる方法(特開平1−241128
号公報)や、ウェハのエッチグとエッチングの関にエッ
チングチャンバーのクリーニングシーケンスを入れる方
法が取られている。In recent years, as a method for reducing the frequency of cleaning the etching chamber, a method of adding an O 2 gas in an amount of about 10% of the total flow rate (Japanese Patent Laid-Open No. 1-241128).
And a method of inserting a cleaning sequence of an etching chamber in connection with etching and etching of a wafer.
【0004】エッチングチャンバー内への堆積物の付着
は、HBrガスを用いてポリシリコン膜をエッチングす
る場合でも、絶縁膜の場合と同様に生じている。[0004] The deposition of deposits in the etching chamber occurs even when the polysilicon film is etched using HBr gas, as in the case of the insulating film.
【0005】[0005]
【発明が解決しようとする課題】絶縁膜のエッチングに
O2 ガスの添加量を増加させて重合膜の堆積を防ぐ方法
では、酸化膜あるいは窒化膜の下地であるシリコンある
いはポリシリコンに対するエッチングの選択比を大きく
取ることができないという問題がある。すなわち、図2
に示すようにCHF3 +O2 のガス系においてO2 の添
加量が増加するに従いSiに対するSiO2 の選択比は
低下する。最近の半導体装置ではコンタクト孔の深さや
サイズが複数存在する場合も多く、従来にも増して高選
択比が要求されるために単にO2 ガスの添加量を増加さ
せる方法では対応ができなくなってきている。In the method of preventing the deposition of a polymer film by increasing the amount of O 2 gas added to the etching of an insulating film, the etching for silicon or polysilicon underlying the oxide film or the nitride film is selected. There is a problem that a large ratio cannot be obtained. That is, FIG.
As shown in ( 2) , in a CHF 3 + O 2 gas system, the selectivity of SiO 2 to Si decreases as the amount of O 2 added increases. In recent semiconductor devices, there are many cases where a plurality of contact holes have different depths and sizes, and a higher selectivity is required than ever before, so that it is impossible to cope with the method by simply increasing the amount of added O 2 gas. ing.
【0006】また、ポリシリコン膜のドライエッチング
ガスとしてHBrガスを単独あるいは単独に近い条件
(総流量比の80%以上)で使用するとエッチングチャ
ンバー内に多量の堆積物を生じさせる。このため通常使
用する場合はCl2 やSF6 ガス等と混合して使用され
る。HBr+SF6 のガス系を用いる場合、SiO2 と
の選択比を20以上得るためには図4に示すように、H
Brの流量比を75%以上にする必要があるが、この条
件下では約2000枚のウェハの処理ごとにエッチング
チャンバーの清掃が必要となる。Further, when HBr gas is used alone or under nearly independent conditions (80% or more of the total flow rate ratio) as a dry etching gas for a polysilicon film, a large amount of deposits are generated in the etching chamber. For this reason, when it is used normally, it is used by mixing with Cl 2 or SF 6 gas. When a gas system of HBr + SF 6 is used, in order to obtain a selectivity with SiO 2 of 20 or more, as shown in FIG.
The flow rate ratio of Br must be 75% or more. Under this condition, the etching chamber needs to be cleaned every time about 2,000 wafers are processed.
【0007】SF6 ガスは堆積物の除去性が強くエッチ
ングチャンバーのクリーニングガスとしても用いられる
が、単独あるいは単独に近い条件(総流量比の60%以
上)で使用すると異方性の加工形状が得られずSiO2
等との選択比も低い。[0007] SF 6 gas has a strong property of removing deposits and is also used as a cleaning gas for an etching chamber. However, when used alone or under nearly independent conditions (60% or more of the total flow ratio), an anisotropic processed shape is obtained. Unobtainable SiO 2
And the selectivity with them is also low.
【0008】更に絶縁膜やポリシリコン膜のエッチング
間にドライクリーニングシーケンスを入れる方法では、
プロセスタイムの増加によるスループットの低下や、設
備のソフトウェア及びハードウェア改造に伴う費用の発
生が問題となる。Further, in the method of inserting a dry cleaning sequence between the etching of the insulating film and the polysilicon film,
Problems arise, such as a decrease in throughput due to an increase in process time, and costs associated with remodeling of software and hardware of equipment.
【0009】[0009]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成された絶縁膜またはポリ
シリコン膜を、エッチング時に形成される堆積物をエッ
チングするガスを含む混合ガスを用いるプラズマエッチ
ング法によりエッチングする半導体装置の製造方法にお
いて、エッチングの途中で前記混合ガス中の前記堆積物
をエッチングするガスの割合を少くすることを特徴とす
るものである。According to a method of manufacturing a semiconductor device of the present invention, an insulating film or a polysilicon film formed on a semiconductor substrate is etched with a deposit formed during etching.
In a method of manufacturing a semiconductor device which is etched by a plasma etching method using a mixed gas containing a gas to be etched, the deposit in the mixed gas is etched during the etching .
Is characterized in that the ratio of the gas for etching is reduced.
【0010】[0010]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の実施例に用いるエッチング
装置の模式構成図である。第1の実施例として絶縁膜に
コンタクトホールを形成する場合について説明する。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram of an etching apparatus used in an embodiment of the present invention. A case where a contact hole is formed in an insulating film will be described as a first embodiment.
【0011】まず、シリコン基板に拡散等により素子パ
ターンを形成したのち表面に厚さ約1μmの酸化シリコ
ン膜を形成する。次にこの酸シリコン膜の上に開口部を
有するフォトレジスト膜を形成したのち、このシリコン
基板3を図1に示したエッチング装置の上部電極1に対
向する下部電極2上にセットする。次に、CHF3 (6
0〜70%)とO2 (30〜40%)の混合ガス流量を
約100SCCM、周波数13.56MHZ の条件でプ
ラズマを発生させ、酸化シリコン膜をエッチングしコン
タクト孔を形成するが、酸化シリコン膜がエッチングさ
れ基板のシリコンが露出する直前に混合ガスのO2 を0
〜10%に減らし、酸化シリコン膜のエッチングの選択
比を向上させてエッチングし、コンタクト孔を完成させ
る。First, after an element pattern is formed on a silicon substrate by diffusion or the like, a silicon oxide film having a thickness of about 1 μm is formed on the surface. Next, after forming a photoresist film having an opening on the silicon oxide film, the silicon substrate 3 is set on the lower electrode 2 facing the upper electrode 1 of the etching apparatus shown in FIG. Next, CHF 3 (6
0% to 70%) and O 2 (the mixed gas flow rate of 30-40%) to about 100 SCCM, the plasma is generated at a frequency of 13.56MH Z, although the silicon oxide film is etched to form a contact hole, a silicon oxide Immediately before the film is etched and the silicon of the substrate is exposed, O 2 of the mixed gas is reduced to 0.
The contact hole is completed by reducing the silicon oxide film to an etching selectivity of the silicon oxide film while improving the etching selectivity.
【0012】このように混合ガス中のO2 の割合を30
〜40%にすると図3に示すようにエッチングチャンバ
ー内への堆積物の付着量は減少する。本第1の実施例に
よれば、1000枚のウェハを処理してもチャンバー内
に堆積物の付着はほとんど認められなかったが、単にC
HF3 ガスのみで処理した場合は、厚さ約10μmの堆
積物の付着が認められた。As described above, the ratio of O 2 in the mixed gas is 30
When it is set to 4040%, the amount of deposits in the etching chamber decreases as shown in FIG. According to the first embodiment, even though 1000 wafers were processed, almost no deposits were found in the chamber,
When the treatment was performed only with the HF 3 gas, adhesion of a deposit having a thickness of about 10 μm was observed.
【0013】また本実施例によれば3μm以上のパーテ
ィクルの発生を1/2に、そしてエッチングチャンバー
の清掃周期を50%以上延長することができた。更にエ
ッチングチャンバー内の状態がほぼ同一に保たれること
から、エッチング速度のばらつきも従来の約10%から
5%に少くすることが可能となった。According to the present embodiment, the generation of particles of 3 μm or more can be reduced by half, and the cleaning cycle of the etching chamber can be extended by 50% or more. Further, since the state in the etching chamber is kept almost the same, the variation in the etching rate can be reduced from about 10% to 5% of the conventional one.
【0014】次に、第2の実施例として電極や配線等に
用いられるポリシリコン膜のエッチングについて説明す
る。Next, the etching of a polysilicon film used for an electrode, a wiring and the like will be described as a second embodiment.
【0015】まず、シリコン基板上に酸化シリコン等の
絶縁膜を介してキャパシタの下部電極用のポリシリコン
膜を約1μmの厚さに形成する。次にこのポリシリコン
膜上にマスク用のフォトレジスト膜を形成したのち、こ
の基板を図1に示したエッチング装置の下部電極2上に
セットする。次に、HBr(60〜70%)とSF
6(30〜40%)の混合ガス流量を約100SCC
M.周波数13.56MHZの条件でプラズマを発生さ
せ、ポリシリコン膜をエッチングする。そしてポリシリ
コン膜の厚さが0.1μmになった時点でHBrの混合
比を80〜90%としポリシリコン膜のエッチングを行
う。First, a polysilicon film for a lower electrode of a capacitor is formed to a thickness of about 1 μm on a silicon substrate via an insulating film such as silicon oxide. Next, after a photoresist film for a mask is formed on the polysilicon film, the substrate is set on the lower electrode 2 of the etching apparatus shown in FIG. Next, HBr (60-70%) and SF
6 (30-40%) mixed gas flow rate about 100 SCC
M. Plasma is generated under the condition of a frequency of 13.56 MHz, and the polysilicon film is etched. Then, when the thickness of the polysilicon film becomes 0.1 μm, the mixture ratio of HBr is set to 80 to 90%, and the polysilicon film is etched.
【0016】このように最初にSF6 ガスの混合比を多
くし、次でSF6 の混合比を少くすることにより、チャ
ンバー内への堆積物の付着量を減らし、下地の絶縁膜と
の選択比を高くした異方性エッチングが可能となり、形
状の良い下部電極を形成できる。As described above, by first increasing the mixing ratio of SF 6 gas and then decreasing the mixing ratio of SF 6 , the amount of deposits deposited in the chamber is reduced, and the selection with the underlying insulating film is reduced. Anisotropic etching with a high ratio can be performed, and a lower electrode having a good shape can be formed.
【0017】尚、上記各実施例においては、平行平板型
のエッチング装置を用いた場合について説明したが、マ
グネトロン型やECR型等の他の形式のものを用いても
よい。In each of the above embodiments, a case where a parallel plate type etching apparatus is used has been described. However, other types such as a magnetron type and an ECR type may be used.
【0018】[0018]
【発明の効果】以上説明したように本発明は、エッチン
グ時に形成される堆積物をエッチングするガスを含む混
合ガスを用いて絶縁膜またはポリシリコン膜をエッチン
グする際に、エッチングの途中で混合ガス中の前記堆積
物をエッチングするガスの割合を少くすることにより、
高選択でしかもエッチングチャンバー内の堆積物を少く
できるという効果がある。As described above, according to the present invention present invention, etching
When etching an insulating film or a polysilicon film using a mixed gas containing a gas for etching a deposit formed at the time of etching, the deposition in the mixed gas during etching is performed.
By reducing the proportion of gas that etches things,
There is an effect that a high selection can be made and the amount of deposits in the etching chamber can be reduced.
【図1】本発明の実施例に用いられるエッチング装置の
構成図。FIG. 1 is a configuration diagram of an etching apparatus used in an embodiment of the present invention.
【図2】混合ガス中のO2 の割合と選択比との関係を示
す図。FIG. 2 is a view showing a relationship between a ratio of O 2 in a mixed gas and a selectivity.
【図3】混合ガス中のO2 の割合と堆積物の付着速度と
の関係を示す図。FIG. 3 is a diagram showing the relationship between the ratio of O 2 in a mixed gas and the deposition rate of deposits.
【図4】混合ガス中のSF6 の割合と選択比との関係を
示す図。FIG. 4 is a diagram showing a relationship between a ratio of SF 6 in a mixed gas and a selectivity.
1 上部電極 2 下部電極 3 シリコン基板 4 高周波電源 Reference Signs List 1 upper electrode 2 lower electrode 3 silicon substrate 4 high frequency power supply
Claims (3)
ポリシリコン膜を、エッチング時に形成される堆積物を
エッチングするガスを含む混合ガスを用いるプラズマエ
ッチング法によりエッチングする半導体装置の製造方法
において、エッチングの途中で前記混合ガス中の前記堆
積物をエッチングするガスの割合を少くすることを特徴
とする半導体装置の製造方法。An insulating film or a polysilicon film formed on a semiconductor substrate is removed from a deposit formed at the time of etching.
In a method of manufacturing a semiconductor device which is etched by a plasma etching method using a mixed gas containing a gas to be etched, the deposit in the mixed gas is etched during the etching.
A method for manufacturing a semiconductor device, characterized in that a ratio of a gas for etching a product is reduced .
の混合ガスを用いる請求項1記載の半導体装置の製造方
法。 2. The method according to claim 1, wherein a mixed gas of CHF 3 and O 2 is used for etching the insulating film.
SF6 との混合ガスを用いる請求項1記載の半導体装置
の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein a mixed gas of HBr and SF 6 is used for etching the polysilicon film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5153176A JP2576361B2 (en) | 1993-06-24 | 1993-06-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5153176A JP2576361B2 (en) | 1993-06-24 | 1993-06-24 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0722384A JPH0722384A (en) | 1995-01-24 |
JP2576361B2 true JP2576361B2 (en) | 1997-01-29 |
Family
ID=15556718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5153176A Expired - Lifetime JP2576361B2 (en) | 1993-06-24 | 1993-06-24 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2576361B2 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01298181A (en) * | 1988-05-25 | 1989-12-01 | Hitachi Ltd | Dry etching method |
JPH02128422A (en) * | 1988-11-07 | 1990-05-16 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH0387026A (en) * | 1988-12-13 | 1991-04-11 | Fujitsu Ltd | Manufacture of semiconductor device |
JP3127454B2 (en) * | 1990-08-08 | 2001-01-22 | ソニー株式会社 | Etching method of silicon-based material to be etched |
JPH053177A (en) * | 1991-06-25 | 1993-01-08 | Sony Corp | Dry etching method |
JPH0582483A (en) * | 1991-09-25 | 1993-04-02 | Matsushita Electric Ind Co Ltd | Etching method of aluminum alloy film |
JPH05129246A (en) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | Cleaning method for semiconductor manufacturing apparatus |
JPH05144779A (en) * | 1991-11-21 | 1993-06-11 | Matsushita Electric Ind Co Ltd | Dry etching method of silicon oxide film |
-
1993
- 1993-06-24 JP JP5153176A patent/JP2576361B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0722384A (en) | 1995-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000133638A (en) | Method and equipment for plasma etching | |
KR20010032030A (en) | Self-cleaning etch process | |
JP2001527288A (en) | Improved oxide layer etching method | |
WO2007094957A1 (en) | Infinitely selective photoresist mask etch | |
JP2001527287A (en) | Improved technique for etching using photoresist mask | |
JP2576361B2 (en) | Method for manufacturing semiconductor device | |
JPH08203863A (en) | Manufacture of semiconductor device | |
JPH05144779A (en) | Dry etching method of silicon oxide film | |
JP3082329B2 (en) | Method for etching silicon nitride on silicon oxide | |
JPH06208972A (en) | Plasma processing method | |
JP2001176843A (en) | Dry cleaning method | |
KR100194653B1 (en) | Polycrystalline Silicon Layer Etching Method of Semiconductor Device | |
JPH10125654A (en) | Manufacture of semiconductor device | |
US6949469B1 (en) | Methods and apparatus for the optimization of photo resist etching in a plasma processing system | |
KR100248345B1 (en) | Method of forming metal interconnector in semiconductor device | |
KR100576439B1 (en) | Method for cleanning etching chamber of semiconductor device | |
JP2002043421A (en) | Method for manufacturing semiconductor device | |
JP3409357B2 (en) | Etching method | |
TW514679B (en) | Method of promoting an etching selectivity of titanium nitride to aluminum | |
JP2643584B2 (en) | Method for manufacturing semiconductor device | |
JPH07135198A (en) | Etching | |
KR960006171B1 (en) | Method of eliminating chlorocarbon polymer | |
KR20010060984A (en) | Manufacturing method for contact hole in semiconductor device | |
JPH09270420A (en) | Manufacture of semiconductor device | |
JPH0318025A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |